JP2010177689A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2010177689A
JP2010177689A JP2010076765A JP2010076765A JP2010177689A JP 2010177689 A JP2010177689 A JP 2010177689A JP 2010076765 A JP2010076765 A JP 2010076765A JP 2010076765 A JP2010076765 A JP 2010076765A JP 2010177689 A JP2010177689 A JP 2010177689A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
taper angle
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010076765A
Other languages
English (en)
Other versions
JP5433483B2 (ja
Inventor
Shinya Sasagawa
慎也 笹川
Shinya Hasegawa
真也 長谷川
Hidekazu Takahashi
秀和 高橋
Tatsuya Arao
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010076765A priority Critical patent/JP5433483B2/ja
Publication of JP2010177689A publication Critical patent/JP2010177689A/ja
Application granted granted Critical
Publication of JP5433483B2 publication Critical patent/JP5433483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】光電変換層のエッチングを段階的に行うことで、端部の側面が異なるテーパ角を
有する光電変換素子を提供する。
【解決手段】ｐｉｎ型の光電変換素子はｐｎ型と比べて応答速度が高速であるが、暗電流
が大きいという欠点がある。この暗電流の一因は、エッチングで発生したエッチング残渣
が光電変換層の端部の側面に堆積し、このエッチング残渣を介して導通することによるも
のだと考えられる。そこで、従来は単一面のテーパ形状であった端部の側面を二段階のテ
ーパ形状にし、光電変換層のｐ層の端部の側面とｎ層の端部の側面が同一面上に存在しな
い構成とすることで、光電変換素子のリーク電流を低減する。
【選択図】図１

Description

本発明は、受光した光を電気信号に変換して出力する光電変換装置に関する。特に、薄
膜半導体素子を有する光電変換装置及びその作製方法に関する。また、光電変換素子を搭
載した半導体装置及び電子機器に関する。
なお、本明細書中において、光電変換素子とは、独立した一の光電変換層を有する薄膜
の積層体をいい、光電変換装置とは一又は複数の光電変換素子の集合体又はその他の素子
と組み合わせて構成される半導体装置をいう。
光電変換装置は、電磁波の検知に使用され、紫外線から赤外線にかけて感度を有する光
電変換装置は総括して光センサと呼ばれる。特に、波長４００ｎｍ〜７００ｎｍの可視光
領域に感度を持つものは可視光センサと呼ばれ、環境に応じた照度の調整、又はオン／オ
フ制御が必要な機器に数多く用いられている（特許文献１を参照。）。
また、表示装置は周囲の明るさを検出し、その表示輝度を調整することが行なわれてい
る。なぜなら、周囲の明るさを検出し、適切な表示輝度に調整することによって消費電力
を低減させ、視認性を向上させることが可能だからである。例えば、携帯電話の表示部や
パーソナルコンピューターの表示部にそのような輝度調整用の光センサが用いられている
。携帯電話では表示部のみならず、キー照明の消費電力も低減するとよい。
また、周囲の明るさだけではなく、表示装置の輝度を光センサにより検出することで、
表示部の輝度の調整も可能になる。具体的には、液晶表示装置のバックライトの輝度を光
センサにより検出し、表示画面の輝度を調整する。
また、プロジェクターを用いた表示装置においては、光センサを用いて、コンバージェ
ンス調整を行なっている。コンバージェンス調整とはＲＧＢの各色の映像がずれを生じな
いように、映像を調整することである。光センサを用いて各色の映像の位置を検出して、
正しい位置に映像を配置している。
光電変換素子（フォトダイオード）は大きく４つの種類に分けられる。すなわち、ｐｎ
型、ｐｉｎ型、ショットキー型、アバランシェ型である。ｐｎ型フォトダイオードはｐ型
半導体とｎ型半導体を接合した光電変換素子である。ｐｉｎ型フォトダイオードはｐｎ型
のｐ型半導体とｎ型半導体の間に真性半導体（ｉ型半導体）を挟んだ構成の光電変換素子
である。ｐｎ型は暗電流が小さいが、応答速度が低速である。ｐｉｎ型は応答速度が高速
であるが、暗電流が大きい。
なお、ｐ型半導体とは電子が欠乏することで電荷の輸送に用いるキャリアとして主に正
孔（ホール）が用いられる半導体であり、ｎ型半導体とは電子が過剰に存在することで電
荷の輸送に用いるキャリアとして主に電子が用いられる半導体であり、真性半導体とは高
純度の半導体材料から構成される半導体である。ショットキー型フォトダイオードとは、
ｐ型半導体層の代わりに金の薄膜層を形成してｎ層と接合した光電変換素子であり、アバ
ランシェ型フォトダイオードとは、逆バイアスの電圧をかけることで光電流が倍増される
高速且つ高感度の光電変換素子である。なお、ｐ型半導体層をｐ層、ｉ型半導体層をｉ層
、ｎ型半導体層をｎ層という。
特開２００５−１２９９０９号公報
従来のｐｉｎ型フォトダイオードの一例を図４（Ｂ）に示す。図４（Ｂ）は、基板１０
０上に下地層１１５を有し、下地層１１５上に第１の導電層１１２を有し、第１の導電層
１１２上に半導体層１０３Ｄを有し、半導体層１０３Ｄは第１の半導体層１０３Ａと第２
の半導体層１０３Ｂと第３の半導体層１０３Ｃにより構成され、第１の導電層１１２と第
１の半導体層１０３Ａが接続され、第３の半導体層１０３Ｃ上に開口部を有する絶縁層１
０７を有し、絶縁層１０７上に第２の導電層１１７を有し、第２の導電層１１７は絶縁層
１０７の開口部において第３の半導体層１０３Ｃと接続され、これらの積層構造を覆い、
且つ、開口部を有する絶縁層１０９を有し、絶縁層１０９上に第３の導電層１１１を有し
、第３の導電層１１１は絶縁層１０９の開口部を介して第１の導電層１１２及び第２の導
電層１１７と接続されている。そして、第１の半導体層１０３Ａと第２の半導体層１０３
Ｂと第３の半導体層１０３Ｃの端部の側面は同一平面上に存在している。第１の半導体層
１０３Ａは一導電型の不純物元素が添加されており、第３の半導体層１０３Ｃは第１の半
導体層１０３Ａとは逆の導電型の不純物元素が添加されている。第２の半導体層１０３Ｂ
は真性半導体である。
しかし、図４（Ｂ）に示す光電変換素子では、リーク電流が生じやすい。図４（Ａ）に
ついても同様である。このリーク電流の発生の一因として、光電変換層である半導体層（
ｐ層からｉ層を経て、ｎ層まで連続的に連なる半導体層）の端部の側面に堆積するエッチ
ング残渣が考えられる。エッチング残渣はエッチング工程にて発生する。エッチング工程
にて発生したエッチング残渣が半導体層１０３Ｄの端部である、被エッチング面（図４中
点線で囲まれた領域１１４Ａ〜１１４Ｄ）に堆積し、このエッチング残渣を介して導通す
ることで、リーク電流が発生すると考えられる。
本発明は、ｐｉｎ型の光電変換素子において、被エッチング面に発生するリーク電流を
低減し、高い信頼性の光電変換装置を歩留まりよく作製することを課題とする。
本発明の光電変換素子は、第３の半導体層１０３Ｃの端部の側面のみ、又は第３の半導
体層１０３Ｃと第２の半導体層１０３Ｂの一部の端部の側面がエッチングにより除去され
ている。そのため、半導体層１０３Ｄの端部の側面は、異なるテーパ角を有する２つの面
を有する。
本発明の光電変換素子は、図１に示すように、導電層の一部又は全部に接して設けられ
た一導電型の不純物元素を有する第１の半導体層と、第１の半導体層上に接して設けられ
た第２の半導体層と、第２の半導体層上に接して設けられた前記第１の半導体層とは逆の
導電型の不純物元素を有する第３の半導体層と、が積層された光電変換層を有し、該光電
変換層の端部の側面は、第１のテーパ角を有する面と、第２のテーパ角を有する面と、を
有し、第１のテーパ角を有する面は、第１の半導体層が有する端部の側面と、第２の半導
体層が有する端部の側面の一部と、を有し、第２のテーパ角を有する面は、第２の半導体
層が有する端部の側面の一部と、第３の半導体層が有する端部の側面と、を有し、第１の
テーパ角を有する面と第２のテーパ角を有する面は異なるテーパ角を有する。また、第１
のテーパ角を有する面のテーパ角は第２のテーパ角を有する面のテーパ角よりも大きいこ
とが好ましい。
または、第２のテーパ角を有する面は第３の半導体層の端部の側面のみで構成されてい
ても良い。
第１乃至第３の半導体層はシリコンを主成分とすることが好ましい。また、本発明の光
電変換素子が有する第１の半導体層はｐ型半導体層であり、第３の半導体層はｎ型半導体
層であり、光電変換素子はガラス基板等の透光性を有する基板上に形成されていることが
好ましい。
本発明の光電変換素子が光電変換層下に設ける導電層はテーパ形状であることが好まし
い。より好ましくは、導電層の端部を覆うように保護層が設けられ、保護層上に半導体層
が設けられる。保護層がカラーフィルター層を有していてもよい。この場合には、カラー
フィルター層と光電変換層の間にはオーバーコート層が設けられていることが好ましい。
本発明の光電変換素子は下地層上に形成され、下地層はポリイミド、アクリル、エポキ
シ樹脂のいずれか一又は複数の材料からなることが好ましく、更に好適には下地層上であ
って、光電変換素子と重畳しない領域には凹凸形状を有し、凹凸形状の領域上には下地層
と同一の材料からなる層が設けられている。
本発明の光電変換素子が光電変換層下に設ける導電層は透光性を有する導電性材料又は
チタンからなることが好ましい。
本発明の半導体装置は、上記した特徴を有する光電変換素子と薄膜トランジスタを有す
る。好ましくは、光電変換素子に接続された、出力を増幅する電流増幅回路を有し、電流
増幅回路は複数のトランジスタを有するカレントミラー回路である。
本発明の半導体装置では、光電変換素子の端部と重畳する領域、及び薄膜トランジスタ
が有する半導体層のチャネル形成領域と重畳する基板側に遮光層が設けられているとよい
。
本発明の光電変換素子の作製方法は、ガラス基板等の基板上に下地層を形成し、下地層
上に導電層を選択的に形成し、導電層の少なくとも端部を覆う保護層を選択的に形成し、
保護層上に、導電層の一部又は全部に接して設けられた一導電型の不純物元素を有する第
１の半導体層を形成し、第１の半導体層上に接して第２の半導体層を形成し、第２の半導
体層上に接して第１の半導体層とは逆の導電型の不純物元素を有する第３の半導体層を形
成し、第１乃至第３の半導体層上にテーパ形状を有するレジストを選択的に形成し、レジ
ストを用いて、第３の半導体層と第２の半導体層の一部をドライエッチングする第１のエ
ッチングを行い、第１のエッチングに用いたガスよりも第２の半導体層に対するエッチン
グレートが低く、且つＯ２を含むガスにより、第３の半導体層と第２の半導体層の残存部
分をドライエッチングする第２のエッチングを行いつつ、第３の半導体層の表面の一部に
酸化物層を形成し、第２の半導体層に対するエッチングレートよりも酸化物層に対するエ
ッチングレートの高いガスにより、酸化物層をドライエッチングする第３のエッチングを
行う。必要のない場合には保護層は形成しなくてもよい。第１乃至第３の半導体層はシリ
コンを主成分とすることが好ましい。また、更に好ましくは、第１のエッチングにはＣＦ
４とＣｌ２の混合ガスを用い、第２のエッチングにはＣＦ４とＯ２の混合ガスを用い、第
３のエッチングにはＣＨＦ３とＨｅの混合ガスを用いる。
なお、本明細書中において、テーパ角とは、テーパ形状を有する層において、当該層の
側面と底面がなす傾斜角（内角）をいう。側面が丸みを帯びているときには、側面と底面
の交点における接線と底面がなす角をいう。また、レジストに施すハードベークとは所定
の温度による熱処理である。ハードベークを施すことによりレジストのサイズが縮小し、
テーパ角を小さくすることができる。
なお、本明細書中において、エッチングレートとは、単位時間あたりにエッチングされ
るエッチング量のことである。
なお、本明細書中において、オーバーエッチングとは、ある所定の厚さの被エッチング
層をエッチング除去するに際して、エッチングが完了する平均時間に所定の時間を追加し
て行うエッチングをいう。追加する所定の時間は、基板面内分布を考慮して決定する。オ
ーバーエッチングを行うことによりエッチング残りを防ぐことができる。
なお、本明細書中において、接続されているとは、電気的に接続されていることと同義
である。したがって、本明細書中にて開示する構成では、所定の接続関係に加え、その間
に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やイ
ンダクタや抵抗素子やダイオード等）が配置されていてもよい。
なお、本明細書中において、ｉ型半導体層（真性半導体層）がシリコン膜である場合の
ｉ型半導体層（真性半導体層）では、半導体層に含まれるｐ型又はｎ型を付与する不純物
の濃度が１×１０２０ｃｍ−３以下であり、酸素及び窒素が５×１０１９ｃｍ−３以下で
ある半導体層を指す。なお、光伝導度は暗伝導度に対して１０００倍以上であることが好
ましい。またｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ程度添加されてい
てもよい。
本発明により、光電変換装置のリーク電流を低減することができる。
また、本発明により、下地層に凹凸を形成するようにエッチングを行うことで、樹脂膜
等の密着性が向上する。
そのため、本発明により、信頼性が高いｐｉｎ型光電変換素子を歩留まりよく作製する
ことが可能になる。また、信頼性の高い、ｐｉｎ型光電変換素子を搭載する電子機器を歩
留まりよく作製することができる。
本発明の光電変換素子の断面図。 本発明の光電変換素子の断面図。 本発明の光電変換素子の断面図。 従来の光電変換素子の断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の断面図。 本発明の光電変換装置を搭載した電子機器の図。 本発明の光電変換装置を搭載した電子機器の図。 本発明の光電変換装置を搭載した電子機器の図。 本発明の光電変換装置を搭載した電子機器の図。 本発明の光電変換装置を搭載した電子機器の図。 本発明の光電変換装置の回路を表す図。 本発明の光電変換素子の形状をＳＥＭ像にて表す図。 本発明の光電変換素子の形状をＴＥＭ像にて表す図。 本発明の光電変換素子の形状をＳＥＭ像にて表す図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明を適用した光電変換素子及び該光電変換素子の作製工程につ
いて、図１、図２、及び図５乃至図７を参照して説明する。図１及び図２は本発明の光電
変換素子の断面図を示す。図５乃至図７は本発明の光電変換素子の作製工程を説明するた
めの断面図を示す。
図１は本発明の光電変換素子を示す。図１に示す光電変換素子は、基板１００上に下地
層１１５を有し、下地層１１５上に第１の導電層１０１と、第１の導電層１０１の端部を
覆う保護層１０２を有し、第１の導電層１０１及び保護層１０２上に半導体層１０３Ｄを
有し、半導体層１０３Ｄ上に、開口部を有する絶縁層１０９を有し、絶縁層１０９上に第
３の導電層１１１を有する。半導体層１０３Ｄは第１の半導体層１０３Ａ、第２の半導体
層１０３Ｂ、及び第３の半導体層１０３Ｃが積層して形成されており、第１の半導体層１
０３Ａは第１の導電層１０１と電気的に接続され、第３の半導体層１０３Ｃは第３の導電
層１１１と電気的に接続されている。第１の半導体層１０３Ａは一導電型の不純物元素を
有し、第３の半導体層１０３Ｃは、第１の半導体層１０３Ａとは逆の導電型の不純物元素
を有する。半導体層１０３Ｄの端部の側面は、第１の半導体層１０３Ａから第２の半導体
層１０３Ｂまで一定のテーパ角（図１中の角度α）で面が連続する第１のテーパ角を有す
る面と、第２の半導体層１０３Ｂから第３の半導体層１０３Ｃまで一定のテーパ角（図１
中の角度β）で面が連続する第２のテーパ角を有する面と、を有し、第１のテーパ角を有
する面と第２のテーパ角を有する面は異なるテーパ角を有する。また、第１のテーパ角を
有する面のテーパ角は第２のテーパ角を有する面のテーパ角よりも大きい。
次に、本発明の光電変換素子の作製方法について、図５乃至図７を参照して説明する。
本実施の形態では基板１００上に光電変換素子を形成する。
基板１００には、絶縁性を有するガラス基板等を用いる。基板１００は、可撓性基板で
あってもよい。可撓性基板としては、プラスチック等を用いることができる。基板１００
がガラス基板である場合には、面積や形状に大きな制限はない。そのため、基板１００と
して、例えば、１辺が１メートル以上であって、矩形状のガラス基板を用いることで、円
形の単結晶シリコン基板を用いる場合よりも生産性を向上させることができる。また、基
板１００がプラスチック基板である場合には、薄型、軽量で、曲げることが可能であるた
めデザイン性に優れた半導体装置を作製することができる。また、様々な形状への加工が
容易である。プラスチック基板を用いることで、耐衝撃性に優れた光電変換装置を作製す
ることが可能になる。更には、光電変換装置を様々な物品に貼り付けたり、埋め込んだり
することが容易になり、多種多様な分野への応用が可能になる。また、基板１００がプラ
スチック基板の場合には、作製工程の処理温度に耐えうる、耐熱性を有するプラスチック
を用いる必要がある。そのため、好適には、ガラス基板上に薄膜トランジスタ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ。以下、ＴＦＴという。）を設けた後、当該ＴＦＴを
剥離して、剥離したＴＦＴをプラスチック基板上に転置することにより設ける。可撓性基
板として、具体的にはポリエチレンナフタレート（ＰＥＮ）のフィルムを用いることがで
きる。ポリエチレンナフタレートの他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポ
リブチレンナフタレート（ＰＢＮ）、ポリイミド（ＰＩ）、ポリアミド（ＰＡ）等のフィ
ルムを用いてもよい。
本実施の形態で用いる基板１００上には下地層１１５が形成されている。下地層１１５
はポリイミド、アクリル、エポキシ樹脂等の有機樹脂により形成される。下地層１１５は
、後の工程にて形成される積層膜の各層よりも厚い膜を形成することが好ましい。好適に
は樹脂ペーストのような液体を用いて、スピンコート法や液滴吐出法により形成する。
そして、下地層１１５上に第１の導電層１０１を形成する（図５（Ａ）を参照）。第１
の導電層１０１は単層でも積層でもよい。第１の導電層１０１を単層で形成する場合には
、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオ
ジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム
（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（
Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）か
ら選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる膜
、或いは、これらの窒化物（例えば、窒化チタン、窒化タングステン、窒化タンタル、窒
化モリブデン）からなる膜を用いることができる。第１の導電層１０１を積層で形成する
場合には、これらの元素を組み合わせて用いればよい。形成にはＣＶＤ法やスパッタ法、
液滴吐出法等を用いればよい。本実施の形態ではＴｉを単層で形成する。
次に、第１の導電層１０１に対してエッチング等を行うことにより、所望のパターンを
有する、第１の導電層１０１を形成する。第１の導電層１０１のエッチングには塩素系ガ
スを用いればよい。本実施の形態では、ＢＣｌ３とＣｌ２の混合ガスを用いてドライエッ
チングを行う。ガスの流量比を６０：２０（ｓｃｃｍ）とし、チャンバー内の圧力を１．
９Ｐａ、温度を７０℃にして、コイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入してプラズマを生成し、基板側に１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入し、実質的に負のバイアスパワーを加えることで、自己バイアス電圧を生成してエッチ
ングを行う。ここで形成されたテーパ形状のテーパ角は３０°前後となるように形成する
。なお、レジストにハードベークを施すことで、テーパ角を小さくすることができる。ま
た、エッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃ
ｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラズマ（ＣＣＰ
：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン
共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）
方式、又は反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）方式等を用いることができる。
なお、上記のエッチング条件は一例であり、これに限定されるものではなく、第１の導
電層１０１をエッチングできる条件であれば、そのガス種、ガスの流量比、チャンバー内
の圧力若しくは温度、又は投入する電力等については特に限定されない。
次に、保護層１０２を形成する（図５（Ｂ）を参照）。保護層１０２はパターン形成さ
れた第１の導電層１０１の端部を覆い、光電変換層として機能する半導体層１０３Ｄを電
極として機能する第１の導電層１０１の端部において良好に被覆せしめ、電極（第１の導
電層１０１）の端部における電界の集中を防止する。保護層１０２は絶縁性材料でも、導
電性材料でもよいが、保護層１０２の導電性が高い場合には、静電気に対する耐性が低下
するため、保護層１０２の抵抗は高い方が好ましい。また、ポリイミド等の有機樹脂を用
いた場合には、感光性材料を用いて、塗布、露光、現像、焼成のみで容易に形成でき、テ
ーパ角が小さくなるため、後の工程にて形成される膜の被覆性を高めることができる。な
お、光が基板１００側から入射する場合には、保護層１０２は光の透過率が高い材料によ
り形成することが望ましい。本実施の形態では、保護層１０２としてポリイミドを用いる
。
次に、第１の導電層１０１上に第１の半導体層１０３Ａ、第２の半導体層１０３Ｂ、第
３の半導体層１０３Ｃを順次積層し、半導体層１０３Ｄを形成する（図５（Ｃ）を参照）
。
第１の半導体層１０３Ａは、ｐ型半導体層であり、ｐ型を付与する不純物元素を含むア
モルファスシリコン膜により形成する。第１の半導体層１０３Ａの形成には、１３属の不
純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法によ
り形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ
２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また
、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法
を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等によ
り不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この
場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又
はスパッタリング法等を用いればよい。第１の半導体層１０３Ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２の半導体層１０３Ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリ
コン膜により形成する。第２の半導体層１０３Ｂの形成には、半導体材料ガスを用いて、
アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、
シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ
３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２の半導体層１０３Ｂの形成は、ＬＰＣ
ＶＤ法、気相成長法、スパッタリング法等により行っても良い。第２の半導体層１０３Ｂ
の膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３の半導体層１０３Ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むア
モルファスシリコン膜により形成する。第３の半導体層１０３Ｃの形成には、１５族の不
純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により
形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２
Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、
不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により
不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場
合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又は
スパッタリング法等を用いればよい。第３の半導体層１０３Ｃの膜厚は２０ｎｍ以上２０
０ｎｍ以下となるよう形成することが好ましい。
なお、ｐ型半導体層、ｉ型半導体層、ｎ型半導体層は、上記とは逆の順序で積層されて
いてもよい。すなわち、第１の半導体層１０３Ａがｎ型半導体で形成され、第２の半導体
層１０３Ｂがｉ型半導体で形成され、第３の半導体層１０３Ｃがｐ型半導体で形成されて
いてもよい。この場合には、光は基板とは逆の方向から、つまり、薄膜が積層されている
方から入射することが好ましい。一般に、ｐｉｎ型フォトダイオードにおいては、光がｐ
型半導体層側から入射する構造であることが好ましい。
また、第１の半導体層１０３Ａ、第２の半導体層１０３Ｂ、及び第３の半導体層１０３
Ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、セミアモ
ルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、
ＳＡＳという。）を用いて形成してもよい。
なお、ＳＡＳとは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）
の中間的な構造の半導体である。ＳＡＳは、自由エネルギー的に安定な第３の状態を有す
る半導体であって、短距離秩序を持ち、格子歪みを有する結晶質であり、その粒径を０．
５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。Ｓ
ＡＳは、ラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、また、Ｘ
線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測
される。また、未結合手（ダングリングボンド）を終端させるために、水素又はハロゲン
を少なくとも１原子％以上含ませている。本明細書では便宜上、このような半導体をＳＡ
Ｓと呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオン等の希ガス元素を含ませて
格子歪みをさらに助長させることで、安定性が増し良好な特性を有することができる。な
お微結晶半導体（マイクロクリスタル半導体）もＳＡＳに含まれる。ＳＡＳはシリコンを
含む気体をグロー放電分解することにより得ることができる。代表的なシリコンを含む気
体としては、シラン（ＳｉＨ４）であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、Ｓｉ
ＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。また水素や、水素にヘリウム
、アルゴン、クリプトン、ネオンから選ばれた少なくとも一種の希ガス元素を含ませたガ
スにより、これらのシリコンを含む気体を希釈して用いることで、ＳＡＳの形成を容易な
ものとすることができる。シリコンを含む気体は、希釈率が２倍〜１０００倍になるよう
に希釈されることが好ましい。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等
の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させることで
、エネルギーバンド幅を１．５〜２．４ｅＶ、又は０．９〜１．１ｅＶに調節することが
できる。
次に、第３の半導体層１０３Ｃ上にレジスト１０４を所望のパターンとなるように形成
する（図５（Ｃ）を参照）。現在の量産ラインにて使用されるレジストとして、ノボラッ
ク樹脂を主成分とするものが挙げられる。ノボラック樹脂を主成分とするレジストは、ド
ライエッチング耐性が高いため、好ましい。また、ポリエチレン系樹脂を主成分とするレ
ジストもドライエッチングに対する耐性が優れているため、ポリエチレン系樹脂を主成分
とするレジストを用いてもよい。
続いて、レジスト１０４をマスクとして半導体層１０３Ｄの所望の箇所をドライエッチ
ングにより除去する。パターンの形成は３段階のエッチングにより行い、これらをそれぞ
れ、第１乃至第３のエッチングとよぶ。
第１のエッチングにはアモルファスシリコンに対するエッチングレートが大きい、ＣＦ
４とＣｌ２の混合ガスを用いることが好ましい。ここでは、一例として、ガスの流量比を
４０：４０（ｓｃｃｍ）とし、チャンバー内の圧力を２．０Ｐａ、温度を７０℃にして、
コイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
、基板側に１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入することで、実質的に負のバ
イアスパワーを加え、自己バイアス電圧を生成してエッチングを行う。このような条件を
用いることで、厚膜形成された半導体層１０３Ｄのエッチングを短時間で行うことができ
る。また、上述のように半導体層１０３Ｄが厚いため、エッチング時間を調整して、第２
の半導体層１０３Ｂの一部と第１の半導体層１０３Ａを残すようにエッチングを行うこと
が可能である（図６（Ａ）を参照）。または第１の半導体層１０３Ａの一部のみを残すよ
うにエッチングを行ってもよい。
なお、上記のエッチング条件は一例であり、これに限定されるものではなく、半導体層
１０３Ｄをエッチングできる条件であれば、そのガス種、ガスの流量比、チャンバー内の
圧力若しくは温度、又は投入する電力等については特に限定されない。
次に、第１のエッチング工程後に残っている半導体層１０３Ｄ内の点線で囲まれた領域
１０５をエッチングにより除去するために第２のエッチングを行う。第２のエッチングは
Ｏ２を含むガスにより行うことが好ましく、より好ましくはＣＦ４とＯ２の混合ガスを用
いる。第１の導電層１０１にＴｉを用いる場合には、一例として、ガスの流量比を４５：
５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、温度を７０℃にして、コイル
型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板
側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを
加え、自己バイアス電圧を生成してエッチングを行うことで、第１の導電層１０１を除去
することなく、半導体層１０３Ｄ内の点線で囲まれた領域１０５のみをエッチング除去す
ることができる。
Ｏ２を含む混合ガスを用いたドライエッチングでは、レジストが等方的にエッチングさ
れて後退し、マスクされる領域が小さくなる。また、第３の半導体層１０３Ｃの表面のマ
スクから露出された領域は酸化されるため、酸化珪素層１０６が形成される（図６（Ｂ）
を参照）。このとき、下層に存在する第１の導電層１０１はエッチングされない。
第２のエッチングでは、オーバーエッチングを施し、下地層１１５の表面を点線で囲ま
れた領域１１６に示すように、凹凸を形成するまでエッチングを行うことが好ましい。下
地層１１５の表面を凹凸形状にすることで、後の工程で下地層１１５上に形成される絶縁
膜の密着性が向上する。
次に、酸化珪素層１０６を選択的に除去するために第３のエッチングを行う。第３のエ
ッチングには、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチングを行うとよい。一例
として、ガスの流量比を７．５：１４２．５（ｓｃｃｍ）とし、チャンバー内の圧力を５
．５Ｐａ、温度を７０℃にして、コイル型の電極に４７５ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入してプラズマを生成し、基板側に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を
投入することで、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成してエッ
チングを行うとよい。このような条件でエッチングを行うことにより、シリコンのエッチ
ングレートを抑えて酸化珪素のエッチングレートを高くすることができ、第２の半導体層
１０３Ｂを残し、酸化珪素層１０６を除去することができる。ただし、ここでエッチング
除去される領域は必ずしも酸化珪素層１０６だけではなく、第２の半導体層１０３Ｂの一
部が除去されていてもよい。
なお、上記のエッチング条件は一例であり、これに限定されるものではなく、第３の半
導体層１０３Ｃのレジスト１０４から露出された領域と第２の半導体層１０３Ｂの一部、
又は第３の半導体層１０３Ｃのレジスト１０４から露出された領域のみをエッチングでき
る条件であれば、そのガス種、ガスの流量比、チャンバー内の圧力若しくは温度、又は投
入する電力等については特に限定されない。
以上説明したように、第３の半導体層１０３Ｃのレジスト１０４から露出された領域と
第２の半導体層１０３Ｂの一部、又は第３の半導体層１０３Ｃのレジスト１０４から露出
された領域のみを除去することにより、半導体層１０３Ｄがテーパ角の異なる２つのテー
パ角を有する面を有するように形成することができる。なお、端部の側面の一方にはｎ層
が存在しない。
次に、Ｏ２プラズマによりライトアッシングを行った後、レジストを所定の薬液により
剥離して除去する。
次に、絶縁層１０７を形成する。絶縁層１０７は絶縁性を有する材料であればよく、特
定の材料や形成方法に限定されず、例えばＣＶＤ法等により形成すればよい。形成に用い
る材料としては酸化珪素系材料、窒化珪素系材料、シロキサン樹脂等が挙げられる。なお
、酸化珪素系材料とは、酸素と珪素を主成分とする酸化珪素、酸化珪素が窒素を含み、且
つ酸素の含有量が窒素の含有量よりも多い酸化窒化珪素をいう。窒化珪素系材料とは、窒
素と珪素を主成分とする窒化珪素、窒化珪素が酸素を含み、窒素の含有量が酸素の含有量
よりも多い窒化酸化珪素をいう。シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂で
ある。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。
好ましくは、感光性ポリイミド等の感光性樹脂を用いる。なお、光が基板１００と逆方向
から入射する場合は、光の透過率が高い絶縁膜を用いることが好ましい。本実施の形態で
は絶縁層１０７には感光性ポリイミド樹脂を用いて、露光によりパターンを形成する。絶
縁層１０７は全面に形成しても良いが、好ましくは下地層１１５の凹凸が形成された領域
を避けて形成する（図６（Ｃ）を参照）。絶縁層１０７は、後に形成される第２の導電層
１０８が第３の半導体層１０３Ｃと接続される箇所に開口部を有するように形成する。
次に、第２の導電層１０８を形成する。第２の導電層１０８は単層でも積層でもよい。
第２の導電層１０８の材料には、第１の導電層１０１と同様の材料を用いればよい。つま
り、単層にする場合には、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モ
リブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜
鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム
（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀
（Ａｇ）、銅（Ｃｕ）ニッケル（Ｎｉ）から選ばれた元素、又は前記元素を主成分とする
合金材料若しくは化合物材料、或いは、これらの窒化物（例えば、窒化チタン、窒化タン
グステン、窒化タンタル、窒化モリブデン）からなる膜を用いることができる。第２の導
電層１０８を積層で形成する場合には、これらの元素を組み合わせて用いればよい。形成
にはＣＶＤ法、スパッタ法、又は液滴吐出法等を用いればよい。ここではＴｉを用いて単
層で形成する。第２の導電層１０８を形成後、第１の導電層１０１と同様に、必要に応じ
てエッチング等を行うことで、所望のパターンを有する導電層となるように形成する。
次に、絶縁層１０９を形成する。絶縁層１０９の材料には特に限定はなく、窒化珪素系
材料、酸化珪素系材料、ＢＳＧ（Ｂｏｒｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ
（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐ
ｈｏｕｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、又は樹脂材料等を用いること
ができる。好適には有機樹脂材料（ポリイミド、アクリル）やシロキサン樹脂を用いる。
形成には液滴吐出法（方式によってはインクジェット法とも呼ばれる。また、吐出には噴
出等も含む。以下、同じ。）、スクリーン印刷法、スピンコート法等を用いることができ
る。ＣＶＤ法等を用いてもよい。ここでは、エポキシ樹脂をスクリーン印刷法により形成
する。下地層１１５の表面には凹凸が形成されているため、絶縁層１０９は下地層１１５
に密着し、良好に被覆することができる。特に、絶縁層１０９と下地層１１５を同種の材
料にて形成すると、密着性が向上するため特に好ましい。
ここで、絶縁層１０９に、開口部１１０Ａ及び開口部１１０Ｂを形成する（図７（Ａ）
を参照。）。絶縁層１０９の形成にスクリーン印刷法や液滴吐出法等を用いることで、絶
縁層１０９を既に所望のパターンで形成している場合には、この工程は必ずしも行わなく
てよい。絶縁層１０９を全面に形成した後に所定の位置を除去することでパターンを形成
する方法を採用する場合であっても、感光性材料を用いることで、塗布、露光、現像、焼
成のみでパターンを形成することができる。また、第２のテーパ角が緩やかになるため、
後の工程において形成される層を良好に被覆させることができる。開口部１１０Ａは第１
の導電層１０１に達するように形成し、開口部１１０Ｂは第２の導電層１０８に達するよ
うに形成する。
次に、開口部１１０Ａ及び開口部１１０Ｂに、第３の導電層１１１を形成する（図７（
Ｂ）を参照）。第３の導電層１１１は導電性ペーストにより、スクリーン印刷法又は液滴
吐出法等を用いて形成することができる。本実施の形態ではスクリーン印刷法を用いる。
導電性ペーストとしては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の
金属材料を含む導電性ペースト又は導電性カーボンペーストを用いることができる。第３
の導電層１１１は第１の導電層１０１及び第２の導電層１０８と接続されるように形成す
る。
上述したように、本発明により作製した光電変換素子を図２に示す。図２（Ａ）では、
保護層１０２は第１の導電層１０１の端部のみに形成されている。図２（Ｂ）では、保護
層１０２は図２（Ａ）において第１の半導体層１０３Ａが基板に接していた領域、および
第１の導電層１０１の端部を覆うように形成され、基板１００と半導体層１０３Ａが接触
しない構造になっている。図２（Ｃ）では、保護層１０２は膜厚が等しくなるように形成
されている。図２（Ｃ）に示す保護層１０２は、絶縁性の無機材料等により、ＣＶＤ法等
を用いて形成される。第３の半導体層１０３Ｃのレジスト１０４から露出された領域と第
２の半導体層１０３Ｂの端部の側面の一部、又は第３の半導体層１０３Ｃのレジスト１０
４から露出された領域のみを除去することにより、テーパ角の異なる２つのテーパ形状部
を形成することができる。第１の半導体層１０３Ａから第３の半導体層１０３Ｃまでの端
部の側面における距離を長くすることができ、エッチング残渣を介在して導通する恐れを
低減することができる。
本発明により、リーク電流が小さく、層間に形成した樹脂膜等の密着性の高い光電変換
素子を得ることができる。そのため、信頼性が高いｐｉｎ型光電変換素子を作製すること
ができる。また信頼性の高い、ｐｉｎ型光電変換素子を搭載する電子機器を作製すること
ができる。
なお、本実施の形態は、他の実施の形態、及び実施例１乃至３と自由に組み合わせるこ
とができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の光電変換素子について図３及び図４
を参照して説明する。図３は本発明の光電変換素子の断面を示す。図４は従来の光電変換
素子の断面を示す。
図３（Ａ）は本発明を適用して作製した光電変換素子の一例を示す。実施の形態１に示
す光電変換素子と異なる点は、透光性を有する導電性材料により第１の導電層１１２を形
成していることである。なお、本実施の形態では第２の導電層１１７には透光性を有する
導電性材料を用いていないが、第２の導電層１１７は透光性を有する導電性材料を用いて
形成しても良い。
透光性を有する導電性材料として、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（酸化亜鉛
（ＺｎＯ）を含むインジウム酸化物）、ＺｎＯ（酸化亜鉛）を用いることができる。好ま
しくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング
法により形成した、ＩＴＳＯ（酸化珪素（ＳｉＯ２）を含むインジウム錫酸化物）を用い
る。なお、ＩＺＯとは酸化珪素を含み、酸化インジウムにＺｎＯが２〜２０重量％含まれ
たターゲットを用いてスパッタリング法により形成した酸化物導電性材料である。この他
、ＺｎＯにガリウム（Ｇａ）をドープした導電性材料、ＳｎＯ２（酸化錫）、Ｇａ２Ｏ３
をドープしたＺｎＯ、Ａｌ２Ｏ３をドープしたＺｎＯ、ＳｉＯ２をドープしたＺｎＯを用
いてもよい。
透光性を有する導電性材料を用いて第１の導電層１１２を形成することで、基板側から
光が入射する光電変換装置を作製する場合に図３（Ａ）に示す構造を採用することが可能
となる。この場合、第２の導電層１１７には透光性を有する導電性材料を用いなくてもよ
い。
従来の図４（Ｂ）に示す構造では、図４（Ａ）と比較して内部抵抗が低いため、静電気
に起因する破壊が生じやすいという欠点があった。また、図４（Ｂ）に示す構造では、半
導体層の端部である、点線で囲まれた領域１１４Ｃ及び領域１１４Ｄに、エッチング工程
において発生したエッチング残渣が堆積しやすいため、リーク電流が発生しやすいという
問題があった。
図３（Ｂ）は、第１の導電層１０１のテーパ角を本発明の他の構成よりも小さくした場
合の断面図を示す。このように第１の導電層１０１のテーパ角を小さくすることで、第１
の導電層１０１上に形成される膜が良好に被覆する。これにより、第１の導電層１０１と
半導体層１０３Ｄが良好に被覆しないことを原因として発生しうるクラック等を防止し、
リーク電流を低減することができる。図３（Ｂ）に示すように、第１の導電層の端部の側
面のテーパ角の小さい光電変換素子に本発明を適用することで、第１の導電層上に保護層
が設けられていなくても、信頼性の高いｐｉｎ型光電変換素子を作製することができる。
図３（Ｂ）に示すようにテーパ角を小さくするには、エッチング条件を調整すればよい
。一例として、ガスの流量比を７０：１０（ｓｃｃｍ）とし、圧力を１．３５Ｐａで、コ
イル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、
基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入することで、実質的に負のバイ
アスパワーを加え、自己バイアス電圧を生成してエッチングを行うと、第１の導電層１０
１のテーパ角が３０°前後となり、好ましい。ここでも、レジストにはハードベークを施
す。
本発明を適用して、第３の半導体層１０３Ｃの端部の側面のマスクから露出された領域
と第２の半導体層１０３Ｂの端部の側面の一部、又は第三の半導体層１０３Ｃの端部の側
面のマスクから露出された領域のみを除去することにより、半導体層１０３Ｄの端部の側
面を、テーパ角の異なる２つのテーパ形状部を有し、一方のテーパ形状部にｎ層が残存し
ないように加工することで、上述の問題点を解決することができる。
本発明を適用して半導体層端部の側面にテーパ角の異なる２つのテーパ形状部を有する
ように加工することで、第１の半導体層から第３の半導体層までの端部の側面における距
離を長くすることができ、エッチング残渣を介在して導通することによるリーク電流を低
減することができる。また、半導体層端部の側面に、テーパ角の異なる２つのテーパ形状
部を有し、且つ一方のテーパ形状部にｎ層が残存しないように加工するに際して、第３の
半導体層のマスクから露出された領域と第２の半導体層の端部の側面の一部、又は第３の
半導体層のマスクから露出された領域のみを除去するエッチング工程でオーバーエッチン
グを施し、且つ、下地層に凹凸を形成するようにエッチングを行うことで、この上に形成
され、この凹凸の深さよりも厚く形成される樹脂膜等の密着性を向上させることができる
。
更には、本実施の形態にて説明したように、第１の導電層の端部の側面が有するテーパ
角を小さくすることで、第１の導電層の端部の側面を覆う保護膜を設けない構造とするこ
とが可能になり、作製工程が簡略になる。更には、本発明を適用することでリーク電流が
低減されるため、第１の半導体層の下層の全面に第１の導電層が設けられた構造とするこ
とも可能である。
本発明により、リーク電流が小さく、層間に形成した樹脂膜等の密着性の高い半導体素
子を得ることができる。そのため、信頼性が高いｐｉｎ型光電変換素子を作製することが
できる。また信頼性の高い、ｐｉｎ型光電変換素子を搭載する電子機器を作製することが
できる。
なお、本実施の形態は、他の実施の形態、及び実施例１乃至３と自由に組み合わせるこ
とができる。
（実施の形態３）
本実施の形態では本発明を適用して作製したカラーセンサーについて、図８乃至図１３
、及び図１９を参照して説明する。なお、図８乃至図１３に示した構造は必ずしもこれに
限定されるものではなく、例えば、図８乃至図１３では導電層及び絶縁層を単層で形成し
ているが、これに限定されるものではない。本実施の形態で示す導電層及び絶縁層は積層
であっても良い。また、遮光層及びオーバーコート層についても単層であっても良いし、
積層であってもよい。
なお、遮光層は、少なくとも可視光を遮断する機能を有していればよく、特定の材料に
限定されない。例えば、カーボン系材料又は顔料を分散させた遮光性を有する絶縁膜であ
ってもよいし、金属膜であってもよい。例えば、クロム（Ｃｒ）、酸化クロム、及び窒化
クロムが積層された膜により形成することができる。
図８は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶縁
層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、光
電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内にカラーフィルター層２０４Ａ及び
カラーフィルター層２０４Ｂを有し、光電変換素子部２０２Ａ及び光電変換素子部２０２
Ｂにおける第１の導電層２０５Ａ及び第１の導電層２０５Ｂと同種の材料からなる遮光層
２０５Ｃ及び遮光層２０５Ｄを有する光電変換装置の断面図を示す。第１の導電層２０５
Ａ、遮光層２０５Ｃ、第１の導電層２０５Ｂ、及び遮光層２０５Ｄが遮光することで、光
電変換素子部２０２Ａ及び光電変換素子部２０２Ｂの端部から各々の光電変換層に入射す
る光を遮断することができ、各々の光電変換層にはカラーフィルター層２０４Ａ及びカラ
ーフィルター層２０４Ｂを通過した光のみが入射する。このため、光電変換素子部２０２
Ａ及び光電変換素子部２０２Ｂはカラーセンサーとして機能することができる。カラーフ
ィルター層２０４Ａとカラーフィルター層２０４Ｂは、異なる色にすることができる。ま
た、カラーフィルター層２０４Ａとオーバーコート層２０６Ａ、及びカラーフィルター層
２０４Ｂとオーバーコート層２０６Ｂが実施の形態１で述べた保護層１０２と同様に機能
する。オーバーコート層２０６Ａ及びオーバーコート層２０６Ｂはカラーフィルター層２
０４Ａ及びカラーフィルター層２０４Ｂに含まれる各種不純物元素が各々の光電変換層に
拡散しないよう、保護する機能を有する。また、絶縁層２０９上の導電層２１０は接点電
極２１２と接続されている。接点電極２１２の露出部以外は樹脂２１１に覆われている。
なお、導電層２１０と、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂは他の導電
層を介して接続されていても良い。導電層２１０と、導電層２０１９が他の導電層を介し
て接続されていても良い。
図９は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶縁
層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、光
電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内にカラーフィルター層２０４Ａ及び
カラーフィルター層２０４Ｂを有し、光電変換素子部２０２Ａ及び光電変換素子部２０２
Ｂが設けられた層間絶縁層２０３より下に遮光層２０７Ａ、遮光層２０７Ｂ、遮光層２０
７Ｃ、及び遮光層２０５Ｄを有する光電変換装置の断面図を示す。遮光層２０７Ａ、遮光
層２０７Ｃ、遮光層２０７Ｂ、及び遮光層２０５Ｄが遮光することで、光電変換素子部２
０２Ａ及び光電変換素子部２０２Ｂの端部から各々の光電変換層に入射する光を遮断する
ことができ、各々の光電変換層にはカラーフィルター層２０４Ａ又はカラーフィルター層
２０４Ｂを通過した光のみが入射する。このため、光電変換素子部２０２Ａ及び光電変換
素子部２０２Ｂはカラーセンサーとして機能する。カラーフィルター層２０４Ａとカラー
フィルター層２０４Ｂは、異なる色にすることができる。また、カラーフィルター層２０
４Ａとオーバーコート層２０６Ａ、及びカラーフィルター層２０４Ｂとオーバーコート層
２０６Ｂが実施の形態１で述べた保護層１０２と同様に機能する。オーバーコート層２０
６Ａ及びオーバーコート層２０６Ｂはカラーフィルター層２０４Ａ及びカラーフィルター
層２０４Ｂに含まれる各種不純物元素が各々の光電変換層に拡散しないよう、保護する機
能を有する。また、絶縁層２０９上の導電層２１０が接点電極２１２と接続されている。
接点電極２１２の露出部以外は樹脂２１１に覆われている。なお、導電層２１０と、光電
変換素子部２０２Ａ及び光電変換素子部２０２Ｂは他の導電層を介して接続されていても
良い。導電層２１０と、導電層２０１９が他の導電層を介して接続されていても良い。な
お、遮光層２０７Ａ、遮光層２０７Ｂ、遮光層２０７Ｃ、及び遮光層２０７ＤはＴＦＴ２
０１Ａ及びＴＦＴ２０１Ｂが有する導電層等と同種の材料により、同一工程にて形成して
も良い。
図１０は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶
縁層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、
光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内にカラーフィルター層２０４Ａ及
びカラーフィルター層２０４Ｂを有し、ＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂの下に遮光層
２０８を有し、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂが設けられた層間絶
縁層２０３より下に遮光層２０７Ａ、遮光層２０７Ｂ、遮光層２０７Ｃ、及び遮光層２０
７Ｄを有する光電変換装置の断面図を示す。遮光層２０７Ａ、遮光層２０７Ｃ、遮光層２
０７Ｂ、及び遮光層２０７Ｄが遮光することで光電変換素子部２０２Ａ及び光電変換素子
部２０２Ｂの端部から各々の光電変換層に入射する光を遮断することができ、各々の光電
変換層にはカラーフィルター層２０４Ａ又はカラーフィルター層２０４Ｂを通過した光の
みが入射する。このため、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂはカラー
センサーとして機能する。カラーフィルター層２０４Ａとカラーフィルター層２０４Ｂは
、異なる色にすることができる。また、カラーフィルター層２０４Ａとオーバーコート層
２０６Ａ、及びカラーフィルター層２０４Ｂとオーバーコート層２０６Ｂが実施の形態１
で述べた保護層１０２と同様に機能する。オーバーコート層２０６Ａ及びオーバーコート
層２０６Ｂはカラーフィルター層２０４Ａ及びカラーフィルター層２０４Ｂに含まれる各
種不純物元素が各々の光電変換層に拡散しないよう、保護する機能を有する。また、絶縁
層２０９上の導電層２１０が接点電極２１２と接続されている。接点電極２１２の露出部
以外は樹脂２１１に覆われている。ＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂが遮光層２０８を
有するため、信頼性の高いＴＦＴを得ることができる。なお、導電層２１０と、光電変換
素子部２０２Ａ及び光電変換素子部２０２Ｂは他の導電層を介して接続されていても良い
。導電層２１０と、導電層２０１９が他の導電層を介して接続されていても良い。なお、
遮光層２０７Ａ、遮光層２０７Ｂ、遮光層２０７Ｃ、及び遮光層２０７ＤはＴＦＴ２０１
Ａ及びＴＦＴ２０１Ｂが有する導電層等と同種の材料により、同一工程にて形成しても良
い。
図１１は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶
縁層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、
光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内にカラーフィルター層２０４Ａ及
びカラーフィルター層２０４Ｂを有し、ＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂの下に遮光層
２０８Ｅを有し、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂが設けられた層間
絶縁層２０３の下に遮光層２０８Ａ、遮光層２０８Ｂ、遮光層２０８Ｃ、及び遮光層２０
８Ｄを有する光電変換装置の断面図を示す。遮光層２０８Ａ、遮光層２０８Ｃ、遮光層２
０８Ｂ、及び遮光層２０８Ｄが遮光することで光電変換素子部２０２Ａ及び光電変換素子
部２０２Ｂの端部から各々の光電変換層に入射する光を遮断することができ、各々の光電
変換層にはカラーフィルター層２０４Ａ又はカラーフィルター層２０４Ｂを通過した光の
みが入射する。このため、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂはカラー
センサーとして機能する。カラーフィルター層２０４Ａとカラーフィルター層２０４Ｂは
、異なる色にすることができる。また、カラーフィルター層２０４Ａとオーバーコート層
２０６Ａ、及びカラーフィルター層２０４Ｂとオーバーコート層２０６Ｂが実施の形態１
で述べた保護層１０２と同様に機能する。オーバーコート層２０６Ａ及びオーバーコート
層２０６Ｂはカラーフィルター層２０４Ａ及びカラーフィルター層２０４Ｂに含まれる各
種不純物元素が各々の光電変換層に拡散しないよう、保護する機能を有する。また、絶縁
層２０９上の導電層２１０が接点電極２１２と接続されている。接点電極２１２の露出部
以外は樹脂２１１に覆われている。ＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂが遮光層２０８Ｅ
を有するため、信頼性の高いＴＦＴを得ることができる。遮光層２０８Ｅは遮光層２０８
Ａ、遮光層２０８Ｂ、遮光層２０８Ｃ、及び遮光層２０８Ｄと同種の材料により、同一工
程にて形成されることが好ましい。なお、導電層２１０と、光電変換素子部２０２Ａ及び
光電変換素子部２０２Ｂは他の導電層を介して接続されていても良い。導電層２１０と、
導電層２０１９が他の導電層を介して接続されていても良い。
図１２は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶
縁層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、
層間絶縁層２０３の下にカラーフィルター層２０４を有し、光電変換素子部２０２Ａ及び
光電変換素子部２０２Ｂが設けられた層間絶縁層２０３及びカラーフィルター層２０４よ
り下に遮光層２０７Ａ及び遮光層２０７Ｂを有する光電変換装置の断面図を示す。光電変
換素子部２０２Ａ及び光電変換素子部２０２Ｂにおける第１の導電層２０５Ａ、第１の導
電層２０５Ｂ、遮光層２０７Ａ、及び遮光層２０７Ｂが遮光することで光電変換素子部２
０２Ａ及び光電変換素子部２０２Ｂの端部から各々の光電変換層に入射する光を遮断する
ことができる。このため、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂはカラー
センサーとして機能する。また、層間絶縁層２０３はカラーフィルター層２０４に含まれ
る各種不純物元素が光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内の光電変換層
に拡散しないよう、保護する機能を有している。また、絶縁層２０９上の導電層２１０が
接点電極２１２と接続されている。接点電極２１２の露出部以外は樹脂２１１に覆われて
いる。また、図１２には図示していないが、図１０及び図１１と同様に、ＴＦＴ２０１Ａ
及びＴＦＴ２０１Ｂが遮光層を有していてもよい。なお、図１２ではカラーフィルター層
２０４は一色であるため、必要のない場合には遮光層２０７Ａは形成しなくとも良い。な
お、導電層２１０と、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂは他の導電層
を介して接続されていても良い。導電層２１０と、導電層２０１９が他の導電層を介して
接続されていても良い。
図１３は基板２００上に形成されたＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂを有し、層間絶
縁層２０３上に形成された光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂを有し、
層間絶縁層２０３の下にカラーフィルター層２０４Ａ及びカラーフィルター層２０４Ｂを
有し、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂが設けられた層間絶縁層２０
３及びカラーフィルター層２０４Ａ及びカラーフィルター層２０４Ｂより下に遮光層２０
７Ａ、遮光層２０７Ｃ、遮光層２０７Ｂ、及び遮光層２０７Ｄを有する光電変換装置の断
面図を示す。光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂにおける第１の導電層
２０５Ａ及び第１の導電層２０５Ｂを有する。遮光層２０７Ａ、遮光層２０７Ｃ、遮光層
２０７Ｂ、及び遮光層２０７Ｄが遮光することで光電変換素子部２０２Ａ及び光電変換素
子部２０２Ｂの端部から各々の光電変換層に入射する光を遮断することができ、各々の光
電変換層にはカラーフィルター層２０４Ａ及びカラーフィルター層２０４Ｂを通過した光
のみが入射する。このため、光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂはカラ
ーセンサーとして機能する。カラーフィルター層２０４Ａとカラーフィルター層２０４Ｂ
は、異なる色にすることができる。また、層間絶縁層２０３はカラーフィルター層２０４
に含まれる各種不純物元素が光電変換素子部２０２Ａ及び光電変換素子部２０２Ｂ内の光
電変換層に拡散しないよう、保護する機能を有する。また、絶縁層２０９上の導電層２１
０が接点電極２１２と接続されている。接点電極２１２の露出部以外は樹脂２１１に覆わ
れている。また、図１３には図示していないが、図１０及び図１１と同様に、ＴＦＴ２０
１Ａ及びＴＦＴ２０１Ｂが遮光層を有していてもよい。なお、導電層２１０と、光電変換
素子部２０２Ａ及び光電変換素子部２０２Ｂは他の導電層を介して接続されていても良い
。導電層２１０と、導電層２０１９が他の導電層を介して接続されていても良い。なお、
遮光層２０７Ａ、遮光層２０７Ｂ、遮光層２０７Ｃ、及び遮光層２０５ＤはＴＦＴ２０１
Ａ及びＴＦＴ２０１Ｂが有する導電層等と同種の材料により、同一工程にて形成しても良
い。
ここで、本実施の形態のＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂの作製工程の一例について
、図８を参照して説明する。
まず、基板２００上に、絶縁層２０１１を形成する。次に、絶縁層２０１１上に複数の
トランジスタを含む層を形成する。続いて、複数のトランジスタを含む層上に、絶縁層２
０１８と層間絶縁層２０３を形成する。次に、複数のトランジスタ内の絶縁層２０１５、
絶縁層２０１８、及び層間絶縁層２０３に設けられた開口部を介して、複数のトランジス
タの各々のソース領域又はドレイン領域に接続された導電層２０１９を形成する。
絶縁層２０１１は、基板２００からの不純物の侵入を防止する役目を担う。絶縁層２０
１１は、スパッタリング法やプラズマＣＶＤ法等により、酸化珪素系膜又は窒化珪素系膜
を、単層又は積層で形成する。なお、絶縁層２０１１は、必要のない場合には、設けなく
てもよい。
複数のトランジスタの各々は、半導体層２０１２、絶縁層２０１５、及びゲート電極と
して機能する導電層２０１６を有する。ここでは半導体層２０１２に珪素を用いる。半導
体層２０１２は、シラン（ＳｉＨ４）等の半導体材料ガスにより、ＬＰＣＶＤ法、プラズ
マＣＶＤ法、気相成長法やスパッタリング法を用いて非晶質半導体として形成することが
できる。他にも、該非晶質半導体をレーザー結晶化法、熱結晶化法、またはニッケル等の
結晶化を助長する元素を用いた熱結晶化法等で結晶化させた多結晶半導体、或いはＳＡＳ
等を用いてもよい。ここでは多結晶珪素を用いる。
半導体層２０１２は、ソース領域又はドレイン領域として機能する不純物領域２０１３
及びチャネル形成領域２０１４を有する。不純物領域２０１３には、Ｎ型を付与する不純
物元素（１５族に属する元素、例えばリン、砒素）又はＰ型を付与する不純物元素（例え
ば硼素、アルミニウム）が添加されている。不純物の導入には、拡散源を用いる方法やイ
オン注入法等を用いればよい。不純物を導入する際には、ソース領域又はドレイン領域と
チャネル形成領域との間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を設
けることが好ましいが、必要のない場合にはＬＤＤ領域は特に設けなくとも良い。
なお、ＬＤＤ領域とは半導体層が多結晶珪素であるＴＦＴにおいて、信頼性の向上を目
的として形成される領域である。半導体層が多結晶珪素であるＴＦＴでは、オフ電流を抑
えることは重要であり、特に、画素回路等のアナログスイッチとして用いる場合には十分
に低いオフ電流が要求される。しかし、ドレイン接合部の逆バイアス強電界により、オフ
時にも欠陥を介するリーク電流が存在する。ＬＤＤ領域が設けられていると、ドレイン端
近傍の電界が緩和されるため、オフ電流を低減させることができる。また、ドレイン接合
部の逆バイアス電界をチャネル領域とＬＤＤ領域の接合部、ＬＤＤ領域とドレイン領域の
接合部に分散させることができ、電界が緩和されるため、リーク電流が低減される。
本実施の形態では、サイドウォールとして機能する絶縁層２０１７を設けることで、Ｌ
ＤＤ領域を形成することができる。
絶縁層２０１５はゲート絶縁層として機能する。絶縁層２０１５は、絶縁層２０１１と
同様に、スパッタリング法又はプラズマＣＶＤ法等により、酸化珪素系材料又は窒化珪素
系材料を単層又は積層して形成すればよい。
絶縁層２０１８及び層間絶縁層２０３はＳＯＧ（スピンオングラス）法、液滴吐出法、
又はスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成す
る。例えば、絶縁層２０１８は酸化窒化珪素により形成し、層間絶縁層２０３は窒化酸化
珪素により形成すればよい。また、絶縁層２０１１及び絶縁層２０１５と同様に、スパッ
タリング法又はプラズマＣＶＤ法等により形成してもよい。
導電層２０１９は導電性を有する物質により形成する。形成にはＣＶＤ法やスパッタ法
、液滴吐出法等を用いればよい。導電層２０１９は単層で形成してもよいし、積層で形成
してもよい。また、光電変換素子部の第１の導電層２０５Ａも同一の工程にて形成すると
よい。
なお、接点電極２１２は図８乃至図１３に示す形状に限定されないが、このような形状
を有することが好ましい。すなわち、接点電極２１２は端部から中央部にかけて膜厚が増
加するなだらかなテーパ角を有する面と、中央部に該テーパ角を有する面から連続した形
状の突起部を有する。このような形状にすることで、接点電極が接続される外部回路と光
電変換素子を搭載した半導体装置の接続を従来よりも確実に行うことができ、歩留まりが
向上する。
なお、上記で説明したＴＦＴ２０１Ａ及びＴＦＴ２０１Ｂは、図示した構造に限定され
ず、様々な形態のものを用いることができる。例えば、図示したＴＦＴはトップゲート型
であるが、バックチャネルエッチ型であっても良いし、チャネル保護型であっても良い。
また、図から明らかなように、本実施の形態で示す半導体装置はＴＦＴと光電変換素子
が同一基板上に形成されていることが好ましい。図１９にその構成の一例を回路図で示す
。図１９に示す半導体装置は、光電変換素子、及びＴＦＴにより構成される電流増幅回路
を有する。図１９（Ａ）はｎ型ＴＦＴを用いた例を示し、図１９（Ｂ）はｐ型ＴＦＴを用
いた例を示す。以下の説明では図１９（Ａ）を参照するが、ｐ型ＴＦＴを用いる場合につ
いても同様である。
図１９（Ａ）に示す半導体装置１８１Ａは、光電変換素子１８３Ａの出力を増幅する電
流増幅回路１８２Ａを備えている。電流増幅回路１８２Ａとしてはさまざまな回路構成を
適用することができるが、ここではｎ型ＴＦＴ１８４Ａとｎ型ＴＦＴ１８５Ａにより電流
増幅回路１８２Ａがカレントミラー回路を構成している。ｎ型ＴＦＴ１８４Ａ及びｎ型Ｔ
ＦＴ１８５Ａのソース電極又はドレイン電極の一方は外部電源端子１８７Ａに接続されて
おり、定電圧（例えば、接地電圧）に保たれている。ｎ型ＴＦＴ１８５Ａのソース電極又
はドレイン電極の他方は出力端子１８６Ａに接続されている。ｎ型ＴＦＴ１８４Ａのソー
ス電極又はドレイン電極の他方はｎ型ＴＦＴ１８４Ａ及びｎ型ＴＦＴ１８５Ａのゲート電
極に接続されている。光電変換素子１８３Ａにｐｉｎ型フォトダイオードを用いる場合に
は、陽極（ｐ型半導体側）はｎ型ＴＦＴ１８４Ａのソース電極又はドレイン電極の他方と
接続され、陰極（ｎ型半導体側）は出力端子１８６Ａに接続されている。
光電変換素子１８３Ａに光が照射されると、陰極（ｎ型半導体側）から陽極（ｐ型半導
体側）に光電流が流れる。これによって、電流増幅回路１８２Ａのｎ型ＴＦＴ１８４Ａに
電流が流れ、その電流を流すために必要な電圧がゲート電極で生成される。ｎ型ＴＦＴ１
８５Ａのゲート長Ｌ、及びチャネル幅Ｗがｎ型ＴＦＴ１８４Ａと等しく、飽和領域で動作
するのであれば、ｎ型ＴＦＴ１８４Ａとｎ型ＴＦＴ１８５Ａのゲート電圧が等しいため、
同じ大きさの電流が流れる。出力電流を増幅したい場合には、ｎ型ＴＦＴ１８５Ａとして
、ｎ個のＴＦＴを並列接続したものを用いれば良い。その場合、並列した数（ｎ個）に比
例して電流が増幅される。
図１９（Ｂ）に示す半導体装置１８１Ｂは、光電変換素子１８３Ｂの出力を増幅する電
流増幅回路１８２Ｂを備えている。電流増幅回路１８２Ｂとしてはさまざまな回路構成を
適用することができるが、ここではｐ型ＴＦＴ１８４Ｂとｐ型ＴＦＴ１８５Ｂにより電流
増幅回路１８２Ｂがカレントミラー回路を構成している。ｐ型ＴＦＴ１８４Ｂ及びｐ型Ｔ
ＦＴ１８５Ｂのソース電極又はドレイン電極の一方は外部電源端子１８７Ｂに接続されて
おり、定電圧（例えば、接地電圧）に保たれている。ｐ型ＴＦＴ１８５Ｂのソース電極又
はドレイン電極の他方は出力端子１８６Ｂに接続されている。ｐ型ＴＦＴ１８４Ｂのソー
ス電極又はドレイン電極の他方はｐ型ＴＦＴ１８４Ｂ及びｐ型ＴＦＴ１８５Ｂのゲート電
極に接続されている。光電変換素子１８３Ｂにｐｉｎ型フォトダイオードを用いる場合に
は、陽極（ｐ型半導体側）はｐ型ＴＦＴ１８４Ｂのソース電極又はドレイン電極の他方と
接続され、陰極（ｎ型半導体側）は出力端子１８６Ｂに接続されている。
光電変換素子１８３Ｂに光が照射されると、陰極（ｎ型半導体側）から陽極（ｐ型半導
体側）に光電流が流れる。これによって、電流増幅回路１８２Ｂのｐ型ＴＦＴ１８４Ｂに
電流が流れ、その電流を流すために必要な電圧がゲート電極で生成される。ｐ型ＴＦＴ１
８５Ｂのゲート長Ｌ、及びチャネル幅Ｗがｐ型ＴＦＴ１８４Ｂと等しく、飽和領域で動作
するのであれば、ｐ型ＴＦＴ１８４Ｂとｐ型ＴＦＴ１８５Ｂのゲート電圧が等しいため、
同じ大きさの電流が流れる。出力電流を増幅したい場合には、ｐ型ＴＦＴ１８５Ｂとして
、ｎ個のＴＦＴを並列接続したものを用いれば良い。その場合、並列した数（ｎ個）に比
例して電流が増幅される。
以上のように、本発明により、リーク電流が小さく、層間絶縁膜として形成した樹脂膜
等の密着性が高い半導体素子を得ることができる。そのため、信頼性が高いｐｉｎ型光電
変換素子を作製することができる。また信頼性の高い、ｐｉｎ型光電変換素子を搭載する
半導体装置を作製することができる。
なお、本実施の形態は、他の実施の形態、及び実施例１乃至３と自由に組み合わせるこ
とができる。
本発明を適用して、半導体層端部の側面がテーパ角の異なる２つの面を有し、且つ第１
の半導体層の端部の側面と第３の半導体層の端部の側面が同一平面上に存在しないように
加工した試料を、走査型電子顕微鏡（以下、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）という。）及び透過型電子顕微鏡（以下、ＴＥＭ（Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）という。）により観察し
た。図２０に示す走査型電子顕微鏡像（以下、ＳＥＭ像という。）及び図２１に示す透過
型電子顕微鏡像（以下、ＴＥＭ像という。）を参照して、以下に説明する。なお、ＴＥＭ
像の取得にはＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた。
本実施例の試料は、基板上に酸化珪素膜が形成され、酸化珪素膜上に感光性ポリイミド
が形成され、感光性ポリイミド上に感光性アクリルが形成され、感光性アクリル上にｐ型
半導体層、ｉ型半導体層、及びｎ型半導体層が順次積層して形成されている。ｉ型半導体
層にはアモルファスシリコンを、ｐ型半導体層及びｎ型半導体層にはＳＡＳを用いた。
基板にはガラスを用いた。まず、ガラス基板上に酸化珪素膜をＣＶＤ法により膜厚が約
２００ｎｍとなるように形成した。なお、ここで形成する膜は、酸化珪素膜以外の酸化珪
素系膜、又は窒化珪素系膜でもよい。
酸化珪素系膜上に感光性ポリイミドと感光性アクリルをスピンコート法により順次積層
して形成した。
次に、感光性アクリル上にｐ層を形成した。ｐ層の形成は、ボロン（Ｂ）を含むシラン
（ＳｉＨ４）を用いてプラズマＣＶＤ法により行った。
次に、ｐ層上にｉ層を形成した。ｉ層の形成は、シラン（ＳｉＨ４）を用いてプラズマ
ＣＶＤ法により行った。
次に、ｉ層上にｎ層を形成した。ｎ層の形成は、リン（Ｐ）を含むシラン（ＳｉＨ４）
を用いてプラズマＣＶＤ法により行った。その後、レジストを形成した。
次に、形成した積層構造に対して、三段階のドライエッチング工程（第１乃至第３のエ
ッチング）を行った。
第１のエッチングはＣＦ４とＣｌ２の混合ガスにより行った。ここでは、ガスの流量比
を４０：４０（ｓｃｃｍ）とし、チャンバー内の圧力を２．０Ｐａ、温度を７０℃にして
、コイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成
し、基板側に１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアス
パワーを加えることで、自己バイアス電圧を生成してエッチングを行った。
第２のエッチングはＣＦ４とＯ２の混合ガスにより行った。ガスの流量比を４５：５５
（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、温度を７０℃にして、コイル型の
電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に
２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え
ることで、自己バイアス電圧を生成してエッチングを行った。
第３のエッチングはＣＨＦ３とＨｅの混合ガスにより行った。ガスの流量比を７．５：
１４２．５（ｓｃｃｍ）とし、チャンバー内の圧力を５．５Ｐａ、温度を７０℃にして、
コイル型の電極に４７５ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
、基板側に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパ
ワーを加えることで、自己バイアス電圧を生成してエッチングを行った。
以上の工程により、半導体層端部の側面が、テーパ角の異なる２つの面を有し、ｐ層の
端部の側面とｎ層の端部の側面が同一平面上に存在しない形状のｐｉｎ層が得られた。後
処理として、アッシングを行った後に所定の薬液を用いてレジストを剥離して除去した。
ここで、所定の薬液には、使用したレジストに適する薬液を用いればよい。
図２０（Ａ）は以上のようにして形成した積層構造の断面についてのＳＥＭ像を、図２
０（Ｂ）は第３のエッチングを行わなかった場合の積層構造の断面についてのＳＥＭ像を
示す。図２１は本発明の積層構造の断面ＴＥＭ像を示し、図２０（Ａ）に対応する。なお
、ＳＥＭ像については、レジストを除去する前に観察を行った。図２０（Ａ）中にはｐ層
２０００、ｉ層２００１、及びｎ層２００２が示され、図２０（Ｂ）中にはｐ層２００３
、ｉ層２００４、及びｎ層２００５が示されている。
まず、図２０（Ａ）と図２０（Ｂ）を比較する。図２０（Ｂ）では第３のエッチングを
行っていないため、ｐ層２００３の端部の側面を含むテーパ角を有する面は、ｎ層２００
５の端部の側面を含むテーパ角を有する面と同一面上に存在する。しかし、本発明を適用
して第３のエッチングまで行った図２０（Ａ）ではｐ層２０００の端部の側面を含むテー
パ角を有する面は、ｎ層２００２の端部の側面を含むテーパ角を有する面とは異なる面上
に存在する。
図２１はレジストを除去した後の積層構造の断面についてのＴＥＭ像を示す。感光性ア
クリル２１００上にｐ層２１０１が設けられ、ｐ層２１０１上にｉ層２１０２が設けられ
、ｉ層２１０２上にｎ層２１０３が設けられている。ｐ層２１０１、ｉ層２１０２、及び
ｎ層２１０３が積層された半導体層の端部の側面はテーパ角の異なる二つの面を有する。
本発明を適用することで半導体層端部の側面がテーパ角の異なる２つの面を有し、且つ
ｐ層の端部の側面とｎ層の端部の側面が同一平面上に存在しない積層構造を得ることがで
きる。光電変換素子を図２０（Ａ）及び図２１に示す構造にすることで、リーク電流が低
減された、信頼性の高いｐｉｎ型光電変換素子を作製することができる。
なお、本実施例は、実施の形態１乃至３、及び他の実施例と自由に組み合わせることが
できる。
本発明の光電変換素子では、作製工程中のエッチングにより、下地に凹凸を形成するこ
とができる。下地に凹凸を形成することで、上に形成される樹脂膜等の密着性を向上させ
ることができる。
本実施例にて用いた試料は基板上に酸化珪素膜が形成され、酸化珪素膜上に感光性ポリ
イミドが形成され、感光性ポリイミド上に感光性アクリルが形成され、感光性アクリル上
にｐ型半導体層、ｉ型半導体層、及びｎ型半導体層が順次積層されて形成されている。半
導体層にはすべてアモルファスシリコンを用いた。
基板にはガラスを用いた。まず、ガラス基板上に酸化珪素膜をＣＶＤ法により膜厚が約
２００ｎｍとなるように形成した。なお、酸化珪素膜以外の酸化珪素系膜、又は窒化珪素
系膜でもよい。
次に、酸化珪素系膜上に感光性ポリイミドと感光性アクリルをスピンコート法より順次
積層して形成した。
次に、感光性アクリル上にｐ層を形成した。ｐ層の形成は、ボロン（Ｂ）を含むシラン
（ＳｉＨ４）を用いてプラズマＣＶＤ法により行った。
次に、ｐ層上にｉ層を形成した。形成は、シラン（ＳｉＨ４）を用いてプラズマＣＶＤ
法により行った。
次に、ｉ層上にｎ層を形成した。ｎ層の形成は、リン（Ｐ）を含むシラン（ＳｉＨ４）
を用いてプラズマＣＶＤ法により行った。その後、レジストを形成した。
次に、形成した積層構造に対して、三段階のドライエッチング工程（第１乃至第３のエ
ッチング）を行った。
第１のエッチングはＣＦ４とＣｌ２の混合ガスにより行った。ここでは、ガスの流量比
を４０：４０（ｓｃｃｍ）とし、チャンバー内の圧力を２．０Ｐａ、温度を７０℃にして
コイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
、基板側に１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパ
ワーを加えることで、自己バイアス電圧を生成してエッチングを行った。
第２のエッチングはＣＦ４とＯ２の混合ガスにより行った。ガスの流量比を４５：５５
（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、温度を７０℃にして、コイル型の
電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に
２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え
ることで、自己バイアス電圧を生成してオーバーエッチングを含むエッチングを行った。
なお、第２のエッチングはオーバーエッチングを含むように調整する。
第３のエッチングはＣＨＦ３とＨｅの混合ガスにより行った。ガスの流量比を７．５：
１４２．５（ｓｃｃｍ）とし、チャンバー内の圧力を５．５Ｐａ、温度を７０℃にして、
コイル型の電極に４７５ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
、基板側に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパ
ワーを加えることで、自己バイアス電圧を生成してエッチングを行った。
以上の工程により、半導体層端部の側面がテーパ角の異なる２つの面を有し、且つｐ層
の端部の側面とｎ層の端部の側面が同一平面上に存在しない形状のｐｉｎ層が得られた。
これをＳＥＭにより観察した。図２２は本発明の積層構造の断面についてのＳＥＭ像を示
す。図２２（Ａ）及び図２２（Ｂ）は基板の端近傍にて取得したＳＥＭ像であり、図２２
（Ｃ）及び図２２（Ｄ）は基板の中央部にて取得したＳＥＭ像である。図２２（Ｂ）中に
は下地層２２００Ａ、半導体層２２０１Ａ、及びレジスト２２０２Ａが示されている。図
２２（Ｄ）中には下地層２２００Ｂ、半導体層２２０１Ｂ、及びレジスト２２０２Ｂが示
されている。下地層２２００Ａ及び下地層２２００Ｂは、それぞれ凹凸形状の領域２２０
３Ａ又は領域２２０３Ｂを有する。図２２より明らかなように、基板の端近傍及び基板の
中央部のどちらにおいても、下地層には凹凸が形成されている。
本発明を適用することで下地層に凹凸が形成される。そのため、後の工程で形成される
樹脂膜等の密着性が向上する。密着性が向上することで、信頼性の高いｐｉｎ型光電変換
素子を歩留まりよく作製することができる。
なお、本実施例は、実施の形態１乃至３、及び他の実施例と自由に組み合わせることが
できる。
本実施例では、本発明の光電変換装置を様々な電子機器に応用した例について図１４乃
至図１８を参照して説明する。本発明の光電変換装置を搭載した電子機器としては、コン
ピュータ、ディスプレイ、携帯電話機、又はテレビ等が挙げられる。
図１４は携帯電話機であり、該携帯電話機は、本体（Ａ）７０１、本体（Ｂ）７０２、
筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０７、
表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１を
有し、光電変換装置を含む半導体装置７１２が筐体７０３の内側に設けられている。
半導体装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度
に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度の制御、及び半導
体装置７１２で得られる照度に合わせて操作キー７０４の照明の制御等を行う。外部光の
照度に合わせて表示パネルの輝度を調整することで、携帯電話機の消費電力を低減するこ
とができ、携帯電話機の特性を向上させることができる。
図１５（Ａ）及び図１５（Ｂ）に、携帯電話機の別の例を示す。図１５（Ａ）及び図１
５（Ｂ）に示す携帯電話機の本体７２１は、筐体７２２、表示パネル７２３、操作キー７
２４、音声出力部７２５、音声入力部７２６、光電変換装置を含む半導体装置７２７を有
する。更に、図１５（Ｂ）に示す携帯電話機は光電変換装置を含む半導体装置７２８を有
する。
図１５（Ａ）に示す携帯電話機では、本体７２１に設けられた光電変換装置を含む半導
体装置７２７により外部の光を検知し、表示パネル７２３及び操作キー７２４の輝度を制
御することが可能である。
図１５（Ｂ）に示す携帯電話機では、図９（Ａ）の構成に加えて、本体７２１の内部に
光電変換装置を有する半導体装置７２８が設けられている。光電変換装置を有する半導体
装置７２８により、表示パネル７２３に設けられているバックライトの輝度を検出するこ
とも可能となる。
図１４及び図１５では、携帯電話機に光電流を増幅して電圧出力として取り出す回路を
備えた光電変換装置が用いられているので、回路基板に実装する部品点数を削減すること
ができ、携帯電話機本体の小型化を図ることができる。
図１６（Ａ）はコンピュータであり、該コンピュータは、本体７３１、筐体７３２、表
示部７３３、キーボード７３４、外部接続ポート７３５、及びポインティングデバイス７
３６等を有する。
図１６（Ｂ）は表示装置であり、テレビ受像器等がこれに相当する。本表示装置は、筐
体７４１、支持台７４２、表示部７４３等を有する。
図１６（Ａ）のコンピュータに設けられる表示部７３３、及び図１６（Ｂ）に示す表示
装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１７に示す。
図１７に示す液晶パネル７６２は、筐体７６１に内蔵されている。液晶パネル７６２は
、基板７５１ａ、基板７５１ｂ、基板７５１ａと基板７５１ｂに挟まれた液晶層７５２、
偏光板７５５ａ、偏光板７５５ｂ、及びバックライト７５３等を有する。また、筐体７６
１には光電変換装置を有する半導体装置７５４が搭載されている。
本発明を用いて作製された光電変換装置を有する半導体装置７５４はＲＧＢのＬＥＤか
らなるバックライト７５３からの光量をＲＧＢそれぞれに対して検知して、その情報がフ
ィードバックされて液晶パネル７６２の輝度が調節される。具体的には、ＲＧＢそれぞれ
のＬＥＤの温度依存性が異なるので、ＲＧＢのＬＥＤバックライトの光量をそれぞれ検知
して、ＬＥＤのばらつきの補正を行う。また、ＬＥＤの劣化の補正を行うことにより、ホ
ワイトバランスを調節する。
図１８（Ａ）及び図１８（Ｂ）は、本発明の光電変換装置又は光電変換装置を有する半
導体装置をカメラ（例えばデジタルカメラ）に組み込んだ例を示す。図１８（Ａ）は、デ
ジタルカメラの前面方向から見た斜視図であり、図１８（Ｂ）は、後面方向から見た斜視
図である。図１８（Ａ）及び（Ｂ）に示すデジタルカメラは、リリースボタン８０１、メ
インスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０
６、筺体８０７、ファインダ接眼窓８１１、モニタ８１２、及び操作ボタン８１３を有す
る。リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ８０２は、
押下又は回転によりデジタルカメラの電源のオンとオフを切り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており
、図１８（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認す
るための装置である。フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写
体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照
射する。レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカ
シングレンズ、又はズームレンズ等により構成され、図示しないシャッター及び絞りと共
に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌ
ｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ又はズームレンズ等のピントを合わせるためにレ
ンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０
５を手前に移動させる。また、携帯時には、レンズ８０５を沈胴させてコンパクトな形態
にする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影する
ことができる構造としているが、この構造に限定されるものではなく、筺体８０７内での
撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラに本発
明の光電変換装置を搭載していてもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範
囲やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン８１３
は、デジタルカメラの後面に設けられた各種の機能ボタンであり、セットアップボタン、
メニューボタン、ディスプレイボタン、機能ボタン、及び選択ボタン等を有する。
図１４乃至図１８に示す装置に搭載する光電変換装置に本発明を適用することで、信頼
性の高い電子機器を作製することができる。更には、本発明はこれに限定されず、光を検
出する必要のあるものであれば、いかなるものにも用いることが可能である。
なお、本実施例は、実施の形態１乃至３、及び他の実施例と自由に組み合わせることが
できる。
１００ 基板
１０１ 第１の導電層
１０２ 保護層
１０４ レジスト
１０５ 領域
１０６ 酸化珪素層
１０７ 絶縁層
１０８ 第２の導電層
１０９ 絶縁層
１１１ 第３の導電層
１１２ 第１の導電層
１１５ 下地層
１１６ 領域
１１７ 第２の導電層
２００ 基板
２０３ 層間絶縁層
２０４ カラーフィルター層
２０８ 遮光層
２０９ 絶縁層
２１０ 導電層
２１１ 樹脂
２１２ 接点電極
７０１ 本体（Ａ）
７０２ 本体（Ｂ）
７０３ 筐体
７０４ 操作キー
７０５ 音声出力部
７０６ 音声入力部
７０７ 回路基板
７０８ 表示パネル（Ａ）
７０９ 表示パネル（Ｂ）
７１０ 蝶番
７１１ 透光性材料部
７１２ 半導体装置
７２１ 本体
７２２ 筐体
７２３ 表示パネル
７２４ 操作キー
７２５ 音声出力部
７２６ 音声入力部
７２７ 半導体装置
７２８ 半導体装置
７３１ 本体
７３２ 筐体
７３３ 表示部
７３４ キーボード
７３５ 外部接続ポート
７３６ ポインティングデバイス
７４１ 筐体
７４２ 支持台
７４３ 表示部
７５２ 液晶層
７５３ バックライト
７５４ 半導体装置
７６１ 筐体
７６２ 液晶パネル
８０１ リリースボタン
８０２ メインスイッチ
８０３ ファインダ窓
８０４ フラッシュ
８０５ レンズ
８０６ 鏡胴
８０７ 筺体
８１１ ファインダ接眼窓
８１２ モニタ
８１３ 操作ボタン
１０３Ａ 半導体層
１０３Ｂ 半導体層
１０３Ｃ 半導体層
１０３Ｄ 半導体層
１１０Ａ 開口部
１１０Ｂ 開口部
１１４Ａ 領域
１１４Ｃ 領域
１１４Ｄ 領域
１８１Ａ 半導体装置
１８２Ａ 電流増幅回路
１８３Ａ 光電変換素子
１８４Ａ ｎ型ＴＦＴ
１８５Ａ ｎ型ＴＦＴ
１８６Ａ 出力端子
１８７Ａ 外部電源端子
１８１Ｂ 半導体装置
１８２Ｂ 電流増幅回路
１８３Ｂ 光電変換素子
１８４Ｂ ｐ型ＴＦＴ
１８５Ｂ ｐ型ＴＦＴ
１８６Ｂ 出力端子
１８７Ｂ 外部電源端子
２０００ ｐ層
２００１ ｉ層
２００２ ｎ層
２００３ ｐ層
２００４ ｉ層
２００５ ｎ層
２０１１ 絶縁層
２０１２ 半導体層
２０１３ 不純物領域
２０１４ チャネル形成領域
２０１５ 絶縁層
２０１６ 導電層
２０１７ 絶縁層
２０１８ 絶縁層
２０１９ 導電層
２０１Ａ ＴＦＴ
２０１Ｂ ＴＦＴ
２０２Ａ 光電変換素子部
２０２Ｂ 光電変換素子部
２０４Ａ カラーフィルター層
２０４Ｂ カラーフィルター層
２０５Ａ 第１の導電層
２０５Ｂ 第１の導電層
２０５Ｃ 遮光層
２０５Ｄ 遮光層
２０６Ａ オーバーコート層
２０６Ｂ オーバーコート層
２０７Ａ 遮光層
２０７Ｂ 遮光層
２０７Ｃ 遮光層
２０７Ｄ 遮光層
２０８Ａ 遮光層
２０８Ｂ 遮光層
２０８Ｃ 遮光層
２０８Ｄ 遮光層
２０８Ｅ 遮光層
２１００ 感光性アクリル
２１０１ ｐ層
２１０２ ｉ層
２１０３ ｎ層
７５１ａ 基板
７５１ｂ 基板
７５５ａ 偏光板
７５５ｂ 偏光板
２２００Ａ 下地層
２２００Ｂ 下地層
２２０１Ａ 半導体層
２２０１Ｂ 半導体層
２２０２Ａ レジスト
２２０２Ｂ レジスト
２２０３Ａ 領域
２２０３Ｂ 領域

Claims (18)

  1. 一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有し、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  2. 第１の導電層と、前記第１の導電層の端部を覆う絶縁層と、前記第１の導電層上及び前記絶縁層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、前記第３の半導体層上の第２の導電層と、を有し、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  3. 第１の導電層と、前記第１の導電層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、前記第３の半導体層上の第２の導電層と、を有し、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  4. 一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する光電変換素子を複数有し、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  5. 第１の導電層と、前記第１の導電層の端部を覆う絶縁層と、前記第１の導電層上及び前記絶縁層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、前記第３の半導体層上の第２の導電層と、を有する光電変換素子を複数有し、、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  6. 第１の導電層と、前記第１の導電層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、前記第３の半導体層上の第２の導電層と、を有する光電変換素子を複数有し、
    前記第２の半導体層の下部は、第１のテーパ角を有する面を有し、
    前記第２の半導体層の上部は、第２のテーパ角を有する面を有し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きく、
    前記第２のテーパ角を有する面は、前記第２の半導体層の上部が除去されることにより形成されたものであることを特徴とする半導体装置。
  7. 請求項２又は請求項５において、
    前記絶縁層は、カラーフィルター層と前記カラーフィルタ層上のオーバーコート層とが積層された構造を有することを特徴とする半導体装置。
  8. 一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第１乃至第３の半導体層をエッチングして前記第１乃至第３の半導体層の側面に第１のテーパ角を有する面を形成し、
    前記第３の半導体層の端部及び前記第２の半導体層の端部をエッチングすることにより前記第１のテーパ角を有する面の上部を除去して第２のテーパ角を有する面を形成し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きいことを特徴とする半導体装置の作製方法。
  9. 第１の導電層と、前記第１の導電層の端部を覆う絶縁層と、前記第１の導電層上及び前記絶縁層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第１乃至第３の半導体層をエッチングして前記第１乃至第３の半導体層の側面に第１のテーパ角を有する面を形成し、
    前記第３の半導体層の端部及び前記第２の半導体層の端部をエッチングすることにより前記第１のテーパ角を有する面の上部を除去して第２のテーパ角を有する面を形成し、
    前記第２のテーパ角は前記第１のテーパ角よりも大きいことを特徴とする半導体装置の作製方法。
  10. 一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第３の半導体層上にレジストを形成し、
    前記レジストをマスクとして第１のエッチングを行うことによって、前記第３の半導体層と前記第２の半導体層の一部を除去し、
    前記レジストをマスクとして酸素を含むガスを用いた第２のエッチングを行うことによって、前記第２の半導体層の一部と前記第３の半導体層とを除去し、前記レジストを後退させ、前記レジストが後退することによって露出した第３の半導体層の表面を酸化し、
    第３のエッチングを行うことによって、第３の半導体層及び前記第２の半導体層の一部を除去し、
    前記レジストを除去することを特徴とする半導体装置の作製方法。
  11. 第１の導電層と、前記第１の導電層の端部を覆う絶縁層と、前記第１の導電層上及び前記絶縁層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第３の半導体層上にレジストを形成し、
    前記レジストをマスクとして第１のエッチングを行うことによって、前記第３の半導体層と前記第２の半導体層の一部を除去し、
    前記レジストをマスクとして酸素を含むガスを用いた第２のエッチングを行うことによって、前記第２の半導体層の一部と前記第３の半導体層とを除去し、前記レジストを後退させ、前記レジストが後退することによって露出した第３の半導体層の表面を酸化し、
    第３のエッチングを行うことによって、第３の半導体層及び前記第２の半導体層の一部を除去し、
    前記レジストを除去することを特徴とする半導体装置の作製方法。
  12. 請求項１０又は請求項１１において、
    前記第１及び第２のエッチングにより第１のテーパー角を有する面が形成され、
    前記第３のエッチングにより第２のテーパー角を有する面が形成され、
    前記第２のテーパ角は前記第１のテーパ角よりも大きいことを特徴とする半導体装置の作製方法。
  13. 下地層と、下地層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第３の半導体層上にレジストを形成し、
    前記レジストをマスクとして第１のエッチングを行うことによって、前記第３の半導体層と前記第２の半導体層の一部を除去し、
    前記レジストをマスクとして酸素を含むガスを用いた第２のエッチングを行うことによって、前記第２の半導体層の一部と前記第３の半導体層とを除去し、前記レジストを後退させ、前記レジストが後退することによって露出した第３の半導体層の表面を酸化し、
    第３のエッチングを行うことによって、第３の半導体層及び前記第２の半導体層の一部を除去し、
    前記レジストを除去することを特徴とする半導体装置の作製方法。
  14. 下地層と、前記下地層上の第１の導電層と、前記第１の導電層の端部を覆う絶縁層と、前記第１の導電層上及び前記絶縁層上の一導電型の第１の不純物元素を有する第１の半導体層と、第１の半導体層上の第２の半導体層と、第２の半導体層の第１の不純物元素と逆の導電型の第２の不純物元素を有する第３の半導体層と、を有する構造を形成し、
    前記第３の半導体層上にレジストを形成し、
    前記レジストをマスクとして第１のエッチングを行うことによって、前記第３の半導体層と前記第２の半導体層の一部を除去し、
    前記レジストをマスクとして酸素を含むガスを用いた第２のエッチングを行うことによって、前記第２の半導体層の一部と前記第３の半導体層とを除去し、前記レジストを後退させ、前記レジストが後退することによって露出した第３の半導体層の表面を酸化し、
    第３のエッチングを行うことによって、第３の半導体層及び前記第２の半導体層の一部を除去し、
    前記レジストを除去することを特徴とする半導体装置の作製方法。
  15. 請求項１３又は請求項１４において、
    前記第１及び第２のエッチングにより第１のテーパー角を有する面が形成され、
    前記第３のエッチングにより第２のテーパー角を有する面が形成され、
    前記第２のテーパ角は前記第１のテーパ角よりも大きいことを特徴とする半導体装置の作製方法。
  16. 請求項１３乃至請求項１５のいずれか一項において、
    前記第２のエッチングにおいてオーバーエッチングを施し、前記下地層の表面に凹凸を形成することを特徴とする半導体装置の作製方法。
  17. 請求項９乃至請求項１６のいずれか一項において、
    前記レジストを除去した後に前記第１乃至第３の半導体層を覆い開口部を有する保護層を形成し、
    前記保護層上に前記開口部において前記第３の半導体層と接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
  18. 請求項１７において、
    前記第２の導電層を形成した後に前記第２の導電層を覆う有機樹脂膜を形成することを特徴とする半導体装置の作製方法。
JP2010076765A 2006-04-28 2010-03-30 半導体装置 Expired - Fee Related JP5433483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010076765A JP5433483B2 (ja) 2006-04-28 2010-03-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006125830 2006-04-28
JP2006125830 2006-04-28
JP2010076765A JP5433483B2 (ja) 2006-04-28 2010-03-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007117904A Division JP4739274B2 (ja) 2006-04-28 2007-04-27 光電変換素子並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2010177689A true JP2010177689A (ja) 2010-08-12
JP5433483B2 JP5433483B2 (ja) 2014-03-05

Family

ID=38655458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076765A Expired - Fee Related JP5433483B2 (ja) 2006-04-28 2010-03-30 半導体装置

Country Status (5)

Country Link
US (3) US7622785B2 (ja)
JP (1) JP5433483B2 (ja)
KR (2) KR101384247B1 (ja)
CN (2) CN101438418B (ja)
WO (1) WO2007125932A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
JP4894752B2 (ja) * 2005-01-28 2012-03-14 日本電気株式会社 半導体受光素子及びその製造方法
KR100769444B1 (ko) * 2006-06-09 2007-10-22 삼성에스디아이 주식회사 유기 전계 발광표시장치
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
JP2009033002A (ja) * 2007-07-30 2009-02-12 Hitachi Displays Ltd 画像表示装置
BRPI0919221A2 (pt) 2008-09-15 2015-12-08 Osi Optoelectronics Inc fotodiodo de espinha de peixe de camada ativa fina com uma camada n+ rasa e método de fabricação do mesmo
JP4728386B2 (ja) * 2008-12-17 2011-07-20 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP5335562B2 (ja) 2009-06-02 2013-11-06 ルネサスエレクトロニクス株式会社 メサ型フォトダイオード及びその製造方法
US8232617B2 (en) 2009-06-04 2012-07-31 Wisconsin Alumni Research Foundation Flexible lateral pin diodes and three-dimensional arrays and imaging devices made therefrom
JP5439984B2 (ja) * 2009-07-03 2014-03-12 ソニー株式会社 光電変換装置および放射線撮像装置
JP5553707B2 (ja) * 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
TWI523240B (zh) * 2009-08-24 2016-02-21 半導體能源研究所股份有限公司 光檢測器和顯示裝置
KR101840622B1 (ko) * 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
IT1403137B1 (it) * 2010-06-28 2013-10-04 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
CN101964366A (zh) * 2010-08-11 2011-02-02 友达光电股份有限公司 光电转换元件
KR101793534B1 (ko) * 2011-01-05 2017-11-06 삼성디스플레이 주식회사 포토센서 및 그의 제조방법
CN103681701B (zh) * 2012-09-24 2016-12-21 上海天马微电子有限公司 光电转换元件、x射线平板探测装置及其制作方法
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
JP2015177155A (ja) * 2014-03-18 2015-10-05 セイコーエプソン株式会社 光電変換装置および電子機器
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
CN104393008B (zh) * 2014-11-12 2019-03-19 上海集成电路研发中心有限公司 具有斜面pn结结构的像元单元及其制造方法
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10217878B2 (en) * 2016-04-01 2019-02-26 Sunpower Corporation Tri-layer semiconductor stacks for patterning features on solar cells
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
CN109065558B (zh) 2018-08-09 2021-10-12 京东方科技集团股份有限公司 一种背板及其制作方法、检测装置
CN110676340B (zh) * 2019-09-29 2021-05-04 中国电子科技集团公司第十三研究所 一种紫外探测器
CN111599879B (zh) * 2020-06-11 2022-05-31 武汉华星光电技术有限公司 Pin感光器件及其制作方法、及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021184A (ja) * 1988-02-08 1990-01-05 Ricoh Co Ltd イメージセンサー
WO1997048137A1 (fr) * 1996-06-13 1997-12-18 The Furukawa Electric Co., Ltd. Photodetecteur de type guide d'ondes a semi-conducteur et procede de fabrication de ce dernier
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10112551A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642481A (en) * 1979-09-13 1981-04-20 Canon Inc Color picture detector
JPS5897862A (ja) * 1981-12-08 1983-06-10 Nec Corp 密着型イメ−ジセンサ
JPS5897862U (ja) 1981-12-25 1983-07-02 東芝ケミカル株式会社 フレキシブル回路板
US4862237A (en) 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
JPS60186066A (ja) * 1984-03-05 1985-09-21 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPS60241260A (ja) 1984-05-16 1985-11-30 Toshiba Corp 固体撮像装置
JPS63269570A (ja) 1987-04-27 1988-11-07 Seiko Epson Corp カラ−イメ−ジセンサ
JP2735200B2 (ja) 1987-12-01 1998-04-02 大日本印刷株式会社 グラビア輪転機の版胴交換方法及び装置
DE3903699A1 (de) 1988-02-08 1989-08-17 Ricoh Kk Bildsensor
JPH0737323Y2 (ja) * 1988-03-28 1995-08-23 京セラ株式会社 カラーセンサー
JP2717015B2 (ja) 1990-03-16 1998-02-18 シャープ株式会社 カラーセンサ
JPH05167056A (ja) 1991-12-17 1993-07-02 Olympus Optical Co Ltd 積層型固体撮像装置
JP2711049B2 (ja) * 1992-07-06 1998-02-10 日本電信電話株式会社 半導体導波路型光検出器およびその製造方法
JP3268369B2 (ja) 1993-02-23 2002-03-25 株式会社河合楽器製作所 高精度板厚の圧延金属板の製造装置
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
US20030119480A1 (en) * 2001-02-26 2003-06-26 Jahangir Mohammed Apparatus and method for provisioning an unlicensed wireless communications base station for operation within a licensed wireless communications system
US7133669B2 (en) * 2002-08-02 2006-11-07 Pctel, Inc. Systems and methods for seamless roaming between wireless networks
US7008805B2 (en) * 2002-12-10 2006-03-07 Triquint Technology Holding Co. Optical device and method of manufacture thereof
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
KR101102370B1 (ko) 2003-03-26 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다방향으로부터의 빛을 검출하는 광센서, 휴대용 통신기기및 표시 방법
JP2005129909A (ja) 2003-09-19 2005-05-19 Semiconductor Energy Lab Co Ltd 光センサー装置および電子機器
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7081628B2 (en) * 2003-11-10 2006-07-25 Ge Medical Systems Global Technology Company, Llc Spatially patterned light-blocking layers for radiation imaging detectors
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
DE602006001686D1 (de) * 2005-05-23 2008-08-21 Semiconductor Energy Lab Photoelektrische Umwandleranordnung und Verfahren zu ihrer Herstellung
US20070264989A1 (en) * 2005-10-03 2007-11-15 Rajesh Palakkal Rendezvous calling systems and methods therefor
WO2007058183A1 (en) 2005-11-18 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021184A (ja) * 1988-02-08 1990-01-05 Ricoh Co Ltd イメージセンサー
WO1997048137A1 (fr) * 1996-06-13 1997-12-18 The Furukawa Electric Co., Ltd. Photodetecteur de type guide d'ondes a semi-conducteur et procede de fabrication de ce dernier
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10112551A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US7622785B2 (en) 2009-11-24
CN101438418A (zh) 2009-05-20
CN102082189A (zh) 2011-06-01
KR20120054646A (ko) 2012-05-30
US20070278606A1 (en) 2007-12-06
CN102082189B (zh) 2012-11-28
KR101384247B1 (ko) 2014-04-14
US20100019337A1 (en) 2010-01-28
US7791154B2 (en) 2010-09-07
US8154096B2 (en) 2012-04-10
US20100276773A1 (en) 2010-11-04
CN101438418B (zh) 2011-01-26
JP5433483B2 (ja) 2014-03-05
WO2007125932A1 (en) 2007-11-08
KR101384248B1 (ko) 2014-04-11
KR20090021269A (ko) 2009-03-02

Similar Documents

Publication Publication Date Title
JP5433483B2 (ja) 半導体装置
KR101282803B1 (ko) 반도체 장치
KR101389808B1 (ko) 광전변환장치
US8138004B2 (en) Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP5844858B2 (ja) 半導体装置の作製方法、及び、半導体装置
TWI464808B (zh) 薄膜電晶體陣列基板及其製作方法
JP2009147203A (ja) フォトセンサー、及びフォトセンサーの製造方法
JP2008263182A (ja) 半導体装置の作製方法
US10629834B2 (en) Thin film transistor, method for preparing the same, and display device
JP4739274B2 (ja) 光電変換素子並びに半導体装置
JP5137418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5433483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees