JPH021184A - イメージセンサー - Google Patents

イメージセンサー

Info

Publication number
JPH021184A
JPH021184A JP1028018A JP2801889A JPH021184A JP H021184 A JPH021184 A JP H021184A JP 1028018 A JP1028018 A JP 1028018A JP 2801889 A JP2801889 A JP 2801889A JP H021184 A JPH021184 A JP H021184A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
film
etching
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1028018A
Other languages
English (en)
Inventor
Hiroshi Miura
博 三浦
Kenji Yamamoto
健司 山本
Koichi Haga
浩一 羽賀
Yusuke Tanno
裕介 丹野
Hideo Watanabe
英雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Research Institute of General Electronics Co Ltd
Tohoku Ricoh Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Research Institute of General Electronics Co Ltd
Tohoku Ricoh Co Ltd
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Research Institute of General Electronics Co Ltd, Tohoku Ricoh Co Ltd, Ricoh Co Ltd filed Critical Ricoh Research Institute of General Electronics Co Ltd
Priority to JP1028018A priority Critical patent/JPH021184A/ja
Publication of JPH021184A publication Critical patent/JPH021184A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はイメージセンサ−に関し、詳しくは、アモルフ
ァスシリコン(a−8i)センサー特に密着型a−8i
イメージセンサ−に関する。
〔従来技術〕
密着型a−8iイメージセンサ−(以降単に「イメージ
センサ−」と称することがある)は透明基板上に形成さ
れた下部電極と、その下部電極の一端部分を覆うように
透明基板上に形成された多層構造のa−8i膜(光電変
換膜)と、そのa−8i膜の最上面を覆う透明導電膜(
透明電極)と、その透明電極の一端部分を覆うように透
明基板上に形成された上部電極とからなるフォトセンサ
ーアレイで構成されており、そして、フォトセンサーア
レイは保護層としての透明絶縁膜で被覆された形態がと
られている。
a−8i膜は、一般にプラズマCVD法によって形成さ
れ光吸収ピークが可視光域にあることから、フォトダイ
オードセンサーとして極めて好適である。
だが、従来のこうしたサンドインチ型構造を採用したイ
メージセンサ−においては、a−8i膜の端面と透明基
板上面との間の角度がほぼ90°若しくは90″以上(
オーバーハング)であったり、またa−3i膜の各層の
端部のアラインメント誤差などにより、a−3i膜の端
面には大きな段部が形成されているので、上部電極の断
線及び透明絶縁膜のステップカバレージ不良がしばしば
発生するという欠点を有している。
〔目  的〕
本発明は、光電変換層としての多層構造のa−3i膜の
端面の形状を制御することにより、上部電極の断線及び
透明絶縁膜によるステップカバレージ不良の生じにくい
イメージセンサ−を提供するものである。
〔構  成〕
本発明は基板の表面に配置された下部電極と、その下部
電極の一端部分を覆うように前記基板表面に形成された
多層構造のアモルファスシリコン層と、そのアモルファ
スシリコン層の一端部分を覆うように前記基板表面に形
成された上部電極とを有したイメージセンサ−において
、前記多層構造のアモルファスシリコン層の各層の一端
部分の端面と前記基板表面とのなす角度が30’から6
0’の範囲にあり、かつ、前記多層構造のアモルファス
シリコン層にあって互いに隣接する2つのアモルファス
シリコン層の一端部分における各縁間の距離が500Å
以下であることを特徴としている。
以下に1本発明イメージセンサ−を添付の図面に従がい
ながら更に詳細に説明する。
第1図(イ)(ロ)及び(ハ)は本発明に係るイメージ
センサ−の主要部を示した図である。第2図(イ)及び
(ロ)は多層構造を有するa−8i層の端部形状を説明
するための図である。第3図は本発明イメージセンサ−
の製造に好適に用いられるR I E (Reacti
ve Ion Etching)装置の概略を示す図で
ある。
本発明のイメージセンサ−は基板(ガラス基板など)1
上に下部電極2が形成され、下部電極2の一端上に多層
構造からなるa−Si膜3が形成され、a−3i膜3上
に透明導電膜4が形成され、透明導電膜4上に下部電極
2に対応して上部電極5が形成されており、こうした構
成を有するフォトダイオードセンサーアレイ上に透明絶
縁膜6が形成されているという点では従来のイメージセ
ンサ−と異なるところはないが、■a−8i層3の一端
部分の端面と基板1表面とのなす角度が30°〜60°
の範囲にあり、かつ、■多層構造であるa−3i層3に
おける互いに隣接する層(第2図(ロ)において、(3
−aと3−b)との関係にある2つのアモルファスシリ
コン層、及び、(3−b)と(3−c)との関係にある
2つのアモルファスシリコン層)の一端部分にある各縁
間の距離Q、mが500Å以下である。ということで大
きく相違している。
なお、前記■のra−5i層の一端部分の端面と基板1
表面とのなす角度が30°〜60°」のテーパーを有す
るというのは、例えば第2図(ロ)に示された(3−a
)、(3−b)、(3−C)のすべてのa−3i層に共
通したものである。
基板1の材料としてはガラス又は石英、絶縁性高分子樹
脂などが用いられる6基板1は透明なのが有利である。
遮光M2はCr、Mo、Ni、Ti、Co等の金属薄膜
で形成されている。
a−5i層3としては、例えば水素化アモルファスシリ
コン(a−3i : H)、酸素を含有する水素化アモ
ルファスシリコン(a−3i:○:H)、■広原子を含
有するa−8i:○:Hなどによる多層構造(3−a、
3−b、3−cなど)が採用される。a−8i層3は二
層構造であっても三層構造であっても、更には、それ以
上の多層構造であってもかまわない。そして、これら多
層構造のa−3i層3にあっては、そのうちの少なくと
も一つの層には酸素原子の含有されているものが好まし
く、及び/又は、そのうちの少なくとも一つの層には■
広原子の含有されているものが好ましい。また、多層構
造のアモルファスシリコン層は端部がテーパーとなるよ
うに形成されているのが望ましい。
透明導電膜4としてはITO,SnO□、I n20□
、TiO□などの薄膜によって形成されている。
上部電極5としてはAQ、Ni、Ptなどによる単一金
属薄膜あるいはAQ−8i−Cuなどの合金薄膜によっ
て形成されている。
透明絶縁膜6としてはN a AQF、、5in2、S
 i、N4.S i ONの堆積膜等、あるいは、ポリ
イミド、エポキシのごとき絶縁性樹脂の塗布膜等によっ
て形成されている。
ところで、前記の及び■の条件を充したイメージセンサ
−であっても、下部電極2の一端部分の端面と基板1の
上面との間の角度(以降「端面角度」と称することがあ
り、この“端面角度”というのは基板1とa−5i層3
との関係でも同様にいえることである)が80〜90°
或いは90°以上(オーバーハング状a)になっている
と、プラズマCVD法でa−8i膜3〔第2図(ロ)で
いえば(3−a))を形成させた場合、下部電極2の前
記端面上には膜成長が殆んどなく、このため、a−8i
膜膜内内に隙間又は組織不均一部(第4図(イ)及び(
ロ)で符号「P」として示した)が生じるといった不都
合が往々にしてみられる。
a−3i膜に隙間又は組織不均一部が存在していると、
得られたa −S i系フォトダイオードセンサーに高
温環境下で電圧を印加すると、a−Si膜の隙間又は組
織不均一部に侵入した水分を通して上部電極と下部電極
との間にリーク電流が流れ、その結果、センサーのノイ
ズ信号が大きくなる。また、高湿環境下での使用でなく
ても、パターニングの際のエッチャントがa−8i膜の
隙間又は組織不均一部に僅かでも残っていると、前記と
同様にノイズ信号が大きくなる。
本発明者らは、こうしたa−8i膜の成長過程において
もその内部に隙間又は組織不均一部の生じるのが、基板
1上に形成される下部電極2の端面角度(0)を15°
〜45°の範囲に収めるようにすれば、かかる不都合の
生じるのが解消されることを確めた。第5図(イ)(ロ
)(ハ)及び(ニ)は基板1上に望ましい端面角度θ=
15°〜45°を有する下部電極2が形成されたものの
上にa−8i膜がプラズマCVD法で経時とともに成膜
(堆積)されていく様子を表わしている。
下部電極2は端面角度(θ)が15°〜45°となるよ
うに等方性ドライエツチングの手法によりパターニング
される。端面角度θ=15°〜45°とされた下部電極
2が基板1上に形成されたものにa−3i膜3を成膜さ
せていくと、a−3i膜3は下部電極2の端面上からも
成長するようになり、成膜されたa−8i膜3には第4
図(イ)及び(ロ)にみられるような隙間又は組織不均
一部Pは生じない。
次に、下部電極2、a−8i層3の形成及びこれらの端
部にテーパーを設けるための加工方法について述べる。
まず、下部電極2から説明を始めると、これの素子分離
には、反応性イオンエツチング法−(RIE法)が用い
られる。RIE法は異方性エツチングが可能であること
から、垂直な形状を実現するための加工法として通常は
用いられているが、本発明者らは鋭意研究の結果、異方
性エツチングにより端部をテーパー形状とする方法を見
い出した。即ち、この方法は、下部電極材料の対フォト
レジスト選択比が小さくなるエツチング条件により下部
電極材料よりもフォトレジストを速くエツチングし、下
部電極表面を露出しながらエツチングを進めることによ
って、端部形状をテーパー形状とするものである。
この方法を用い、エツチング条件を選択することで再現
性良く所望の端部傾斜角の実現が可能となった。
そこで具体的な下部電極2のエツチング方法について述
べることにする。ここでは、下部電極2の材料として例
えばCrを用いることにする。エツチングガスにはCC
Q4.02、CO□等が用いられる。エツチングガスと
してCCQ、と0よの混合ガスを用いた場合、混合ガス
中の酸素の流量比を増加するとフオトレジス1〜のエツ
チングレートが増加する傾向にあるが、Crのエラチン
グレー1−はほぼ一定である。対レジスト選択比(Cr
エツチングレート/レジストエツチング)は1.2〜0
.6の範囲で変化する。この場合、Crとともにレジス
トも異方的にエツチングされる。従ってCCQ4と02
の流量比をパラメータとした場合、Cr(下部電極2)
の端部傾斜角を広い範囲で制御することが可能である。
また、エツチング時のガス圧力および投入高周波電力を
パラメータとした場合も対フォトレジスト選択比を変え
ることが可能である。本発明者らは、ガス圧力が0.0
1〜0.2(Torr)で対レジスト選択比が0.2〜
1.0の範囲で変化すること、及び、投入高周波電力が
200〜500(W)で対レジスト選択比が1.2〜1
.5の範囲で変化することを確認している。
表−1に示す各エツチング条件は、上記傾向から、Cr
端部傾斜角を10〜60°の範囲で再現性良く制御でき
る条件として選出したものである。
表−1 次に、アモルファスシリコン層3の素子分離方法につい
て説明する。
本発明のイメージセンサ−では、高感度かつ高速応答実
現のために、アモルファスシリコン層3にP”a−5i
 :O:H/a−8i :O:H/a−8j:Hのよう
な異種材料による三層構成を採用するのが有利である。
また、アモルファスシリコン層3が二層構成からなる場
合には、a−3i:H層/a−si:○: I−I層と
するのが有利である。
RIE法では、本来、酸化物系材料はシリコン系材料の
マスク材に用いられ、通常のエツチング条件では、シリ
コン系材料に比べ著るしくエツチングレートが遅くなる
。従って、上記構成のアモルファスシリコン層のエツチ
ングに通常のエツチング条件を適用すると、アモルファ
スシリコン層の端部はa−3i:○:I(、P”a−3
i : O: Hが″ひさし状に突き出したオーバーハ
ング状態となる。
そこで、前記下部電極のエツチングと同様に。
アモルファスシリコン層の対フォトレジスト選択比が小
さいエツチング条件により異方的にエツチングを進める
ことで、レジストをエツチングしアモルファスシリコン
層表面を露出しながらエツチングが進行し、その結果、
アモルファスシリコン層端部がなだらかなテーパー形状
とする方法を実現した。
続いて、アモルファスシリコン層の具体的なエツチング
方法を述べることにする。ここでのアモルファスシリコ
ン層のエツチングには、エツチングガスとしてCF4.
8FG、02等のガスを用いる6CF4+SF6+02
の混合ガスを用いた場合に、02流量を一定として、C
F4とSFGとの流量比をパラメーターとすると、CF
、、に対するSFGの流量比を増加させるに従って、ア
モルファスシリコン層のエツチングレートが大きくなり
、また、対レジスト選択比が大きくなることから、アモ
ルファスシリコン層端部形状は垂直に近づく。さらにS
1?6の流量比を増加させると、反応の過程で発生する
ラジカルが増加し、エツチングは異方性から等方性に近
い状態となりa −S i : O: H系とa−3i
 : H系とのエラチングレー1への差が顕著になり、
■)″a−3i :O:H/a−3jOHが″ひさし状
に突き出した端部形状となってくる傾向が生じる。また
CF4.SF6の流量を一定とし02流量をパラメータ
ーとした場合、02流量の増加に併なってレジス1−の
エッチングレートが大きくなり、アモルファスシリコン
畑の対レジスト選択比が減少し、レジストのエツチング
とともにアモルファスシリコン層が異方的にエツチング
され端部傾斜角が小さくなる傾向が生じる。従って、C
F4.SF6.02の流量比の選択でなだらかなテーパ
ー形状を再現性よく実現できる。
表−2に示すアモルファスシリコン層のエツチング条件
は、上記傾向から端部傾斜角を25〜約70°(正確に
は73°)の範囲で再現性良く制御できる条件として選
出したものである。
表−2 先に触れたように1本発明におけるアモルファスシリコ
ン層は、望ましくは、P”a−3iOH,a−3iOH
,a−8i :Hの異種材料から構成される三層もしく
は二層構成よりなっている。ここでa−3i:O:H層
はa−3i :H中に酸素原子を10〜50atomi
c%含有するものであり、P”a−8i:O:H層はa
−8i :O:H中に■族原子である例えばB原子を約
10−s〜5 atomic%好ましくは10−’ 〜
10−10−1ato%含有するものである。
このため、同じエツチングガスを用いて異種材料を同時
に加工する方法では、各材料のエツチングレートが異な
ることから、加工後のアモルファスシリコーン層端部の
形状は、望ましい形状の第2図(ロ)に示゛したものに
限られず。
むしろ第2図(イ)に示したような“ひさし”状を呈し
たものも生じる可能性が多分にある。
RIEによるドライエツチングプロセスでは、5i02
等の材料はマスク材として用いられており、SiO□に
近い材料であるa−8i:O:H系とa−8i:H系と
を通常のエツチング条件により加工した場合のアモルフ
ァスシリコン層端部形状はa−8i:O:H層のエツチ
ングレートがa−8i:H層のエツチングレートよりも
小さいために、第2図(イ)に近い形状となる。第2図
(イ)に示すようにa−8i:O:H及びP”a−8i
:O:Hが″ひさし”状に突き出たオーバーハングに近
い状態になる。
この場合a−8i:O:H層、P”a−8i:O:H層
及びa −S i : H層の各縁間の距離が500Å
以上であると、前記のとおり、アモルファスシリコン層
端部を配線するアルモニウムがP”a−8i:○:H/
a−8i:0:Hが″ひさし状に突き出した部分で、断
線を生じる。
この断線を防ぐには第2図(イ)の形状のものではP”
a−8i :O:H層a−3i :O:H層が“ひさし
”状に突き出した部分及びa−8i :H層の各縁間の
距離を約200Å以下、好ましくは約100Å以下にす
る必要があり、望ましくは第2図(ロ)に示したように
、エツチングガス、エラチン圧力等の条件を最適化し、
P”−3i : H層a−8i : O: H層とa−
3i :H層を階段形状に加工しテーパーとする。
この形状である場合、P”a−5i:○:H/a −S
 i : O: H層及びa−8i:H層の各縁間の距
離は500Å以下であれば良い。
本発明において、先に示したアモルファスシリコン層の
エツチング条件では、P”a−3i:0:H層a−3i
 :O:H層とa−8i:H層のエツチングレートがほ
ぼ等しく、かつ、レジストがアモルファスシリコン層よ
りもエツチングされやすいものである。従って、レジス
ト直下のP”a−8i :O:H層a−8i :O:H
層がa−3i:H層よりもエツチングレートが速くなり
、結果として、P”a−8i:O:H層 a −S i
 : O: H層及びa−8i:H層の各縁間の距離が
500Å以下である第2図(ロ)に示す端部形状が得ら
れている。この条件におけるアモルファスシリコン層の
基板に対する傾斜角は約25°であり、ステップカバレ
ージを向上させ及び配線断切れ防止に対してほぼ理想的
な形状となっている。
第1図本発明におけるa−3i系イメージセンサ−のう
ち最も望ましいタイプのものを示しており、第1図(イ
)はその平面図、第1図(ロ)は第3図(イ)のローロ
線断面図、第3図(ハ)は第1図(イ)のハーバ線断面
図を表わしている。
本発明のイメージセンサ−はこの第1図に示した形態の
ものが多数個配列一体化されたものであり、このイメー
ジセンサ−によれば所期の目的が十分に達成できる。続
いて、イメージセンサ−の製造に際してのCrエツチン
グ条件、a−3i工ツチング条件をアモルファスシリコ
ン層の数を異ならせて行なった例(No、 1からNo
、6まで)を表−3により説明する。
表−3 (注1)Crエツチング条件のrA、B、C,DJは表
−1に記載したRIE条件。
(注2)アモルファスシリコンのエツチング条件ra、
b、c、dJは表−2に記載したRIE条件。
これらの例においては、透明基板として厚さ1mm、巾
10+vn、長さ250mmの形状のパイレックスガラ
スを使用した。次に、パイレックスガラス上に真空蒸着
法により下部電極であるCrを膜厚約1500人に蒸着
した。その後、ドライエツチングもしくはウェットエツ
チングの手法を用い、Cr膜を8ビット/mmの素子密
度で1728ビツト(A−4サイズ)に分離する。ここ
で、ドライエツチングは第3図に示したRIE装置を用
いた。この場合、Cr端部形状はlO°〜60°の傾斜
面となる。また、ウェットエツチングはCS (N H
4)、 (NOl)6:酢酸:水=4 : 1 :20
のエツチング溶液を用い室温で行なわれる。
この場合、Cr端部形状はCr上面が突き出したオーバ
ーハング状態となるのが認めらる。
次に、素子分離したCr上にアモルファスシリコン層と
して、プラズマCVD法を用いa −3i :H,a−
3i :O:H,P”a−3i :0:H(層数が3の
場合)の順序で、各々、約1.75μm、約300人、
約350人の膜厚でvl、層する。
その後、ドライエツチングもしくはウェットエツチング
の手法を用い、Crと同様に8ピッ1−/mtaの素子
密度で1728ビツト(A−4サイズ)に分離する。こ
こでも、ドライエツチングは第3図に示したRIE装置
を用いた。
アモルファスシリコン層のエツチング後の種々の端部形
状を第6図(イ)(ロ)(ハ)及び(ニ)に示した。
第6図(イ)は表−2中のRTE条件aによるエツチン
グ後のアモルファスシリコン層の端部形状を示している
。アモルファスシリコン層の端部傾斜角は約70°であ
り、a−8i:H(3−a)及びa−3i :O:H(
3−b)の各縁間の距離は約250人であった。また、
a−3i:H/a−3i:O:H界面はど顕著ではない
が、P”a−3i :O:H(3−(”、)とa−3i
:O:H(3−b)と界面では約50人の寸法差が生し
ている。
第6図(ロ)は表−2中のRIE条件すによりエツチン
グ後のアモルファスシリコン層端部形状を示している。
アモルファスシリコン層の端部傾斜角は約60″であり
、a−3j:○:H(3−b)及びa−3i : H(
3−a)の各縁間の距離は約100人であり、P”a−
3i:○:H(3−c)及びa−3j : 0 : H
(3−b)の各縁間の距離は約20Å以下である。
第6図(ハ)表−2中のRIE条件条件上るエツチング
後のアモルファスシリコン層端部形状を示している。ア
モルファスシリコン層の端部傾斜角は約45°であり、
a−8i:○:H(3−b)及びa−8i : H(3
−a)の各縁間の距離は約50人であり、P”a−3i
:O:H層及びa−5i:O:H層の各縁間の距離は極
わずかである。
第6図(ニ)は表−2中のRIE条件条件上るエツチン
グ後のアモルファスシリコン層端部形状を示している。
アモルファスシリコン層の端部傾斜角は約25°であり
、a−5i:O:H(3−b)がa−3i:H(3−a
)端よりも引っこんだ段差形状であり、各縁間の距離は
約50人である。
なお、ウェットエツチングは、フッ酸:硝酸:酢酸=l
:4:3のエツチング溶液を用い室温にて行なった。こ
の場合、アモルファスシリコン層端部形状は垂直に近い
状態となるのが認められた。
イメージセンサ−を完成させるには、まず、こうしたア
モルファスシリコン層上に透明導電膜であるITOをR
Eスパッタ法で約750人の厚さに積層する。積層後、
ウェットエツチングにより、Cr層、アモルファスシリ
コン層と同様に8ピッ1〜/mmで1728ビツトに素
子分離する。
次に、上部電極であるAQを真空蒸着法により約150
0人の膜厚で蒸着する。その後Cr、アモルファスシリ
コン層、ITOと同様に、Aff蒸着膜を8ビット/m
rnと1728ビツトに素子分離する。そして最後に、
透明絶縁膜である5iONをプラズマ・CVD法を用い
て約1μmの膜厚で積層すればよい。これらの成膜条件
の詳細を表−4に示す。
次に、イメージセンサ−の製造例の幾つかを示す。
製造例−1 この例は、アモルファスシリコン層がa −5i : 
Hとa−8i:O:Hの2層構成である場合製造例であ
り、イメージセンサ−素子断面−を第7図(イ)に示す
パイレックスガラス1上にCr2を蒸着し。
その後、前記表−1に示すドライエツチング条件Bによ
りCr端部傾斜角が約40’である形状に加工する。次
に、アモルファスシリコン層3であるa−8i : H
(3−a)を約1.75μm。
a−5i :O:H(3−b)を約600人を前記表−
4に示す成膜条件により順次積層する。
アモルファスシリコン層積層後、前記表−2中のCに示
したエツチング条件によりアモルファスシリコン層を加
工する。加工後のアモルファスシリコン層端部形状は、
第7図(ロ)に示すようにa−8i : H(3−a)
端部傾斜角が約45°、a−8i:O:H層(3−b)
端部傾斜角が約30°であり、a−5i:○:FI層が
a −S i H層よりも約50人引っこんだなめらか
な段差形状となっている。
続いて、透明導電膜4、上部電極5、透明絶縁膜6を形
成しイメージセンサ−をつくった。
製造例−2 この例で得られるイメージセンサ−素子断面図を第8図
に示した。
パイレックスガラス1上にCr2を蒸着し、第3図に示
すRIE9置を用い、エツチングガスとしてCI”、、
SFG、02の混合ガスを用い、前記表−1中のA−D
に示すエツチング条件により8ピッ1〜/mmにCr膜
を素子分離した。この際、Cr端部の傾斜角が約10〜
60°の範囲である4種類の形状のものを作成する。
次いで、前記表−4に示した成膜条件により、アモルフ
ァスシリコン層3であるa−8i:Hla−3iOH,
P”a−3iOHを順次積層し、積層後、第3図に示す
RIE装置を用い、前記表−2中のaに示したドライエ
ツチング条件によりアモルファスシリコン層端部が第6
図(イ)の形状であるものを各形状のCr上に形成する
続いて、これらのものの上に更に前記表−4に示す成膜
条件で透明導電膜4、上部電極5゜透明絶縁膜6を積層
しイメージセンサ−をつくった。
製造例−3 この例で得られるイメージセンサ−素子断面図を第9図
に示した。
パイレックスガラス1上にCr2を蒸着し、RIE装置
を用い前記表−1中のA−Dのドライエツチング条件に
よりCr膜を8ビット/mrnに素子分離した。ここで
は、上記条件により、Cr端部の傾斜角が約10°〜6
0°の範囲で異なる4種類の形状のものを作成する。
次いで、前記表−4に示した成膜条件により、アモルフ
ァスシリコン層3を積層し、精層後前記表−2に示した
bのドライエツチング条件により、アモルファスシリコ
ン層端部が第6図(ロ)に示すの形状であるものを先に
示した4種類の形状のCr上に形成した。
続いて、それぞれのアモルファスシリコン層端部形状の
素子上に前記表−4に示した成膜条件で透明導電膜4、
上部電極5.透明絶縁膜6を積層しイメージセンサ−を
つくった。
製造例−4 この例で得られるイメージセンサ−素子断面図を第10
図に示した。
パイレックスガラス1上にCr2を蒸着し、前記表−1
中のA−Dのドライエツチング条件及び、CS (N 
H4)2(N O3)−180ccと酢酸48ccと水
100ccとからなるエツチング溶液を用いたウェット
エツチングにより8ビット/mmにCr膜を面別化する
。ここでは、上記条件により、Cr端部の傾斜角が約1
0’〜60°の範囲で異なる4種類と、オーバハング状
態であるもの1種類との計5種類の形状のものを作成し
た。
次いで、前記表−4に示した成膜条件により、アモルフ
ァスシリコン層3を積層し、ji M 後、前記表−2
中のCのドライエツチング条件でアモルファスシリコン
層端部が第6図(ハ)に示す形状であるものを先の5種
類の形状のCr上に積層した。
続いて、各々の素子上に前記表−4に示した条件で透明
導電膜4、上部電極5、透明絶縁膜6を積層してイメー
ジセンサ−をつくった。
製造例−5 この例で得られるイメージセンサ−素子断面図を第11
図に示した。
パイレックスガラス1上にCr2を蒸着し、前記表−1
中のA−Dのドライエツチング条件によりCr膜を8ビ
ット/mmに素子分離した。
このドライエツチング条件を用いることでCr端部傾斜
角が約10°〜60°の範囲で異なる4種の形状のもの
を作成する。
次いで、前記表−4に示した成膜条件により、アモルフ
ァスシリコン層3を積層し、vXX後後前記表−2中の
dのドライエツチング条件によりアモルファスシリコン
層端部が第6図(ニ)の形状であるものを先に示した4
種の形状のCr上に形成した。
続いて、それぞれのアモルファスシリコン層端部形状の
素子上に前記表−4に示した成膜条件で透明導電膜4.
上部電極5.透明絶縁膜6を積層してイメージセンサ−
をつくった。
製造例−に の例で得られるイメージセンサ−素子断面図を第12図
に示した。
パイレックスガラス1上にCr2を蒸着し、その後CS
 (NH,)2(No、)、180ccと酢酸48cc
と水100ccとからなるエツチング溶液を用いたウェ
ットエツチングにより8ビット/mmにCr膜を面別化
した。ウェットエツチング後のCr端部形状はオーバハ
ング状態になっているのが認められた。
次いで、前記表−4に示した成膜条件により、アモルフ
ァスシリコン層3を積層した後、フッ酸:硝酸:酢酸=
1:4:3(重量割合)のエツチング溶液を用いたウェ
ットエツチングにより素子分離し、端部形状がオーバー
ハング状態であるものの二種類の形状を作成した。
続いて、各々のアモルファスシリコン層端部形状の素子
上に前記表−4に示した成膜条件で透明導電膜4、上部
?1!極5.透明絶縁膜6を積層してイメージセンサ−
をつくった。
これら6種類のイメージセンサ−についての特性を調べ
た結果は表−5のとおりであった。
特性評価は(1)a−5iON膜のステップカバーレー
ジ、(2)上部電極の断線、の2項目について行なった
表−5 ml) a−5iON股のステップカバレージ透明絶縁
膜であるa−3iONはイメージセンサ−の保護膜の役
割を担っている。従って、イメージセンサ−が長期的に
安定であるためには、a−5LON膜の被覆性が良好で
なければならない。先に触れたように、多層構造のイメ
ージセンサ−では、最上部に位置するa−5iON膜は
下部に位置するCr及びアモルファスシリコーン層の端
部形状の影響を受けやすい。そこで、Cr及びアモルフ
ァスシリコン層の端部形状が互いに異なる各々イメージ
センサ−について、 a−3iON膜のステップカバレ
ージの状態をSEM (走査型電子顕微鏡)による素子
断面観察により確認した。
記号◎は優 ○は良 Δは可 ×は不可 をそれぞれ意味している。
傘2)上部電極(Aα)の断線 上部Pa bXであるAQは第13図に示すサークルで
囲まれた箇所での断線が発生しやすい。
高品質かつ無欠陥のイメージセンサ−を得るためのは、
AQ配線の断線を防止しなけりばならない。そこで、C
r及びアモルファスシリコン層端部形状が互いに異なる
夫々のイメージセンサ−についてAQIFra防止効果
を確認した。
評価結果は で表わした。
〔効  果〕
Cr及びアモルファスシリコン層のエツチング法はウェ
ットエツチングよりもドライエツチングが明らかに良好
な特性を示している。さらに、ドライエツチングにより
、Cr端部形状を30°以下の傾斜面するのが望ましい
。また、アモルファスシリコン層(光電変換層)端部を
第6図(ハ)もしくは第6図(ニ)に示す形状とするこ
とでステップカバレージが良好でAQ配線の断切れがな
いイメージセンサ−が得られる。
なお、製造例−4においてCr端部傾斜角が30°であ
るイメージセンサ−を例えば温度60℃。
湿度90%RHの高温高湿環境下に5vの電圧を印加し
た状態で所定期間放置した前後での暗時における電流値
(暗電流)を変化を観測した結果、放置前の暗電流は4
.OX 10−13アンペアであるに対して、放置後の
暗電流は4.5 X 10−”アンペアであった。即ち
、放置前後での暗電流の変化はほとんどみられず、さら
に放置に異常動作を示す素子も1728ピッ1−におい
て観測されなかった。
これからも1本発明イメージセンサ−は耐環境性に極め
て優れているといえる。
【図面の簡単な説明】
第1図(イ)(ロ)及び(ハ)は本発明に係るセンサー
の主要部を示した図である。 第2図(イ)及び(ロ)はアモルファスシリコン層の端
部形状を説明するための図である。 第3図は本発明に係るイメージセンサ−の製造に好適に
用いられるRIE装置の概略図である。 第4図(イ)及び(ロ)はa−3i系イメージセンサ−
に欠陥が生じることのあるのを説明するための図である
。 第5図(イ)(ロ)(ハ)及び(ニ)は望ましい端部角
度0を有した下部電極が基板上に形成されており、これ
に成膜されるa−8i膜が経時とともに成長していく過
程を示した図である。 第6図(イ)(ロ)(ハ)及び(ニ)はエツチング条件
のちがいにより異なったa−3i膜の端部形状となるこ
とを説明するための図である。 第7図(イ)及び(ロ)から第12図まではイメージセ
ンサ−の例を説明するための図である。 第13図は上部電極であるAI2断線する箇所を指摘す
るための図である。 1・・・基板      2・・・下部電極3・・・ア
モルファスシリコンWJ(光電変換層)4・・・透明導
電膜   5・・・上部電極6・・・透明絶縁膜 第 1 図(イ) 第 1 図(ロ) 第2図(イ) M2図(ロ) 第3図 第4図(イ) 第4 図(ロ) 第 5図(イ) 第5図(ロ) 第5図い) 第5 図(ニ) 第8図 第9図

Claims (1)

    【特許請求の範囲】
  1. 1、基板の表面に配置された下部電極と、その下部電極
    の一端部分を覆うように前記基板表面に形成された多層
    構造のアモルファスシリコン層と、そのアモルファスシ
    リコン層の一端部分を覆うように前記基板表面に形成さ
    れた上部電極とを有したイメージセンサーにおいて、前
    記多層構造のアモルファスシリコン層の各層の一端部分
    の端面と前記基板表面とのなす角度が30°から60°
    の範囲にあり、かつ、前記多層構造のアモルファスシリ
    コン層にあって互いに隣接する2つのアモルファスシリ
    コン層の一端部分における各縁間の距離が500Å以下
    であることを特徴とするイメージセンサー。
JP1028018A 1988-02-08 1989-02-07 イメージセンサー Pending JPH021184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1028018A JPH021184A (ja) 1988-02-08 1989-02-07 イメージセンサー

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63-28337 1988-02-08
JP2833788 1988-02-08
JP63-65823 1988-03-22
JP1028018A JPH021184A (ja) 1988-02-08 1989-02-07 イメージセンサー

Publications (1)

Publication Number Publication Date
JPH021184A true JPH021184A (ja) 1990-01-05

Family

ID=26366036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1028018A Pending JPH021184A (ja) 1988-02-08 1989-02-07 イメージセンサー

Country Status (1)

Country Link
JP (1) JPH021184A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352098A (ja) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置
WO2007058183A1 (en) * 2005-11-18 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2007165865A (ja) * 2005-11-18 2007-06-28 Semiconductor Energy Lab Co Ltd 光電変換装置
KR100752655B1 (ko) * 2006-02-15 2007-08-29 삼성전자주식회사 이미지센서 및 그 제조 방법
JP2007318115A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 光電変換素子及び光電変換素子の作製方法、並びに半導体装置
JP2009259978A (ja) * 2008-04-15 2009-11-05 Konica Minolta Holdings Inc 光電変換デバイスおよび放射線画像検出装置
US7622785B2 (en) 2006-04-28 2009-11-24 Semiconductor Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method of photoelectric conversion element
US8138004B2 (en) 2005-05-20 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138004B2 (en) 2005-05-20 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP2006352098A (ja) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置
KR101232663B1 (ko) * 2005-05-20 2013-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치, 그 제조 방법 및 반도체 장치
US8207591B2 (en) 2005-05-20 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
WO2007058183A1 (en) * 2005-11-18 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2007165865A (ja) * 2005-11-18 2007-06-28 Semiconductor Energy Lab Co Ltd 光電変換装置
KR101389808B1 (ko) * 2005-11-18 2014-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치
JP2012238867A (ja) * 2005-11-18 2012-12-06 Semiconductor Energy Lab Co Ltd 光電変換装置
KR100752655B1 (ko) * 2006-02-15 2007-08-29 삼성전자주식회사 이미지센서 및 그 제조 방법
US7791154B2 (en) 2006-04-28 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method of photoelectric conversion element
US8154096B2 (en) 2006-04-28 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method of photoelectric conversion element
JP2010177689A (ja) * 2006-04-28 2010-08-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7622785B2 (en) 2006-04-28 2009-11-24 Semiconductor Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method of photoelectric conversion element
JP2007318115A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 光電変換素子及び光電変換素子の作製方法、並びに半導体装置
JP2009259978A (ja) * 2008-04-15 2009-11-05 Konica Minolta Holdings Inc 光電変換デバイスおよび放射線画像検出装置

Similar Documents

Publication Publication Date Title
CN100527443C (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
KR100476622B1 (ko) 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
JPH06208132A (ja) 液晶表示装置
JPH0887033A (ja) アクティブマトリクス表示装置の製造方法
JPH021184A (ja) イメージセンサー
US5043784A (en) Image sensor with multilayered amorphous silicon contact
JPH02189981A (ja) 半導体装置及びその製造法
JPH0640585B2 (ja) 薄膜トランジスタ
US5608964A (en) Method for producing a thin film magnetic head having an improved coil conductor layer
JP2854363B2 (ja) 受光素子の製造方法
JP2739582B2 (ja) 電気光学装置の製造方法
JPS62122282A (ja) 受光素子
JPH0870107A (ja) 半導体装置及びその製造方法
JPS5932126A (ja) 半導体装置の製造方法
JPS6295866A (ja) 受光素子の製造方法
JPS6081876A (ja) 非晶質半導体光センサ
JPH04340771A (ja) 受光素子
JPH04215474A (ja) 半導体素子における配線の製造方法
JPH05198814A (ja) 半導体装置及びその製造方法
JP2000150788A (ja) 誘電体薄膜コンデンサ
JPH05167093A (ja) 光起電力装置
JPH04267344A (ja) 薄膜トランジスタアレイ基板の製造方法
JPS58124264A (ja) 半導体装置およびその製造方法
JPS59200440A (ja) 配線構造の製造方法
JPS62216358A (ja) イメ−ジセンサ