JP2010147495A - 超低静電容量配線のためのエアギャップを備える半導体装置の製造 - Google Patents

超低静電容量配線のためのエアギャップを備える半導体装置の製造 Download PDF

Info

Publication number
JP2010147495A
JP2010147495A JP2010025535A JP2010025535A JP2010147495A JP 2010147495 A JP2010147495 A JP 2010147495A JP 2010025535 A JP2010025535 A JP 2010025535A JP 2010025535 A JP2010025535 A JP 2010025535A JP 2010147495 A JP2010147495 A JP 2010147495A
Authority
JP
Japan
Prior art keywords
branched
linear
sacrificial material
group
represented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010025535A
Other languages
English (en)
Other versions
JP5144693B2 (ja
Inventor
Paul A Kohl
コール、ポール・エイ
Qiang Zhao
ザオ、キアン
Sue Ann Bidstrup Allen
アレン、スー・アン・ビズトラップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goodrich Corp
Original Assignee
BF Goodrich Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BF Goodrich Corp filed Critical BF Goodrich Corp
Publication of JP2010147495A publication Critical patent/JP2010147495A/ja
Application granted granted Critical
Publication of JP5144693B2 publication Critical patent/JP5144693B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Formation Of Insulating Films (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】固体構造、特に半導体構造内部に一つ乃至複数のエアギャップを形成して金属線の如き電気部品間の誘電的カップリングを減じる方法を提供する。
【解決手段】半導体構造内にエアギャップを形成する方法は、（ｉ）半導体構造内の閉鎖された内部空間を占めるための犠牲材料としてノルボルネン型ポリマーを利用し、（ｉｉ）該犠牲材料を一つ以上のガス状分解物へと分解（好ましくは熱処理によって自己分解）し、（ｉｉｉ）該内部空間に隣接する固体層の少なくとも一つを通じて上記ガス状分解物の少なくとも一つを排除する、工程からなる。
【選択図】なし

Description

関連出願のデータ
本明細書は１９９７年１月２１日に出願されそして電気的相互接続のための空所と題する米国仮出願第６０／０３５８４８の継続出願である。
発明の分野
本明細書に記される本発明は半導体装置一般に関するものであり、さらに詳しくは、上記装置における導体間の誘電的カップリングを減じるためにエアギャップ（空所）を利用する装置に関するものである。
集積回路技法においてなされた進歩の結果として、集積回路上のあらゆる特定の平面上の金属線の間の間隔は減少の傾向にあり、現時点ではサブミクロンの範囲にまで及んでいる。該集積回路における導体部材間の間隔を減じることによって、誘電的カップリングが増加する。この誘電的カップリングの増加によって、クロストークが大きくなり、誘電的損失が高くなり、そしてＲＣ時間定数が増加する。
誘電的カップリングを減じるために、特定の層の上または層間にある金属線の間に置かれる従来の誘電性材料に取って代わる低誘電率（低Ｋ）材料の開発に多くの努力が費やされてきた。従来の電子絶縁体の多くは３.５から４.２の範囲の誘電率を有する。例えば、二酸化ケイ素の誘電率は４.２であり、ポリイミドの誘電率は通常２.９から３.５の範囲
にある。ある改良型のポリマーの誘電率は２.５から３.０の範囲にある。誘電率を１.８
から２.５の範囲にもつ材料も知られているが、処理が困難であり、費用や材料の問題が
付きまとう。
可能な限り低い、あるいは理想の、誘電率は１.０であり、これは真空の誘電率である
。空気の誘電率も１.００１と、ほぼ同様に好適である。空気の誘電率が上記の如く低い
ということを理解した上で、電子導体部材間の誘電的カップリングを減じるために金属線の間にエアギャップを有する半導体装置を製造する試みがなされた。発明されたエアギャップの作成技法はそれぞれ複雑性の度合いが異なる。
米国特許第４９８７１０１号には、絶縁電気間隔を材料の層の上にある二つの線の間または材料の隣り合って重なった層の上にある二つの線の間に供給するための方法と構造が記されている。基材は、上方に向かって伸びている複数の支持部材を有する。取り外し可能な材料が該基材の上と該支持部材の回りに設置される。その次に絶縁部材のキャップ部材が該支持部材と該取り外し可能な材料の上に設置される。アクセス開口部が該取り外し可能な材料と連絡する該基材また該キャップ部材の少なくとも一方の中に形成される。該取り外し可能な材料が該アクセス開口部を通じて除去されることによって、該キャップ部材と該基材との間の間隔および該支持部材間の間隔が規定される。この工程の間、（ある程度の不活性ガスが分散していてもよい）部分的な真空状態を、該取り外し可能な材料の除かれてできた空間に作り出してもよい。そして該アクセス開口部は封止され、該キャップ部材と該基材との間に、非常に低い誘電率を有する密封された空間が供給される。
米国特許第５３２４６８３号には、半導体装置の内部にエアギャップもしくは空気領域を作り出すための幾つかの技法が記載されている。該空気領域は、犠牲スペーサまたは犠牲層のどちらかを選択的に排除することによって作り出される。該空間領域は、選択的な成長方法または非絶縁保護蒸着技法のどちらかによって封止、密閉、もしくは単離される
。該空間領域は、如何なる圧力、気体濃度または加工条件下においても形成できる。
上記特許に記載される技法は該犠牲材料を排除するための孔または他の通路に依存する。米国特許第５４６１００３号では、犠牲材料は多孔性誘電層を介して排除される。この特許によれば、金属リードが支持体の上に形成され、その後、破棄可能な固体層が該金属リードと支持体の上に設置される。次に該破棄可能な固体層にエッチングが施され該金属リードの上部が露呈される。そして多孔性誘電層が該金属リードと破棄可能な層の上に設置される。この後に該破棄可能な層が排除されるが、この排除は該装置を高温で酸素または酸素−プラズマに露出して該破棄可能な層を蒸発、または焼却、することによって完璧に成し遂げることができると言われている。該酸素は該多孔性誘電層内を移動し、該破棄可能な層に到達して該層と反応することによって、該層を該多孔性誘電層から戻っていく気体へと変換する。該破棄可能な層の排除の際に、エアギャップは低誘電率を供給するために残される。最後に、非多孔性誘電層が該多孔性誘電層の上に設置され、該多孔性誘電層を水分から保護し、改善された構造支持と熱伝導性を提供し、そして該多孔性誘電層を不動態化する。この工程によって、エアギャップは隣接する金属リードまたは線の全長まで伸張しなくなる。特許’００３号では、これを補修し且つ処理マージンを上げるための修正された方法が記載されている。この修正された方法には、酸素層を該金属リードの上に形成して該破棄可能な誘電層を該金属リードよりも伸張できるようにさせるさらなる処理工程が包含される。
多孔層を通じて拡散されなければならない酸素プラズマに該装置を露出することは非能率的であるだけでなく、該装置の他の部品を潜在的に有害な酸素プラズマに長期間に亘って露出してしまうということにも注意されたい。特に、銅線にとって酸素プラズマが有害であることは証明できる。銅は、アルミニウムと比較したときに、その低い抵抗率のために半導体製造において重要な金属になりつつある。
本発明は、固体構造、特に半導体構造内部に一つ乃至複数のエアギャップを形成して金属線の如き電気部品間の誘電的カップリングを減じる方法に関する。そのような方法によって、集積回路やパッケージの如き半導体構造内の誘電的カップリングを減じようとした前述の従来の試みに関連する一つ乃至複数の欠点を克服することができる。
本発明の一つの局面によれば、半導体構造内にエアギャップを形成する方法は、（ｉ）半導体構造内の閉鎖された内部空間を占めるための犠牲材料としてノルボルネン型ポリマーを利用し、（ｉｉ）該犠牲材料を一つ以上のガス状分解物へと分解（好ましくは熱処理によって自己分解）し、（ｉｉｉ）該内部空間に隣接する固体層の少なくとも一つを通じて上記ガス状分解物の少なくとも一つを排除する、工程からなる。該犠牲材料の分解によって、該ノルボルネン型ポリマーによって占められていた該閉鎖された内部空間にエアギャップが残る。
好ましい実施態様において、該固体層は、上記ガス状分解物の少なくとも一つが該半導体構造にとって有害ではない条件下において拡散によって通過できるような誘電材料である。さらに、該ノルボルネン型ポリマーは以下に記される種類のものがこのましく、該ポリマーは下記式で示される繰り返し単位からなる。
ここでＲ１とＲ４は独立に水素あるいは線状または分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状または分岐状（Ｃ１〜Ｃ２０）アルキルあるいは下記基を表し；
Ｒ９は水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状または分岐状（Ｃ１〜Ｃ２０）アルキル、線状または分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状または分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシ、および置換または非置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０から４の数字であり；ｎは０から５の数字であり；そして、置換基Ｒ２とＲ３の少なくとも一つはＩａの式で表されるシリル基から選択される。
さらに一般的には、本発明を実施する際に有用な犠牲ポリマーに、式Ｉで表されるモノマー単位に由来する不規則な繰り返し単位を含有するホモポリマーとコポリマー；以下に式ＩＩで表されるモノマー単位に由来する不規則な繰り返し単位を含有するホモポリマーとコポリマー；以下に式ＩＩＩで表されるモノマー単位に由来する繰り返し単位を含有するホモポリマーとコポリマー；および、式ＩとＩＩ、式ＩとＩＩＩ、式ＩＩとＩＩＩ、または式Ｉ、ＩＩおよびＩＩＩによって表される繰り返し単位の組み合わせから成るコポリマーが包含されることが好ましい。
本発明のさらなる局面によれば、半導体構造内に一つ乃至複数のエアギャップを形成する方法は、（ｉ）該半導体構造内に形成される一つ乃至複数のエアギャップのパターンに対応して支持体上に犠牲材料のパターン化された層を形成し、（ｉｉ）該犠牲材料によって縁取られた該支持体上の領域内に第二材料を設置し、（ｉｉｉ）犠牲材料の該パターン化された層と該犠牲材料によって縁取られた領域内の第二材料に被覆層を形成し、（ｉｖ）該犠牲材料を一つ以上のガス状分解物へと分解し、そして（ｖ）該被覆層を通じて上記ガス状分解物の少なくとも一つを排除することによって該半導体構造内にエアギャップを形成する、工程からなる。上記方法は、金属蒸着に先立って該誘電材料がパターン化されるという銅のダマスカス処理に特に好適であるということは当業者によって理解されるであろう。
該第二材料の設置は導電性の材料を用いて該犠牲材料の反対側の部分に導電性のリードを形成するのが好ましい。該被覆層の形成に先立って、例えばフリンジ効果を無くしたいような場合には、得られたエアギャップが該導電性リードを超えて伸張するように、該導
電性材料を隣り合う犠牲材料の高さよりも低い高さで形成してもよい。
本発明のさらなる局面によれば、半導体構造内にエアギャップを形成する方法は、（ｉ）該構造内の閉鎖された内部空間を占めるための犠牲材料を利用し、（ｉｉ）該犠牲材料を熱して一つ乃至複数のガス状分解物へと分解し、（ｉｉｉ）該内部空間に隣接する固体層の少なくとも一つを通じて上記ガス状分解物の少なくとも一つを排除する、工程からなる。前述のように、該犠牲材料の分解によって、該犠牲材料によって占められていた該閉鎖された内部空間にエアギャップが残る。
本発明は構造、特に本発明の方法に従って製造される半導体構造をさらに提供する。
本発明の前述および他の特徴は以下に詳しく説明され、請求項において特に指摘され、以下の説明および添付図面によって本発明の一つ乃至複数の例示的な実施態様が詳しく説明されるが、本発明の原理を適用できる様々な方法の一つ乃至その幾つかも示される。
図１Ａ−１Ｄは、本発明の一つの局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図１Ａ−１Ｄは、本発明の一つの局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図１Ａ−１Ｄは、本発明の一つの局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図１Ａ−１Ｄは、本発明の一つの局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図２Ａ−２Ｆは、本発明の他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図３Ａ−３Ｆは、本発明のさらに他の局面に従う方法の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図４Ａ−４Ｈは、本発明の方法のある特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。 図５Ａ−５Ｊは、本発明の方法の他の特定の例の幾つかの工程を表している、半導体構造の一部の概略断面図である。
ここで図面を詳しく参照すると、本発明の一つの局面に従う構造を製造する方法の幾つかの工程が図１Ａ−１Ｄに概略的に示されている。図１Ａと１Ｂにおいて、犠牲材料２０のパターン化された層があらゆる適切な技法によって支持体２２上に形成される。これは、例えば、図１に示されるように初めに該犠牲材料の層を支持体２２上に形成し、そして該層を例えばエッチングや他のあらゆる適切な技法を用いて任意の二つの間接的に隣接する「山」の間に形成される「谷」を有する該支持体上の該犠牲材料によって形成される一つ乃至複数の山を有する犠牲材料２０のパターン化された層を形成することによって層をパターン化することによって達成される。次に、非犠牲材料の第二固体層が、図１Ｃに示されるようにパターン化された層２０に被さるように形成される。次に、熱を加えて該犠牲材料を一つ乃至複数のガス状分解物へと分解し、これらガス状分解物の少なくとも一つを第二層２４を通過させて排除する。これによって、該犠牲材料の分解によって、犠牲材料２０によって占められていた一つ乃至複数の閉鎖された内部空間に一つ乃至複数のエアギャップ２６を有するエアギャップ構造２８が提供される。
一般的に、エアギャップ構造は、二つの誘電材料、ガス状物質へ分解する犠牲材料、および一つ乃至複数の該ガス状物質が通過する被覆を形成する永久（少なくとも内部エアギャップを形成するという目的においては永久である）材料を使用して形成される。上記の如き通過は該被覆材料を通過する一つ乃至複数の分解物質の拡散によってなされるのが好ましい。該犠牲材料の分解反応は高温によってのみ誘発されるのがさらに好ましいが、他の手段が用いられてもよい。分解温度は、該エアギャップを形成するための該犠牲材料の排除は別として、該構造の様々な要素の整合性を壊さないためにも、該要素と互換性があるべきである。通常、上記温度は電気接続装置の場合には約５００℃以下であり、さらに好ましくは４５０℃以下であるべきである。約１５０℃程度の低い分解温度を有する材料が有利であっても、該分解温度が約３８０℃から約４５０℃の範囲に有る場合が考えられる。しかしながら、該犠牲材料は、該永久材料が電気的および／または機械的に安定である状態に加工されるように熱安定性が十分であるべきである。
本明細書に示される任意の層は、異なる製造技法の場合に望ましいかもしれない、複数の下位層から構成されていてもよい。例えば、図１Ｃの層２４は該犠牲層と同じレベルの第一下位層と、該第一下位層と該犠牲層に被さる第二下位層から成っていてもよい。加えて、一つの層が下層に適用されるということは、例えばある層と別の層との結合を可能とするために利用される中間層の存在を除外するという意味ではない。
上記方法を実行するのに好ましい犠牲材料は環式オレフィン類の化合物から選択され、二環式オレフィンがさらに好ましく、ノルボルネン型ポリマーが最も好ましい。ノルボルネン型ポリマーとは以下の式Ｉ、ＩＩおよびＩＩＩに基づいて説明される繰り返し単位からなる多環式付加ホモポリマーとコポリマーを意味する。本発明を実行するのに有用なコポリマーには、式Ｉ、ＩＩおよびＩＩＩ、またはそれらの組み合わせから成る群から選択される繰り返し単位が包含される。本発明における犠牲材料として特に有用であるノルボルネン型ポリマーは、オハイオ州、アクロン市のザ ビーエフグッドリッチ社（Ｔｈｅ ＢＦＧｏｏｄｒｉｃｈ Ｃｏｍｐａｎｙ、Ａｋｒｏｎ、Ｏｈｉｏ）によってアヴァトレル（
Ａｖａｔｒｅｌ（登録商標））という登録商標で販売されている。該ポリマーは、以下の式Ｉに基づいて説明される構造によって表されるシリル置換された繰り返し単位からなる。
ここでＲ１とＲ４は独立に水素あるいは線状または分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状または分岐状（Ｃ１〜Ｃ２０）アルキルあるいは下記基を表し；
Ｒ９は水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２はそれぞれ線状または分岐状（Ｃ１〜Ｃ２０）アルキル、線状または分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状または分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシ（例えば、アセトキシ）、および置換または非置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０から４の数字であり；ｎは０から５の数字でありる。式Ｉにおいて、置換基Ｒ２とＲ３の少なくとも一つはＩａで表される式によって表されるシリル基から選択されなければならない。
Ｒ１０、Ｒ１１およびＲ１２の少なくとも一つが線状または分岐状（Ｃ１〜Ｃ１０）アルコキシ基から選択され、Ｒ９が水素であることが好ましい。Ｒ１０、Ｒ１１およびＲ１２が同じであり、そしてメトキシ、エトキシ、プロポキシ、ブトキシおよびペントキシから選択されるのがさらに好ましい。ｎが０であり、Ｒ１０、Ｒ１１およびＲ１２のすべてがエトキシ基であるのが最も好ましく、例えばＲ２および／またはＲ３がトリエトキシシリル置換基であるのが最も好ましい。ｎが０のとき、シリル官能基は珪素−炭素結合を介して多環式環に直接接続しており、該珪素−炭素結合の炭素原子は該多環式環状の炭素原子（例えば、環員炭素原子）によって供給される、ことは明らかである。
上記式Ｉにおいて、ｍは好ましくは０か１であり、以下に構造式ＩｂとＩｃによってそれぞれが示されている。
ここでＲ１からＲ４は上記において定義されたものと同じであり、そしてＲ２とＲ３の少なくとも一つはＩａによって表されるシリル置換基でなければならない。ｍが０である繰り返し単位、例えば構造式Ｉｂの繰り返し単位が特に好ましい。
式Ｉ、ＩｂおよびＩｃにおいて、Ｒ１とＲ４はそれらが結合している二つの環炭素原子と一緒になって炭素数４から８の飽和環状基を表すことができる。Ｒ１とＲ４が一緒になって飽和環状基を形成するとき、該環状基は少なくともその一つがＩａによって表されるシリル基でなければならないＲ２とＲ３によって置換される。一般的に、そのようなモノマーは以下の構造式によって表される。
ここでＢはメチレン（例えば、−ＣＨ２−）基であり、ｑは２から６の数字である。Ｂで表される該メチレン基がＲ２またはＲ３置換基を含有するときに、該−ＣＨ２−基の水素原子の一つが該Ｒ２またはＲ３置換基によって置換されることは明らかである。代表的な繰り返し単位の構造式が以下に示される。
ここで、Ｒ２、Ｒ３およびｍは上記において定義されたものと同じである。
式Ｉのモノマーの例としては、５−トリエトキシシリル−ノルボルネン、５−トリメチルシリル−ノルボルネン、５−トリメトキシシリル−ノルボルネン、５−メチルジメトキシシシリル−ノルボルネンおよび５−ジメチルメトキシ−ノルボルネンが挙げられる。
本発明の他の実施態様において、該犠牲ポリマーは以下の式ＩＩによって表される単位から選択されるヒドロカルビル置換多環式繰り返し単位からなる。
ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状および分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換および非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換および非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換および非置換
（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状および分岐状（Ｃ３〜Ｃ２０）アルケニル、またはビニルであり；Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデニル基を形成でき、Ｒ５とＲ８はそれらが結合している二つの環炭素原子と一緒になって炭素数４から１２の飽和または不飽和環状基もしくは炭素数６から１７の芳香環を表すことができ；そしてｐは０から４の数字である。前述の置換基におけるヒドロカルビル置換基は炭素と水素原子のみからなっており、例えば、分岐状および非分岐状（Ｃ１〜Ｃ１０）アルキル、分岐状および非分岐状（Ｃ２〜Ｃ１０）アルケニル、および（Ｃ６〜Ｃ２０）アリールが挙げられる。
ヒドロカルビル置換モノマーの例としては、２−ノルボルネン、５−メチル−２−ノルボルネン、５−ヘキシル−２−ノルボルネン、５−シクロヘキシル−２−ノルボルネン、５−シクロヘキセニル−２−ノルボルネン、５−ブチル−２−ノルボルネン、５−エチル−２−ノルボルネン、５−デシル−２−ノルボルネン、５−フェニル−２−ノルボルネン、５−ナフチル−２−ノルボルネン、５−エチリデン−２−ノルボルネン、ビニルノルボルネン、ジシクロペンタジエン、ジヒドロジシクロペンタジエン、テトラシクロドデセン、メチルテトラシクロドデセン、テトラシクロドデカジエン、ジメチルテトラシクロドデセン、エチルテトラシクロドデセン、エチリデニルテトラシクロドデセン、フェニルテトラシクロドデセン、およびシクロペンタジエンの三量体（例えば、対称および非対称三量体）が挙げられる。２−ノルボルネンに由来するヒドロカルビル繰り返し単位が特に好ましい。
本発明の他の実施態様において、本発明を実行する際に有用な犠牲ポリマーは、以下の式ＩＩＩによって表される繰り返し単位からなる。
Ｒ９からＲ１２は独立に、−(Ａ)ｎ−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)−Ａ’−ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｏ−Ａ’−Ｃ(
Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｒ”)２
ＣＨ(Ｒ”)(Ｃ(Ｏ)ＯＲ”)および−(Ａ)ｎ−Ｃ(Ｒ”)２ＣＨ(Ｃ(Ｏ)ＯＲ”)２からなる群から選択される極性置換基を表す。ＡとＡ’の成分はそれぞれ、二価の炭化水素基、二価の多環式炭化水素基、二価の酸素含有基、および二価の多環式エーテルと多環式ジエーテルから選択される二価の架橋基または間座基を表し、そしてｎは０か１の整数である。ｎが１のとき、ＡとＡ’は単一の共有結合を表すことは明らかである。「二価」とは、該基の各末端における遊離価が二つの独立した基に結合していることを意味する。該二価炭化水素基は式−（ＣｄＨ２ｄ）−で表すことができ、ここでｄはアルキレン鎖中の炭素原子の数を表し、１から１０の間の整数である。該二価炭化水素基は、メチレン、エチレン、プロピレン、ブチレン、ペンチレン、ヘキシレン、へプチレン、オクチレン、ノニレンおよびデシレンの如き線状および分岐状（Ｃ１〜Ｃ１０）アルキレンから選択されるのが好
ましい。分岐状アルキレン基を考慮した場合、線状アルキレン鎖中の水素原子が線状または分岐状（Ｃ１〜Ｃ５）アルキル基に取って代わられることは理解されるべきである。
該二価環状炭化水素基には以下の式で表される置換および非置換（Ｃ３〜Ｃ８）脂環式成分が包含される。
ここでａは２から７までの数字であり、Ｒｑは存在する場合には線状および分岐状（Ｃ１〜Ｃ１０）アルキル基を表す。好ましい二価のシクロアルキレン基には、以下の構造式によって表されるシクロペンチレンおよびシクロヘキシレン成分が包含される。
ここでＲｑは上記の定義と同じである。本明細書全般に亘って示されるように、環状構造式および／または式から突き出している結合線は該成分の二価性を表しており、該炭素環式原子がそれぞれの式において定義される隣接する分子成分に結合する点を示していることは理解されるべきである。当該技術において慣用なように、該環状構造式の中心から突き出している斜めの結合線は、該結合線が該環中の任意の炭素環式原子の一つと任意に接続されることを表している。該結合線が接続される炭素環式原子は、炭素価の必要条件を満たすため、収容する水素原子が一つ少なくなることも理解されるべきである。
好ましい二価の環状エーテルおよびジエーテルは以下の構造式によって表される。
該二価の酸素含有基には、（Ｃ２〜Ｃ１０）アルキレンエーテルとポリエーテルが包含される。（Ｃ２〜Ｃ１０）アルキレンエーテルとは、二価のエーテル成分内の炭素数の合計が少なくとも２でなければならずそして１０を超えてはいけないことを表している。該二価のアルキレンエーテルは−アルキレン−Ｏ−アルキレン−（−ａｌｋｙｌｅｎｅ−Ｏ−ａｌｋｙｌｅｎｅ−）の式で表され、ここで酸素原子と結合するアルキレン基はそれぞれは同じでも異なっていてもよく、メチレン、エチレン、プロピレン、ブチレン、ペンチ
レン、ヘキシレン、へプチレン、オクチレンおよびノニレンから選択される。最も単純な二価のアルキレンエーテル系列は−ＣＨ２−Ｏ−ＣＨ２−という基である。好ましいポリエーテル成分には、以下の式の二価の基が包含される。
ここでｘは０から５までの整数であり、ｙは２から５０までの整数であり、但しポリエーテルスペーサ成分上の末端酸素原子は隣接する基の末端酸素原子と直接結合することによって過酸化結合を形成することはできない。つまり、過酸化結合（−Ｏ−Ｏ−）は、ポリエチレンスペーサが上記Ｒ９からＲ１２に基づいて説明された末端酸素含有置換基のいずれかに結合するときは考慮されない。
Ｒ９からＲ１２は、少なくともその内の一つが前述の極性基の内の一つから選択される限り、そのそれぞれが水素、線状および分岐状（Ｃ１〜Ｃ１０）アルキルを表すことができる。上記式において、ｐは０から５（好ましくは０か１、さらに好ましくは０）の整数である。Ｒ”はそれぞれ、水素、線状および分岐状（Ｃ１〜Ｃ１０）アルキル（例えば、−Ｃ（ＣＨ３）、−Ｓｉ（ＣＨ３）、−ＣＨ（Ｒｐ）ＯＣＨ２ＣＨ３、−ＣＨ（Ｒｐ）ＯＣ（ＣＨ３）３）、線状および分岐状（Ｃ１〜Ｃ１０）アルコキシアルキレン、ポリエーテル、単環式および多環式（Ｃ４〜Ｃ２０）脂環式成分、環状エーテル、環状ケトン、および環状エステル（ラクトン）を表す。（Ｃ１〜Ｃ１０）アルコキシアルキレンとは、末端アルキル基がエーテル酸素原子を介してアルキレン成分に結合していることを意味する。該基は−アルキレン−酸素−アルキル（−ａｌｋｙｌｅｎｅ−Ｏ−ａｌｋｙｌ）で通常表すことができる炭化水素系エーテル成分であり、ここでアルキレンおよびアルキル基はそれぞれ、それぞれが線状または分岐状である炭素原子を１から１０個含有する。該ポリエーテル基は以下の式で表すことができる。
ここでｘは０から５までの整数であり、ｙは２から５０までの整数であり、そしてＲａは水素、線状および分岐状（Ｃ１〜Ｃ１０）アルキルを表す。好ましいポリエーテル基としては、ポリ（エチレンオキサイド）およびポリ（プロピレンオキサイド）が挙げられる。単環式脂環式単環式成分の例としては、シクロプロピル、シクロブチル、シクロペンチル、シクロへキシル、ジシクロプロピルメチル（Ｄｃｍｐ）、ジメチルシクロプロピルメチル（Ｄｍｃｐ）等が挙げられる。脂環式多環式成分の例としては、ノルボニル、アダマンチル、テトラヒドロジシクロペンタジエニル（トリシクロ［５.２.１.０２.６］デカニル）等が挙げられる。環状エーテルの例としては、テトラヒドロフラニルおよびテトラヒドロピラニル成分が挙げられる。環状ケトンの例としては３−オクソシクロヘキサノニル成分が挙げられる。環状エステルまたはラクトンの例としてはメバロン酸ラクトン酸成分が挙げられる。前述の代表的な環状基の構造式には以下のものが包含される。
ここで上記構造式中のＲｐおよび環状基は水素もしくは線状または分岐状（Ｃ１〜Ｃ５）アルキル基を表す。ＤｃｐｍとＤｍｃｐ置換基はそれぞれ以下のように表される。
本発明を実施する際に有用な犠牲ポリマーに、式Ｉで表されるモノマー単位に由来する不規則な繰り返し単位を含有するホモポリマーとコポリマー；式ＩＩで表されるモノマー単位に由来する不規則な繰り返し単位を含有するホモポリマーとコポリマー；式ＩＩＩで表されるモノマー単位に由来する繰り返し単位を含有するホモポリマーとコポリマー；および、式ＩとＩＩ、式ＩとＩＩＩ、式ＩＩとＩＩＩ、または式Ｉ、ＩＩおよびＩＩＩによって表される繰り返し単位の組み合わせから成るコポリマーが包含されることが好ましい。
本発明による犠牲ポリマーは、約０.１から１００モル％、好ましくは約１から５０モ
ル％、さらに好ましくは約３から２５モル％、最も好ましくは約５から２０モル％のシリル官能性多環式繰り返し単位を含有していてもよく、該ポリマーの残りの部分は式ＩＩおよび／または式ＩＩＩに基づいて説明された繰り返し単位からなるのが好ましい。特に好ましいポリマーはノルボルネンとトリエトキシシリルノルボルネンが８０／２０のモル％比で重合してできた繰り返し単位からなる。
本発明による好ましい犠牲ポリマーは多環式繰返し単位からなる付加ポリマーである。この繰返し単位は予備重合された多環式モノマーのノルボルネン系基中に含有される二重結合を横切って形成される２,３−結合を介して互いに結合されている。
このポリマーは、ビー エフ グッドリッチ社の国際特許出願公開Ｎｏ．ＷＯ９７／２０
８７１に記載されているような単一もしくは多成分ＶＩＩＩ族遷移金属触媒系の存在下で、適当に官能化されたノルボルネン系モノマーから重合される。この出願は１９９７年６月１２日に公開され、ここにその全体が引用され合体される。
このポリノルボルネン系ポリマーは、高く（＞３５０℃）且つ十分な熱安定性を有しており、ＳｉＯ２のプラズマ増強化学蒸着（ＰＥＣＶＤ）や低温銅アニーリングの如き、数多くの慣用的に採用され且つ他の半導体製造工程に適用され、しかもそのＴｇ近辺に分解温度を有するので、それによって半導体デバイスに害を与える動きを制限する。
本発明を実施する際に用いられる多環式オレフィンポリマーはそのＴｇ近辺で熱的に分解する物質なので、半導体デバイス製造における犠牲材料としてすばらしく適している。換言すれば、このポリマーは分解温度に到達するまで機械的に安定であり、半導体製造中にどちらかというと過酷な加工工程（例えば繰返される加熱サイクル）にポリマーが耐えるのを可能とする。従来技術のポリマーの欠点はそのＴｇがその分解温度よりかなり低く、分解温度に到達する前に機械的欠陥に到るということである。
犠牲ポリマー骨格中にペンダントヒドロカルビル置換基（式ＩＩ）および／またはペンダント極性置換基（式ＩＩＩ）を含有する多環式オレフィン繰返し単位を導入することによって、シリル置換多環式オレフィンポリマーの分解温度を顕著に低下させうることが明らかにされた。ノルボルネン／トリエトキシノルボルネンの８０／２０モル％含有ポリマーの分解温度（約４３０℃）はこのコポリマー中のノルボルネン繰返し単位を、ペンダント線状および／または分岐（Ｃ１〜Ｃ２０）アルキル置換基を含有する繰返し単位で置換することによって約３０℃低下させることができる。例えば、ブチルノルボルネン／トリエトキシシリルノルボルネンを９５／５のモル％比で含有するコポリマーの熱分解温度は４０５℃に低下される。コポリマーの分解温度はコポリマー中のノルボルネン繰返し単位を式ＩＩＩで記述される極性置換基を含有する繰返し単位で置換することによってさらに低下させることができる（最大約１００℃まで）。ノルボルニルアセテートおよびノルボルニルエチルカーボネートのホモポリマー類はそれぞれ３５６℃と３２９℃の熱分解温度を持っている。極性基はエステル、カーボネートおよびアセテート置換基等を包含する。シリル置換ポリマーの分解温度を低下させるためには、ポリマーはペンダントヒドロカルビルもしくは極性官能基を含有する多環式繰返し単位を約５０モル％、好ましくは５０モル％よりも多く、さらに好ましくは５１〜９９％、それよりも好ましくは５５〜９５モル％、さらにもっと好ましくは６５〜８０モル％含有する。
前記した犠牲ポリマーはそれらの分解温度よりも高くまで、典型的には約３８０℃〜約４５０℃の範囲に加熱されて種々の材料を通して拡散し得る分解生成物に分解され空所を包含する半導体デバイスの形成に用いられる。この材料は二酸化ケイ素、窒化ケイ素、シリコンオキシ窒化物およびポリイミド例えばオーリン−チバガイギー（ＯＣＧ）プロビミド（登録商標）２９３と４１２、アモコ ウルトラデル（登録商標）７５０１およびデュ
ポン ピラリン（登録商標）２５４５の如きポリマー誘電物質を包含する。特に有用なポ
リマーは本発明の他の側面を説明している他の例示法の以下の記述から明らかになるように、光感応性であるものである。
過去のものとなった方法論が種々の電気デバイス中に、そして特に集積回路および他の電子パッケージ中の電気的相互接続に関連して、空所を形成するのに適用される。空所は導電性メンバーまたは面内および面間配置にある複数の導電性メンバーの反対側に用いられて一般に約２より小さい、さらに好ましくは約１.５より小さい、それよりさらに好ま
しくは約１.２５より小さい、そして最も好ましくは約１.０である誘電定数を持つ低誘電性絶縁体を与える。静電容量が低くなるほど、電気的信号の移動は導電体を通して早くなりそして導電体間の漏話は低くなる。
上記したように、前記ポリノルボルネンポリマーは一般に残渣をほとんどあるいは実質的に全く残さないので望ましい。しかしながら、ある程度の残渣は望ましいこともありうる。例えば、ＳｉＯ２（官能化されたノルボルネン中にＳｉに代えてＴｉが用いられるときにはＴｉＯ２）の薄膜は残存して電気伝導体を絶縁したりあるいは腐食を制御する。実際のテストでは５μｍの材料が分解されると、約１００Åの残渣を示した。
図２Ａ−２Ｆには、金属線の如き、２つの導電性領域もしくは素子間に空所もしくは空域を形成する好ましい方法が図解的に示されている。図２Ａと２Ｂにおいて、犠牲材料３０、好ましくは前記ポリノルボルネン系ポリマーのパターン化された層が基体３２上に形成されている。基体３２はその上に予めパターンを有していることができるしまたパターン化されていなくてもよい。基体１はベース層であることができあるいは集積回路チップ（図示されていない）上のデバイスの上にのるＳｉＯ２の絶縁層の如きベース層の上にのる材料の層であってもよい。特別の例によると、基体は、例えばトランジスター、ダイオードおよび他の半導体素子（これらは当該技術分野においてよく知られている）を含有する半導体ウエハーであることができる。
図２Ａに示されているとおり、犠牲材料３０の均一層は基体３２上に沈積されている。これは、例えば、スピンコーティング、スプレイ、メニスカス、押出しもしくは他のコーティング法によって、基体上に乾燥フィルム積層体を押付けるかあるいは重ねることによって、等々の適当な方法でなされる。
図２Ｂにおいて、犠牲材料の層はパターン化されて犠牲材料３０のパターン化された層を形成する。このパターンは半導体デバイス中に形成されるべき１つもしくはそれ以上の空所の所望のパターンに相当している。如何なる適切な方法も犠牲材料の層をパターン化するのに使用できる。例えばレーザー融蝕、エッチング等々を包含する。犠牲材料は光感応性であるかあるいは光感応性とされるタイプのものであり、パターン化を容易とする。
図２Ｃにおいて、導電性材料３４、特に金属の層は犠牲材料３０のパターン化された層の上に沈積されている。これは、例えば金属スパッタリング、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、電気メッキ、無電解メッキ等を包含する適当な技術でなされる。
図２Ｄにおいて、金属層３４は、例えば化学的−機械的研磨（ＣＭＰ）を包含する適当な技術によって必要とされるように平坦化される。もしＣＭＰが上記したポリノルボルネン系ポリマーで、および同様にその他のポリマーで、用いられると、二酸化ケイ素の層が好ましくは犠牲層の表面に適用されてエッチトップを与える。
図２Ｅにおいて、永久誘電体３６は金属インレイ３４と一緒に犠牲材料３０のパターン化された層上に沈積されている。永久誘電体３６は固体層として沈積されそして犠牲層３０と金属リード３４の少なくとも頂部を被覆する。永久誘電体層は犠牲材料の除去の前または後において平坦化される。永久誘電体層は例えば二酸化ケイ素、ポリイミドあるいはその他の材料であってもよい。永久誘電体層はスピンコーティング、スプレイコーティングあるいはメニスカスコーティング（典型的には溶媒に溶触した犠牲材料を用いる）、化学蒸着、プラズム増強化学蒸着、ゾル−ゲル法あるいはその他の方法によって沈積することができる。図２Ｅにおいて見られるように金属層は隣接する犠牲材料の高さよりも低い高さで形成されるのが便利である。理解されるように、これは金属リード頂部よりも上に伸びた空所をもたらし、誘電的接続を減少させる。同様に、基体は犠牲材料のパターンに相当するパターン中に基体中に形成された溝を有することができる。それによって、得られる空所は、基体上の地面上に位置する金属リードの下方へ、溝間で伸びるであろう。
犠牲材料３０は図２Ｆに示されているように空所３８を形成するように永久誘電体層３６を通して除去される。犠牲材料の除去は、好ましくは熱分解により達成されそして永久誘電体層３６を通じての１つまたはそれ以上の分解生成物の通過は拡散による。上記したとおり、好ましいポリノルボルネン系ポリマーは約４５０℃およびより低い水準の温度で熱分解を起こし、得られる半導体構造物４０の空所中に実質的に残渣を残さない。同様に、分解生成物は特にポリイミドを含む永久誘電体層を形成するのに有用な多くの誘電体材料を通して拡散しうる。
分解速度は永久誘電体を通しての拡散が起こるように十分に遅い。拡散は典型的には空所中に形成される圧力により起こる。形成される圧力は永久誘電体の機械的強度を超えるほどには大きくない。上昇した温度は、永久誘電体を通してのガスの拡散は温度とともに通常増加するので、一般に拡散を助けることになる。
好ましくは、犠牲材料は比較的低速度で分解する。加熱速度は好ましくは約０.５〜１
０℃／分の間であり、さらに好ましくは１〜５℃／分の間であり、最も好ましくは約２〜３℃／分の間である。
理解されるように、空所は、一般に残渣ガスが次第に空気で交換されるけれども、残渣ガスを含有することがある。しかしながら、そのような交換を防止したり、あるいは空所中に異なるガス（例えば貴ガス）あるいは減圧を使用したりする工程を取ることもできる。例えば、半導体構造物は減圧条件に付されて空所から残渣ガスを拡散により、あるいは被覆層２４を通しての他の通過により、あるいはそれ以外の方法により抽出する。その後、半導体構造物は被覆層を通してガスがさらに通過するのを防止する適当な封止剤で被覆される。半導体構造物が封止される前に、貴ガスを含むものの如き制御されたガス雰囲気中に付され空所にそのようなガスを充満させることもできる。
理解されるように、さらなる加工工程が半導体構造物４０になされてもよい。例えば半導体デバイス中の相互接続の付加的層を形成することである。
当業者は、用いられる犠牲材料のタイプによって一層望ましくなくおよび／または指示されるけれども、他の技術もまた犠牲材料を除去するのに使用できることを理解するであろう。犠牲材料は、酸素（もっと一般的には空気もしくは他の酸素含有雰囲気あるいは酸素プラズマやオゾンを含む）中で分解するホトレジストであることができる。これと関連して、永久層は例えばホトレジストと接触して酸素の通過を可能とする１０〜９０％の多孔質を持ったシリカベースのキセロゲルからなることができる。酸素はシリカベースのキセロゲルを通過してホトレジストに到着しそして反応してそれをガスに変換する。ガスはシリカベースのキセロゲルを通して外へ通過する。
図３Ａ−Ｆには、本発明の他の側面に従って、金属線の如き、２つの導電性領域もしくは素子間の空所もしくは領域を形成する方法が図解的に示されている。図３Ａおよび３Ｂにおいて、アルミニウム、銅、金等の如き導電性材料５０のパターン化された層は基体５２の上に形成されている。繰返すが、基体はベース層であることができあるいは集積回路チップ（図示されていない）上のデバイスの上にのるＳｉＯ２の絶縁層の如きベース層の上にのる材料の層であってもよい。特別の例によると、基体は、例えばトランジスター、ダイオードおよび他の半導体素子（これらは当該技術分野においてよく知られている）を含有する半導体ウエハーであることができる。
図３Ａに示されているとおり、導電性材料５０の均一層は基体上に沈積されている。これは、例えば金属スパッタリング、化学蒸着（ＣＶＤ）、メッキ（特に無電解メッキ）または他の方法による適当な方法でなされる。図３Ｂにおいて、導電性材料５０の層は、１
つまたはそれ以上の電気誘電体の所望のパターン例えば金属線、リード、領域等々の、半導体デバイス中に形成されるべきパターンに相当する導電性材料のパターンを形成するようにパターン化されている。如何なる適切な技術でも導電性材料の層をパターン化するのに用いられる。例えばレーザー融蝕、エッチング等を包含する。
図３Ｃにおいて、犠牲材料５４、好ましくは上記したポリノルボルネン系ポリマーの層は導電性材料５０のパターン化された層上に沈積されている。これは、例えばスピンコーティング、スプレイ、メニスカス、押出しあるいは他のコーティング法を包含する適当な技術によって、基体上に乾燥フィルム積層体を押付けるかあるいは重ねることによって、等々でなされる。
図３Ｄにおいて、導電体５０の頂部に重ねられた過剰の犠牲材料は除去されそして犠牲層は例えばＣＭＰ、反応性イオンエッチング等を含む適当な技術によって、必要とされるように平坦化される。
図３Ｅにおいて、永久誘電体５６は犠牲材料インレイと一緒にパターン化された導電性層上に沈積されている。永久誘電体は固体層として沈積され且つ犠牲材料と導電性層の金属リードの少なくとも頂部を被覆する。
次に、図２Ａ−２Ｆに説明した方法に関して上記したやり方と同様に、犠牲材料が永久誘電体層を通して除去されて図３Ｆに示されるように空所５８を形成する。繰返すが、犠牲材料の除去は、好ましくは熱分解により達成されそして永久誘電体層５６を通じての１つまたはそれ以上の分解生成物の通過は拡散による。上記したとおり、好ましいポリノルボルネン系ポリマーは約４００℃およびより低い水準の温度で熱分解を起こし、得られる半導体構造物６０の空所中に実質的に残渣を残さない。同様に、分解生成物は特にポリイミドを含む永久誘電体層を形成するのに有用な多くの誘電体材料を通して拡散しうる。同様に、上記した如く、上記した他の技術の如き、他の技術も犠牲材料を除去するために採用することができる。
さて、図４Ａ−４Ｈを参照すると、好ましいポリノルボルネン系ポリマーを用いて酸化物中に空所（トンネル）を形成する方法の特別の例が図示されている。この例の特別の方法は下記工程を包含する。
１．図４Ａにおいて、きれいな、研磨されたシリコンウエハー７０が用いられている（上記した如く、セラミックや金属材料を含む多くの他の基体が用いられる）。
２．図４Ｂにおいて、犠牲材料７２、アバトレル（登録商標）ポリノルボルネン系ポリマーがウエハー上にスピンコートされる。スピンコーティングは、例えば１分間に１０００〜４０００回転、ウエハーを回転させ、そしてポリノルボルネン系ポリマーとポリノルボルネン系ポリマーを溶解する適当な溶媒の溶液を供給することを包含する。溶媒はメシチレンであることができる。デカリンや他の炭化水素溶媒の如き他の適当な溶媒を用いることもできる。ペンダント極性置換基が犠牲ポリマーに存在するときには、ＰＧＭＥＡが適当な溶媒として採用されうる。このスピンコーティングは、厚さ０.２〜６μｍを持ちそ
して均一性がサンプル上で±５％以下である均一な、薄いフィルムをウエハー上に形成する。 しかしながら、より厚いフィルムもより薄いフィルムも所与の適用のため所望により適用することができる。コーティングを用いたのち、ウエハーを約１００℃で空気炉中でベークして溶媒を除去する。ポリノルボルネン系ポリマーは次いで窒素中で１時間２００〜３００℃でベークされて溶媒を除去される。
３．図４Ｃにおいて、プラズマ増強化学蒸着（ＰＥＣＶＤ）二酸化ケイ素の層７４は標準条件を用いてポリノルボルネン系ポリマー７２の表面上に沈積される。適当なガスはシランと亜酸化窒素である。
４．図４Ｄにおいて、ホトレジスト７６が製造規格に従って標準条件下、スピンコーティ
ング、ソフトベーク、露光、現像次いでハードベークされることによってウエハー上に沈積される。
５．図４Ｅにおいて、サンプルが反応性イオンエッチングされる。ホトレジスト７６のパターンがフッ素含有プラズマを先ず用いることによって二酸化ケイ素７４に移される。ポリノルボルネン系ポリマー７２が次いで酸素／フッ素プラズマを用いることによってエッチングされる。このプロセス中、ホトレジストは同様にエッチングされる。ポリノルボルネン系ポリマーが露光域でエッチングされた後、フッ素プラズマが二酸化ケイ素マスクを外すために用いられる。サンプルは、図４Ｆに示されているように、ここにおいて、パターン化されたポリノルボルネン系ポリマー７２のみを持つことになる。
６．図４Ｇにおいて、二酸化ケイ素７８（他の永久誘電性材料も用いられるけれども）がパターン化されたポリノルボルネン系ポリマー７２上に沈積される。このプロセスはポリノルボルネン系ポリマーの表面上に二酸化ケイ素を沈積するための上記工程３で用いられたそれと類似している。ポリノルボルネン系ポリマーは永久誘電性材料７８中にこれで完全に包埋されたことになる。
７．図４Ｈにおいて、サンプルはポリノルボルネン系ポリマー７２の分解温度よりも高い温度に加熱される。犠牲材料が分解しそして１種またはそれ以上のガス状分解生成物が被覆材料７８を通して外へ拡散する。
８．結果は誘電性材料７８によって完全に包囲された空所８２を包含する酸化物コンポジット８０となる。
さて図５Ａ−５Ｈを参照すると、電気的相互接続デバイスの金属線同士間に空所または好ましいポリノルボルネン形ポリマーを用いる層を形成する方法の特別の例が図示されている。この例示された特別の方法は次の工程を包含する：
１．図５Ａにおいて、きれいな、研磨されたシリコンウエハー９０が用いられる。
２．図５Ｂにおいて、１０００Åのクロム層次いで２０００Åの金属がウエハー９０の上にスパッタされて複合クロミウム／金層９２を形成する。スパッタには直流（ＤＣ）スパッタリングを用いることができる。
３−７．図５Ｃ−Ｆにおいて、ポリノルボルネン系ポリマー９４の層が適用されそして図４Ａ−Ｈに説明された方法の工程３−７に上記したとおり、二酸化ケイ素９６とホトレジスト９８を用いて、パターン化される。
８．図５Ｇにおいて、サンプルはＣｒ／Ａｕ層９２がポリノルボルネン系ポリマー９４の下にあることを除いて、図４Ａ−Ｈに図示された方法の工程６のサンプルに類似している。
９．図５Ｈにおいて、金がその高さがポリノルボルネン系ポリマー９４の高さと同じになるまでメッキされる。Ｃｒ／Ａｕ層９２がポリノルボルネン系ポリマー９４の複数の領域間の金のメッキのための電気的接触およびベースとして作用する。
電気メッキは、リン酸塩緩衝液を用いる慣用のｐＨ＋７.２のカリウム金シアニド浴中
で行うことができる。
１０．図５Ｉにおいて、金層１００と犠牲層９４は、丁度図４Ａ−Ｈに図解された方法の工程７におけるとおり、ＰＥＣＶＤ二酸化ケイ素１０２で被覆される。
１１．図５Ｊにおいて、サンプルが加熱されたポリノルボルネン系ポリマー９４を分解しそして得られる半導体構造物１０６の隣接する金属線１００間に１つまたはそれ以上の空所１０４を形成する。
これと別の空所構造物は、それが一緒に短絡しないように金属パターンを形成する種々の方法を用いることができる。第１に、熱電解メッキが金属の電気メッキで置き換えてもよい。第２に、金層パターンがまずシリコンウエハー（その全高さまでメッキされている）上に形成され、次いで犠牲材料が沈積される。金属パターンを被覆する犠牲材料は、次
いで永久誘電体が沈積される前に、化学的機械的研磨や他の技術によるように除去される。
ここで、永久層を通しての犠牲層の分解生成物の通過について記述する。これは後に閉じられることがある永久層の孔や通路を通ることを包含する、如何なる方法での通過をも包含することを広く意図している。しかしながら、好ましいメカニズムは固体永久層を通しての拡散である。
本発明はある種の好ましい態様に関して上に示し且つ説明してきたが、均等の程度や変更はこの明細書および図面を読み且つ理解することで当業者に起こることは明白である。特に、上記整数（成分、集合体、デバイス、組成等）によってなされる種々の機能に関して、そのような整数を記述するに用いられる用語（“手段”の記述を含む）は、仮に、ここに示された本発明の例示的態様における機能をなす開示された構造に構造的に均等でないとしても、他にことわらない限り、記述された整数の特定の機能を達成する如何なる整数にも相当することが意図される（すなわち、それは機能的均等である）。
加えて、本発明の特別な特徴は幾つかの図解された態様の１つだけに関して上記したが、そのような特徴は所与のあるいは特別な応用にとって望ましく且つ利益があるように、他の態様の１つまたはそれ以上の特徴と一緒にされるであろう。

Claims (57)

  1. 半導体構造物中の閉ざされた内部容積を占めるために犠牲材料を使用し；
    犠牲材料を１以上のガス状分解生成物に分解せしめ；そして
    １以上のガス状分解生成物の少なくとも１つを、上記内部容積に隣接する少なくとも１つの固体層を通過することによって除去する、
    上記工程を含み、そして上記犠牲材料の分解はそれが以前に占めていた閉ざされた内部容積に空所を残しそして上記犠牲材料はノルボルネン系ポリマーを含む、半導体構造物内に空所を形成する方法。
  2. 上記少なくとも１つの固体層が、上記１以上のガス状分解生成物の少なくとも１つが半導体構造物に害を与えない条件下で拡散により通過できる誘電性材料である、請求項１に記載の方法。
  3. 上記少なくとも１つの固体層が、上記１以上のガス状分解生成物の少なくとも１つが半導体構造物に害を与えない条件下で多孔性誘電性材料中の孔を通して通過し得る多孔性誘電性材料である、請求項１に記載の方法。
  4. 該ノルボルネン系ポリマーが、一般式
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルペルオキシそして置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによって表されるシリル基から選ばれ
    る、
    の繰返し単位を含む、請求項１に記載の方法。
  5. Ｒ１０、Ｒ１１またはＲ１２の少なくとも１つが線状もしくは分岐状（Ｃ１〜Ｃ１０）アルコキシ基から選ばれそしてＲ９が水素である、請求項４に記載の方法。
  6. Ｒ１０、Ｒ１１およびＲ１２のそれぞれが同じでありそしてメトキシ、エトキシ、プロポキシ、ブトキシおよびペントキシから選ばれる、請求項５に記載の方法。
  7. ｎが０でありそしてＲ１０、Ｒ１１およびＲ１２がそれぞれエトキシ基である、請求項６に記載の方法。
  8. Ｒ２またはＲ３がトリエトキシシリル置換基である、請求項７に記載の方法。
  9. 上記式Iにおいて、それぞれ構造式IｂとIｃ
    ここで、Ｒ１〜Ｒ４は上記定義のとおりでありそしてＲ２とＲ３の少なくとも一方はIａ
    で表されるシリル置換基である、
    で表されるようにｍが好ましくは０または１である、請求項１に記載の方法。
  10. Ｒ１とＲ４がそれらが結合している２つの環員炭素原子と一緒になって下記構造式：
    ここで、Ｂはメチレン基であり、ｑは２〜６の数であり、そしてＲ２とＲ３は上記定義のとおりである、
    の繰返し単位を含む、請求項１に記載の方法。
  11. 該ノルボルネン系ポリマーが下記式II：
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒に
    なって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    によって表される単位から選ばれるヒドロカルビル置換多環式繰返し単位をさらに含有してなる、請求項１に記載の方法。
  12. 該ノルボルネン系ポリマーが下記式II：
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    によって表される単位から選ばれるヒドロカルビル置換多環式繰返し単位を含む、請求項１に記載の方法。
  13. 該ノルボルネン系ポリマーが下記式ＩＩＩ：
    ここで、Ｒ９〜Ｒ１２は独立に−(Ａ)ｎ−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)−Ａ’−ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｒ”)２ＣＨ(Ｒ”)(Ｃ(Ｏ)ＯＲ”)および−(Ａ)ｎ−Ｃ(Ｒ”)２−ＣＨ(Ｃ(Ｏ)ＯＲ”)２の基から選ばれる極性置換基を表し；基ＡとＡ’は独立に２価の炭化水素基、２価の環式炭化水素基、２価の酸素含有基および２価の環式エーテル類並びに環式ジエーテル類から選ばれる２価の架橋もしくは間座基を表し、ｎは０又は１の整数である、
    で表される繰返し単位を含む、請求項１に記載の方法。
  14. 該ノルボルネン系ポリマーが式IとII、式IとＩＩＩ、式IIとＩＩＩまたは式IとIIとＩ
    ＩＩで表される繰返し単位の組合せを含み、ここで式Iは
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシそして置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによって
    表されるシリル基から選ばれる、
    であり、式IIは
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    であり；そして式ＩＩＩは
    ここで、Ｒ９〜Ｒ１２は独立に−(Ａ)ｎ−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)−Ａ’−ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｒ”)２ＣＨ(Ｒ”)(Ｃ(Ｏ)ＯＲ”)および−(Ａ)ｎ−Ｃ(Ｒ”)２−ＣＨ(Ｃ(Ｏ)ＯＲ”)２の基から選ばれる極性置換基を表し；基ＡとＡ’は独立に２価の炭化水素基、２価の環式炭化水素基、２価の酸素含有基および２価の環式エーテル類並びに環式ジエーテル類から選ばれる２価の架橋もしくは間座基を表し、ｎは０又は１の整数である、
    である、請求項１に記載の方法。
  15. シリル官能性基を含有する繰返し単位がポリマーの少なくとも１モル％を構成する、請求項１に記載の方法。
  16. シリル官能性基を含有する繰返し単位がポリマーの少なくとも５モル％を構成する、請求項１５に記載の方法。
  17. 上記犠牲材料が、
    半導体構造物中に形成されるべき１以上の空所のパターンに相当する、犠牲材料のパターン化された層を基体上に形成し：そして
    上記犠牲材料のパターン化された層に重ねて他の材料層を形成する、
    ことによって半導体構造物中に付与される、請求項１に記載の方法。
  18. 上記犠牲材料が、
    半導体構造物中に形成されるべき１以上の空所のパターンに相当する、犠牲材料のパターン化された層を基体上に形成し：
    犠牲材料によって境界された領域内で基体上に第２材料を沈積せしめ；そして
    上記犠牲材料のパターン化された層と犠牲材料によって境界された領域内の第２材料に重ねて他の材料層を形成する、
    ことによって半導体構造物中に付与される、請求項１に記載の方法。
  19. 沈積工程が第２材料として導電性材料を用いて導電性リードを形成することを包含する、請求項１８に記載の方法。
  20. 請求項１の方法に従って作成される半導体デバイス。
  21. 半導体構造物中に形成されるべき１以上の空所のパターンに相当する、犠牲材料のパターン化された層を基体上に形成し：
    次いで、基体上に既に形成されている犠牲材料によって境界された領域内で基体上に第２材料を沈積せしめ；
    上記犠牲材料のパターン化された層と犠牲材料によって境界された領域内の第２材料に重ねて材料の被覆層を形成し；
    犠牲材料を１以上のガス状分解生成物に分解せしめ；そして
    １以上のガス状分解生成物の少なくとも１つを、半導体構造物内に１以上の空所が形成されるように上記被覆層を通過することによって除去する、
    上記工程を含む、半導体構造物内に１以上の空所を形成する方法。
  22. 第２材料の該沈積が犠牲材料の部分の反対側に導電性リードを形成するために導電性材料を使用することを包含する、請求項２１に記載の方法。
  23. 該被覆層の形成前に、導電性材料が隣接する犠牲材料の高さよりも低い高さに形成される、請求項２２に記載の方法。
  24. 該犠牲材料が環状オレフィンである、請求項２１に記載の方法。
  25. 該環状オレフィンが２環式オレフィンである、請求項２４に記載の方法。
  26. 該犠牲材料がノルボルネン系ポリマーである、請求項２１に記載の方法。
  27. 該ノルボルネン系ポリマーが、一般式
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシそして置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによって
    表されるシリル基から選ばれる、
    の繰返し単位を含む、請求項２６に記載の方法。
  28. 上記式Iにおいて、それぞれ構造式IｂとIｃ
    ここで、Ｒ１〜Ｒ４は上記定義のとおりでありそしてＲ２とＲ３の少なくとも一方はI
    ａで表されるシリル置換基である、
    で表されるようにｍが好ましくは０または１である、請求項２７に記載の方法。
  29. Ｒ１とＲ４がそれらが結合している２つの環員炭素原子と一緒になって下記構造式：
    ここで、Ｂはメチレン基であり、ｑは２〜６の数であり、そしてＲ２とＲ３は上記定義のとおりである、
    の繰返し単位を含む、請求項２７に記載の方法。
  30. 該ノルボルネン系ポリマーが下記式II：
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    によって表される単位から選ばれるヒドロカルビル置換多環式繰返し単位をさらに含有してなる、請求項２７に記載の方法。
  31. 請求項２１の方法によって作成される半導体デバイス。
  32. 構造物中の閉ざされた内部容積を占めるために犠牲材料を使用し；
    犠牲材料を１以上のガス状分解生成物に分解せしめ；そして
    １以上のガス状分解生成物の少なくとも１つを、上記内部容積に隣接する少なくとも１つの固体層を拡散により通過することによって除去する、
    上記工程を含み、そして上記犠牲材料の分解および除去はそれが以前に占めていた閉ざされた内部容積に空所を残す、構造物内に空所を形成する方法。
  33. 上記少なくとも１つの固体層が、上記１以上のガス状分解生成物の少なくとも１つが半導体構造物に害を与えない条件下で拡散により通過できる誘電性材料である、請求項３２に記載の方法。
  34. 構造物中の閉ざされた内部容積を占めるために犠牲材料を使用し；
    犠牲材料を専ら加熱によって１以上のガス状分解生成物に分解せしめ；そして
    １以上のガス状分解生成物の少なくとも１つを、上記内部容積に隣接する少なくとも１つの固体層を通過することによって除去する、
    上記工程を含み、そして上記犠牲材料の分解および除去は犠牲物質が以前に占めていた閉ざされた内部容積に空所を残す、構造物内に空所を形成する方法。
  35. 該犠牲材料が環式オレフィンである、請求項３２に記載の方法。
  36. 該環式オレフィンが２環式オレフィンである、請求項３５に記載の方法。
  37. 該犠牲材料がノルボルネン系ポリマーである、請求項３２に記載の方法。
  38. 該ノルボルネン系ポリマーが、一般式
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシそして
    置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによって
    表されるシリル基から選ばれる、
    の繰返し単位を含む、請求項３７に記載の方法。
  39. 上記式Iにおいて、それぞれ構造式IｂとIｃ
    ここで、Ｒ１〜Ｒ４は上記定義のとおりでありそしてＲ２とＲ３の少なくとも一方はI
    ａで表されるシリル置換基である、
    で表されるようにｍが好ましくは０または１である、請求項３８に記載の方法。
  40. Ｒ１とＲ４がそれらが結合している２つの環員炭素原子と一緒になって下記構造式：
    ここで、Ｂはメチレン基であり、ｑは２〜６の数であり、そしてＲ２とＲ３は上記定義のとおりである、
    の繰返し単位を含む、請求項３８に記載の方法。
  41. 該ノルボルネン系ポリマーが下記式II：
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐
    状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    によって表される単位から選ばれるヒドロカルビル置換多環式繰返し単位をさらに含有してなる、請求項３８に記載の方法。
  42. 請求項３２の方法に従って作成される半導体デバイス。
  43. （Ａ）半導体構造物中に形成されるべき１以上の空所のパターンに相当する、犠牲材料のパターン化された層を基体上に形成し：
    （Ｂ）犠牲材料によって境界された領域内で基体上に第２材料を沈積せしめ、ここで、第２材料は隣接する犠牲材料の高さよりも低い高さに形成される；
    （Ｃ）上記犠牲材料のパターン化された層と犠牲材料によって境界された領域内の第２材料に重ねて材料の被覆層を形成し、ここで、被覆層は犠牲材料のパターン化された層及び第２材料の両方に隣接している；
    工程を含む方法によって製造される、少なくとも１の犠牲材料の領域を含む半導体デバイス前駆体であって、
    犠牲材料の１以上の領域の高さが第２材料の１以上の領域の高さを超えている半導体デバイス前駆体。
  44. 工程（Ｂ）が犠牲材料の部分の反対側に導電性リードを形成するために導電性材料を使用することを包含する、請求項４３に記載の半導体デバイス前駆体。
  45. 該犠牲材料が環状オレフィンである、請求項４３に記載の半導体デバイス前駆体。
  46. 該環状オレフィンが２環式オレフィンである、請求項４５に記載の半導体デバイス前駆体。
  47. 該犠牲材料がノルボルネン系ポリマーである、請求項４３に記載の半導体デバイス前駆体。
  48. 該ノルボルネン系ポリマーが、一般式
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシ、または置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによっ
    て表されるシリル基から選ばれる、
    の繰返し単位を含む、請求項４７に記載の半導体デバイス前駆体。
  49. 上記式Iにおいて、それぞれ構造式IｂとIｃ
    ここで、Ｒ１〜Ｒ４は上記定義のとおりでありそしてＲ２とＲ３の少なくとも一方はI
    ａで表されるシリル置換基である、
    で表されるようにｍが好ましくは０または１である、請求項４８に記載の半導体デバイス前駆体。
  50. Ｒ１とＲ４がそれらが結合している２つの環員炭素原子と一緒になって下記構造式：
    ここで、Ｂはメチレン基であり、ｑは２〜６の数であり、そしてＲ２とＲ３は上記定義のとおりである、
    の繰返し単位を含む、請求項４８に記載の半導体デバイス前駆体。
  51. 該ノルボルネン系ポリマーが下記式II：
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    によって表される単位から選ばれるヒドロカルビル置換多環式繰返し単位をさらに含む、請求項４８に記載の半導体デバイス前駆体。
  52. 該ノルボルネン系ポリマーが下記式ＩＩＩ：
    ここで、Ｒ９〜Ｒ１２は独立に−(Ａ)ｎ−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(
    Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)−Ａ’−ＯＲ
    ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｒ
    ”)２ＣＨ(Ｒ”)(Ｃ(Ｏ)ＯＲ”)および−(Ａ)ｎ−Ｃ(Ｒ”)２−ＣＨ(Ｃ(Ｏ)ＯＲ”)２の
    基から選ばれる極性置換基を表し；基ＡとＡ’は独立に２価の炭化水素基、２価の環式炭化水素基、２価の酸素含有基および２価の環式エーテル類並びに環式ジエーテル類から選ばれる２価の架橋もしくは間座基を表し；ｎは０又は１の整数である、
    で表される繰返し単位を含む、請求項４７に記載の半導体デバイス前駆体。
  53. 該ノルボルネン系ポリマーが式IとII、式IとＩＩＩ、式IIとＩＩＩまたは式IとIIとＩ
    ＩＩで表される繰返し単位の組合せを含み、ここで式Iは
    ここでＲ１とＲ４は独立に水素または線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルを表し；Ｒ２とＲ３は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルまたは基：
    を表し、Ｒ９は独立に水素、メチルまたはエチルであり；Ｒ１０、Ｒ１１およびＲ１２は独立に線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルコキシ、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキルカルボニルオキシそして置換もしくは未置換（Ｃ６〜Ｃ２０）アリールオキシを表し；ｍは０〜４の数であり、そしてｎは０〜５の数であり；そして置換基Ｒ２とＲ３の少なくとも一方は式Iａによって
    表されるシリル基から選ばれる、
    であり、式IIは
    ここで、Ｒ５、Ｒ６、Ｒ７およびＲ８は独立に水素、線状もしくは分岐状（Ｃ１〜Ｃ２０）アルキル、ヒドロカルビル置換もしくは非置換（Ｃ５〜Ｃ１２）シクロアルキル、ヒドロカルビル置換もしくは非置換（Ｃ６〜Ｃ４０）アリール、ヒドロカルビル置換もしくは非置換（Ｃ７〜Ｃ１５）アラルキル、（Ｃ３〜Ｃ２０）アルキニル、線状もしくは分岐状（Ｃ３〜Ｃ２０）アルケニルまたはビニルであり、Ｒ５とＲ６またはＲ７とＲ８は一緒になって（Ｃ１〜Ｃ１０）アルキリデン基を形成することができ、Ｒ５とＲ８はそれらが結合している２つの環員炭素原子と一緒になって４〜１２個の炭素原子を含有する飽和もしくは不飽和の環式基または６〜１７個の炭素原子を含有する芳香環基を表することができ；そしてｐは０、１、２、３または４である、
    であり；そして式ＩＩＩは
    ここで、Ｒ９〜Ｒ１２は独立に−(Ａ)ｎ−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｒ”、−(Ａ)ｎ−ＯＣ(
    Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−ＯＣ(Ｏ)−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)−Ａ’−ＯＲ
    ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−Ｏ−Ａ’−Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｏ)Ｏ−Ａ’−ＯＣ(Ｏ)Ｃ(Ｏ)ＯＲ”、−(Ａ)ｎ−Ｃ(Ｒ
    ”)２ＣＨ(Ｒ”)(Ｃ(Ｏ)ＯＲ”)および−(Ａ)ｎ−Ｃ(Ｒ”)２−ＣＨ(Ｃ(Ｏ)ＯＲ”)２の
    基から選ばれる極性置換基を表し；基ＡとＡ’は独立に２価の炭化水素基、２価の環式炭化水素基、２価の酸素含有基および２価の環式エーテル類並びに環式ジエーテル類から選ばれる２価の架橋もしくは間座基を表し；ｎは０又は１の整数である、
    である、請求項４７に記載の半導体デバイス前駆体。
  54. シリル官能性基を含有する繰返し単位がポリマーの少なくとも１モル％を構成する、請求項４７に記載の半導体デバイス前駆体。
  55. シリル官能性基を含有する繰返し単位がポリマーの少なくとも５モル％構成する、請求項５４に記載の半導体デバイス前駆体。
  56. 基体；
    基体上の導電性材料のパターン化された層；
    基体上の犠牲材料のパターン化された層、ここで、犠牲材料のパターン化された層は導電性材料のパターン化された層よりも高さがある；
    導電性材料のパターン化された層及び犠牲材料のパターン化された層に重なる、材料の被覆層、ここで、被覆層は導電性材料のパターン化された層及び犠牲材料のパターン化された層の両方に隣接する；
    を含む半導体デバイス前駆体。
  57. 被覆層が誘電性層である、請求項５６に記載の半導体デバイス前駆体。
JP2010025535A 1997-01-21 2010-02-08 超低静電容量配線のためのエアギャップを備える半導体装置の製造 Expired - Lifetime JP5144693B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3584897P 1997-01-21 1997-01-21
US60/035,848 1997-01-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP53464998A Division JP4535303B2 (ja) 1997-01-21 1998-01-21 超低静電容量配線のためのエアギャップを備える半導体装置の製造

Publications (2)

Publication Number Publication Date
JP2010147495A true JP2010147495A (ja) 2010-07-01
JP5144693B2 JP5144693B2 (ja) 2013-02-13

Family

ID=21885155

Family Applications (3)

Application Number Title Priority Date Filing Date
JP53464998A Expired - Fee Related JP4535303B2 (ja) 1997-01-21 1998-01-21 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JP2009185706A Expired - Fee Related JP5390295B2 (ja) 1997-01-21 2009-08-10 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JP2010025535A Expired - Lifetime JP5144693B2 (ja) 1997-01-21 2010-02-08 超低静電容量配線のためのエアギャップを備える半導体装置の製造

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP53464998A Expired - Fee Related JP4535303B2 (ja) 1997-01-21 1998-01-21 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JP2009185706A Expired - Fee Related JP5390295B2 (ja) 1997-01-21 2009-08-10 超低静電容量配線のためのエアギャップを備える半導体装置の製造

Country Status (10)

Country Link
US (2) US6165890A (ja)
EP (2) EP1376684B1 (ja)
JP (3) JP4535303B2 (ja)
KR (1) KR100532801B1 (ja)
CN (1) CN1252810C (ja)
AT (2) ATE415704T1 (ja)
AU (1) AU736875B2 (ja)
DE (2) DE69840276D1 (ja)
RU (1) RU2204181C2 (ja)
WO (1) WO1998032169A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653249B (zh) 2016-07-29 2019-03-11 南韓商Ｌｇ化學股份有限公司 環狀烯烴類聚合物與其製備方法
JP2020053446A (ja) * 2018-09-25 2020-04-02 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871789B2 (ja) 1990-02-26 1999-03-17 古河電気工業株式会社 アルミニウム部材の表面処理方法
US6674562B1 (en) * 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7550794B2 (en) 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US7297471B1 (en) 2003-04-15 2007-11-20 Idc, Llc Method for manufacturing an array of interferometric modulators
ATE415704T1 (de) 1997-01-21 2008-12-15 Georgia Tech Res Inst Herstellung eines halbleiterbauelements mit luftspalten für niedrigstkapazitive leiterbahnen
JP2921759B1 (ja) * 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO1999052006A2 (en) 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6365489B1 (en) * 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
US7276788B1 (en) 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US7335965B2 (en) 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6780755B2 (en) * 1999-11-18 2004-08-24 University Of South Florida Gas dome dielectric system for ULSI interconnects
FR2803438B1 (fr) * 1999-12-29 2002-02-08 Commissariat Energie Atomique Procede de realisation d'une structure d'interconnexions comprenant une isolation electrique incluant des cavites d'air ou de vide
US6261942B1 (en) * 2000-01-24 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Dual metal-oxide layer as air bridge
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6890847B1 (en) 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US6509623B2 (en) 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same
US6524944B1 (en) 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
MY128644A (en) 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
JP2002179875A (ja) * 2000-12-08 2002-06-26 Jsr Corp 耐熱性樹脂組成物
TW462122B (en) * 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
US6472312B2 (en) * 2001-01-16 2002-10-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation
US6627534B1 (en) * 2001-02-05 2003-09-30 Henry F. Lee Semiconductor fabrication process and structure with minimal capacitive coupling between conductors
US6463632B2 (en) * 2001-02-07 2002-10-15 Hans Oetiker Ag Maschinen-Und Apparatefabrik Guide arrangement for tightening tool emplacement in hose clamps provided with plastically deformable ears
US6785458B2 (en) * 2001-02-11 2004-08-31 Georgia Tech Research Corporation Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
US20030012539A1 (en) * 2001-04-30 2003-01-16 Tony Mule' Backplane, printed wiring board, and/or multi-chip module-level optical interconnect layer having embedded air-gap technologies and methods of fabrication
WO2003001251A1 (en) * 2001-06-25 2003-01-03 Massachusetts Institute Of Technology Air gaps for optical applications
US6911682B2 (en) 2001-12-28 2005-06-28 Nantero, Inc. Electromechanical three-trace junction devices
US6919592B2 (en) 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6574130B2 (en) 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US7259410B2 (en) 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US7566478B2 (en) 2001-07-25 2009-07-28 Nantero, Inc. Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6924538B2 (en) 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6835591B2 (en) 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
DE10142224C2 (de) 2001-08-29 2003-11-06 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels eines Quellvorgangs
DE10142201C2 (de) 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit
DE10142223C2 (de) 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7176505B2 (en) 2001-12-28 2007-02-13 Nantero, Inc. Electromechanical three-trace junction devices
US6784028B2 (en) 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
US6627529B2 (en) * 2002-02-07 2003-09-30 Micron Technology, Inc. Capacitance reduction by tunnel formation for use with semiconductor device
US6794119B2 (en) 2002-02-12 2004-09-21 Iridigm Display Corporation Method for fabricating a structure for a microelectromechanical systems (MEMS) device
US7141885B2 (en) * 2002-02-13 2006-11-28 Samsung Electronics Co., Ltd. Wafer level package with air pads and manufacturing method thereof
US6541397B1 (en) 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
AU2003233470A1 (en) * 2002-04-02 2003-10-20 Dow Global Technologies Inc. Process for making air gap containing semiconducting devices and resulting semiconducting device
US7335395B2 (en) 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
EP1398831A3 (en) * 2002-09-13 2008-02-20 Shipley Co. L.L.C. Air gaps formation
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US7799516B2 (en) * 2002-10-16 2010-09-21 Georgia Tech Research Corporation Polymers, methods of use thereof, and methods of decomposition thereof
US20040075159A1 (en) * 2002-10-17 2004-04-22 Nantero, Inc. Nanoscopic tunnel
US20040077107A1 (en) * 2002-10-17 2004-04-22 Nantero, Inc. Method of making nanoscopic tunnel
US20040087162A1 (en) * 2002-10-17 2004-05-06 Nantero, Inc. Metal sacrificial layer
JP2004149607A (ja) * 2002-10-29 2004-05-27 Jsr Corp 多層配線間の空洞形成用重合体およびその製造方法
JP3775375B2 (ja) * 2002-10-29 2006-05-17 Ｊｓｒ株式会社 多層配線間の空洞形成方法
US20040084774A1 (en) * 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
US6924222B2 (en) * 2002-11-21 2005-08-02 Intel Corporation Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide
US7294934B2 (en) * 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US7560136B2 (en) 2003-01-13 2009-07-14 Nantero, Inc. Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US7585785B2 (en) 2003-02-05 2009-09-08 Dow Global Technologies Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices
WO2004073018A2 (en) * 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial benzocyclobutene/norbornene polymers for making air gaps within semiconductor devices
WO2004072133A1 (en) * 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial styrene benzocyclobutene copolymers for making air gap semiconductor devices
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
TW570896B (en) 2003-05-26 2004-01-11 Prime View Int Co Ltd A method for fabricating an interference display cell
US6693355B1 (en) 2003-05-27 2004-02-17 Motorola, Inc. Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material
US7221495B2 (en) * 2003-06-24 2007-05-22 Idc Llc Thin film precursor stack for MEMS manufacturing
US6915054B2 (en) * 2003-07-15 2005-07-05 Agilent Technologies, Inc. Methods for producing waveguides
FR2858876B1 (fr) * 2003-08-12 2006-03-03 St Microelectronics Sa Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US20050192409A1 (en) * 2004-02-13 2005-09-01 Rhodes Larry F. Polymers of polycyclic olefins having a polyhedral oligosilsesquioxane pendant group and uses thereof
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7407893B2 (en) * 2004-03-05 2008-08-05 Applied Materials, Inc. Liquid precursors for the CVD deposition of amorphous carbon films
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
DE102004013851B4 (de) * 2004-03-20 2021-06-17 Robert Bosch Gmbh Verfahren zur Herstellung eines Interferenzfilter aus alternierenden Luft-Halbleiter-Schichtsystemen sowie ein mit dem Verfahren hergestellter Infrarotfilter
US7227433B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Electro mechanical device having a sealed cavity
US7344972B2 (en) * 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
US20050277284A1 (en) * 2004-05-10 2005-12-15 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
EP2246726B1 (en) 2004-07-29 2013-04-03 QUALCOMM MEMS Technologies, Inc. System and method for micro-electromechanical operating of an interferometric modulator
US7420728B2 (en) 2004-09-27 2008-09-02 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US7492502B2 (en) 2004-09-27 2009-02-17 Idc, Llc Method of fabricating a free-standing microstructure
US8263316B2 (en) * 2004-10-01 2012-09-11 Rohm And Haas Electronic Materials Llc Electronic device manufacture
US7125782B2 (en) * 2004-10-14 2006-10-24 Infineon Technologies Ag Air gaps between conductive lines for reduced RC delay of integrated circuits
US7235493B2 (en) * 2004-10-18 2007-06-26 Micron Technology, Inc. Low-k dielectric process for multilevel interconnection using mircocavity engineering during electric circuit manufacture
CN1787186A (zh) 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
KR100583520B1 (ko) * 2004-12-30 2006-05-25 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
TW200628877A (en) 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
US20060273065A1 (en) * 2005-06-02 2006-12-07 The Regents Of The University Of California Method for forming free standing microstructures
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
EP2495212A3 (en) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
KR20080040715A (ko) 2005-07-22 2008-05-08 콸콤 인코포레이티드 Ｍｅｍｓ 장치를 위한 지지 구조물 및 그 방법들
EP1910216A1 (en) 2005-07-22 2008-04-16 QUALCOMM Incorporated Support structure for mems device and methods therefor
US7601629B2 (en) * 2005-12-20 2009-10-13 Texas Instruments Incorporated Semiconductive device fabricated using subliming materials to form interlevel dielectrics
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7547568B2 (en) 2006-02-22 2009-06-16 Qualcomm Mems Technologies, Inc. Electrical conditioning of MEMS device and insulating layer thereof
US7450295B2 (en) 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
TWI443783B (zh) * 2006-03-21 2014-07-01 Promerus Llc 用於晶片堆疊，晶片及晶圓結合之方法及材料
US8120168B2 (en) 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
US7623287B2 (en) 2006-04-19 2009-11-24 Qualcomm Mems Technologies, Inc. Non-planar surface structures and process for microelectromechanical systems
US7527996B2 (en) 2006-04-19 2009-05-05 Qualcomm Mems Technologies, Inc. Non-planar surface structures and process for microelectromechanical systems
US7321457B2 (en) 2006-06-01 2008-01-22 Qualcomm Incorporated Process and structure for fabrication of MEMS device having isolated edge posts
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
JP4327183B2 (ja) * 2006-07-31 2009-09-09 株式会社日立製作所 内燃機関の高圧燃料ポンプ制御装置
US7763546B2 (en) 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
JP2008118264A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 音叉振動子およびその製造方法
WO2008091900A1 (en) * 2007-01-26 2008-07-31 Applied Materials, Inc. Uv curing of pecvd-deposited sacrificial polymer films for air-gap ild
KR20090108721A (ko) * 2007-01-29 2009-10-16 어플라이드 머티어리얼스, 인코포레이티드 신규한 공기 갭 통합 방법
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
DE102007022509B4 (de) * 2007-05-14 2015-10-22 Robert Bosch Gmbh Mikromechanisches Bauteil mit Dünnschichtverkappung und Herstellungsverfahrung
FR2916303B1 (fr) * 2007-05-15 2009-07-31 Commissariat Energie Atomique Procede de fabrication de cavites d'air utilisant des nanotubes
US7569488B2 (en) 2007-06-22 2009-08-04 Qualcomm Mems Technologies, Inc. Methods of making a MEMS device by monitoring a process parameter
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US7851239B2 (en) 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
US7864403B2 (en) 2009-03-27 2011-01-04 Qualcomm Mems Technologies, Inc. Post-release adjustment of interferometric modulator reflectivity
US7896692B2 (en) * 2009-05-15 2011-03-01 Leviton Manufacturing Co., Inc. Method of improving isolation between circuits on a printed circuit board
RU2436188C1 (ru) * 2010-04-19 2011-12-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ изготовления многоуровневых межсоединений интегральных микросхем с воздушными зазорами
US8497203B2 (en) 2010-08-13 2013-07-30 International Business Machines Corporation Semiconductor structures and methods of manufacture
KR20180011862A (ko) * 2010-09-02 2018-02-02 메르크 파텐트 게엠베하 전자 디바이스용 중간층
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
CN102295267B (zh) * 2011-07-11 2014-04-23 清华大学 柔性mems减阻蒙皮的制造方法
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US9780335B2 (en) 2012-07-20 2017-10-03 3M Innovative Properties Company Structured lamination transfer films and methods
JP6121562B2 (ja) * 2012-12-17 2017-04-26 プロメラス， エルエルシー マイクロエレクトロニクスアセンブリ形成用熱分解性ポリマー組成物
CN104627949A (zh) * 2013-11-14 2015-05-20 盛美半导体设备（上海）有限公司 微电子机械系统结构形成方法
KR102092863B1 (ko) 2013-12-30 2020-03-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9385068B2 (en) 2014-03-05 2016-07-05 Northrop Grumman Systems Corporation Stacked interconnect structure and method of making the same
KR102190654B1 (ko) 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2015182581A1 (ja) 2014-05-29 2015-12-03 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ） ソシエテ・ア・レスポンサビリテ・リミテ 空隙形成用組成物、その組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
KR102194820B1 (ko) 2014-06-10 2020-12-24 삼성디스플레이 주식회사 수지 조성물, 이를 사용하는 표시 장치의 제조 방법 및 그 방법으로 제조된 표시 장치
RU2572099C1 (ru) * 2014-07-15 2015-12-27 Федеральное государственное бюджетное учреждение науки Физический институт им. П.Н. Лебедева Российской академии наук Способ локального удаления электропроводного оксидного слоя с диэлектрической подложки
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET
KR20170040271A (ko) 2014-07-31 2017-04-12 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 희생막용 조성물, 및 그 제조 방법, 및 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조 방법
TWI590735B (zh) 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
CN108369923B (zh) * 2015-09-23 2023-03-14 英特尔公司 防止过孔穿通的无掩模气隙
US20190048129A1 (en) 2016-02-11 2019-02-14 Az Electronic Materials (Luxembourg) S.A.R.L. A polymer, composition, forming sacrificial layer and method for semiconductor device therewith
US9896527B2 (en) 2016-03-01 2018-02-20 Saudi Arabian Oil Company Highly selective polynorbornene homopolymer membranes for natural gas upgrading
US10211146B2 (en) 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10157777B2 (en) 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
US10662274B2 (en) 2016-12-02 2020-05-26 Georgia Tech Research Corporation Self-immolative polymers, articles thereof, and methods of making and using same
US10950442B2 (en) * 2018-07-06 2021-03-16 Tokyo Electron Limited Methods to reshape spacers for multi-patterning processes using thermal decomposition materials
JP7045974B2 (ja) * 2018-11-14 2022-04-01 東京エレクトロン株式会社 デバイスの製造方法
US10692758B1 (en) 2018-12-06 2020-06-23 United Microelectronics Corp. Semiconductor device and method to fabricate the semiconductor device
JP7287076B2 (ja) * 2018-12-11 2023-06-06 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
CN109935549B (zh) * 2019-03-21 2021-05-18 长江存储科技有限责任公司 金属互连线的形成方法
US11667091B2 (en) * 2019-12-03 2023-06-06 GM Global Technology Operations LLC Methods for forming vascular components
US12341058B2 (en) 2022-02-04 2025-06-24 Globalfoundries Singapore Pte. Ltd. Air gap through at least two metal layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463807A (ja) * 1990-03-06 1992-02-28 Idemitsu Kosan Co Ltd ノルボルネン系重合体およびその製造方法ならびに該重合体からなるフィルムおよびその製造方法
JPH0745701A (ja) * 1993-07-27 1995-02-14 Nec Corp 半導体装置及びその製造方法
JPH0883839A (ja) * 1994-05-27 1996-03-26 Texas Instr Inc <Ti> 金属導線の間に空隙を備えた半導体装置とその製造法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US685885A (en) * 1901-01-26 1901-11-05 Thomas Richard Venners Disinfecting device for flushing-tanks.
US3787710A (en) * 1972-01-25 1974-01-22 J Cunningham Integrated circuit structure having electrically isolated circuit components
JPS6021540A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS625643A (ja) * 1985-07-01 1987-01-12 Nec Corp 半導体集積回路
JPS63502823A (ja) * 1986-03-14 1988-10-20 コモンウェルス・サイエンティフィック・アンド・インダストリアル・リサーチ・オーガニゼイション セラミック製品の製法
JPH07114236B2 (ja) * 1986-10-15 1995-12-06 日本電信電話株式会社 配線構造の製造方法
JPH0739473B2 (ja) * 1986-10-16 1995-05-01 帝人株式会社 架橋重合体成型物の製造方法
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
DE69127143T2 (de) * 1990-06-25 1997-12-18 Matsushita Electronics Corp Kaltkathodenelement
JPH05145094A (ja) * 1991-11-22 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5310700A (en) * 1993-03-26 1994-05-10 Integrated Device Technology, Inc. Conductor capacitance reduction in integrated circuits
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
KR100365545B1 (ko) * 1994-03-14 2003-04-11 후지쯔 가부시끼가이샤 에폭시기를갖는시클로올레핀수지조성물
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
US5534901A (en) * 1994-06-06 1996-07-09 Xerox Corporation Ink jet printhead having a flat surface heater plate
JP3597885B2 (ja) * 1994-06-06 2004-12-08 テキサス インスツルメンツ インコーポレイテツド 半導体装置
US5665249A (en) * 1994-10-17 1997-09-09 Xerox Corporation Micro-electromechanical die module with planarized thick film layer
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5835987A (en) * 1995-10-31 1998-11-10 Micron Technology, Inc. Reduced RC delay between adjacent substrate wiring lines
JP2838992B2 (ja) * 1995-11-10 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5912313A (en) * 1995-11-22 1999-06-15 The B. F. Goodrich Company Addition polymers of polycycloolefins containing silyl functional groups
RU2099813C1 (ru) * 1995-12-05 1997-12-20 Научно-исследовательский институт измерительных систем Способ формирования мембран в монокристаллической кремниевой подложке
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US5783481A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Semiconductor interlevel dielectric having a polymide for producing air gaps
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US6376330B1 (en) * 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
WO1998018837A1 (fr) * 1996-10-29 1998-05-07 Nippon Zeon Co., Ltd. Polymere norbornene thermoplastique modifie et procede de production
US6303464B1 (en) * 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
ATE415704T1 (de) 1997-01-21 2008-12-15 Georgia Tech Res Inst Herstellung eines halbleiterbauelements mit luftspalten für niedrigstkapazitive leiterbahnen
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6130151A (en) * 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6211057B1 (en) * 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
JP3673225B2 (ja) 2002-01-25 2005-07-20 コナミ株式会社 遠隔操作システム並びに該システムに用いる送信機及び周辺機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463807A (ja) * 1990-03-06 1992-02-28 Idemitsu Kosan Co Ltd ノルボルネン系重合体およびその製造方法ならびに該重合体からなるフィルムおよびその製造方法
JPH0745701A (ja) * 1993-07-27 1995-02-14 Nec Corp 半導体装置及びその製造方法
JPH0883839A (ja) * 1994-05-27 1996-03-26 Texas Instr Inc <Ti> 金属導線の間に空隙を備えた半導体装置とその製造法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6009005313; 'Ｒｅｄｕｃｅｄ　Ｃａｐａｃｉｔａｎｃｅ　Ｉｎｔｅｒｃｏｎｎｅｃｔ　Ｓｙｓｔｅｍ　ｕｓｉｎｇ　Ｄｅｃｏｍｐｏｓｉｔｉｏｎ　ｏｆ　Ａｉｒ　Ｇａｐ　Ｆｉｌｌｅｒ　Ｍａｔｅｒｉａｌ' ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ Ｖｏｌ．３８，　Ｎｏ．３９, 199509, ｐｐ．１３７-１４０ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653249B (zh) 2016-07-29 2019-03-11 南韓商Ｌｇ化學股份有限公司 環狀烯烴類聚合物與其製備方法
JP2020053446A (ja) * 2018-09-25 2020-04-02 東京エレクトロン株式会社 半導体装置の製造方法
JP7065741B2 (ja) 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
ATE255769T1 (de) 2003-12-15
JP4535303B2 (ja) 2010-09-01
DE69820232T2 (de) 2004-09-16
CN1249851A (zh) 2000-04-05
EP0963603A1 (en) 1999-12-15
EP1376684A3 (en) 2004-11-10
AU736875B2 (en) 2001-08-02
JP5144693B2 (ja) 2013-02-13
US7504699B1 (en) 2009-03-17
JP2001514798A (ja) 2001-09-11
EP1376684B1 (en) 2008-11-26
DE69820232D1 (de) 2004-01-15
DE69840276D1 (de) 2009-01-08
ATE415704T1 (de) 2008-12-15
US6165890A (en) 2000-12-26
WO1998032169A1 (en) 1998-07-23
JP2009275228A (ja) 2009-11-26
AU5826998A (en) 1998-08-07
EP1376684A2 (en) 2004-01-02
CN1252810C (zh) 2006-04-19
KR100532801B1 (ko) 2005-12-02
HK1061742A1 (en) 2004-09-30
RU2204181C2 (ru) 2003-05-10
EP0963603B1 (en) 2003-12-03
JP5390295B2 (ja) 2014-01-15
KR20000070363A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
JP5144693B2 (ja) 超低静電容量配線のためのエアギャップを備える半導体装置の製造
US6610593B2 (en) Fabrication of semiconductor device with air gaps for ultra low capacitance interconnections and methods of making same
KR100433938B1 (ko) 다공성 절연 화합물 및 이것의 제조 방법
US6469761B1 (en) System and method for efficient manufacturing of liquid crystal displays
US7598114B2 (en) Sacrificial benzocyclobutene/norbornene polymers for making air gap semiconductor devices
US7585785B2 (en) Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices
HK1061742B (en) Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
HK1036876B (en) Porous insulating compounds and method for making same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term