JP2010079729A - 情報処理システム及びその制御方法、並びに、コンピュータプログラム - Google Patents
情報処理システム及びその制御方法、並びに、コンピュータプログラム Download PDFInfo
- Publication number
- JP2010079729A JP2010079729A JP2008249133A JP2008249133A JP2010079729A JP 2010079729 A JP2010079729 A JP 2010079729A JP 2008249133 A JP2008249133 A JP 2008249133A JP 2008249133 A JP2008249133 A JP 2008249133A JP 2010079729 A JP2010079729 A JP 2010079729A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- mode
- main system
- shared memory
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】システムが省電力/通常モードに状態遷移する際に、サブシステムはメインシステムからの状態遷移する通知を受信し、共有メモリへのアクセスを停止/開始を切り替え、メインシステムに状態遷移した通知を送信する。
【選択図】 図1
Description
メインシステムと、
サブシステムと、
前記メインシステムと前記サブシステムとの間の通信を中継する中継手段と、
前記メインシステムと前記サブシステムとがアクセスする第1の共有メモリと、
前記メインシステムと前記サブシステムとがアクセスする第2の共有メモリと、
を備え、
第1のモードにおいて前記メインシステムと前記サブシステムとが前記第1の共有メモリにアクセスし、第2のモードにおいて、前記第1の共有メモリの消費電力を低下させ前記メインシステムと前記サブシステムとが前記第2の共有メモリにアクセスする情報処理システムあって、
前記メインシステムが、
前記第1のモードから前記第2のモードへの切り替えを行う場合、該切替をサブシステムに通知する通知手段と、
該通知に対する前記サブシステムからの応答を受信する第1の受信手段と、
前記第2のモードに移行する際に、前記第1の共有メモリの消費電力を低下させる制御を行うメモリ制御手段と
を備え、
前記サブシステムが、
前記メインシステムからの第1のモードから前記第2のモードへの前記切替の通知を受信する第2の受信手段と、
前記通知に応じて、アクセス先を前記第1の共有メモリから前記第2の共有メモリへ切り替える制御を行う切替制御手段と、
前記アクセス先を切り替える制御が完了した後、前記通知に対する応答を前記メインシステムに送信する送信手段と
を備える。
本発明の実施形態1における情報処理システムの構成図を図1に示す。図1において、情報処理システム101はメインシステム102、サブシステム103、SDRAM104、CPU間通信レジスタ105、ROM106、SRAM107、SRAM108から構成される。
メインシステム102は通常モード移行要求を受信すると、ステップS502においてSDRAM104を通常状態にする。SDRAM104を通常状態にすることにより、SDRAM104へ記憶されたデータへのアクセスが可能となる。
本発明の実施形態2のシステム構成図は、実施形態1と同様に図1で示される。実施形態2と実施形態1の異なる点は、通常モードから省電力モードに移行する際のサブシステム103の処理、および省電力モードから通常モードに移行する際のサブシステム103の処理である。メインシステム102とサブシステム103とのやりとりのシーケンス、およびメインシステム102の処理については実施形態1と同じである。
ステップステップS902でキャッシュのフラッシュを行い、フラッシュ完了まで十分に待つ。これにより、SDRAM104へのアクセスを停止することができる。SDRAM104へのアクセスを停止できると、ステップステップS903においてメインシステムに省電力モード移行完了を通知する。
復帰タスクの処理、ステップS1001からステップS1005の処理は、実施形態1におけるステップS705からステップS709と同じである。ステップS1005までの処理を行い、復帰タスクはその処理を終え、他のタスクが実行されることによって、通常モード用のプログラムを再開する。これにより情報処理システム101は通常モードへの復帰を完了する。
本発明の目的は、前述した機能を実現するコンピュータプログラムのコードを記録した記憶媒体を、システムに供給し、そのシステムがコンピュータプログラムのコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたコンピュータプログラムのコード自体が前述した実施形態の機能を実現し、そのコンピュータプログラムのコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムのコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。
102 メインシステム
103 サブシステム
104 SDRAM
105 CPU間通信レジスタ
106 ROM
107 SRAM
108 SRAM
109 メインCPU
110 サブCPU
111 通信部
112 ネットワーク
Claims (9)
- メインシステムと、
サブシステムと、
前記メインシステムと前記サブシステムとの間の通信を中継する中継手段と、
前記メインシステムと前記サブシステムとがアクセスする第1の共有メモリと、
前記メインシステムと前記サブシステムとがアクセスする第2の共有メモリと、
を備え、
第1のモードにおいて前記メインシステムと前記サブシステムとが前記第1の共有メモリにアクセスし、第2のモードにおいて、前記第1の共有メモリの消費電力を低下させ前記メインシステムと前記サブシステムとが前記第2の共有メモリにアクセスする情報処理システムあって、
前記メインシステムが、
前記第1のモードから前記第2のモードへの切り替えを行う場合、該切替をサブシステムに通知する通知手段と、
該通知に対する前記サブシステムからの応答を受信する第1の受信手段と、
前記第2のモードに移行する際に、前記第1の共有メモリの消費電力を低下させる制御を行うメモリ制御手段と
を備え、
前記サブシステムが、
前記メインシステムからの第1のモードから前記第2のモードへの前記切替の通知を受信する第2の受信手段と、
前記通知に応じて、アクセス先を前記第1の共有メモリから前記第2の共有メモリへ切り替える制御を行う切替制御手段と、
前記アクセス先を切り替える制御が完了した後、前記通知に対する応答を前記メインシステムに送信する送信手段と
を備えることを特徴とする情報処理システム。 - 前記サブシステムが、
前記第2のモードから前記第1のモードへ復帰すべきか否かを判定する判定手段をさらに備え、
前記送信手段は、前記判定手段が前記第1のモードへ復帰すべきと判定した場合に、前記メインシステムに復帰要求を送信することを特徴とする請求項1に記載の情報処理システム。 - 前記サブシステムが、
外部装置と通信するための通信手段をさらに備え、
前記判定手段が、前記通信手段で受信したデータに基づいて、前記第2のモードから前記第1のモードへ復帰すべきか否かを判定することを特徴とする請求項2に記載の情報処理システム。 - 前記メインシステムでは、前記第1の受信手段が前記復帰要求を前記サブシステムから受信すると、前記メモリ制御手段は前記第1の共有メモリを前記消費電力を低下させた状態から通常の動作状態に復帰させ、前記通知手段が、前記通常の動作状態への復帰を前記サブシステムに通知し、
前記サブシステムでは、前記復帰の通知に応じて、前記切替制御手段が、アクセス先を前記第2の共有メモリから前記第1の共有メモリへ切り替えることを特徴とする請求項2または3に記載の情報処理システム。 - メインシステムと、
サブシステムと、
前記メインシステムと前記サブシステムとの間の通信を中継する中継手段と、
前記メインシステムと前記サブシステムとがアクセスする第1の共有メモリと、
前記メインシステムと前記サブシステムとがアクセスする第2の共有メモリと
を備え、
第1のモードにおいて前記メインシステムと前記サブシステムとが前記第1の共有メモリにアクセスし、第2のモードにおいて、前記第1の共有メモリの消費電力を低下させ前記メインシステムと前記サブシステムとが前記第2の共有メモリにアクセスする情報処理システムの制御方法であって、
前記メインシステムにおいて、
前記第1のモードから前記第2のモードへの切り替えを行う場合、該切替をサブシステムに通知する工程と、
該通知に対する前記サブシステムからの応答を受信する工程と、
前記第2のモードに移行する際に、前記第1の共有メモリの消費電力を低下させる制御を行う工程と、
前記サブシステムにおいて、
前記メインシステムからの第1のモードから前記第2のモードへの前記切替の通知を受信する工程と、
前記通知に応じて、アクセス先を前記第1の共有メモリから前記第2の共有メモリへ切り替える制御を行う工程と、
前記アクセス先を切り替える制御が完了した後、前記通知に対する応答を前記メインシステムに送信する工程と
を備えることを特徴とする情報処理システムの制御方法。 - 前記サブシステムにおいて、
前記第2のモードから前記第1のモードへ復帰すべきか否かを判定する工程と、
前記第1のモードへ復帰すべきと判定された場合に、前記メインシステムに復帰要求を送信する工程と
をさらに備えることを特徴とする請求項5に記載の情報処理システムの制御方法。 - 前記サブシステムにおいて、外部装置と通信する通信工程をさらに備え、
前記判定工程では、前記通信工程で受信したデータに基づいて、前記第2のモードから前記第1のモードへ復帰すべきか否かを判定することを特徴とする請求項6に記載の情報処理システム。 - 前記メインシステムにおいて、
前記復帰要求を前記サブシステムから受信する工程と、
前記復帰要求の受信に応じて、前記第1の共有メモリを前記消費電力を低下させた状態から通常の動作状態に復帰させる工程と、
前記通常の動作状態への復帰を前記サブシステムに通知する工程と、
前記サブシステムにおいて、
前記復帰の通知に応じて、アクセス先を前記第2の共有メモリから前記第1の共有メモリへ切り替える工程と
をさらに備えることを特徴とする請求項6又は7に記載の情報処理システムの制御方法。 - メインシステムと、サブシステムと、前記メインシステムと前記サブシステムとの間の通信を中継する中継手段と、前記メインシステムと前記サブシステムとがアクセスする第1の共有メモリと、前記メインシステムと前記サブシステムとがアクセスする第2の共有メモリとを備える情報処理システムに請求項5乃至8のいずれか1項に記載の方法を実行させるためのコンピュータプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249133A JP5094666B2 (ja) | 2008-09-26 | 2008-09-26 | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム |
US12/565,429 US8301923B2 (en) | 2008-09-26 | 2009-09-23 | Multiprocessor system including a power saving mode and control method thereof, and computer-readable medium |
US13/617,938 US8886978B2 (en) | 2008-09-26 | 2012-09-14 | Multiprocessor system and control method where a power saving mode control that safely stops/starts accesses to a shared memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249133A JP5094666B2 (ja) | 2008-09-26 | 2008-09-26 | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012203535A Division JP5705185B2 (ja) | 2012-09-14 | 2012-09-14 | 通信装置及びその制御方法、並びに、コンピュータプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010079729A true JP2010079729A (ja) | 2010-04-08 |
JP2010079729A5 JP2010079729A5 (ja) | 2011-11-04 |
JP5094666B2 JP5094666B2 (ja) | 2012-12-12 |
Family
ID=42058905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249133A Expired - Fee Related JP5094666B2 (ja) | 2008-09-26 | 2008-09-26 | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US8301923B2 (ja) |
JP (1) | JP5094666B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012173815A (ja) * | 2011-02-17 | 2012-09-10 | Canon Inc | データ処理装置及びその省電力制御方法 |
JP2013208811A (ja) * | 2012-03-30 | 2013-10-10 | Canon Inc | 画像形成装置及びその制御方法、並びにプログラム |
JP2016224699A (ja) * | 2015-05-29 | 2016-12-28 | キヤノン株式会社 | 通信装置、制御方法及びプログラム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035315A1 (ja) * | 2008-09-24 | 2010-04-01 | 富士通株式会社 | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム |
US9423866B2 (en) * | 2014-07-16 | 2016-08-23 | Eta Compute, Inc. | Asynchronous processor that adjusts a respective operating voltage for causing a task to consume substantially all of a respective allocated time interval for the task |
KR101596222B1 (ko) * | 2009-08-25 | 2016-02-23 | 삼성전자주식회사 | 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치 |
US8856458B2 (en) | 2009-12-15 | 2014-10-07 | Advanced Micro Devices, Inc. | Polymorphous signal interface between processing units |
US9128718B1 (en) * | 2010-03-29 | 2015-09-08 | Amazon Technologies, Inc. | Suspend using internal rewriteable memory |
CN104871145A (zh) * | 2012-12-20 | 2015-08-26 | 马维尔国际贸易有限公司 | 网络设备中的存储器共享 |
US9696789B2 (en) * | 2014-08-18 | 2017-07-04 | Xilinx, Inc. | Sub-system power management control |
TWI653527B (zh) * | 2014-12-27 | 2019-03-11 | 美商英特爾公司 | 當計算元件運作時致能系統低電力狀態之技術 |
JP2016208453A (ja) * | 2015-04-28 | 2016-12-08 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP6772007B2 (ja) * | 2016-09-12 | 2020-10-21 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
GB201721734D0 (en) * | 2017-12-22 | 2018-02-07 | Nordic Semiconductor Asa | Inter-processor communication |
JP7172662B2 (ja) * | 2019-01-30 | 2022-11-16 | セイコーエプソン株式会社 | 電子機器及び回路基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004038642A (ja) * | 2002-07-04 | 2004-02-05 | Renesas Technology Corp | マルチプロセッサ |
JP2008044223A (ja) * | 2006-08-16 | 2008-02-28 | Seiko Epson Corp | 情報処理装置、印刷装置、情報処理方法及びプログラム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056000A (en) * | 1988-06-21 | 1991-10-08 | International Parallel Machines, Inc. | Synchronized parallel processing with shared memory |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US5845322A (en) * | 1996-09-17 | 1998-12-01 | Vlsi Technology, Inc. | Modular scalable multi-processor architecture |
JPH11110363A (ja) * | 1997-09-30 | 1999-04-23 | Sharp Corp | マルチプロセッサシステム |
JP2000105639A (ja) | 1998-09-29 | 2000-04-11 | Sony Corp | 省電力化回路 |
JP3360665B2 (ja) * | 1999-03-12 | 2002-12-24 | セイコーエプソン株式会社 | 省電力モードを有する電子印刷装置および制御方法 |
US6535945B1 (en) * | 1999-08-31 | 2003-03-18 | Sun Microsystems, Inc. | Method and apparatus for programmable adjustment of computer system bus parameters |
US6920572B2 (en) * | 2000-11-15 | 2005-07-19 | Texas Instruments Incorporated | Unanimous voting for disabling of shared component clocking in a multicore DSP device |
JP3870030B2 (ja) * | 2001-02-28 | 2007-01-17 | キヤノン株式会社 | 割込み制御回路を有するインクジェット記録装置および記録装置の制御方法 |
US7185174B2 (en) * | 2001-03-02 | 2007-02-27 | Mtekvision Co., Ltd. | Switch complex selectively coupling input and output of a node in two-dimensional array to four ports and using four switches coupling among ports |
JP2003089254A (ja) | 2001-09-18 | 2003-03-25 | Canon Inc | 情報入出力装置、画像処理装置、画像処理装置のネットワーク制御方法、ネットワーク制御プログラム及び該プログラムを格納したコンピュータ読み取り可能な記録媒体 |
US7502817B2 (en) * | 2001-10-26 | 2009-03-10 | Qualcomm Incorporated | Method and apparatus for partitioning memory in a telecommunication device |
US7058829B2 (en) * | 2002-08-14 | 2006-06-06 | Intel Corporation | Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU |
JP2005111715A (ja) | 2003-10-03 | 2005-04-28 | Seiko Epson Corp | 印刷装置及びその制御方法 |
JP4773693B2 (ja) | 2004-06-07 | 2011-09-14 | キヤノン株式会社 | メモリ制御システム |
JP2006221381A (ja) | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2006259906A (ja) | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 通信制御装置、通信制御システム、省電力制御方法、省電力制御プログラム、および該プログラムを記録した記録媒体 |
JP2006318380A (ja) * | 2005-05-16 | 2006-11-24 | Handotai Rikougaku Kenkyu Center:Kk | 回路システム |
JP4687399B2 (ja) * | 2005-11-07 | 2011-05-25 | セイコーエプソン株式会社 | マルチプロセッサシステム及びデータバックアップ方法 |
KR100788980B1 (ko) * | 2006-02-03 | 2007-12-27 | 엠텍비젼 주식회사 | 휴대형 장치 및 공유 메모리의 저전력 모드 제어 방법 |
JP4463216B2 (ja) | 2006-02-09 | 2010-05-19 | 日本電気株式会社 | 省電力機能を備えた無線通信端末 |
US7424630B2 (en) * | 2006-10-31 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Multiprocessor system with selective processor power down of core and inter-processor communications ports |
ES2381329T3 (es) * | 2009-09-09 | 2012-05-25 | Samsung Electronics Co., Ltd. | Aparato de formación de imágenes y método correspondiente de control de ahorro de energía |
-
2008
- 2008-09-26 JP JP2008249133A patent/JP5094666B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-23 US US12/565,429 patent/US8301923B2/en not_active Expired - Fee Related
-
2012
- 2012-09-14 US US13/617,938 patent/US8886978B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004038642A (ja) * | 2002-07-04 | 2004-02-05 | Renesas Technology Corp | マルチプロセッサ |
JP2008044223A (ja) * | 2006-08-16 | 2008-02-28 | Seiko Epson Corp | 情報処理装置、印刷装置、情報処理方法及びプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012173815A (ja) * | 2011-02-17 | 2012-09-10 | Canon Inc | データ処理装置及びその省電力制御方法 |
US9377838B2 (en) | 2011-02-17 | 2016-06-28 | Canon Kabushiki Kaisha | Data processing apparatus and power saving control method when transiting to a power saving state |
JP2013208811A (ja) * | 2012-03-30 | 2013-10-10 | Canon Inc | 画像形成装置及びその制御方法、並びにプログラム |
JP2016224699A (ja) * | 2015-05-29 | 2016-12-28 | キヤノン株式会社 | 通信装置、制御方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20100083019A1 (en) | 2010-04-01 |
US8886978B2 (en) | 2014-11-11 |
JP5094666B2 (ja) | 2012-12-12 |
US8301923B2 (en) | 2012-10-30 |
US20130013944A1 (en) | 2013-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5094666B2 (ja) | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム | |
RU2592415C2 (ru) | Устройство формирования изображения и способ управления им | |
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
CN101689106B (zh) | 多处理器控制装置、多处理器控制方法以及多处理器控制电路 | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
JP2004086912A (ja) | ワーキングコンテキスト格納及び再格納装置、並びに方法 | |
JP2007219757A (ja) | 仮想計算機システムを機能させるためのプログラム | |
JP2011150653A (ja) | マルチプロセッサシステム | |
JP2011095916A (ja) | 電子機器 | |
JPWO2011033626A1 (ja) | コンピュータシステム | |
JP2010134710A (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
US9652299B2 (en) | Controlling the state of a process between a running and a stopped state by comparing identification information sent prior to execution | |
JP5705185B2 (ja) | 通信装置及びその制御方法、並びに、コンピュータプログラム | |
JP6380261B2 (ja) | 電子機器および給電制御プログラム | |
JP2011013775A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP6252799B2 (ja) | 演算処理装置およびその制御方法 | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP7374588B2 (ja) | Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法 | |
JP5823097B2 (ja) | 電子回路、画像形成装置およびddr−sdramの初期化方法 | |
JP2006260092A (ja) | 情報処理装置またはデータ転送制御装置 | |
JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
JP2013196112A (ja) | メモリシステムとその省電力制御方法 | |
JPH03250968A (ja) | 入出力機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5094666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |