JP2010067710A - 薄膜電界効果型トランジスタおよびそれを用いた表示装置 - Google Patents

薄膜電界効果型トランジスタおよびそれを用いた表示装置 Download PDF

Info

Publication number
JP2010067710A
JP2010067710A JP2008231101A JP2008231101A JP2010067710A JP 2010067710 A JP2010067710 A JP 2010067710A JP 2008231101 A JP2008231101 A JP 2008231101A JP 2008231101 A JP2008231101 A JP 2008231101A JP 2010067710 A JP2010067710 A JP 2010067710A
Authority
JP
Japan
Prior art keywords
layer
active layer
thin film
effect transistor
electrical conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008231101A
Other languages
English (en)
Other versions
JP5339825B2 (ja
Inventor
Yuichiro Itai
雄一郎 板井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008231101A priority Critical patent/JP5339825B2/ja
Priority to US12/545,885 priority patent/US7994579B2/en
Priority to EP09010930A priority patent/EP2161756B1/en
Priority to CN200910168314.1A priority patent/CN101673770B/zh
Publication of JP2010067710A publication Critical patent/JP2010067710A/ja
Application granted granted Critical
Publication of JP5339825B2 publication Critical patent/JP5339825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の目的は、移動度が高く、高ON/OFF比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する薄膜電界効果型トランジスタ。
【選択図】図2

Description

本発明は、薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどの効果が期待されている。
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(以後の説明で、Thin Film Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、In−Ga−Zn−O系アモルファス酸化物を半導体薄膜に用いるTFTの開発が活発に行われている(例えば、特許文献1、非特許文献1参照)。
アモルファス酸化物半導体を用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム(フレキシブル)TFTの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、a−IGZOを用いたTFTは、PEN基板上でも電界効果移動度が約10cm/Vsとガラス上のa−Si系TFTよりも高移動度が報告されて、特にフイルムTFTとして注目されるようになった(例えば、非特許文献2参照)。
しかしながら、アモルファス酸化物半導体層は、酸素欠陥を生じ易く、成膜時の雰囲気によって変動し、また、成膜時のプラズマ照射などにより半導体特性が変化すること、あるいは製造後の保存中に性能が変動するなどの問題があった。さらに、アモルファス酸化物半導体層は、パターニングのための酸性エッチング液に浸食され易いという問題があり、フォトリソグラフィー法によるパターニング工程が使えず、高精細のパターニングが困難となる問題があった。
これらの課題を解決するための手段として、例えば、保護層としてアモルファス酸化物絶縁体層を設け、蒸着工程における酸素濃度を厳密に管理し、昇温脱離分析により酸素として観測される脱離ガスを3.8×1019個/cm以上含むように制御することにより酸素欠陥が制御できるとされている(例えば、特許文献2参照)。また、導入酸素分圧が1×10−3Pa以下の雰囲気中で半導体層を形成する工程と、この工程の後に、酸化性雰囲気中で熱処理(150℃以上450℃以下)を行う第二の工程とを含むことにより半導体層形成工程で生じた酸素欠陥を第二工程で修復することにより、酸素欠陥を制御できるとされている(例えば、特許文献3参照)。しかしながら、いずれも酸素欠陥の制御に厳密な工程条件の制御を必要とするため、工程を煩雑にし、装置が大型化し、又、強い熱処理はフイルム(フレキシブル)基板を用いるTFTには適用できない。更に、パターニング工程でのエッチング液耐性、及び製造後の半導体膜の保存安定性の課題は未解決である。
特開2006−165529号公報 特開2008−166716号公報 特開2008−53356号公報 IDW/AD’05、845頁−846頁(6 December、2005) NATURE、Vol.432、488頁−492頁(25 November、2004)
本発明の目的は、電界効果移動度が高く、高ON/OFF比を示すアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタを提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタを提供することにある。
また、その薄膜電界効果型トランジスタを用いた新規な表示装置を提供することにある。
本発明の上記課題は下記の手段によって解決された。
<1> 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する薄膜電界効果型トランジスタ。
<2> 前記中間層が含有する酸素との結合力の強い元素種を含む酸化物が、Ba、Ca、Ti、Fe、Ga、Mg、Al、Ge、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物である<1>に記載の薄膜電界効果型トランジスタ。
<3> 前記抵抗層は、酸化物半導体層である<1>又は<2>に記載の薄膜電界効果型トランジスタ。
<4> 前記活性層の電気伝導度が10−4Scm−1以上10Scm−1未満であり、且つ、前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上1010以下である<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタ。
<5> 前記中間層は、更に酸化物半導体を含有する<1>〜<4>のいずれかに記載の薄膜電界効果型トランジスタ。
<6> 前記活性層の電気伝導度が10−1Scm−1以上10Scm−1未満である<4>又は<5>に記載の薄膜電界効果型トランジスタ。
<7> 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上1010以下である<4>〜<6>のいずれかに記載の薄膜電界効果型トランジスタ。
<8> 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上10以下である<7>に記載の薄膜電界効果型トランジスタ。
<9> 前記活性層の酸化物半導体がアモルファス酸化物である<1>〜<8>のいずれかに記載の薄膜電界効果型トランジスタ。
<10> 前記抵抗層の酸化物半導体がアモルファス酸化物である<3>〜<9>のいずれかに記載の薄膜電界効果型トランジスタ。
<11> 前記中間層の酸化物半導体がアモルファス酸化物である<5>〜<10>のいずれかに記載の薄膜電界効果型トランジスタ。
<12> 前記活性層の膜厚が前記抵抗層の膜厚より厚い<1>〜<11>のいずれかに記載の薄膜電界効果型トランジスタ。
<13> 前記基板が可撓性樹脂基板である<1>〜<12>のいずれかに記載の薄膜電界効果トランジスタ。
<14> <1>〜<13>のいずれかに記載の薄膜電界効果トランジスタを用いた表示装置。
アモルファス酸化物半導体を用いたTFTは、室温成膜が可能であり、可撓性プラスチックフイルムを基板として作製が可能であるので、フイルム(フレキシブル)TFTの活性層の材料として注目された。特に特開2006−165529号公報で開示されているように、In−Ga−Zn−O系酸化物を半導体層(活性層)として用いることにより、電界効果移動度10cm/Vs、ON/OFF比10超の性能を持つPET上に形成されたTFTが報告されている。しかしながら、これを例えば表示装置の駆動回路に用いる場合、移動度、ON/OFF比の観点から駆動回路を動作するには性能がまだ不十分であった。
それは、従来の技術では、OFF電流を低減させる為に、活性層の電子キャリア濃度を1018/cm未満にする必要があった。活性層に用いられるアモルファス酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なOFF特性と、高移動度を両立するTFTを形成することが困難であったからである。
更に、酸素欠陥に起因するTFT性能の変動を制御して安定した性能のTFTを得ること、十分なエッチング液耐性を有し、フォトリソグラフィー法とエッチングによる高精細パターニングを可能にすることが求められた。
本発明者らは、TFTの電界効果移動度を高め、かつON/OFF比を改良する手段の探索を鋭意進めた。その結果、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する構成により、課題を解決し得ることを見出し、本発明に到達した。
本発明によると、電界効果移動度が高く、高ON/OFF比を示すTFTおよびそれを用いた表示装置が提供される。更に、安定した性能を有するTFTが提供される。特に、可撓性基板を用いたフイルム(フレキシブル)TFTとして有用なTFTおよびそれを用いた表示装置を提供することができる。
1.薄膜電界効果型トランジスタ
薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明の薄膜電界効果型トランジスタは、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する。
好ましくは、中間層は、更に前記酸化物半導体を含有する。
中間層が含有する酸素との結合力の強い元素種を含む酸化物は、好ましくは、Ba、Ca、Ti、Fe、Ga、Mg、Al、Ge、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物である。
好ましくは、活性層の電気伝導度が10−4Scm−1以上10Scm−1未満であり、且つ、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上1010以下である。
より好ましくは、活性層の電気伝導度が10−1Scm−1以上10Scm−1未満である。
より好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)は、10以上1010以下であり、更に好ましくは、10以上10以下である。
好ましくは、活性層の酸化物がアモルファス酸化物である。
好ましくは、抵抗層が酸化物半導体より成る。より好ましくは、抵抗層の酸化物半導体がアモルファス酸化物である。
好ましくは、中間層の酸化物がアモルファス酸化物である。
活性層の電気伝導度が10−4Scm−1を下まわると電界効果移動度としては高移動度が得られず、10Scm−1以上ではOFF電流が増加し、良好なON/OFF比が得られないので、好ましくない。
抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)は、10を下まわるとON/OFF比が小さくなるので好ましくなく、1010を超えると耐久性が落ちてしまうので好ましくない。
また、動作安定性の観点から、活性層の膜厚が抵抗層の膜厚より厚いことが好ましい。活性層は電流がソース−ドレイン方向に流れる部位であり、十分な厚みが取れない場合に耐久性悪化や歩留まり率低下が起こる可能性がある、という観点から抵抗層より厚いことが好ましい。
より好ましくは、活性層の膜厚/抵抗層の膜厚の比が1を超え100以下、さらに好ましくは1を超え10以下である。
また、別の態様として、抵抗層と活性層の間の電気伝導度が連続的に変化している態様も好ましい。
好ましくは、活性層及び抵抗層の酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含む。より好ましくは、酸化物半導体が前記InおよびZnを含有し、抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が活性層のZn/In比より大きい。好ましくは、抵抗層のZn/In比が活性層のZn/In比より3%以上大きく、さらに好ましくは、10%以上大きい。
好ましくは、基板が可撓性樹脂基板である。
1)構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造を説明する。
図1は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板1がプラスチックフィルムなどの可撓性基板の場合、基板1の一方の面に絶縁層6を配し、その上にゲート電極2、ゲート絶縁膜3、活性層4、中間層5、抵抗層6を積層して有し、その表面にソース電極7−1とドレイン電極7−2が設置される。
該構成では、抵抗層6は中間層5を形成後に、中間層5の上に成膜される。従って、抵抗層の成膜工程で、活性層4がプラズマ照射あるいはその時のガス成分を直接的に浴びることがない。中間層5の構成材料は、活性層4の酸化物半導体より酸素との結合力の強い元素種を含む酸化物であり、酸化あるいは酸素原子の膜への侵入あるいは脱酸素などに対して安定であり、抵抗層成膜時の条件によって活性層の酸素欠陥が変動し半導体特性が変動するのを抑制する機能を有する。これらの抑制効果は、その後のソース電極、および、ドレイン電極の成膜工程に対しても活性層の半導体特性を安定に保つよう作用する。
また、活性層4はゲート絶縁膜3に接し、抵抗層6はソース電極7−1およびドレイン電極7−2に接する。ゲート電極に電圧が印加されていない状態での活性層4の電気伝導度が抵抗層6の電気伝導度より大きくなるように、活性層4および抵抗層6の組成が決定される。ここで、活性層には、特開2006−165529号公報に開示されている酸化物半導体、例えばIn−Ga−Zn−O系の酸化物半導体を用いる。これらの酸化物半導体は、電子キャリア濃度が高いほど、電子移動度が高くなることが知られている。つまり、電気伝導度が大きいほど、電子移動度が高い。
本発明における構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたONの状態では、チャネルとなる活性層4が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。OFFの状態では抵抗層6の電気伝導度が小さく、高抵抗であることから、OFF電流が低く保たれるために、ON/OFF比特性が極めて改良される。
従来の抵抗層を有しない構成では、OFF電流を低減するために、活性層のキャリア濃度を下げる必要があった。特開2006−165529号公報によれば、良好なON/OFF比を得るには、活性層のアモルファス酸化物半導体の伝導度を低減する為に、電子キャリア濃度を1018/cm未満、より好ましくは1016/cm未満にすることが開示されている。しかし、特開2006−165529号公報の図2に示されるように、In−Ga−Zn−O系の酸化物半導体では、電子キャリア濃度を下げると膜の電子移動度が減少しまう。
その為に、TFTの電界効果移動度で10cm/Vs以上を得ることができず、充分なON電流を得ることができない。そのため、ON/OFF比も充分な特性が得られない。
また、膜の電子移動度を上げるために、活性層の酸化物半導体の電子キャリア濃度を上げると、活性層の電気伝導度が増し、OFF電流が増加し、ON/OFF比特性は悪くなる。
図2は、本発明の薄膜電界効果型トランジスタの別の構成を示す模式図である。ゲート絶縁膜13上に、活性層4及び中間層15が形成され、パターニングされてソース電極17−1およびドレイン電極17−2が設けられ、チャネルを形成するソース電極17−1とドレイン電極17−2に挟まれた領域に抵抗層16を配置する。
該構成では、ソース電極およびドレイン電極は中間層15を形成後に、中間層15の上に成膜される。従って、ソース電極およびドレイン電極の成膜工程で、活性層14がプラズマ照射あるいはその時のガス成分を直接的に浴びることがない。中間層15の構成材料は、活性層14の酸化物半導体より酸素との結合力の強い元素種を含む酸化物であり、酸化あるいは酸素原子の膜への侵入あるいは脱酸素などに対して安定であり、活性層成膜後の工程条件により、活性層の酸素欠陥が変動し、半導体特性が変動するのを抑制する機能を有する。これらの抑制効果は、その後の抵抗層の成膜工程に対しても作用し、活性層の半導体特性を安定に保つことができる。
更に、中間層15は、フォトリソグラフィー法によるエッチング液に対しするバリア層の機能を果たし、エッチング液により活性層が浸食されるのを防止する効果を有する。従って、ソース電極およびドレイン電極のパターニングをフォトリソグラフィー法によって行うことが出来るため、高精細パターニングが可能となる。
図2の構成では、ゲート電極に電圧が印可されてチャネルが形成されON状態になった場合、チャネルとなる活性層14が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないOFF状態では、ソース電極17−1およびドレイン電極17−2と活性層14との間に電気抵抗の大きな抵抗層16が介在することによって、OFF電流が低く保たれるために、ON/OFF比特性が極めて改良される。
図3は、本発明の薄膜電界効果型トランジスタの別の構成であって、逆スタガ構造の一例を示す模式図である。ゲート絶縁膜23上に、活性層24が形成され、パターニングされてソース電極27−1およびドレイン電極27−2が設けられ、チャネルを形成するソース電極27−1とドレイン電極27−2に挟まれた領域に中間層25及び抵抗層26を配置する。
該構成では、抵抗層26は中間層25を形成後に、中間層25の上に成膜される。従って、抵抗層26の成膜工程で、活性層24がプラズマ照射あるいはその時のガス成分を直接的に浴びることがない。中間層25の構成材料は、活性層24の酸化物半導体より酸素との結合力の強い元素種を含む酸化物であり、酸化あるいは酸素原子の膜への侵入あるいは脱酸素などに対して安定であり、抵抗層成膜時の条件によって活性層の酸素欠陥が変動し半導体特性が変動するのを抑制する機能を有する。
ゲート電極に電圧が印可されてチャネルが形成されON状態になった場合、チャネルとなる活性層24が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。ゲート電極に電圧が印可されておらず、チャネルが形成されていないOFF状態では、チャネルを形成するソース電極27−1とドレイン電極27−2との間に電気抵抗の大きな抵抗層26が介在することによって、OFF電流が低く保たれるために、ON/OFF比特性が極めて改良される。
2)電気伝導度
本発明における活性層及び抵抗層の酸化物半導体の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電荷素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
酸化物半導体がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に酸化物半導体がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
<電気伝導度の求め方>
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本文記載の電気伝導度は、室温(20℃)での電気伝導度を示す。
3)ゲート絶縁膜
ゲート絶縁膜としては、SiO、SiN、SiON、Al、Y、Ta、HfO等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては10nm〜1000nmが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、TFTの駆動電圧の上昇を招く結果となる。そ100nm〜200nmである。
高分子絶縁体だと0.5μm〜5μmで用いられることが、より好ましい。特に、HfOのような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのTFT駆動が可能であるので、特に好ましい。
4)活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体を用いることが好ましい。特にアモルファス酸化物半導体がさらに好ましい。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスチックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、特開2006−165529号公報に開示されているような、Inを含む酸化物、InとZnを含む酸化物、In、Ga及びZnを含有する酸化物であり、組成構造としては、InGaO(ZnO)(mは6未満の自然数)のものが好ましいことが知られている。これらは、キャリアが電子のn型半導体である。もちろん、ZnO・Rh、CuGaO、SrCuのようなp型酸化物半導体を活性層及び抵抗層に用いても良い。
具体的に本発明に係るアモルファス酸化物半導体は、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表されるアモルファス酸化物半導体が好ましい。特に、InGaZnOがより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧により制御が可能であることが特開2006−165529号公報に開示されている。
もちろん、活性層及び抵抗層には酸化物半導体だけではなく、Si、Geなどの無機半導体、GaAs等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
<活性層及び抵抗層の電気伝導度>
本発明における活性層は、ゲート絶縁膜に近接し、ソース電極及びドレイン電極に近接する抵抗層より高い電気伝導度を有することを特徴とする。
好ましくは、抵抗層の電気伝導度に対する活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)は、10以上1010以下であり、より好ましくは、10以上1010以下であり、さらに好ましくは、10以上10以下である。好ましくは、前記活性層の電気伝導度が10−4Scm−1以上10Scm−1未満である。より好ましくは10−1Scm−1以上10Scm−1未満である。
抵抗層の電気伝導度は、好ましくは10−2Scm−1以下、より好ましくは10−9Scm−1以上10−3Scm−1以下である。
<活性層と抵抗層の膜厚>
活性層の膜厚は、1nm〜500nmが好ましく、より好ましくは5nm〜200nm、更に好ましくは、10nm〜100nmである。
抵抗層の膜厚は、1nm〜100nmが好ましく、より好ましくは2nm〜80nm、更に好ましくは、5nm〜50nmである。
本発明に於いては、活性層の膜厚が抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層の膜厚/抵抗層の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。
活性層の膜厚/層の膜厚比が1以下では、電流を流す活性層が抵抗層に比べて小さいため通電時の耐久性の点で好ましくなく、100を越えると抵抗層の効果が不十分になりON/OFF比が小さくなるので好ましくない。
上記の構成の活性層及び抵抗層を用いることにより、移動度が10cm/(V・秒)以上の高い移動度のTFTで、ON/OFF比が10以上のトランジスタ特性を実現できる。
<電気伝導度の調整手段>
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
(1)酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
(2)組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgにおいて、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In1−X(ZnO)の酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版、P.34−35)。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
(3)不純物による調整
酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
(4)酸化物半導体材料による調整
上記(1)〜(3)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO系酸化物半導体は、In系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Al、Ga、ZrO、Y、Ta、MgO、又はHfO等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせても良い。
<活性層及び抵抗層の形成方法>
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
成膜した膜は、周知のX線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
5)中間層
本発明に於ける中間層は、活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する。金属元素と酸素との結合力は、「透明導電膜の技術」(日本学術振興会編)、100頁、「透明酸化物」(光・電子材料−第166委員会編、オーム社)や「透明酸化物機能材料とその応用」(細野秀雄監修,平野正浩著、シーエムシー出版)、104頁に、酸素との結合エネルギーとして定義されている明確な物理値である。
本発明に於ける中間層は、活性層と抵抗層との間に配置される。TFT素子の構成によっては、活性層の成膜後に抵抗層の成膜工程が続いたり、あるいは、ソース電極およびドレイン電極の成膜工程が続き、いずれの工程でもRFマグネトロンスパッタリング法などの成膜手段が用いられ、該手段では被成膜面に成膜時にプラズマが照射され、これらの工程が種々の酸素分圧雰囲気下で行われる。酸化物半導体、特にアモルファス酸化物半導体より成る膜は、該条件に曝されると表面の酸素欠陥が条件によって減少もしくは増加するため、半導体特性が著しく影響される。本発明に於ける酸素との結合力の強い元素種を含む酸化物を含有する中間層は、その酸素との強い結合力によってスパッタ工程の影響を受けず、安定にその酸素との結合状態を維持するので、下層に位置する活性層に対する影響も防止することができる。従って、活性層の半導体特性を安定に保つ効果を有する。
活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物は、好ましくは、Ba、Ca、Ti、Fe、Ga、Mg、Al、Ge、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物であり、より好ましくは、Ga、Mg、Al、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物であり、更に好ましくはGa又はMgを含む酸化物である。
活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物の具体例として、下記に列挙される酸化物あるが、本発明はこれらの酸化物に限定される訳ではない。
BaO、CaO、TiO、Fe、Ga、MgO、MgO、Al、SiO、GeO、SiO
活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物としては、その他にも「透明導電膜の技術」(日本学術振興会編)、「透明酸化物」(光・電子材料−第166委員会編、オーム社)や「透明酸化物機能材料とその応用」(細野秀雄監修,平野正浩著、シーエムシー出版)に記載の酸化物を用いることができる。
本発明に於ける中間層は、更に酸化物半導体を含有するのが好ましい。中間層に用いられる酸化物半導体は、活性層の酸化物半導体として説明された酸化物半導体を用いることが出来る。中間層に用いられる酸化物半導体は、活性層と同一材料であっても異なってもよい。また、中間層に用いられる酸化物半導体は、抵抗層の酸化物半導体として説明された酸化物半導体を用いることが出来る。中間層に用いられる酸化物半導体は、抵抗層と同一材料であっても異なってもよい。
中間層に於ける酸化物半導体と活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物との含有比率(酸化物半導体/活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物)は、容積比で5/95〜95/5が好ましく、より好ましくは、10/90〜90/10であり、更に好ましくは、20/80〜80/20である。
5/95未満では、活性層の酸化物半導体材料の比率が少ないため、より酸素との結合力の強い元素種を含む酸化物成膜のダメージを、直接活性層に与えてしまう点で好ましくなく、95/5を越えると中間層を構成する酸化物半導体材料が活性層を構成する酸化物半導体材料の構成に近づいてしまい中間層の効果が減少する点で好ましくない。
例えば、酸化物半導体がIGZOであり、活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物がGaで或る場合、酸化物半導体/活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物の比が容積比で5/95〜95/5とすると、得られるInとGaの原子比率は、それぞれ、2%/98%〜46%/54%となる。
本発明に於ける中間層の厚みは、好ましくは1nm〜200nmである。より好ましくは、2nm〜100nm、更に好ましくは、3nm〜50nmである。
1nm未満では、中間層として薄いため抵抗層の成膜時の影響が出てしまう点で好ましくなく、200nmを越えるとソース、および、ドレイン電極から活性層までの物理的な距離が大きくなりすぎて電流を流すのに不利になる点で好ましくない。
本発明に於ける活性層と中間層の厚みの相対関係は、活性層の膜厚が中間層の膜厚がより厚いことが好ましい。より好ましくは、活性層の膜厚/中間層の膜厚比が0.1を越え100以下、さらに好ましくは1以上10以下である。
活性層の膜厚/中間層の膜厚比が0.1以下では、電流を流す活性層が中間層に比べて小さいため通電時の耐久性の点で好ましくなく、100を越えると好ましい活性層膜厚に対して中間層の膜厚が薄すぎるため成膜時ダメージ防止が不十分となる点で好ましくない。
6)ゲート電極
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。より好ましくは、20nm以上500nm以下、更に好ましくは、40nm以上100nm以下である。
ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
7)ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。より好ましくは、20nm以上500nm以下、更に好ましくは、40nm以上100nm以下である。
ソース電極及びドレイン電極のパターニング法として、従来、公知の種々の手段を用いることができる。例えば、フォトリソグラフィー法にエッチングを組みあわせた方法、フォトリソグラフィー法にリフトオフ法を組みあわせた方法、メタルマスクによる方法、あるいは印刷やインクジェット方式などが知られている。精細なパターンを形成するには、フォトリソグラフィー法にエッチングを組みあわせた方法、及びフォトリソグラフィー法にリフトオフ法を組みあわせた方法が好ましい。
図4にフォトリソグラフィー法とリフトオフ法によるパターニングの工程を模式図で示す。基板の上にゲート電極及びゲート絶縁膜を設けた上に、(1)活性層として酸化物半導体層をスパッタリング蒸着法により成膜する。この上に、(2)フォトリソグラフィー法によりレジストパターンを形成する。続いて、(3)全面にソース・ドレイン電極膜を成膜する。該工程もスパッタリング法が用いられる。最後に、(4)アルカリ液などによりレジストを溶解し、レジストとともに該箇所のソース・ドレイン電極膜が除去する。この結果、残存部分にソース電極及びドレイン電極が形成される。
以上の説明から明らかなように、リフトオフ法の場合、ソース・ドレイン電極膜を成膜する工程で、活性層のチャネル形成領域はレジストで保護されている。しかしながら、パターニング法では、レジスト除去された端面がそのまま残存するため、端部の形状が均一でなく、高精細のパターン形成には限界がある。
一方、図5に示すフォトリソグラフィー法とエッチング法によるパターニング方法では、リフトオフ法と同様に、(1)活性層を成膜後、(2)全面にソース・ドレイン電極膜を成膜する。該工程もスパッタリング蒸着法が用いられる。この上に、(3)フォトリソグラフィー法によりレジストパターンを形成する。次に、(4)レジストで保護されていない箇所のソース・ドレイン電極膜をエッチング液により溶解除去する。最後に(5)アルカリ液などによりレジストを溶解する。この結果、ソース電極及びドレイン電極が形成される。
以上の説明から明らかなように、エッチング法によるパターニング方法では少なくとも2つの問題がある。
1つは、(2)ソース・ドレイン電極膜の成膜工程で、活性層がプラズマ照射等のダメージを受け、半導体特性が劣化してしまうことである。
2つ目の問題は、エッチング工程でソース・ドレイン電極がエッチングされた後に活性層がエッチング液に接触するのを避けることが困難であることである。酸化物半導体は一般にソース・ドレイン電極材料のITOやAl等に比べてエッチング速度が速いので、ソース・ドレイン電極のエッチング条件でエッチング液に接触すると速やかに浸食されてしまうからである。
本発明による中間層は、この2つの課題を同時に解決することができる。即ち、図6に示すように、ソース・ドレイン電極膜の成膜工程(3)では、活性層の表面が中間層により保護されているため、プラズマ照射等のダメージを受けない。また、エッチング工程(5)では、ソース・ドレイン電極がエッチングされた後においても、活性層は中間層によって隔離されているため、エッチング液に直接接触することがない。
従って、本発明によれば、フォトリソグラフィー法とエッチングによるパターニング法を採用することが出来るので、高精細パターニングが可能となる。
8)基板
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等のプラスチックフィルムを用いることができる。また、フィルム状プラスチック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスチック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、可撓性基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
9)保護絶縁膜
必要によって、TFT上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、TFT上に作製される電子デバイスと絶縁する目的がある。
その具体例としては、MgO、SiO、SiO、Al、GeO、NiO、CaO、BaO、Fe、Y、又はTiO等の金属酸化物、SiN、SiN等の金属窒化物、MgF、LiF、AlF、又はCaF等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、又は転写法を適用できる。
10)後処理
必要によって、TFTの後処理として、熱処理を行っても良い。熱処理としては、温度100℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜後でも良いし、TFT作製工程の最後に行っても良い。熱処理を行うことにより、TFTの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
2.表示装置
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機EL素子を用いた表示装置、フレキシブル有機EL表示装置に最も好ましく用いられる。
3.有機EL素子
本発明における有機EL素子は、発光層の他に、正孔輸送層、電子輸送層、ブロック層、電子注入層、および正孔注入層などの従来知られている有機化合物層を有しても良い。
以下、詳細に説明する。
1)層構成
<電極>
本発明における有機電界発光層の一対の電極は、少なくとも一方は透明電極であり、もう一方は背面電極となる。背面電極は透明であっても、非透明であっても良い。
<有機化合物層の構成>
前記有機化合物層の層構成としては、特に制限はなく、有機電界発光素子の用途、目的に応じて適宜選択することができるが、前記透明電極上に又は前記背面電極上に形成されるのが好ましい。この場合、有機化合物層は、前記透明電極又は前記背面電極上の前面又は一面に形成される。
有機化合物層の形状、大きさ、および厚み等については、特に制限はなく、目的に応じて適宜選択することができる。
具体的な層構成として、下記が挙げられるが本発明はこれらの構成に限定されるものではない。
・陽極/正孔輸送層/発光層/電子輸送層/陰極、
・陽極/正孔輸送層/発光層/ブロック層/電子輸送層/陰極、
・陽極/正孔輸送層/発光層/ブロック層/電子輸送層/電子注入層/陰極、
・陽極/正孔注入層/正孔輸送層/発光層/ブロック層/電子輸送層/陰極、
・陽極/正孔注入層/正孔輸送層/発光層/ブロック層/電子輸送層/電子注入層/陰極。
以下に各層について詳細に説明する。
2)正孔輸送層
本発明に用いられる正孔輸送層は正孔輸送材を含む。前記正孔輸送材としては正孔を輸送する機能、もしくは陰極から注入された電子を障壁する機能のいずれかを有しているもので有れば特に制限されることはなく用いることが出来る。本発明に用いられる正孔輸送材としては、低分子正孔輸送材、および高分子正孔輸送材のいずれも用いることができる。
本発明に用いられる正孔輸送材の具体例として、例えば以下の材料を挙げることができる。
カルバゾ−ル誘導体、イミダゾ−ル誘導体、ポリアリ−ルアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリ−ルアミン誘導体、アミノ置換カルコン誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、シラザン誘導体、芳香族第三アミン化合物、スチリルアミン化合物、芳香族ジメチリデン系化合物、ポルフィリン系化合物、ポリシラン系化合物、ポリ(N−ビニルカルバゾ−ル)誘導体、アニリン系共重合体、チオフェンオリゴマ−、ポリチオフェン等の導電性高分子オリゴマ−、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。
これらは、単独で使用してもよいし、2種以上を併用してもよい。
正孔輸送層の厚みとしては、1nm〜200nmが好ましく、5nm〜100nmがより好ましい。
3)正孔注入層
本発明おいては、正孔輸送層と陽極の間に正孔注入層を設けることができる。
正孔注入層とは、陽極から正孔輸送層に正孔を注入しやすくする層であり、具体的には前記正孔輸送材の中でイオン化ポテンシャルの小さな材料が好適用いられる。例えばフタロシアニン化合物、ポルフィリン化合物、及びスターバースト型トリアリールアミン化合物等を挙げることができ、好適に用いることができる。
正孔注入層の膜厚は、1nm〜300nmが好ましい。
4)発光層
本発明に用いられる発光層は、少なくとも一種の発光材料を含み、必要に応じて正孔輸送材、電子輸送材、ホスト材を含んでもよい。
本発明に用いられる発光材料としては特に限定されることはなく、蛍光発光材料または燐光発光材料のいずれも用いることができる。発光効率の点から燐光発光材料が好ましい。
蛍光発光材料としては、例えばベンゾオキサゾール誘導体、ベンゾイミダゾール誘導体、ベンゾチアゾール誘導体、スチリルベンゼン誘導体、ポリフェニル誘導体、ジフェニルブタジエン誘導体、テトラフェニルブタジエン誘導体、ナフタルイミド誘導体、クマリン誘導体、ペリレン誘導体、ペリノン誘導体、オキサジアゾール誘導体、アルダジン誘導体、ピラリジン誘導体、シクロペンタジエン誘導体、ビススチリルアントラセン誘導体、キナクリドン誘導体、ピロロピリジン誘導体、チアジアゾロピリジン誘導体、スチリルアミン誘導体、芳香族ジメチリデン化合物、8−キノリノール誘導体の金属錯体や希土類錯体に代表される各種金属錯体、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。これらは1種または2種以上を混合して用いることができる。
燐光発光材料としては特に限定されることはないが、オルトメタル化金属錯体、又はポルフィリン金属錯体が好ましい。
上記オルトメタル化金属錯体とは、例えば山本明夫著「有機金属化学−基礎と応用−」150頁〜232頁、裳華房社(1982年発行)やH.Yersin著「Photochemistry and Photophisics of Coodination Compounds」、71頁〜77頁、135頁〜146頁、Springer−Verlag社(1987年発行)等に記載されている化合物群の総称である。該オルトメタル化金属錯体を発光材料として発光層に用いることは、高輝度で発光効率に優れる点で有利である。
上記オルトメタル化金属錯体を形成する配位子としては、種々のものがあり、上記文献にも記載されているが、その中でも好ましい配位子としては、2−フェニルピリジン誘導体、7,8−ベンゾキノリン誘導体、2−(2−チエニル)ピリジン誘導体、2−(1−ナフチル)ピリジン誘導体、及び2−フェニルキノリン誘導体等が挙げられる。これらの誘導体は必要に応じて置換基を有してもよい。また、上記オルトメタル化金属錯体は、上記配位子のほかに、他の配位子を有していてもよい。
本発明で用いるオルトメタル化金属錯体は、Inorg Chem.,1991年,30号,1685頁、同1988年,27号,3464頁、同1994年,33号,545頁、Inorg.Chim.Acta,1991年,181号,245頁、J.Organomet.Chem.,1987年,335号,293頁、J.Am.Chem.Soc.1985年,107号,1431頁等、種々の公知の手法で合成することができる。
上記オルトメタル化錯体の中でも、三重項励起子から発光する化合物が本発明においては発光効率向上の観点から好適に使用することができる。
また、ポルフィリン金属錯体の中ではポルフィリン白金錯体が好ましい。
燐光発光材料は1種単独で使用してもよいし、2種以上を併用してもよい。また、蛍光発光材料と燐光発光材料を同時に用いてもよい。
ホスト材とは、その励起状態から、蛍光発光材料または燐光発光材料へエネルギー移動を起こし、その結果、蛍光発光材料または燐光発光材料を発光させる機能を有する材料のことである。
ホスト材としては、励起子エネルギーを発光材料にエネルギー移動させることのできる化合物ならば特に制限はなく、目的に応じて適宜選択することができ、具体的にはカルバゾール誘導体、トリアゾール誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミノ置換カルコン誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、シラザン誘導体、芳香族第三アミン化合物、スチリルアミン化合物、芳香族ジメチリデン系化合物、ポルフィリン系化合物、アントラキノジメタン誘導体、アントロン誘導体、ジフェニルキノン誘導体、チオピランジオキシド誘導体、カルボジイミド誘導体、フルオレニリデンメタン誘導体、ジスチリルピラジン誘導体、ナフタレンペリレン等の複素環テトラカルボン酸無水物、フタロシアニン誘導体、8−キノリノール誘導体の金属錯体やメタルフタロシアニン、ベンゾオキサゾールやベンゾチアゾールを配位子とする金属錯体に代表される各種金属錯体ポリシラン系化合物、ポリ(N−ビニルカルバゾ−ル)誘導体、アニリン系共重合体、チオフェンオリゴマー、ポリチオフェン等の導電性高分子オリゴマー、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物等が挙げられる。これらの化合物は、1種単独で使用してもよいし、2種以上を併用してもよい。
ホスト材の発光層における含有量としては20質量%〜99.9質量%が好ましく、さらに好ましくは50質量%〜99.0質量%である。
5)ブロック層
本発明においては、発光層と電子輸送層との間にブロック層を設けることができる。ブロック層とは発光層で生成した励起子の拡散抑制する層であり、また正孔が陰極側に突き抜けることを抑制する層である。
ブロック層に用いられる材料は、電子輸送層より電子を受け取り、発光層にわたす事のできる材料で有れば特に限定されることはなく、一般的な電子輸送材を用いることができる。例えば以下の材料を挙げることができる。トリアゾ−ル誘導体、オキサゾ−ル誘導体、オキサジアゾ−ル誘導体、フルオレノン誘導体、アントラキノジメタン誘導体、アントロン誘導体、ジフェニルキノン誘導体、チオピランジオキシド誘導体、カルボジイミド誘導体、フルオレニリデンメタン誘導体、ジスチリルピラジン誘導体、ナフタレンペリレン等の複素環テトラカルボン酸無水物、フタロシアニン誘導体、8−キノリノ−ル誘導体の金属錯体やメタルフタロシアニン、ベンゾオキサゾ−ルやベンゾチアゾ−ルを配位子とする金属錯体に代表される各種金属錯体、アニリン系共重合体、チオフェンオリゴマ−、ポリチオフェン等の導電性高分子オリゴマ−、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリフェニレンビニレン誘導体、及びポリフルオレン誘導体等の高分子化合物を挙げることができる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
6)電子輸送層
本発明においては電子輸送材を含む電子輸送層を設けることができる。
電子輸送材としては電子を輸送する機能、もしくは陽極から注入された正孔を障壁する機能のいずれかを有しているもので有れば制限されることはなく、前記ブロック層の説明時に挙げた電子輸送材を好適に用いることができる。
前記電子輸送層の厚みとしては、10nm〜200nmが好ましく、20nm〜80nmがより好ましい。
前記厚みが、1000nmを越えると駆動電圧が上昇することがあり、10nm未満であると該発光素子の発光効率が非常に低下する可能性があり好ましくない。
7)電子注入層
本発明おいては、電子輸送層と陰極の間に電子注入層を設けることができる。
電子注入層とは、陰極から電子輸送層に電子を注入しやすくする層であり、具体的にはフッ化リチウム、塩化リチウム、臭化リチウム等のリチウム塩、フッ化ナトリウム、塩化ナトリウム、フッ化セシウム等のアルカリ金属塩、酸化リチウム、酸化アルミニウム、酸化インジウム、又は酸化マグネシウム等の絶縁性金属酸化物等を好適に用いることができる。
電子注入層の膜厚は0.1nm〜5nmが好ましい。
8)基板
有機EL素子に用いられる基板の材料としては、水分を透過させない材料又は水分透過率の極めて低い材料が好ましく、また、前記有機化合物層から発せられる光を散乱乃至減衰等のさせることのない材料が好ましい。具体的例として、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、およびポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。
前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。これらの材料は、単独で使用してもよいし、2種以上を併用してもよい。
基板の形状、構造、大きさ等については、特に制限はなく、発光素子の用途、目的等に応じて適宜選択することができる。一般的には、前記形状としては、板状である。前記構造としては、単層構造であってもよいし、積層構造であってもよく、また、単一部材で形成されていてもよいし、2以上の部材で形成されていてもよい。
基板は、無色透明であってもよいし、有色透明であってもよいが、前記発光層から発せられる光を散乱あるいは減衰等させることがない点で、無色透明であるのが好ましい。
基板には、その表面又は裏面(前記透明電極側)に透湿防止層(ガスバリア層)を設けるのが好ましい。前記透湿防止層(ガスバリア層)の材料としては、窒化珪素、酸化珪素などの無機物が好適に用いられる。該透湿防止層(ガスバリア層)は、例えば、高周波スパッタリング法などにより形成することができる。
基板には、さらに必要に応じて、ハ−ドコ−ト層、およびアンダ−コ−ト層などを設けてもよい。
9)電極
有機EL素子における電極は、いずれが陽極であっても陰極であっても構わないが、好ましくは第1電極が陽極であり、第2電極が陰極である。
<陽極>
有機EL素子に用いられる陽極としては、通常、前記有機化合物層に正孔を供給する陽極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
陽極の材料としては、例えば、金属、合金、金属酸化物、有機導電性化合物、またはこれらの混合物を好適に挙げられ、仕事関数が4.0eV以上の材料が好ましい。具体例としては、アンチモンやフッ素等をド−プした酸化錫(ATO、FTO)、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の半導性金属酸化物、金、銀、クロム、ニッケル等の金属、さらにこれらの金属と導電性金属酸化物との混合物または積層物、ヨウ化銅、硫化銅などの無機導電性物質、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性材料、およびこれらとITOとの積層物などが挙げられる。
陽極は例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、陽極の材料として、ITOを選択する場合には、該陽極の形成は、直流あるいは高周波スパッタ法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。また陽極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
陽極の前記発光素子における形成位置としては、特に制限はなく、該発光素子の用途、目的に応じて適宜選択することができる。
なお、前記陽極のパタ−ニングは、フォトリソグラフィ−などによる化学的エッチングにより行ってもよいし、レ−ザ−などによる物理的エッチングにより行ってもよく、また、マスクを重ねて真空蒸着やスパッタ等をして行ってもよいし、リフトオフ法や印刷法により行ってもよい。
陽極の厚みとしては、前記材料により適宜選択することができ、一概に規定することはできないが、通常10nm〜50μmであり、50nm〜20μmが好ましい。
陽極の抵抗値としては、10Ω/□以下が好ましく、10Ω/□以下がより好ましい。
陽極は、無色透明であっても、有色透明であってもよく、該陽極側から発光を取り出すためには、その透過率としては、60%以上が好ましく、70%以上がより好ましい。この透過率は、分光光度計を用いた公知の方法に従って測定することができる。
陽極については、沢田豊監修「透明電極膜の新展開」シ−・エム・シ−刊(1999)に詳述があり、これらを本発明に適用することができる。耐熱性の低いプラスチック基材を用いる場合は、ITOまたはIZOを使用し、150℃以下の低温で製膜した陽極が好ましい。
<陰極>
有機EL素子に用いることの出来る陰極としては、通常、前記有機化合物層に電子を注入する陰極としての機能を有していればよく、その形状、構造、大きさ等については特に制限はなく、発光素子の用途、目的に応じて、公知の電極の中から適宜選択することができる。
陰極の材料としては、例えば、金属、合金、金属酸化物、電気伝導性化合物、これらの混合物などが挙げられ、仕事関数が4.5eV以下のものが好ましい。具体例としてはアルカリ金属(たとえば、Li、Na、K、又はCs等)、アルカリ土類金属(たとえばMg、Ca等)、金、銀、鉛、アルミニウム、ナトリウム−カリウム合金、リチウム−アルミニウム合金、マグネシウム−銀合金、インジウム、及びイッテルビウム等の希土類金属、などが挙げられる。これらは、単独で使用してもよいが、安定性と電子注入性とを両立させる観点からは、2種以上を好適に併用することができる。
これらの中でも、電子注入性の点で、アルカリ金属やアルカリ土類金属が好ましく、保存安定性に優れる点で、アルミニウムを主体とする材料が好ましい。アルミニウムを主体とする材料とは、アルミニウム単独、又はアルミニウムと0.01質量%〜10質量%のアルカリ金属若しくはアルカリ土類金属との合金若しくは混合物(例えば、リチウム−アルミニウム合金、マグネシウム−アルミニウム合金など)をいう。
陰極の材料については、特開平2−15595号公報、特開平5−121172号公報に詳述されていて、これらを本発明に適用することができる。
陰極の形成法は、特に制限はなく、公知の方法に従って行うことができる。例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
例えば、前記陰極の材料として、金属等を選択する場合には、その1種又は2種以上を同時又は順次にスパッタ法等に従って行うことができる。
陰極のパタ−ニングは、フォトリソグラフィ−などによる化学的エッチングにより行ってもよいし、レ−ザ−などによる物理的エッチングにより行ってもよく、また、マスクを重ねて真空蒸着やスパッタ等をして行ってもよいし、リフトオフ法や印刷法により行ってもよい。
陰極の有機電界発光素子における形成位置としては、特に制限はなく、該発光素子の用途、目的に応じて適宜選択することができるが、有機化合物層上に形成されるのが好ましい。この場合、該陰極は、前記有機化合物層上の全部に形成されていてもよく、その一部に形成されていてもよい。
また、陰極と有機化合物層との間に前記アルカリ金属又は前記アルカリ土類金属のフッ化物等による誘電体層を0.1nm〜5nmの厚みで挿入してもよい。
陰極の厚みとしては、前記材料により適宜選択することができ、一概に規定することはできないが、通常10nm〜5μmであり、20nm〜500nmが好ましい。
陰極は、透明であってもよいし、不透明であってもよい。なお、透明な陰極は、前記陰極の材料を1nm〜10nmの厚みに薄く製膜し、更に前記ITOやIZO等の透明な導電性材料を積層することにより形成することができる。
10)保護層
有機EL素子全体は、保護層によって保護されていてもよい。
保護層に含まれる材料としては、水分や酸素等の素子劣化を促進するものが素子内に入ることを抑止する機能を有しているものであればよい。
その具体例としては、In、Sn、Pb、Au、Cu、Ag、Al、Ti、Ni等の金属、MgO、SiO、SiO、Al、GeO、NiO、CaO、BaO、Fe、Y、TiO等の金属酸化物、SiN、SiN等の金属窒化物、MgF、LiF、AlF、CaF等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
保護層の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、又は転写法を適用できる。
11)封止
さらに、有機EL素子は、封止容器を用いて素子全体を封止してもよい。
また、封止容器と発光素子の間の空間に水分吸収剤又は不活性液体を封入してもよい。
水分吸収剤としては、特に限定されることはないが、例えば、酸化バリウム、酸化ナトリウム、酸化カリウム、酸化カルシウム、硫酸ナトリウム、硫酸カルシウム、硫酸マグネシウム、五酸化燐、塩化カルシウム、塩化マグネシウム、塩化銅、フッ化セシウム、フッ化ニオブ、臭化カルシウム、臭化バナジウム、モレキュラーシーブ、ゼオライト、および酸化マグネシウム等を挙げることができる。不活性液体としては、特に限定されることはないが、例えば、パラフィン類、流動パラフィン類、パーフルオロアルカンやパーフルオロアミン、パーフルオロエーテル等のフッ素系溶剤、塩素系溶剤、及びシリコーンオイル類が挙げられる。
12)素子の製造方法
有機EL素子を構成する各層は、蒸着法やスパッタ法等の乾式製膜法、ディッピング、スピンコ−ト法、ディップコ−ト法、キャスト法、ダイコ−ト法、ロ−ルコ−ト法、バ−コ−ト法、グラビアコ−ト法等の湿式製膜法いずれによっても好適に製膜することができる。
中でも発光効率、耐久性の点から乾式法が好ましい。湿式製膜法の場合、残存する塗布溶媒が発光層を損傷させるので好ましくない。
特に好ましくは、抵抗加熱式真空蒸着法である。抵抗加熱式真空蒸着法は、真空下で加熱により蒸散させる物質のみを効率的に加熱できるので、素子が高温に曝されないのでダメージが少なく有利である。
真空蒸着とは真空にした容器の中で、蒸着材料を加熱させ気化もしくは昇華して、少し離れた位置に置かれた被蒸着物の表面に付着させ、薄膜を形成するというものである。蒸着材料、被蒸着物の種類により、抵抗加熱、電子ビーム、高周波誘導、レーザーなどの方法で加熱される。この中で最も低温で成膜を行うのが抵抗加熱式の真空蒸着法であり、昇華点の高い材料は成膜できないが、低い昇華点の材料であれば、被蒸着材料への熱ダメージがほとんど無い状態で成膜を行うことができる。
本発明における封止膜材料は、抵抗加熱式の真空蒸着で成膜し得ることを特徴とする。
従来用いられてきた酸化シリコン等の封止剤は昇華点が高く、抵抗加熱で蒸着することは不可能であった。また、公知例に一般的に記載されているイオンプレーティング式などの真空蒸着法は、蒸着元部が数千℃と超高温となるため、被蒸着材料に熱的な影響を与えて変質させるため、特に熱や紫外線の影響を受けやすい有機EL素子の封止膜の製造方法としては適していない。
13)駆動方法
有機EL素子は、陽極と陰極との間に直流(必要に応じて交流成分を含んでもよい)電圧(通常2ボルト〜15ボルト)、又は直流電流を印加することにより、発光を得ることができる。
有機EL素子の駆動方法については、特開平2−148687号、同6−301355号、同5−29080号、同7−134558号、同8−234685号、同8−241047号の各公報、特許第2784615号、米国特許5828429号、同6023308号の各明細書、等に記載の駆動方法を適用することができる。
(応用)
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特にFPDのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルFPD装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例1
1.TFT素子の作製
1)本発明のTFT素子1の作製
図2に示す断面構成のTFT素子を作製した。
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、SnO含有率が10質量%である酸化インジウム錫(ITO)タ−ゲット(インジウム:錫=95:5(モル比))を用いて、RFマグネトロンスパッタ(条件:成膜温度43℃、スパッタガスAr=12sccm、RFパワー40W、成膜圧力0.4Pa)により、ゲート電極としてのITO薄膜(厚み30nm)を形成した。ゲート電極ITOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜:SiOをRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO、成膜温度54℃、スパッタガスAr/O=12/2sccm、RFパワー400W、成膜圧力0.4Pa)にて100nm形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
この上に、順に、下記の活性層、中間層、ソース電極及びドレイン電極、及び抵抗層を成膜した。
(1)活性層
InGaZnOの組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O流量1.6sccm、RFパワー200W、圧力0.4Paの条件で行った。厚みは50nmであった。
(2)中間層
InGaZnOの組成を有する多結晶焼結体とGaのそれぞれをターゲットとして2元共蒸着を、RFマグネトロンスパッタ真空蒸着法により行った。各ターゲットの条件を調整してそれぞれの蒸着速度を制御し、InGaZnOとGaの比率が容積比で85/15となるように成膜した。厚みは10nmであった。
得られた中間層のInとGaの原子比率は20/30であった。
(3)ソース電極及びドレイン電極の形成
上記抵抗層の上にソース電極及びドレイン電極としてAlを400nmの厚みにRFマグネトロンスパッタ(条件:成膜温度43℃、スパッタガスAr=12sccm、RFパワー40W、成膜圧力0.4Pa)にて、蒸着した。
下記によりフォトリソグラフィー法によりレジストを形成し、エッチング処理を行った。
<レジスト形成>
レジストはスピンコータで塗布し、膜厚は1μmとした。レジスト膜を形成後、90℃でベークした。
<エッチング条件>
エッチングはリン酸硝酸混合液を用いて液温35℃で行った。
エッチング完了後、アルカリ性溶解液でレジストを溶解し、除去して、ソース電極及びドレイン電極を形成した。
(4)抵抗層
Gaをターゲットとして、RFマグネトロンスパッタ真空蒸着法により、厚み10nmに蒸着した。Ar流量97sccm、O流量5sccm、圧力0.4Paの条件で行った。
2)本発明のTFT素子2〜5の作製
TFT素子1の作製と同様にして、但し、中間層と抵抗層の組成のみを下記に変更して、本発明のTFT素子2〜5を作製した。
<TFT素子2>
中間層:TFT素子1と同様に、InGaZnOとGaの比率が容積比で85/15となるように成膜した。厚みは5nmであった。
抵抗層:TFT素子1と同様に、Gaを厚み10nmに蒸着した。
<TFT素子3>
中間層:TFT素子1と同様に、InGaZnOとGaの比率が容積比で75/25となるように成膜した。厚みは10nmであった。
抵抗層:TFT素子1と同様に、Gaを厚み10nmに蒸着した。
<TFT素子4>
中間層:TFT素子1と同様に、InGaZnOとGaの比率が容積比で85/15となるように成膜した。厚みは10nmであった。
抵抗層:MgOを厚み10nmに蒸着した。
<TFT素子5>
中間層:InGaZnOとMgOの比率が容積比で85/15となるように成膜した。厚みは10nmであった。
抵抗層:MgOを厚み10nmに蒸着した。
3)比較のTFT素子1〜5の作製
TFT素子1の作製と同様にして、但し、中間層を除き、抵抗層として下記の組成を用いて、比較のTFT素子1〜5を作製した。
<比較のTFT素子1>
抵抗層:TFT素子1と同様に、Gaを厚み10nmに蒸着した。
<比較のTFT素子2>
抵抗層:TFT素子1と同様に、Gaを厚み20nmに蒸着した。
<比較のTFT素子3>
抵抗層:TFT素子1と同様に、Gaを厚み10nmに蒸着した。
更に、活性層の厚みを60nmに変更した。
<比較のTFT素子4>
抵抗層:MgOを厚み10nmに蒸着した。
<比較のTFT素子5>
抵抗層:TFT素子1と同様に、Gaを厚み10nmに蒸着した。
更に、活性層の厚みを5nmに変更した。
2.膜物性の測定
上記TFT素子の製造条件とそれぞれ同一条件で、無アルカリガラス基板(コーニング社、品番NO.1737)に直接これらの層を100nm設けた物性測定用サンプルを作製した。これらの物性測定用サンプルの電気伝導度を測定した。
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ(Ω/□)、膜厚をd(cm)とすると、電気伝導度σ(Scm−1)は、σ=1/(ρ*d)として算出される。
本実施例において、物性測定用サンプルのシート抵抗10Ω/□未満の領域ではロレスタ−GP(三菱化学社製)、シート抵抗10Ω/□以上の領域ではハイテスタ−UP(三菱化学社製)を用いて20℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器DekTak−6M(ULVAC社製)を用いた。
−組成比の測定方法−
物性測定用サンプルの組成比のRBS(ラザフォード後方散乱)分析により、組成比を求めた。また、アモルファス膜であることは周知のX線回折法による分析により、確認できた。
得られた結果を表1に示した。
3.性能評価
1)評価方法
得られた各TFT素子について、飽和領域ドレイン電圧Vd=15V(ゲート電圧−10V≦Vg≦15V)でのTFT伝達特性の測定を行った。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
図7は、これらの素子のTFT伝達特性を示す電流−電圧特性曲線である。横軸はゲート電圧(Vg)、縦軸はドレイン電流(Id)である。ゲート電圧0V付近に最小電流値を発生する電圧(Von)があり、その後ゲート電圧の増加と共に電流値が増大するパターンを示す。該パターンの場合、十分ON/OFF比を発現することができ、表示装置の駆動TFTとして利用可能である。
−ON/OFF比の算出方法−
ON/OFF比はTFT伝達特性からドレイン電流Idにおける最大値Idmaxと最小値Idminとの比Idmax/Idminから求められる。
一方、図8は、ゲート電圧の走査範囲内では、OFF電流とON電流に識別性がなく、表示装置の駆動TFTとして利用することができない。本願における実施例で「動作せず」と評価されたTFTは、ON/OFF比が<10と、極めて小さいものであって、このようなパターンを有している。
−電界効果移動度の算出方法−
飽和領域における電界効果移動度μは、TFT伝達特性から次式で求められる。
μ=(2L/W*Cox)*(∂Id1/2/∂Vg)
ここで、Lはチャネル長、Wはチャネル幅、Coxはゲート絶縁膜の静電容量、Idはドレイン電流、Vgはゲート電圧を示す。
得られた結果を表2に示した。
本発明のTFT素子1〜5はいずれも明確に識別されたON電圧(Von)を示し、高いON/OFF比を示した。一方、比較のTFT素子1,2において素子1〜4はいずれもON電流が高く、ON/OFF機能を果たすことの出来ないTFT伝達特性を示した。
また、比較のTFT素子5は測定によっては、低いON電流値で高いON/OFF比を示したが、歩留まり率が明らかに低く、素子によっては全く動作せずの場合もあった。活性層の厚みが5nmと薄いため、ゲート絶縁膜との境界面でゲート絶縁膜の凹凸の影響を受け、活性層の厚みが均一に成膜することが出来ないためと推定される。
また、本発明の構成では、活性層の電気伝導度を抵抗層の電気伝導に対して10以上高く、優れたON/OFF比をもたらしている。
以上に明らかなように、本発明による活性層として酸化物半導体層、活性層より電気伝導度の高い抵抗層、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する構成によって、電界効果移動度が大きくかつON/OFF比が高い予想外に優れた性能を示すことが見出された。
実施例2
1.本発明のTFT素子6の作製
本発明のTFT素子1の作製において、基板にはポリエチレンナフタレートフィルムの両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いた。前記バリアフイルム上に形成するゲート電極をITO30nmよりMo40nmに変更し、本発明のTFT素子6を作製した。Moの成膜は実施例1と同様の条件にて行った。
上記バリア機能を持つ絶縁層にSiONを用いた。絶縁層SiONの成膜条件は以下である。
絶縁層:SiONを500nmの厚みに蒸着した。SiONの蒸着にはRFマグネトロンスパッタリング蒸着法(スパッタリング条件:ターゲットSi、RFパワー400W、ガス流量Ar/O=12/3sccm、成膜圧力0.45Pa)を用いた。
2.性能評価
実施例1と同様に、TFT素子性能を評価した結果、本発明のTFT素子6は、ガラス上に作製した本発明のTFT素子1と同等の電界移動度、ON/OFF比を示した。このことより、本発明のTFT素子は、有機プラスチックフィルムからなる可撓性基板上においても高移動度、高ON/OFF比を示すことがわかった。
本発明のTFT素子構造を示す模式図である。 本発明の別の態様のTFT素子構造を示す模式図である。 本発明の別の態様のTFT素子構造を示す模式図である。 リフトオフ法によるソース・ドレイン電極のパターニング工程を示す模式図である。 エッチング法によるソース・ドレイン電極のパターニング工程を示す模式図である。 本発明のTFT素子におけるエッチング法によるソース・ドレイン電極のパターニング工程を示す模式図である。 TFTの伝達特性曲線の模式図であって、ON/OFF比が明確に発現している例である。横軸はゲート電圧(Vg)を表し、縦軸はIsd(ソース・ドレイン間電流)を表す。 TFTの伝達特性曲線の模式図であって、ON/OFF比が識別不可の例である。
符号の説明
1,11,21:基板
2,12,22:ゲート電極
3,13,23:ゲート絶縁膜
4,14,24:活性層
5,15,25:活性層
6,16,26:抵抗層
7−1,17−1,27−1ソース電極
7−2,17−2,27−2:ドレイン電極

Claims (14)

  1. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が酸化物半導体層であり、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記活性層より電気伝導度の低い抵抗層を有し、前記活性層と前記抵抗層との間に前記活性層の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する中間層を有する薄膜電界効果型トランジスタ。
  2. 前記中間層が含有する酸素との結合力の強い元素種を含む酸化物が、Ba、Ca、Ti、Fe、Ga、Mg、Al、Ge、及びSiを含む群より選ばれる元素の少なくとも1つを含む酸化物である請求項1に記載の薄膜電界効果型トランジスタ。
  3. 前記抵抗層は、酸化物半導体層である請求項1又は請求項2に記載の薄膜電界効果型トランジスタ。
  4. 前記活性層の電気伝導度が10−4Scm−1以上10Scm−1未満であり、且つ、前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上1010以下である請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタ。
  5. 前記中間層は、更に酸化物半導体を含有する請求項1〜請求項4のいずれか1項に記載の薄膜電界効果型トランジスタ。
  6. 前記活性層の電気伝導度が10−1Scm−1以上10Scm−1未満である請求項4又は請求項5に記載の薄膜電界効果型トランジスタ。
  7. 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上1010以下である請求項4〜請求項6のいずれか1項に記載の薄膜電界効果型トランジスタ。
  8. 前記抵抗層の電気伝導度に対する前記活性層の電気伝導度の比率(活性層の電気伝導度/抵抗層の電気伝導度)が、10以上10以下である請求項7に記載の薄膜電界効果型トランジスタ。
  9. 前記活性層の酸化物半導体がアモルファス酸化物である請求項1〜請求項8のいずれか1項に記載の薄膜電界効果型トランジスタ。
  10. 前記抵抗層の酸化物半導体がアモルファス酸化物である請求項3〜請求項9のいずれか1項に記載の薄膜電界効果型トランジスタ。
  11. 前記中間層の酸化物半導体がアモルファス酸化物である請求項5〜請求項10のいずれか1項に記載の薄膜電界効果型トランジスタ。
  12. 前記活性層の膜厚が前記抵抗層の膜厚より厚い請求項1〜請求項11のいずれか1項に記載の薄膜電界効果型トランジスタ。
  13. 前記基板が可撓性樹脂基板である請求項1〜請求項12のいずれか1項に記載の薄膜電界効果トランジスタ。
  14. 請求項1〜請求項13のいずれか1項に記載の薄膜電界効果トランジスタを用いた表示装置。
JP2008231101A 2008-09-09 2008-09-09 薄膜電界効果型トランジスタおよびそれを用いた表示装置 Active JP5339825B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008231101A JP5339825B2 (ja) 2008-09-09 2008-09-09 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US12/545,885 US7994579B2 (en) 2008-09-09 2009-08-24 Thin film field-effect transistor and display using the same
EP09010930A EP2161756B1 (en) 2008-09-09 2009-08-26 Thin film field-effect transistor and display using the same
CN200910168314.1A CN101673770B (zh) 2008-09-09 2009-08-27 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008231101A JP5339825B2 (ja) 2008-09-09 2008-09-09 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Publications (2)

Publication Number Publication Date
JP2010067710A true JP2010067710A (ja) 2010-03-25
JP5339825B2 JP5339825B2 (ja) 2013-11-13

Family

ID=41226905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008231101A Active JP5339825B2 (ja) 2008-09-09 2008-09-09 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Country Status (4)

Country Link
US (1) US7994579B2 (ja)
EP (1) EP2161756B1 (ja)
JP (1) JP5339825B2 (ja)
CN (1) CN101673770B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186860A (ja) * 2009-02-12 2010-08-26 Fujifilm Corp 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR20110128038A (ko) * 2010-05-20 2011-11-28 삼성전자주식회사 산화물 반도체 박막 트랜지스터
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
JP2014187359A (ja) * 2013-02-25 2014-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
US8890139B2 (en) 2011-10-19 2014-11-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
US8956907B2 (en) 2011-07-29 2015-02-17 Fujifilm Corporation Method for producing field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor
JP2016006916A (ja) * 2015-10-15 2016-01-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP2016028449A (ja) * 2010-06-16 2016-02-25 株式会社半導体エネルギー研究所 電界効果トランジスタ
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP2017130702A (ja) * 2010-11-30 2017-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2018078346A (ja) * 2010-03-26 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2018078339A (ja) * 2012-11-30 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
KR20200144838A (ko) * 2019-06-19 2020-12-30 광운대학교 산학협력단 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8906756B2 (en) * 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101920709B1 (ko) * 2010-07-30 2018-11-22 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TW201220504A (en) * 2010-11-05 2012-05-16 Univ Nat Chiao Tung Metal oxide thin film transistor and manufacturing method thereof
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR101226958B1 (ko) * 2011-01-18 2013-01-28 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
FR2973568A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Crolles 2 Procede de controle de la conduction electrique entre deux portions metalliques et dispositif associe.
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN102208453A (zh) * 2011-06-02 2011-10-05 上海大学 基于氧化物薄膜晶体管阵列制备的复合叠层电极
KR101851567B1 (ko) * 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
CN102280580A (zh) * 2011-07-15 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 有机薄膜晶体管及其制备方法
US8729529B2 (en) * 2011-08-03 2014-05-20 Ignis Innovation Inc. Thin film transistor including a nanoconductor layer
CN102956711B (zh) 2011-08-18 2016-10-19 元太科技工业股份有限公司 金属氧化物半导体晶体管的制造方法
CN102332430A (zh) * 2011-09-23 2012-01-25 复旦大学 一种基于全低温工艺的柔性透明1t1r的制造方法
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
CN103247668A (zh) * 2012-02-06 2013-08-14 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
US9058995B2 (en) 2012-04-05 2015-06-16 International Business Machines Corporation Self-protected drain-extended metal-oxide-semiconductor transistor
CN102709326B (zh) * 2012-04-28 2018-04-17 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220641B2 (ja) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI605593B (zh) 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105793969A (zh) * 2013-12-26 2016-07-20 旭硝子株式会社 半导体装置和半导体装置的制造方法
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
CN104362179B (zh) 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810749B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
CN104779299A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
CN107316897B (zh) * 2017-06-28 2020-02-14 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法
CN108550625B (zh) * 2018-04-18 2021-04-02 Tcl华星光电技术有限公司 一种薄膜晶体管及其制作方法
CN113130620B (zh) * 2020-01-15 2023-07-18 清华大学 场效应晶体管
TWI786925B (zh) * 2021-11-03 2022-12-11 力晶積成電子製造股份有限公司 光感測元件及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007096126A (ja) * 2005-09-29 2007-04-12 Sharp Corp トランジスタおよび電子デバイス
JP2007123702A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007096126A (ja) * 2005-09-29 2007-04-12 Sharp Corp トランジスタおよび電子デバイス
JP2007123702A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008199005A (ja) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186860A (ja) * 2009-02-12 2010-08-26 Fujifilm Corp 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2018078346A (ja) * 2010-03-26 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
KR20110128038A (ko) * 2010-05-20 2011-11-28 삼성전자주식회사 산화물 반도체 박막 트랜지스터
US8841663B2 (en) 2010-05-20 2014-09-23 Samsung Display Co., Ltd. Oxide semiconductor thin-film transistor
JP2016028449A (ja) * 2010-06-16 2016-02-25 株式会社半導体エネルギー研究所 電界効果トランジスタ
US9911866B2 (en) 2010-06-16 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
JP2017130702A (ja) * 2010-11-30 2017-07-27 株式会社半導体エネルギー研究所 半導体装置
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
US8956907B2 (en) 2011-07-29 2015-02-17 Fujifilm Corporation Method for producing field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor
US8890139B2 (en) 2011-10-19 2014-11-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US9470978B2 (en) 2011-10-19 2016-10-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US9188867B2 (en) 2011-10-19 2015-11-17 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
JP2018078339A (ja) * 2012-11-30 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2014187359A (ja) * 2013-02-25 2014-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016006916A (ja) * 2015-10-15 2016-01-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR20200144838A (ko) * 2019-06-19 2020-12-30 광운대학교 산학협력단 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법
KR102199223B1 (ko) * 2019-06-19 2021-01-06 광운대학교 산학협력단 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
CN101673770B (zh) 2013-10-09
US20100059746A1 (en) 2010-03-11
EP2161756A1 (en) 2010-03-10
JP5339825B2 (ja) 2013-11-13
CN101673770A (zh) 2010-03-17
US7994579B2 (en) 2011-08-09
EP2161756B1 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5339825B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5345359B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5258467B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5489446B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101421303B1 (ko) 박막 전계 효과형 트랜지스터 및 그것을 사용한 표시 장치
JP5430248B2 (ja) 薄膜電界効果型トランジスタおよび表示装置
CN101641794B (zh) 有机电致发光显示装置和图案形成方法
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5465825B2 (ja) 半導体装置、半導体装置の製造方法及び表示装置
JP2008276212A (ja) 有機電界発光表示装置
JP5330739B2 (ja) 有機el表示装置およびその製造方法
JP2009231613A (ja) 薄膜電界効果型トランジスタおよび表示装置
JP2008310312A (ja) 有機電界発光表示装置
JP5489410B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9825261B2 (en) Organic electroluminescent transistor
JP5191247B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5339825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250