JP2016006916A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016006916A JP2016006916A JP2015203965A JP2015203965A JP2016006916A JP 2016006916 A JP2016006916 A JP 2016006916A JP 2015203965 A JP2015203965 A JP 2015203965A JP 2015203965 A JP2015203965 A JP 2015203965A JP 2016006916 A JP2016006916 A JP 2016006916A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- film
- layer
- electrode
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 125000004429 atom Chemical group 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 154
- 239000010409 thin film Substances 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 60
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000000137 annealing Methods 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000002356 single layer Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 229910007541 Zn O Inorganic materials 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 6
- 229910017767 Cu—Al Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910001080 W alloy Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
が知られている(下記特許文献1参照)。具体的には、特許文献1に開示の薄膜トランジ
スタは、ゲート電極層と、ゲート電極上に配置されたゲート絶縁層と、当該ゲート絶縁層
上に配置された酸化物半導体層と、当該酸化物半導体層上にソース及びドレイン電極層を
有する。そして、当該薄膜トランジスタの移動度を向上させるとともにオフ電流の増大を
抑制するために、当該薄膜トランジスタは、当該ゲート絶縁層上に複数の導電性を有する
酸化物クラスターを有する。
膜トランジスタ形成後に水蒸気アニールを行う。これにより、酸素原子等(例えば、Oや
OH)が酸化物半導体中に拡散し、薄膜トランジスタの移動度等の特性を向上することが
できる。
中に十分かつ均一に拡散させることが困難である。また、酸素原子等をより酸化物半導体
中により十分に拡散させるためには、上記水蒸気アニールを、高温で、かつ、長時間行う
必要がある。
する半導体装置において、当該酸化物半導体中に酸素原子等をより十分かつ均一に拡散し
、薄膜トランジスタの特性をより向上させることができる半導体装置または当該半導体装
置の製造方法を実現することを目的とする。
に配置されたゲート絶縁膜と、前記ゲート絶縁膜に重ねて配置された酸化物半導体と、前
記酸化物半導体に重ねて配置されたソース電極及びドレイン電極と、前記ソース電極及び
ドレイン電極と、前記ゲート絶縁膜層との間に、前記酸化物半導体に接するように配置さ
れた酸素原子含有膜と、を有する。
導体層と、第2の酸化物半導体層を含み、前記酸素原子含有膜は、前記第1の酸化物半導
体層と、前記第2の酸化物半導体層との間に配置されたことを特徴とする。
水分を含有した水分含有膜であることを特徴とする。
化物半導体に含まれる水分濃度よりも高いことを特徴とする。
度は、1atm%乃至30atm%であることを特徴とする。
有膜は、前記酸化物半導体の厚さの2割から8割の間に設けられることを特徴とする。
有膜は、不連続膜であることを特徴とする。
体の厚さは、5nm乃至200nmであることを特徴とする。
物半導体層の材料は、前記第2の酸化物半導体層の材料と異なることを特徴とする。
、前記少なくとも第1の電極層が形成された基板に、酸化物半導体層と酸素原子含有膜を
含むチャネル層を形成し、前記チャネル層が形成された基板に、少なくとも第2の電極層
を形成し、前記酸素原子含有膜に含まれる酸素原子を前記酸化物半導体層に拡散する、こ
とを特徴とする。
化物半導体層と第2の酸化物半導体層を含み、前記第1の電極層が形成された基板に、少
なくとも前記第1の酸化物半導体層を形成し、前記第1の酸化物半導体層上に、前記酸素
原子含有膜を形成し、前記酸素原子含有膜上に、前記第2の酸化物半導体層を形成する、
ことにより前記チャネル層を形成することを特徴とする。
、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
例えば、表示装置100は、TFT等(図示せず)が形成されたTFT基板102と、当
該TFT基板102に対向し、カラーフィルタ(図示せず)が設けられたフィルタ基板1
01を有する。また、表示装置100は、TFT基板102及びフィルタ基板101に挟
まれた領域に封入された液晶材料(図示せず)と、TFT基板102のフィルタ基板10
1側と反対側に接して位置するバックライト103を有する。
ように、TFT基板102は、図2の横方向に略等間隔に配置した複数のゲート信号線1
05と、図2の縦方向に略等間隔に配置した複数の映像信号線107を有する。また、ゲ
ート信号線105は、シフトレジスタ回路104に接続され、また、映像信号線107は
、ドライバ106に接続される。
本回路(図示せず)を有する。なお、各基本回路は、複数のTFT等や容量等を含んで構
成され、ドライバ106からの制御信号115に応じて、1フレーム期間のうち、対応す
るゲート走査期間(信号ハイ期間)にはハイ電圧となり、それ以外の期間(信号ロー期間
)にはロー電圧となるゲート信号を、対応するゲート信号線105に出力する。
130は、それぞれ、TFT109、画素電極110、及び、コモン電極111を有する
。ここで、TFT109のゲートは、ゲート信号線105に接続され、ソース又はドレイ
ンの一方は、映像信号線107に接続され、他方は、画素電極110に接続される。コモ
ン電極111は、コモン信号線108に接続される。なお、画素電極110とコモン電極
111は、互いに対向する。
コモン信号線108を介して、コモン電極111に、基準電圧を印加する。また、ドライ
バ106により制御されるシフトレジスタ回路104は、ゲート信号線105を介して、
TFT109のゲート電極に、ゲート信号を出力する。更に、ドライバ106は、ゲート
信号が出力されたTFT109に、映像信号線107を介して、映像信号の電圧を供給し
、当該映像信号の電圧は、更に、TFT109を介して、画素電極110に印加する。こ
の際、画素電極110とコモン電極111との間に電位差が生じる。
制御することにより、画素電極110とコモン電極111の間に挿入された液晶材料の液
晶分子の配光等を制御する。ここで、液晶材料には、バックライト103からの光が案内
されていることから、上記のように液晶分子の配光等を制御することにより、バックライ
ト103からの光の量を調節でき、結果として、画像を表示することができる。
3は、図2に示したTFT基板102のTFT109周辺の上面の一部を示す。なお、図
3に示したTFTに示した構成は一例であって、これに限定されない。例えば、図3にお
いては、いわゆるボトムゲート型TFTの構成の一例を示しているが、後述するようにい
わゆるトップゲート型TFTの構成を有してもよい。
ら延伸してゲート電極402が設けられる。また、映像信号線107から延伸するととも
に、当該ゲート電極402の一部と重なるように、ソース電極405及びドレイン電極4
06が設けられる。更に、ゲート信号線105及び映像信号線107に隣接するように設
けられた画素電極110の一部、及び、ゲート電極402の一部と重なるようにドレイン
電極406及びソース電極405が設けられる。なお、各TFT109は、当該ゲート電
極402、ソース電極405、及び、ドレイン電極406を有することはいうまでもない
。
図4に示すように、TFT109は、図中下方から順に、ガラス基板401、ゲート電極
402、ゲート絶縁膜403、積層チャネル404、及び、ソース電極405及びドレイ
ン電極406を有する。
こで、酸化物半導体407、409は、例えば、図4に示すように下層酸化物半導体40
7と、上層酸化物半導体409を有し、当該下層酸化物半導体407と上層酸化物半導体
409との間に当該酸化物半導体407、409に接するように水分含有膜408が配置
される。なお、上記においては、水分含有膜408が下層酸化物半導体407と上層酸化
物半導体409との間に配置される場合について説明したが、その他、単層の酸化物半導
体に接するように配置してもよい。具体的には、例えば、当該水分含有膜408は、上記
単層の酸化物半導体とゲート絶縁膜403との間、または、ソース電極405及びドレイ
ン電極406と、上記単層の酸化物半導体との間に配置してもよい。
半導体409の和)の厚さの2割から8割の間に配置することが望ましい。また、少なく
とも後述するアニール処理前の水分含有膜408は、水分を含む膜であってもよいし、O
原子またはOH原子を含む、O原子含有膜やOH原子含有膜であってもよい。なお、当該
水分含有膜408の材料としては、例えば、酸化シリコン(SiO)膜、窒化シリコン(
SiN)膜、窒酸化シリコン(SiON)膜等を用いる。その他、当該水分含有膜408
としては、例えば、絶縁膜、半金属膜、金属膜等を用いてもよい。
の水分やO原子の濃度と比較して高い。具体的には、例えば、当該水分含有膜408の濃
度は、1atm%乃至30atm%とすればよい。更に、また、後述するように、当該水
分含有膜408の膜厚は、例えば2nm以下であることが望ましい。また、当該水分含有
膜408は、図4に示したような連続した連続膜として設ける必要はなく、不連続に下層
酸化物半導体407上部等に設けてもよい。
えば、5nm乃至200nmとするのが望ましい。なお、酸化物半導体が上記のように単
層で形成される場合は、当該酸化物半導体の厚さを、例えば5nm乃至200nmとすれ
ばよい。なお、上層酸化物半導体409と下層酸化物半導体407は、同一の材料を用い
てもよいし、異なる材料を用いてもよい。また、酸化物半導体407、409の材料とし
ては、例えば、後述するようにIn−Ga−Zn−Oや、In、Ga、Zn、Snの少な
くとも1種類の元素を含むアモルファスもしくは結晶性酸化物半導体を用いる。
Al−Si合金、Mo−W合金等の低抵抗金属の単層、もしくはこれらの積層構造、ゲー
ト絶縁膜403としては、例えば、シリコン酸化膜(SiO)、シリコン窒化膜(SiN
)、シリコン酸窒化膜(SiON)等の絶縁膜の単層もしくはこれらの積層構造を用いる
。また、ソース・ドレイン電極405、406(ソースまたはドレイン電極405、40
6に接続される配線部を含む)としては、例えば、Mo、W、Al、Cu、Cu−Al合
金、Al−Si合金、Mo−W合金等の低抵抗金属の単層、もしくはこれらの積層構造)
を用いる。
て説明する。ここで、図5A乃至Gは、当該製造方法のフローの各段階におけるTFTの
断面構造を示す図である。図6は、本実施の形態における製造方法のフローについて説明
するための図である。
ト電極層、例えば、Al、約300nmと、Mo、約50nmを、スパッタ装置を用いて
、成膜する。また、周知のフォトリソグラフィー、及び、ウエットエッチングまたはドラ
イエッチングにより、前記ゲート電極層を島状に加工してゲート電極402を形成する(
S101)。なお、当該ゲート電極層は、上記の他、Mo、W、Al、Cu、Cu−Al
合金、Al−Si合金、Mo−W合金等の低抵抗金属の単層としてもよいし、これらの積
層構造としてもよい。
iO)を、プラズマ化学気相成長(PECVD)装置で、成膜温度350℃、成膜ガスに
、SiH4とN2Oを使い、約200nm成膜する(S102)。なお、当該ゲート絶縁
膜403は、シリコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜
(SiON)等の絶縁膜の単層もしくはこれらの積層構造でもよい。
上層酸化物半導体409を有する積層チャネル404を形成する。当該下層及び上層酸化
物半導体407、409には、例えばIn−Ga−Zn−Oの酸化物を使用する。
n2Ga2ZnO7を使い、Arガスに酸素を添加して、当該In−Ga−Zn−Oの酸
化物を25nm成膜することにより、下層酸化物半導体407を形成する(S103)。
そして、PECVD装置で、温度400℃、成膜ガスにTEOSとO2を使い、水分含有
膜408を、約1nm成膜する(S104)。次に、図5Dに示すように、DCスパッタ
装置で、ターゲット材にIn2Ga2ZnO7を使い、Arガスに酸素を添加して、In
−Ga−Zn−O(IGZO)の酸化物を25nm成膜することにより、上層酸化物半導
体409を形成する(S105)。
、In、Ga、Zn、Snの少なくとも1種類の元素を含むアモルファスもしくは結晶性
酸化物半導体であってもよい。具体的には、例えば、In−Ga−Zn酸化物、In−G
a酸化物、In−Zn酸化物、In−Sn酸化物、Zn−Ga酸化物、Zn酸化物等であ
ってもよい。また、下層及び上層酸化物半導体407、409は、同一材料を用いてもよ
いし、下層酸化物半導体407としてIGZO、上層酸化物半導体409としてITOを
用いる等、異なる材料を用いてもよい。
下であると、当該水分含有膜を流れる電流はトンネル電流として流れ、オン電流には影響
を与えない。一方、約2nm以上であると絶縁膜として機能し、オン電流が激減する。こ
のため、水分含有膜408のTEOS膜を約2nm以下になるように形成する。
あり、よって、島状にTEOS膜が成膜され、それ以外の部分は成膜されない場合もある
。この場合、成膜されてない部分にも成膜ガスの残留物であるSiOやSi、O2、OH
等が残る。当該残留物のO2やOHは、後述するアニール処理によりIGZO膜に拡散し
、IGZO膜を酸素終端し、オン電流向上に寄与できる。したがって、水分含有膜408
は島状に成膜された状態でもよい。
くはドライエッチングにより島状に加工して、積層チャネル404を形成する(S106
)。
するTi50nm/Al400nm/Ti50nmの積層構造(ソース・ドレイン電極層
)をスパッタ装置で成膜する(S107)。当該ソース・ドレイン電極層は、Mo、W、
Al、Cu、Cu−Al合金、Al−Si合金、Mo−W合金等の低抵抗金属の単層、も
しくは、これらの積層構造でもよい。
ース電極405、ドレイン電極406、それらの配線部を形成する(S108)。なお、
図5Gに示した形状は、例示であって、これに限定されない。
装置により、成膜温度、約250℃、成膜ガスにSiH4とN2Oを用いて、約400n
m成膜する。なお、当該パシベーション膜は、窒化シリコン(SiN)膜、窒酸化シリコ
ン(SiON)膜、その他金属酸化膜等の絶縁膜でもよい。また、成膜方法は、その他ス
パッタ、蒸着等を用いてもよい。
により、水分含有膜408の水分をIGZO膜に拡散させ、In−Ga−Zn−Oの酸化
物を酸素で終端させることができる。結果として、TFT109のオン電流を向上させる
ことができる。なお、上記においては、アニール処理を最後に行う場合について説明した
が、上層酸化物半導体409の形成(S105)以降で行えば、異なる段階で行ってもよ
い。
分含有膜408の成膜中やTFT109形成後のアニール処理により、酸化物半導体40
7、409中に酸素及び水分等をより均一かつ十分に熱拡散させることができる。その結
果、酸化物半導体407、409の移動度を増大させ、TFT109のオン電流を増大さ
せることができる。さらに、ゲート電圧に対するドレイン電流の立ち上がりを急峻にし、
スイッチ特性をより良好にする(S値の減少)こともできる。また、アニール処理に要す
る時間をより短縮することもできる。結果として、表示装置100における額縁領域の狭
小化や、高精細化を図ることもできる。
。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する
構成又は同一の目的を達成することができる構成で置き換えることができる。
次に、本発明の第2の実施形態を説明する。上記第1の実施の形態がいわゆるボトムゲ
ート型薄膜トランジスタ構造を有するに対し、本実施の形態においては、いわゆるトップ
ゲート型薄膜トランジスタ構造を有する点が、主に、異なる。なお、下記において、第1
の実施形態と同様である点については説明を省略する。
ある。図7に示すように、TFT109は、図中下方から順に、ガラス基板701、汚染
バリア膜702、ソース・ドレイン電極703、704、積層チャネル705、ゲート絶
縁膜706、ゲート電極707を有する。ここで、汚染バリア膜702としては、例えば
、シリコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiON
)等の絶縁膜の単層もしくはこれらの積層構造を用いる。なお、積層チャネル705は、
上記第1の実施形態と同様に、下層酸化物半導体708、水分含有膜709、上層酸化物
半導体710を積層して構成される。
方法について説明する。図8A乃至図8Gは、当該製造方法のフローの各段階における断
面構造を示す図である。図9は、本実施の形態における製造方法のフローについて説明す
るための図である。
あるシリコン窒化膜を、例えば、PECVD装置を用いて、成膜する(S201)。
例えば、Ti50nm/Al400nm/Ti50nmの積層構造(ソース・ドレイン電
極層)を、スパッタ装置を用いて、成膜する(S202)。なお、当該ソース・ドレイン
電極層は、その他、Mo、W、Al、Cu、Cu−Al合金、Al−Si合金、Mo−W
合金等の低抵抗金属の単層、もしくは、これらの積層構造であってもよい。
703、704等を形成する(S203)。なお、図8Cに示した形状は、例示であって
、ソース・ドレイン電極703、704等の形状はこれに限定されない。
半導体710を有する積層チャネル705を形成する積層チャネル層を形成する。なお、
当該酸化物半導体708、710には、例えば、In−Ga−Zn−Oの酸化物を用いれ
ばよい。
使い、Arガスに酸素を添加して、当該In−Ga−Zn−Oの酸化物を約25nm成膜
する。これにより、下層酸化物半導体708を形成する下層酸化物半導体層を形成する(
S204)。
O2を使い、約1nm成膜する(S205)。
材にIn2Ga2ZnO7を使い、Arガスに酸素を添加して、約25nm成膜する。こ
れにより、上層酸化物半導体710を形成する上層酸化物半導体層を形成する(S206
)。
−Ga−Zn−O以外にも、In、Ga、Zn、Snの少なくとも1種類の元素を含むア
モルファスもしくは結晶性酸化物半導体であってもよい。具体的には、たとえば、In−
Ga−Zn酸化物、In−Ga酸化物、In−Zn酸化物、In−Sn酸化物、Zn−G
a酸化物、Zn酸化物等でもよい。また、下層及び上層酸化物半導体708、710は、
同一材料を用いてもよいし、下層酸化物半導体708としてIGZO、上層酸化物半導体
710としてITOを用いる等、異なる材料を用いてもよい。
あるが、その膜厚が約2nm以下であると、当該水分含有膜709を流れる電流はトンネ
ル電流として流れ、オン電流には影響を与えない。一方、約2nm以上であると絶縁膜と
して機能し、オン電流が激減する。このため、水分含有膜709のTEOS膜を2nm以
下になるように形成する。
成膜するのは困難である場合があり、よって、島状にTEOS膜が成膜され、それ以外の
部分は成膜されない場合もある。この場合、成膜されてない部分にも成膜ガスの残留物で
あるSiOやSi、O2、OH等が残る。当該残留物のO2やOHは、後述するアニール
処理によりIGZO膜に拡散し、IGZO膜を酸素終端し、オン電流向上に寄与できる。
したがって、水分含有膜709は島状に成膜された状態でもよい。なお、水分含有膜70
9の材料は、酸化シリコン(SiO)膜、窒化シリコン(SiN)膜、窒酸化シリコン(
SiON)膜、AlO、TiO等の絶縁膜でもよい。
イエッチングにより上記積層チャネル層を島状に加工し、積層チャネル705を形成する
(S207)。
ラズマ化学気相成長(PECVD)装置で、成膜温度350℃、成膜ガスにSiH4とN
2Oを使い、約200nm成膜する(S208)。なお、当該ゲート絶縁膜706は、シ
リコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiON)等
の絶縁膜の単層もしくはこれらの積層構造でもよい。そして、ゲート電極707を形成す
るMo50nmとAl300nmとMo50nmの積層(ゲート電極層)をスパッタ装置
で成膜する(S209)。なお、当該ゲート電極707を形成する材料は、例えば、Mo
、W、Al、Cu、Cu−Al合金、Al−Si合金、Mo−W合金等の低抵抗金属の単
層、または、これらの積層構造でもよい。
イエッチングにより、上記ゲート電極層を島状に加工し、ゲート電極707を形成する(
S210)。
装置で、成膜温度250℃、成膜ガスにSiH4とN2Oを使い、約400nm成膜する
(S211)。なお、当該パシベーション膜は、窒化シリコン(SiN)膜、窒酸化シリ
コン(SiON)膜、その他金属酸化膜等の絶縁膜でもよい。また、成膜方法としては、
その他スパッタ、蒸着等を用いてもよい。
より、上記第1の実施形態と同様に、水分含有膜709の水分等をIGZO膜に拡散させ
、In−Ga−Zn−Oの酸化物を酸素で終端させることができる。結果として、TFT
109のオン電流を向上させることができる。なお、上記においては、アニール処理を最
後に行う場合について説明したが、上層酸化物半導体710の形成(S206)以降で行
えば、異なる段階で行ってもよい。
分等の貯蔵層として働くため、水分含有膜709の成膜中やTFT109形成後のアニー
ル処理により、酸化物半導体708、710中に酸素及び水分等をより均一かつ十分に熱
拡散させることができる。その結果、酸化物半導体708、710の移動度をより増大さ
せ、TFT109のオン電流をより増大させることができる。さらに、ゲート電圧に対す
るドレイン電流の立ち上がりを急峻にし、スイッチ特性をより良好にする(S値の減少)
こともできる。また、アニール処理に要する時間をより短縮することもできる。
変形が可能である。例えば、上記第1または第2の実施の形態で示した構成と実質的に同
一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置
き換えることができる。
ず、例えば、有機EL素子、無機EL素子、FED(Field-Emission Device)等、各種
の発光素子を用いた表示装置に適用してもよい。また、上記においては、画素領域130
におけるTFT109について説明したが、これに限られず、シフトレジスタ回路104
やドライバ106等を構成するTFTに適用してもよい。
放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置とし
て採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステ
ム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利
用することも可能である。なお、特許請求の範囲における第1の電極層は、例えば、ゲー
ト電極402を形成する電極層、または、ソース電極703及びドレイン電極704を形
成する電極層を含み、また、第2の電極層は、ソース電極405及びドレイン電極406
を形成する電極層、または、ゲート電極707を形成する電極層を含む。
ト、104 シフトレジスタ回路、105 ゲート信号線、106 ドライバ、109
TFT、110 画素電極、111 コモン電極、130 画素領域、401、701
ガラス基板、402、707 ゲート電極、403、706 ゲート絶縁膜、404、7
05 積層チャネル、405、703 ソース電極、406、704 ドレイン電極、4
07 下層酸化物半導体、408 水分含有膜、409 上層酸化物半導体、702 汚
染バリア膜。
Claims (8)
- 第1の基板を有し、
前記第1の基板上にゲート電極と、
前記ゲート電極の一方の表面を覆うように配置されたゲート絶縁膜と、
前記ゲート絶縁膜に重ねて配置された酸化物半導体と、
前記酸化物半導体に重ねて配置されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と、前記ゲート絶縁膜層との間に、前記酸化物半導体に接するように配置された酸素原子含有膜と、
を有し、
前記酸化物半導体の酸化物が酸素で終端されていることを特徴とする表示装置。 - 前記酸化物半導体は、第1の酸化物半導体層と、第2の酸化物半導体層を含み、
前記酸素原子含有膜は、前記第1の酸化物半導体層と、前記第2の酸化物半導体層との間に配置され、
前記酸素原子含有膜の膜厚は2nm以下であることを特徴とする請求項1記載の表示装置。 - 前記酸素原子含有膜は、前記酸化物半導体の厚さの2割から8割の間に設けられることを特徴とする請求項1乃至2のいずれかに記載の表示装置。
- 前記酸素原子含有膜は、不連続膜であることを特徴とする請求項1乃至3のいずれかに記載の表示装置。
- 前記酸化物半導体の厚さは、5nm乃至200nmであることを特徴とする請求項1乃至4のいずれかに記載の表示装置。
- 前記第1の酸化物半導体層の材料は、前記第2の酸化物半導体層の材料と異なることを特徴とする請求項2に記載の表示装置。
- 第1の基板上に少なくとも第1の電極層を形成し、
前記少なくとも第1の電極層が形成された第1の基板に、酸化物半導体層と酸素原子含有膜を含むチャネル層を形成し、
前記チャネル層が形成された基板に、少なくとも第2の電極層を形成し、
前記酸素原子含有膜に含まれる酸素原子を窒素雰囲気中で前記酸化物半導体層に拡散することにより、前記酸化物半導体の酸化物を酸素で終端することを特徴とする表示装置の製造方法。 - 前記酸化物半導体層は、第1の酸化物半導体層と第2の酸化物半導体層を含み、
前記第1の電極層が形成された基板に、少なくとも前記第1の酸化物半導体層を形成し、
前記第1の酸化物半導体層上に、前記酸素原子含有膜を形成し、
前記酸素原子含有膜上に、前記第2の酸化物半導体層を形成する、
ことにより前記チャネル層を形成することを特徴とする請求項7記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015203965A JP6097808B2 (ja) | 2015-10-15 | 2015-10-15 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015203965A JP6097808B2 (ja) | 2015-10-15 | 2015-10-15 | 半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011144698A Division JP5827045B2 (ja) | 2011-06-29 | 2011-06-29 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017029253A Division JP2017108161A (ja) | 2017-02-20 | 2017-02-20 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016006916A true JP2016006916A (ja) | 2016-01-14 |
JP6097808B2 JP6097808B2 (ja) | 2017-03-15 |
Family
ID=55225148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015203965A Active JP6097808B2 (ja) | 2015-10-15 | 2015-10-15 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6097808B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016348A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
JP2010027808A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2010067710A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP2010267955A (ja) * | 2009-04-16 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011029630A (ja) * | 2009-06-30 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2011119719A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012238763A (ja) * | 2011-05-12 | 2012-12-06 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-10-15 JP JP2015203965A patent/JP6097808B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016348A (ja) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 |
JP2010027808A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2010067710A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP2010267955A (ja) * | 2009-04-16 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011029630A (ja) * | 2009-06-30 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2011119719A (ja) * | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012238763A (ja) * | 2011-05-12 | 2012-12-06 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6097808B2 (ja) | 2017-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
JP5969995B2 (ja) | 酸化物薄膜トランジスタアレイの製造方法 | |
US20150295092A1 (en) | Semiconductor device | |
JP5226154B2 (ja) | 薄膜トランジスタ | |
TWI538210B (zh) | 半導體裝置及其製造方法 | |
US9240491B2 (en) | Semiconductor device and method for manufacturing same | |
JP5827045B2 (ja) | 半導体装置の製造方法 | |
WO2016098651A1 (ja) | 半導体装置、その製造方法、および半導体装置を備えた表示装置 | |
JP2010205987A (ja) | 薄膜トランジスタおよびその製造方法並びに表示装置 | |
KR20110109885A (ko) | 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치 | |
JP6416899B2 (ja) | 半導体装置およびその製造方法 | |
CN104508808A (zh) | 半导体装置及其制造方法 | |
WO2017018271A1 (ja) | 半導体装置およびその製造方法 | |
US9911859B2 (en) | Thin-film transistor and method of manufacturing the same field | |
JP2013055080A (ja) | 表示装置および表示装置の製造方法 | |
JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
CN110246900B (zh) | 半导体装置及其制造方法 | |
JP2014229814A (ja) | 薄膜トランジスタ、表示装置および電子機器 | |
US10991725B2 (en) | Active matrix substrate and method for producing same | |
JP2019169606A (ja) | アクティブマトリクス基板およびその製造方法 | |
US20200287054A1 (en) | Semiconductor device and method for producing the same | |
JP6097808B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN107004603B (zh) | 半导体装置及其制造方法 | |
JP2017108161A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201349507A (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6097808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |