KR102199223B1 - 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법 - Google Patents

저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102199223B1
KR102199223B1 KR1020190072972A KR20190072972A KR102199223B1 KR 102199223 B1 KR102199223 B1 KR 102199223B1 KR 1020190072972 A KR1020190072972 A KR 1020190072972A KR 20190072972 A KR20190072972 A KR 20190072972A KR 102199223 B1 KR102199223 B1 KR 102199223B1
Authority
KR
South Korea
Prior art keywords
channel layer
channel
layer
conductive layer
carbon
Prior art date
Application number
KR1020190072972A
Other languages
English (en)
Other versions
KR20200144838A (ko
Inventor
하태준
김영훈
전준영
유병수
Original Assignee
광운대학교 산학협력단
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단, 성균관대학교산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020190072972A priority Critical patent/KR102199223B1/ko
Publication of KR20200144838A publication Critical patent/KR20200144838A/ko
Application granted granted Critical
Publication of KR102199223B1 publication Critical patent/KR102199223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 실시예들은 용액 공정을 이용하여 절연층을 형성하고, 용액 공정을 이용하여 제1 채널층을 형성하고, 용액 공정 및 자외선 처리 방식을 이용하여 제2 채널층을 형성하여 이종접합 구조로 전도층을 형성함으로써, p형 반도체와 n형 반도체로 동작하는 양극성 트랜지스터 및 그 제조방법을 제공한다.

Description

저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법 {Method of Manufacturing High Performance Ambipolar Transistor with Stack Configuration of Hybrid SWCNT and IGZO Based on Low Temperature Solution Process}
본 실시예가 속하는 기술 분야는 용액 공정에 기반한 이종접합 구조의 트랜지스터의 제조 방법 및 이종접합 구조의 트랜지스터를 연결한 회로 장치에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor, CMOS)는 집적 회로의 한 종류이다. CMOS에서 p채널의 트랜지스터와 n채널의 트랜지스터를 상보적으로 결합하되, 인가 전압 또는 접지를 소스에 연결하고 입력 신호를 게이트에 연결하고 출력 신호를 드레인에 연결한다.
일반적인 CMOS는 상이한 p형 반도체와 n형 반도체를 사용한다. 기존의 CMOS는 p형과 n형을 각각 형성하기 위해서 도핑 등의 복잡한 공정을 거쳐야 하는 문제가 있다.
한국등록특허공보 제10-1243809호 (2013.03.08.)
본 발명의 실시예들은 용액 공정을 이용하여 절연층을 형성하고, 용액 공정을 이용하여 제1 채널층을 형성하고, 용액 공정 및 자외선 처리 방식을 이용하여 제2 채널층을 형성하여 이종접합 구조로 전도층을 형성함으로써, 양극성 트랜지스터를 p형 반도체와 n형 반도체로 동작시키는 데 발명의 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 게이트 전극에 절연층을 형성하는 단계, 상기 절연층에 유기계의 제1 물질을 포함하는 제1 용액을 도포하여 제1 채널층을 형성하는 제1 용액 처리 단계, 상기 제1 채널층에 무기계의 제2 물질을 포함하는 제2 용액을 도포하고 자외선 처리하는 방식으로 제2 채널층을 형성하여 이종접합 구조의 전도층을 형성하는 제2 용액 처리 단계, 및 상기 절연층 및 상기 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 증착하는 단계를 포함하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법을 제공한다.
본 실시예의 다른 측면에 의하면, 전하 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 및 상기 전도층과 상기 게이트 전극을 전기적으로 분리하는 절연층을 포함하며, 상기 전도층은 (i) 유기계의 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층 및 (ii) 무기계의 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성된 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터를 제공한다.
본 실시예의 또 다른 측면에 의하면, 두 개의 이종접합 구조의 양극성 트랜지스터를 상호 연결하며, 상기 이종접합 구조의 양극성 트랜지스터는, 전하 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 및 상기 전도층과 상기 게이트 전극을 전기적으로 분리하는 절연층을 포함하며, 상기 전도층은 (i) 유기계의 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층 및 (ii) 무기계의 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성된 것을 특징으로 하는 회로 장치를 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 용액 공정으로 제1 채널층과 제2 채널층을 도포하고, 저온에서 자외선 열처리를 통해 제2 채널층을 형성함으로써, 제1 채널층과 제2 채널층이 이종접합 구조로 형성된 트랜지스터가 안정적으로 양극성 동작할 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1 내지 도 4는 본 발명의 실시예들에 따른 양극성 트랜지스터의 제조 방법을 예시한 도면이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예들에 따른 양극성 트랜지스터를 예시한 도면이다.
도 6은 본 발명의 실시예들에 따른 양극성 트랜지스터의 전도층의 AFM 이미지를 예시한 도면이다.
도 7은 본 발명의 실시예들에 따른 양극성 트랜지스터의 출력 특성을 예시한 도면이다.
도 8은 본 발명의 실시예들에 따른 양극성 트랜지스터의 라만 스펙트럼을 예시한 도면이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
본 명세서에 기재된 실시예들은 트랜지스터, CMOS 인버터, CMOS 이미지 센서, 태양광 인버터, 링 오실레이터 등의 전자 회로 장치에 적용이 가능하다.
CMOS를 용이하게 제작하기 위해서 하이브리드로 이종접합을 구현한 양극성 트랜지스터(Ambipolar Transistor)를 적용할 수 있다. 양극성 트랜지스터는 p채널과 n채널 동작을 모두 수행한다. 양극성 트랜지스터는 정공과 전자에 의한 전하 전이가 가능하다. 유기 및 탄소 기반의 물질은 p형 전하 전이 특성을 보이고, 산화물 기반의 물질은 n형 전하 전이 특성을 보인다.
양극성 트랜지스터의 제작하려면 하이브리드 이중층 구조로 설계해야 한다. 기존에는 고품질의 하이브리드 이중층을 제조하기 위해 진공 공정을 이용하였다. 진공 공정을 대체하기 위한 용액 공정이 있으나, 기존의 용액 공정은 n형 물질인 IGZO(Indium Gallium Zinc Oxide) 박막 형성시 졸겔(sol-gel) 기반으로 분해(Decomposition) 및 밀도화(Densification)를 위해서는 500 ℃ 정도의 높은 공정 온도가 요구된다. 500 ℃ 정도의 높은 온도는 p형 물질인 SWCNT(Single Wall Carbon Nanotube) 박막의 품질 저하를 유도하므로, 하이브리도 이중층 구조의 고성능 박막 트랜지스터를 구현하기 곤란하다.
본 실시예들은 실온에서 용액 공정으로 SWCNT 박막을 제작하고, 광화학적 활성화 에너지를 통한 DUV(Deep Ultra Violet) 열처리 공정을 이용하여 공정 온도를 200도 이하로 낮추면서도 고품질 IGZO 박막을 제작할 수 있다. 본 실시예에 의한 제조 방법은 SWCNT/IGZO 이중층의 전도층을 갖는 양극성 트랜지스터를 제작할 수 있다.
도 1 내지 도 4는 본 발명의 실시예들에 따른 양극성 트랜지스터의 제조 방법을 예시한 도면이다.
양극성 트랜지스터의 제조 방법은 저온 용액 공정을 이용하여 양극성 트랜지스터를 제작한다. 제조 방법은 절연층을 형성하는 단계(S110), 제1 채널층을 형성하는 단계(S120), 제2 채널층을 형성하는 단계(S130), 증착하는 단계(S140)를 포함한다.
절연층을 형성하는 단계(S110) 전에 게이트 전극을 형성하는 단계(S102)를 수행할 수 있다. 절연층을 형성하는 단계(S112)는 게이트 전극에 절연층을 형성할 수 있다.
절연층을 형성하는 단계(S114)는 절연층을 초음파 세척하고 자외선 처리하여 절연층을 친수화할 수 있다. 절연층을 친수화하는 단계(S114)는 아세톤, 메탄올, 이소프로필알콜(IPA) 용액 등으로 10분간 클리닝 한 뒤. UV Ozone 처리를 하여 표면의 -OH기 생성을 통한 친수성 표면을 생성한다. 기판에 붙어 있는 유기 오염물은 화학적으로 C-H, -C=C-, -C-O, -C-Cl 등의 여러 가지 화학 결합을 하고 있다. 이러한 화학 결합은 자신의 결합 에너지보다 강한 에너지 충격을 받으면 CO2, H2O 등으로 분해되거나 -OH, -CHO, -COOH와 같이 친수성기로 전환된다.
절연층을 형성하는 단계(S116)는 아민기를 갖는 물질을 포함하는 용액을 이용하여 절연층을 표면 처리하여 절연층을 기능화할 수 있다. 절연층을 기능화하는 단계(S116)는 작용기를 갖는 물질을 포함하는 용액을 도포하거나 침지하여 연결층을 형성한다.
용액을 도포하는 과정은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다. 용액을 스프레이 공정을 통하여 도포하고, 일정 시간 동안 대기한다. 예컨대, 30분 내지 3시간 동안 대기한다. 작용기(아민기)에 의한 물리적/화학적 결합을 견고하게 한다.
절연층을 기능화하는 단계(S11)는 저온 용액 공정 기반의 균일한 불규칙 네트워크(random network) 형태의 탄소 나노튜브를 증착하기 위해서 전처리 공정을 통해 친수성화된 기판에 아민기(-NH2)를 갖는 APTES(3-(aminopropyl)triethoxysilane)로 표면처리를 하여 기판에 흡착량과 균일성을 향상시킨다. 연결층은 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.
절연층을 기능화하는 단계(S11)는 정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하여 세정하는 단계를 추가로 포함할 수 있다. 여과수(DI water)는 마이크로 필터(Micro filter)를 통해 불순물을 거르고 역삼투막(RO Membrane) 필터를 거쳐 최종적으로 이온교환수지(Resin)을 통과시킨다.
전도층을 형성하는 단계는 제1 용액을 도포하여 제1 채널층을 형성하는 단계(S120)와 제2 용액을 도포하여 제2 채널층을 형성하는 단계(S130)로 구분된다. 제1 용액 및 제2 용액을 도포하는 과정은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다.
제1 채널층을 형성하는 제1 용액 처리 단계(S120)는 절연층에 유기계의 제1 물질을 포함하는 제1 용액을 도포하여 제1 채널층을 형성한다.
제1 물질 또는 제1 채널층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 고분자 물질을 포함할 수 있다.
제1 채널층을 형성하는 단계(S120)는 정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하여 세정하는 단계(S122)를 추가로 포함할 수 있다. 여과수(DI water)는 마이크로 필터(Micro filter)를 통해 불순물을 거르고 역삼투막(RO Membrane) 필터를 거쳐 최종적으로 이온교환수지(Resin)을 통과시킨다. 세정하는 단계(S112)는 제1 채널층 박막을 형성하여 트랜지스터의 동작에 영향을 준다. 린싱(Rinsing)하거나 블로잉(Blowing)하는 단계(S270)를 수행하지 않으면, 트랜지스터에서 OFF 전류가 상승하여 트랜지스터의 동작에 악영향을 줄 수 있다.
제2 채널층을 형성하는 제2 용액 처리 단계(S130)는 제1 채널층에 무기계의 제2 물질을 포함하는 제2 용액을 도포하고 자외선 처리하는 방식으로 제2 채널층을 형성하여 이종접합 구조의 전도층을 형성한다.
제2 물질 또는 제2 채널층은 In2O3(Indium Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), TiO2 (Titanium OXIDE), ITO(Indium Tin Oxide), HfIZO (Hafnium Indium Zinc Oxide), SnO2 (Tin Oxide) 또는 이들의 조합으로 된 금속 산화물을 포함할 수 있다.
IGZO 용액 합성하는 과정에서 사용된 분말(Powder)은 Indium nitrate hydrate (99.999 %), gallium nitrate hydrate (99.999 %), zinc nitrate hydrate (99.999 %)이고, 사용된 용매(Solvent)는 2-methoxyethanol(2-ME)이고, 몰 농도는 0.125 M로 실험하고, IGZO 용액을 45초 동안 4000rpm으로 스핀 코팅한다. 이러한 물질의 종류 및 조건의 수치는 이에 한정되는 것이 아니고 구현되는 설계 방향에 따라 다른 물질 및 다른 수치 범위의 조건이 적용될 수 있다.
제2 채널층을 형성하는 단계(S132)는 50 ℃ 내지 350 ℃ 범위에서 자외선 처리하며, 자외선이 제1 채널층에 도달하기 전에 제2 물질에 포함된 금속 전구체의 분해 과정과 산화 화합물의 고밀도화를 진행시키는데 자외선이 사용되어, 자외선이 제1 채널층의 전도성을 손상시키지 않는다.
자외선 열처리 공정은 방사 파장(Emission Wavelength)이 253.7 nm (90 %), 184.9 nm (10 %) (UV253H, Filgen)인 램프를 사용하고, 출력 에너지 밀도(Output Energy Intensity)가 25 mW/cm2로 실험하였으나, 자외선 열처리 공정의 조건은 구현되는 설계 방향에 따라 다른 조건이 적용될 수 있다.
전도층은 (i) p형 반도체로 동작하는 제1 물질을 포함하는 제1 채널층 및 (ii) n형 반도체로 동작하는 제2 물질을 포함하는 제2 채널층이 이종접합 구조로 형성된다.
전극을 증착하는 단계(S142)는 전도성 물질을 증착한다. 예컨대, 열 증착(Thermal Evaporation)을 이용하여 75 nm의 Al 증착을 통해 소스 전극 및 드레인 전극을 형성할 수 있다. 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있다.
도 3 및 도 4를 참조하면, SiO2(Silicon Dioxide) 절연 박막 위에 실온 용액 공정 방법인 drop casting을 이용하여 SWCNT의 랜덤 네트워크 박막을 형성하고, spin coating 및 자외선 열처리 공정을 이용하여 IGZO 박막을 형성하여, p형과 n형의 이종 접합 구조를 구현한다. 소스 및 드레인 전극을 형성하고, 채널 패터닝 공정을 통하여 하이브리드 이중층 구조의 양극성 트랜지스터를 제작한다.
이하에서는 도 5a 내지 도 5f를 참조하여, 양극성 트랜지스터를 설명하기로 한다. 도 5a는 하부 게이트 방식의 양극성 트랜지스터이고, 도 5b는 연결층을 갖는 양극성 트랜지스터이고, 도 5c는 보호층을 갖는 양극성 트랜지스터이고, 도 5d는 상부 게이트 방식의 양극성 트랜지스터이고, 도 5e는 절연층과 연결된 소스/드레인 전극을 갖는 양극성 트랜지스터이고, 도 5f는 전도층의 일면에 형성된 전극들을 갖는 양극성 트랜지스터이다.
도 5a 내지 도 5f에서 각 층 또는 전극이 사각형으로 표시되어 있으나, 곡선, 경사면, 코너 등을 포함할 수 있다. 도 5a 내지 도 5f의 양극성 트랜지스터 간에 중복되는 설명은 생략하기로 한다.
도 5a를 참조하면, 하부 게이트 방식의 양극성 트랜지스터는 제1 채널층(510a), 제2 채널층(520a), 소스 전극(540a), 드레인 전극(550a), 게이트 전극(560a), 및 절연층(570a)을 포함한다.
전도층(530a)은 전하 이동 통로를 형성한다. 전도층(530a)은 (i) 유기계의 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층(510a) 및 (ii) 무기계의 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층(520a)이 이종접합 구조로 형성된다.
제1 채널층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소계 고분자 물질을 포함할 수 있다.
제2 채널층은 In2O3(Indium Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), TiO2 (Titanium OXIDE), ITO(Indium Tin Oxide), HfIZO (Hafnium Indium Zinc Oxide), SnO2 (Tin Oxide) 또는 이들의 조합으로 된 금속 산화물을 포함할 수 있다.
소스 전극(540a)은 전도층(530a)에 연결되어 전하를 공급한다. 드레인 전극(550a)은 전도층(530a)에 연결되어 전하를 받는다. 게이트 전극(560a)은 전도층에 전하가 흐르거나 흐르지 않게 조절한다.
절연층(570a)은 전도층(530a)과 게이트 전극(560a)을 분리하며, 전도층(530a)이 결합되도록 기능화된다. 절연층(570a)은 작용기를 갖는 물질에 의해 표면 처리되어 있다. 작용기를 갖는 물질은 아민기를 갖는 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.
유연층(580a)은 절연층(570a), 게이트 전극(560a), 전도층(530a), 소스 전극(540a), 및 드레인 전극(550a) 중에서 적어도 하나에 연결될 수 있다.
도 5b를 참조하면, 양극성 트랜지스터는 전도층(530b), 소스 전극(540b), 드레인 전극(550b), 게이트 전극(560b), 절연층(570b), 및 연결층(575b)을 포함한다. 양극성 트랜지스터는 유연층(580b)을 추가로 포함할 수 있다. 도 5b에 도시된 양극성 트랜지스터에서 절연층(570b) 및 전도층(530b)은 작용기를 갖는 물질을 포함하는 연결층(575b)에 의해 연결된다. 연결층(575b)은 아민기를 갖는 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.
도 5c를 참조하면, 양극성 트랜지스터는 전도층(530c), 소스 전극(540c), 드레인 전극(550c), 게이트 전극(560c), 절연층(570c), 및 보호층(590c)을 포함한다. 양극성 트랜지스터는 유연층(580c)을 추가로 포함할 수 있다. 보호층(370c)은 스크래치나 수분침투로 발생하는 손상을 방지한다.
도 5d를 참조하면, 상부 게이트 방식의 양극성 트랜지스터는 전도층(530d), 소스 전극(540d), 드레인 전극(550d), 게이트 전극(560d), 절연층(570d), 및 유연층(580d)을 포함한다.
유연층(580d) 위에 소스 전극(540d)과 드레인 전극(550d)이 형성되고, 전도층(530d)이 소스 전극(540d)과 드레인 전극(550d)에 연결되고, 절연층(350d)이 전도층(310d)과 게이트 전극(340d)을 분리한다. 제1 채널층의 증착을 위해서 유연층(580d)을 기능화할 수 있다.
도 5e는 절연층과 연결된 소스/드레인 전극을 갖는 양극성 트랜지스터를 예시한 것이다. 도 5e를 참조하면, 양극성 트랜지스터는 전도층(530e), 소스 전극(540e), 드레인 전극(550e), 게이트 전극(560e), 및 절연층(570e)을 포함한다. 양극성 트랜지스터는 유연층(580e)을 추가로 포함할 수 있다. 전도층(530e)이 소스 전극(540e)과 드레인 전극(550e)에 연결되고, 소스 전극(540e), 드레인 전극(550e), 및 제1 채널층(510e)이 작용기를 갖는 물질로 기능화된 절연층(570d)과 연결된다.
도 5f는 전도층의 일면에 형성된 전극들을 갖는 양극성 트랜지스터를 예시한 것이다. 도 5f를 참조하면, 양극성 트랜지스터는 전도층(530f), 소스 전극(540f), 드레인 전극(550f), 게이트 전극(560f), 제1 절연층(570f), 제2 절연층(577f), 및 유연층(580f)을 포함한다. 전도층(530f)이 소스 전극(540f), 드레인 전극(550f), 및 제1 절연층(570f)에 연결된다. 제2 절연층(577f)은 소스 전극(540f) 또는 드레인 전극(550f)을 게이트 전극(560f)과 분리한다.
도 6은 본 발명의 실시예들에 따른 양극성 트랜지스터의 전도층의 AFM 이미지를 예시한 도면이다.
기존의 용액 공정을 통하여 금속 산화물의 일종인 IGZO 박막을 형성할 때, 400 내지 500 ℃ 정도의 고온 열처리 공정이 필요하다. 금속 산화물(Metal-Oxygen) 결합이 풍부한 고품질 박막의 형성을 위해서, 용액 형태의 gel-type film에 충분한 열 에너지가 가해져야 하기 때문이다. 열 에너지에 의해서 기존 gel-type film에 남아 있는 여분 유기 성분들이 제거될 수 있고, 열 에너지가 금속 전구체(In, Ga, Zn)의 분해(Decomposition) 과정 및 견고한 산화 화합물(Oxide Compound)의 형성을 유도하여, gel-type film이 응축 (Condensation)되고 고밀도화(Densification)됨으로 고품질 금속 산화물 박막이 형성될 수 있다.
IGZO에 고온 열처리를 진행하게 되면 하부의 SWCNT 박막의 전도성을 잃어버리기 때문에, IGZO 박막 제조 과정에서 자외선 열처리(DUV photo annealing) 공정을 이용한다. 자외선 열처리(DUV photo annealing) 공정은 상대적으로 저온에서 고품질 산화 화합물 박막을 형성할 수 있다.
자외선 열처리 공정에 의한 광화학적 활성화 에너지(Photochemical Activation Energy)가 SWCNT 박막에 전달되기 전에 IGZO 박막 내 분해 및 고밀도화를 위하여 모두 소진되기 때문에 CNT의 기능에 손상을 주지 않는다. 저온의 자외선 열처리 공정을 통하여, SWCNT/ IGZO 이중층을 갖는 양극성 트랜지스터를 제작할 수 있다.
양극성 트랜지스터에서 p형의 SWCNT와 n형의 IGZO가 접촉하여 이종 접합을 형성한다. 형성된 이종 접합 구조에서 전하 캐리어(전자 및 정공)는 밴드 다이어그램으로 설명이 가능하다. 전극으로부터 전압이 가해지면 전하 캐리어 이동(Transport)이 발생한다. n형 전자는 전도 대역(conduction band, Ec)를 통하여, p형 정공은 가전자 대역(valence band, Ev)을 통하여 발생한다. 물질마다 광학적 밴드 갭이 존재하는데, SWCNT의 경우, 2 eV, IGZO의 경우 3.2 eV이다.
Al 전극에 가해지는 전압이 + 방향이라고 한다면, 정전기적 인력에 의하여 많은 n형 전자들의 이동이 활발해지게 되어 다수 캐리어가 되고, p형 정공은 상대적으로 소수 캐리어가 된다. 따라서 전도 대역에서 움직이는 전자들의 양이 가전자 대역에서 움직이는 정공들의 양보다 훨씬 많아지게 되어 n형 채널로 동작한다.
Al 전극에 가해지는 전압이 - 방향이라고 한다면, 많은 p형 정공들의 이동이 활발해지게 되어, 정공이 다수 캐리어가 되고, n형 전자가 소수 캐리어가 된다. 따라서 가전자 대역에서 움직이는 정공들의 양이 전도 대역에서 움직이는 전자들의 양보다 훨씬 많아지게 되어 p형 채널로 동작한다.
본 실시예에 따른 양극성 트랜지스터는 소스 전극 및 드레인 전극을 동일한 물질로 구현할 수 있다.
일반적인 양극성 트랜지스터는 p형과 n형 전하 전도층에 맞게 두 종류의 금속을 사용한다. 예컨대, n형 전하 이동을 위하여 소스 전극을 Aluminum(Al)을 사용하고, p형 전하 이동을 위하여 드레인 전극을 Gold(Au)를 사용한다. p형이든 n형이든 전하 이동이 원활하게 일어날 수 있다는 부분이 있기 때문이다. 다른 종류의 금속을 사용하는 이유는 각 물질에서의 일 함수(Work Function) 차이에 따라 금속과 전하 전도층 간의 일 함수 값의 차이가 적을수록 전하 이동이 유리하다. 물질마다 일 함수 값이 정해져 있기 때문에 최적의 조합을 찾을 필요가 있다. 예컨대, Al과 IGZO 간의 일 함수 차이가 매우 적고, Au와 SWCNT 간의 일 함수 차이가 매우 적다. 단극성 트랜지스터의 제작할 때 이러한 조합을 많이 사용한다.
그러나 양극성 트랜지스터에서 두 종류의 금속을 사용하기 위해서는 Al 한 번, Au 한 번, 총 두 번의 공정을 진행해야 한다. 마스크를 이용한 패턴 공정을 총 두 번 진행해야 하기 때문에 공정상 시간이 오래 걸리는 문제가 있다.
본 실시예에 따른 양극성 트랜지스터는 소스 전극 및 드레인 전극을 모두 Al로만 증착하여도 양극성의 특성을 충분히 구현할 수 있다. 즉, 마스크를 이용한 패턴 공정을 한 번만 진행할 수 있는 장점이 있다.
도 6은 본 발명의 실시예들에 따른 양극성 트랜지스터의 전도층의 AFM(Atomic Force Microscopy) 이미지를 예시한 도면이다. 도 6의 (a)는 저온 용액 공정 방법으로 제작된 SWCNT의 랜덤 네트워크, 도 6의 (b)는 저온 용액 공정 방법으로 제작된 IGZO 박막, 및 도 6의 (c)는 저온 용액 공정 방법으로 제작된 이중층 구조의 하이브리드 SWCNT/IGZO 박막의 AFM 이미지이다.
SWCNT 박막은 용액 공정을 통해 표면 거칠기가 1.39 nm인 고농도의 나노튜브 랜덤 네트워크가 형성된 것을 파악할 수 있다. 랜덤 네트워크는 사전에 SiO2 박막 위에 처리된 Poly-L-lysine (PLL)에 의한 아민기와 SWCNT 분산액에 의한 계면 활성제 간의 정전기적 인력으로 인한 것이다. SWCNT의 랜덤 네트워크의 분산이 최적화될 수 있다.
자외선 열처리를 포함한 용액 공정에 의하여 IGZO 박막이 불순물 없이 매우 균일하게 표면 거칠기가 0.22 nm로 형성된 것을 파악할 수 있다. 500 ℃의 열처리에 의하여 형성된 IGZO 박막의 표면 거칠기가 0.19 nm인 것과 비교하여 비슷한 품질인 표면을 보유한다.
IGZO 박막의 표면 거칠기는 하부의 SWCNT 랜덤 네트워크에 의하여 변화되는데, 약 2배 증가한 0.4 nm임을 확인할 수 있다.
도 7은 본 발명의 실시예들에 따른 양극성 트랜지스터의 출력 특성을 예시한 도면이다. 도 7의 (a)는 이중층 구조의 하이브리드 SWCNT/IGZO 박막 기반의 양극성 트랜지스터의 전기적 특성이고, 도 7의 (b)는 단일 SWCNT 박막 트랜지스터의 전기적 특성이고, 도 7의 (c)는 IGZO 박막 트랜지스터의 전기적 특성이다.
용액 공정 기반의 SWCNT 및 IGZO 박막 트랜지스터는 인가되는 전압에 의하여 나타나는 드레인-소스 전류를 통하여 각각 p형 및 n형 전하 이동 특성이 잘 나타난다는 것을 확인할 수 있다.
소자의 이동도(μ) 값을 수학식 1을 통하여 산출할 수 있다.
Figure 112019062922027-pat00001
W는 채널 영역의 너비, L은 채널 영역의 길이, Cox는 절연 박막의 커패시턴스이다. SWCNT 박막 트랜지스터는 4.85 cm2/V-s, IGZO 박막 트랜지스터는 3.54 cm2/V-s임을 알 수 있다.
박막 트랜지스터의 채널 저항을 수학식 2를 통하여 산출할 수 있다.
Figure 112019062922027-pat00002
SWCNT 박막 트랜지스터의 채널 저항은 12.8 kΩ이고, IGZO 박막 트랜지스터의 채널 저항은 17.2 kΩ으로 확인할 수 있다.
이중층 구조의 하이브리드 SWCNT/IGZO 박막 기반 트랜지스터는 p형 정공과 n형 전자에 의한 전하 이동 특성을 모두 관찰할 수 있다. 이와 달리, IGZO 박막이 500 ℃로 제작된 이중층 구조의 박막 트랜지스터의 경우, 단지 n형 특성만을 나타낸다. 고온에서 열처리하는 동안, SWCNT 랜덤 네트워크가 심각한 물리적, 화학적 손상을 입었기 때문이다.
하이브리드 SWCNT/IGZO 박막 기반의 양극성 트랜지스터에서 1 nA 이하의 낮은 게이트 누설 전류가 발생하고, p형 영역과 n형 영역의 이중층 구조에 의한 전하 축적 현상으로 인하여 off 전류가 단일 박막 트랜지스터에 비하여 증가한다. 하이브리드 SWCNT/IGZO 박막 기반 양극성 트랜지스터의 출력 특성을 확인하였을 때, 낮은 게이트 전압에서는 양극성 채널 영역에 소수 캐리어에 의한 비포화 전류가 흐르게 되고, 높은 게이트 전압에서는 단일 박막 트랜지스터에서 나타나는 일반적인 전기적 특성을 나타내낸다.
하이브리드 SWCNT/IGZO 박막 기반의 양극성 트랜지스터에서 이동도를 산출한 결과, p형 영역에서는 3.1 cm2/V-s, n형 영역에서 2.7 cm2/V-s로 단일 박막 트랜지스터의 경우보다 약간 감소된 수치를 나타낸다. 채널 저항을 산출한 결과, p형 채널 저항은 23.3 kΩ, n형 채널 저항은 27.9 kΩ로 이동도 수치의 경향을 따라간다는 것이 확인할 수 있다.
전도층은 유기계의 제1 물질을 포함하는 제1 용액을 도포하여 제1 채널층을 형성하고, 무기계의 제2 물질을 포함하는 제2 용액을 도포하고 자외선 처리하는 방식으로 제2 채널층을 형성하며, 자외선이 제1 채널층에 도달하기 전에 제2 물질에 포함된 금속 전구체의 분해 과정과 산화 화합물의 고밀도화를 진행시키는데 자외선이 사용되어, 자외선이 제1 채널층에 형성된 랜덤 네트워크에 따른 전도성을 손상시키지 않음으로써, p형 반도체 및 n형 반도체로 양극성 동작한다. 즉, 저온에서 자외선 열처리를 통해 제작된 IGZO 박막에 의하여 하이브리드 SWCNT/IGZO 박막 트랜지스터의 안정적인 양극성 동작 특성이 확보되었음을 알 수 있다.
도 8은 본 발명의 실시예들에 따른 양극성 트랜지스터의 라만 스펙트럼을 예시한 도면이다.
저온 용액 공정 기반의 이중층 구조의 하이브리드 SWCNT/IGZO 박막 내 물질의 구성을 확인하기 위해 라만 스펙트럼을 확인하였다. SWCNT 박막에서는 탄소 계열 물질에 의하여 G peak이 1594 cm-1에서, 2D peak이 2677 cm-1에서 확인되었고, 자외선 열처리 방법에 의하여 제작된 IGZO 박막에서는 비정질 구조이기 때문에 peak가 나타나지 않음을 확인하였다.
자외선 열처리 방법에 의하여 제작된 IGZO 박막이 포함된 하이브리드 SWCNT/IGZO 박막은 SWCNT 박막과 비교하였을 때 G peak과 2D peak이 거의 변화되지 않았으며, 이는 자외선 열처리 방법이 SWCNT 박막에 영향을 주지 않음을 나타낸다.
이중층 하이브리드 SWCNT/IGZO 구조에서 IGZO 박막이 500 ℃ 열처리에 의해 제작되면, G peak과 2D peak이 나타나지 않게 되었고, 이는 500 ℃ 열처리에 의한 IGZO 박막이 포함된 이중층 박막 트랜지스터가 n형 특성만 나타나는 것을 보여준다.
자외선 열처리를 포함하는 저온 용액 공정 방법을 이용하여 제1 채널층은 탄소계 물질에 의해 라만 스펙트럼에서 G 피크와 2D 피크가 나타나고, 제2 채널층의 금속 산화물에 자외선 처리하더라도 상기 제1 채널층은 G 피크와 2D 피크를 유지함으로써, 고품질 하이브리드 SWCNT/IGZO 박막 기반의 양극성 트랜지스터를 구현할 수 있다.
본 실시예에 따른 SWCNT/IGZO 구조를 갖는 양극성 트랜지스터는 유연 기판 기반의 CMOS 논리 회로에 적용할 수 있다.
회로 장치는 동일한 두 개의 이종접합 구조의 양극성 트랜지스터를 상호 연결한다. 이종접합 구조의 양극성 트랜지스터는, 전하 이동 통로를 형성하는 전도층, 전도층에 연결되어 전하를 공급하는 소스(Source) 전극, 전도층에 연결되어 전하를 받는 드레인(Drain) 전극, 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 및 전도층과 게이트 전극을 전기적으로 분리하는 절연층을 포함한다. 전도층은 (i) 유기계의 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층 및 (ii) 무기계의 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성된다.
회로 장치는 유연 기판에 구현될 수 있고, 대상체에 착용 가능한다.
회로 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.
회로 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.
도 1 및 도 2에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 1 및 도 2에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
510a: 제1 채널층 520a: 제2 채널층
530a: 전도층 540a: 소스 전극
550a: 드레인 전극 560a: 게이트 전극
570a: 절연층 575b: 연결층

Claims (17)

  1. 게이트 전극에 절연층을 형성하는 단계;
    상기 절연층에 탄소계 고분자 물질을 포함하는 제1 물질을 포함하는 제1 용액을 도포하여 상기 탄소계 고분자 물질을 포함하는 제1 채널층을 형성하는 제1 용액 처리 단계;
    상기 제1 채널층에 금속 산화물을 포함하는 제2 물질을 포함하는 제2 용액을 도포하고 50 ℃ 내지 350 ℃ 범위에서 자외선 처리하는 방식으로 상기 금속 산화물을 포함하는 제2 채널층을 형성하여 이종접합 구조의 전도층을 형성하는 제2 용액 처리 단계; 및
    상기 절연층 및 상기 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 증착하는 단계를 포함하며,
    상기 전도층은 p형 반도체로 동작하는 상기 제1 채널층 및 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성되며,
    상기 탄소계 고분자 물질을 포함하는 제1 채널층과 상기 금속 산화물을 포함하는 제2 채널층이 이종접합된 상기 전도층에서 자외선이 상기 제1 채널층에 도달하기 전에 상기 제2 물질에 포함된 금속 전구체의 분해 과정과 산화 화합물의 고밀도화를 진행시키는데 상기 자외선이 사용되어, 상기 자외선이 상기 탄소계 고분자 물질을 포함하는 제1 채널층에 형성된 랜덤 네트워크에 따른 전도성을 손상시키지 않으며,
    상기 탄소계 고분자 물질을 포함하는 제1 채널층과 상기 금속 산화물을 포함하는 제2 채널층이 이종접합된 상기 전도층은 p채널과 n채널인 양극성 채널로 동작하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 절연층을 형성하는 단계는 상기 절연층을 초음파 세척하고 자외선 처리하여 상기 절연층을 친수화하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 절연층을 형성하는 단계는 아민기를 갖는 물질을 포함하는 용액을 이용하여 상기 절연층을 표면 처리하여 상기 절연층을 기능화하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 용액 처리 단계는 상온에서 제1 용액을 도포한 후 기 설정된 시간 이후에 정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 채널층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소계 고분자 물질을 포함하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 채널층은 In2O3(Indium Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), TiO2 (Titanium OXIDE), ITO(Indium Tin Oxide), HfIZO (Hafnium Indium Zinc Oxide), SnO2 (Tin Oxide), 또는 이들의 조합으로 된 금속 산화물을 포함하는 것을 특징으로 하는 저온 용액 공정에 기반한 양극성 트랜지스터의 제조 방법.
  8. 삭제
  9. 전하 이동 통로를 형성하는 전도층;
    상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
    상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
    상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극; 및
    상기 전도층과 상기 게이트 전극을 전기적으로 분리하는 절연층을 포함하며,
    상기 전도층은 (i) 탄소계 고분자 물질을 포함하는 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층 및 (ii) 금속 산화물을 포함하는 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성되며,
    상기 전도층은 상기 탄소계 고분자 물질을 포함하는 제1 용액을 도포하여 상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층을 형성하고, 상기 금속 산화물을 포함하는 제2 용액을 도포하고 50 ℃ 내지 350 ℃ 범위에서 자외선 처리하는 방식으로 상기 금속 산화물을 포함하는 상기 제2 채널층을 형성하며,
    상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층과 상기 금속 산화물을 포함하는 상기 제2 채널층이 이종접합된 상기 전도층에서 자외선이 상기 제1 채널층에 도달하기 전에 상기 제2 물질에 포함된 금속 전구체의 분해 과정과 산화 화합물의 고밀도화를 진행시키는데 상기 자외선이 사용되어, 상기 자외선이 상기 탄소계 고분자 물질을 포함하는 제1 채널층에 형성된 랜덤 네트워크에 따른 전도성을 손상시키지 않으며,
    상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층과 상기 금속 산화물을 포함하는 상기 제2 채널층이 이종접합된 상기 전도층은 p채널과 n채널인 양극성 채널로 동작하는 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  10. 제9항에 있어서,
    상기 절연층은 아민기를 갖는 물질에 의해 표면 처리된 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  11. 제9항에 있어서,
    상기 제1 채널층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소계 고분자 물질을 포함하는 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  12. 제9항에 있어서,
    상기 제2 채널층은 In2O3(Indium Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), TiO2 (Titanium OXIDE), ITO(Indium Tin Oxide), HfIZO (Hafnium Indium Zinc Oxide), SnO2 (Tin Oxide), 또는 이들의 조합으로 된 금속 산화물을 포함하는 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  13. 삭제
  14. 제9항에 있어서,
    상기 제1 채널층은 탄소계 물질에 의해 라만 스펙트럼에서 G 피크와 2D 피크가 나타나고, 상기 제2 채널층의 금속 산화물에 자외선 처리하더라도 상기 제1 채널층은 상기 G 피크와 상기 2D 피크를 유지하는 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  15. 제9항에 있어서,
    상기 소스 전극과 상기 드레인 전극은 동일 물질로 구현된 것을 특징으로 하는 이종접합 구조의 양극성 트랜지스터.
  16. 두 개의 이종접합 구조의 양극성 트랜지스터를 상호 연결하며,
    상기 이종접합 구조의 양극성 트랜지스터는,
    전하 이동 통로를 형성하는 전도층;
    상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
    상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
    상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극; 및
    상기 전도층과 상기 게이트 전극을 전기적으로 분리하는 절연층을 포함하며,
    상기 전도층은 (i) 탄소계 고분자 물질을 포함하는 제1 물질을 포함하며 p형 반도체로 동작하는 제1 채널층 및 (ii) 금속 산화물을 포함하는 제2 물질을 포함하며 n형 반도체로 동작하는 제2 채널층이 이종접합 구조로 형성되며,
    상기 전도층은 상기 탄소계 고분자 물질을 포함하는 제1 용액을 도포하여 상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층을 형성하고, 상기 금속 산화물을 포함하는 제2 용액을 도포하고 50 ℃ 내지 350 ℃ 범위에서 자외선 처리하는 방식으로 상기 금속 산화물을 포함하는 상기 제2 채널층을 형성하며,
    상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층과 상기 금속 산화물을 포함하는 상기 제2 채널층이 이종접합된 상기 전도층에서 자외선이 상기 제1 채널층에 도달하기 전에 상기 제2 물질에 포함된 금속 전구체의 분해 과정과 산화 화합물의 고밀도화를 진행시키는데 상기 자외선이 사용되어, 상기 자외선이 상기 탄소계 고분자 물질을 포함하는 제1 채널층에 형성된 랜덤 네트워크에 따른 전도성을 손상시키지 않으며,
    상기 탄소계 고분자 물질을 포함하는 상기 제1 채널층과 상기 금속 산화물을 포함하는 상기 제2 채널층이 이종접합된 상기 전도층은 p채널과 n채널인 양극성 채널로 동작하는 것을 특징으로 하는 CMOS (Complementary Metal Oxide Semiconductor) 회로 장치.
  17. 제16항에 있어서,
    상기 회로 장치는 유연 기판에 구현될 수 있고, 대상체에 착용 가능한 것을 특징으로 하는 CMOS 회로 장치.
KR1020190072972A 2019-06-19 2019-06-19 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법 KR102199223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190072972A KR102199223B1 (ko) 2019-06-19 2019-06-19 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190072972A KR102199223B1 (ko) 2019-06-19 2019-06-19 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200144838A KR20200144838A (ko) 2020-12-30
KR102199223B1 true KR102199223B1 (ko) 2021-01-06

Family

ID=74087952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190072972A KR102199223B1 (ko) 2019-06-19 2019-06-19 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR102199223B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031681A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation スイッチング素子及びその製造方法
JP2010067710A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2437768A (en) * 2006-05-03 2007-11-07 Seiko Epson Corp Photosensing TFT
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101993382B1 (ko) * 2011-05-06 2019-06-27 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031681A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation スイッチング素子及びその製造方法
JP2010067710A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
2018 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID STATE CIRCUITS (EDSSC)
ADV. MATER. 2014,
ADV. OPTICAL MATER. 2015,

Also Published As

Publication number Publication date
KR20200144838A (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
Bertolazzi et al. Molecular chemistry approaches for tuning the properties of two-dimensional transition metal dichalcogenides
Yu et al. Metal oxides for optoelectronic applications
Pham et al. Recent advances in doping of molybdenum disulfide: industrial applications and future prospects
Jie et al. Graphene-based hybrid structures combined with functional materials of ferroelectrics and semiconductors
US9177688B2 (en) Carbon nanotube-graphene hybrid transparent conductor and field effect transistor
TWI541828B (zh) 包括內含有碳奈米管及奈米線複合物之透明導電塗層的電子元件以及其製造方法
JP2022519403A (ja) ＭＸｅｎｅ改質ハイブリッド光変換器
TWI684290B (zh) 用於安定、敏感性光檢測器的材料、製造設備與方法及由其等製成之影像感應器
Li et al. High-performance transparent ultraviolet photodetectors based on InGaZnO superlattice nanowire arrays
de la Rosa et al. Highly efficient and stable MoS 2 FETs with reversible n-doping using a dehydrated poly (vinyl-alcohol) coating
Huang et al. Metal oxide nanowire transistors
Tetsuka et al. Graphene/nitrogen-functionalized graphene quantum dot hybrid broadband photodetectors with a buffer layer of boron nitride nanosheets
JP2008547237A (ja) 金属酸化物ナノ粒子を使用して電子デバイスを製造する方法
JP2013506302A (ja) 量子ドット−フラーレン接合光電子素子
JP6289827B2 (ja) フォトダイオード及びフォトダイオード作製方法
KR20190129223A (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
Taniguchi et al. Chemically exfoliated inorganic nanosheets for nanoelectronics
CN109273543B (zh) 硫族化合物膜上涂覆纳米颗粒的晶体管及制备方法与应用
Li et al. Broadband phototransistors realised by incorporating a bi-layer perovskite/NIR light absorbing polymer channel
Tian et al. Recent advances in graphene homogeneous p–n junction for optoelectronics
Chen et al. Inkjet-printed MoS2 nanoplates on flexible substrates for high-performance field effect transistors and gas sensing applications
Ding et al. Ag-Assisted Dry Exfoliation of Large-Scale and Continuous 2D Monolayers
KR102199223B1 (ko) 저온 용액 공정 기반의 하이브리드 이중층 구조를 갖는 고성능 양극성 트랜지스터의 제조 방법
Chai et al. Additively manufactured zinc oxide thin-film transistors using directed assembly
CN112313813A (zh) 层状钙钛矿、光吸收层、附有光吸收层的基板、光电转换元件和太阳能电池

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant