JP2009539756A - ドーナッツ状の触媒金属層を利用したシリコンナノチューブの製造方法 - Google Patents

ドーナッツ状の触媒金属層を利用したシリコンナノチューブの製造方法 Download PDF

Info

Publication number
JP2009539756A
JP2009539756A JP2009515290A JP2009515290A JP2009539756A JP 2009539756 A JP2009539756 A JP 2009539756A JP 2009515290 A JP2009515290 A JP 2009515290A JP 2009515290 A JP2009515290 A JP 2009515290A JP 2009539756 A JP2009539756 A JP 2009539756A
Authority
JP
Japan
Prior art keywords
catalytic metal
metal layer
silicon
donut
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009515290A
Other languages
English (en)
Other versions
JP4866461B2 (ja
Inventor
レ−マン パク
サン−ヒョプ キム
スンリュル メン
ジョンヒュク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2009539756A publication Critical patent/JP2009539756A/ja
Application granted granted Critical
Publication of JP4866461B2 publication Critical patent/JP4866461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/027—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/602—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Catalysts (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Silicon Compounds (AREA)

Abstract

基板上に非触媒金属アイランドを形成し、該非触媒金属アイランドの周囲を覆い包むように触媒金属ドーナッツを形成し、該触媒金属ドーナッツ上にシリコンナノチューブを成長させてシリコンナノチューブを製造する。これにより、該触媒金属ドーナッツを利用してシリコンナノチューブを効果的に成長させることができる。

Description

本発明は、ナノチューブの製造方法に係り、さらに詳細には、シリコンナノチューブの製造方法に関する。
最近、炭素ナノチューブは、新しい形態と機能との超高速、高集積電子素子やセンサとしての活用度が高まっている。前記炭素ナノチューブの場合には、触媒金属層を利用して適当な成長条件で、熱化学気相蒸着法によって製造が可能である。ところで、前記炭素ナノチューブは、半導体の特性と金属の特性とを有し、製造時に半導体の性質と金属の性質とを所望の通り調節し難い。
これにより、本発明者らは、シリコンナノチューブに着眼した。シリコンは、周知の通り半導体の性質を有するので前記シリコンナノチューブは、電子素子やセンサとして活用が可能である。さらに、前記シリコンナノチューブは、炭素ナノチューブのように、外部壁の構造によって特性が決定されるほど、これまで知られていなかった新しい特性を有するシリコン構造体になる可能性があり、これにより、知られていない多様な応用分野が存在しうる。
しかし、前記シリコンナノチューブは、前記炭素ナノチューブの製造方法を単純に採用する場合、ナノチューブに成長せずにナノワイヤに成長する。従って、これまでシリコンナノチューブを成長させるのはほぼ不可能に近い実情であり、これにより、シリコンナノチューブについての研究結果もほとんど発表されていない。
本発明がなそうとする技術的課題は、前述のように、シリコンナノチューブを良好に成長させることを含むシリコンナノチューブの製造方法を提供するところにある。
前記技術的課題を達成するために、本発明の一側面によれば、基板上に非触媒金属アイランドを形成し、前記非触媒金属アイランドの周囲を覆い包むように触媒金属ドーナッツを形成し、前記触媒金属ドーナッツ上にシリコンナノチューブを成長させてシリコンナノチューブを製造する。
前記非触媒金属アイランドは、前記基板上に非触媒金属層を形成し、前記非触媒金属層を熱処理して形成できる。前記非触媒金属アイランドは、前記基板上に非触媒金属層を形成し、前記非触媒金属層をドライエッチングして形成できる。
前記触媒金属ドーナッツは、前記非触媒金属アイランドが形成された基板上に触媒金属層を形成し、前記触媒金属層を熱処理して形成できる。前記触媒金属層は、ニッケル、金、亜鉛または鉄から形成できる。
また、本発明の他の側面によれば、基板上に非触媒金属層を形成し、前記非触媒金属層を熱処理し、前記非触媒金属層の表面エネルギーが減って凝集して非触媒金属アイランドを形成する。前記非触媒金属アイランドが形成された前記基板上に触媒金属層を形成し、前記触媒金属層を熱処理し、前記触媒金属層の表面エネルギーを減らし、前記非触媒金属アイランドの周囲を覆い包むように触媒金属ドーナッツを形成する。前記触媒金属ドーナッツ上で、前記触媒金属ドーナッツとシリコンソースとの反応によってシリコンナノチューブを成長させてシリコンナノチューブを製造する。
前記非触媒金属層は、２ないし１０ｎｍ厚に、クロム、白金またはバナジウムから形成できる。前記触媒金属層は、２ないし１０ｎｍ厚にニッケル、金、亜鉛または鉄から形成できる。
本発明は、炭素ナノチューブの製造時に利用される触媒金属層を単純に利用せず、触媒金属ドーナッツを利用してシリコンナノチューブを成長させてシリコンナノチューブをさらに効果的に製造できる。
また本発明は、基板上に非触媒金属アイランドを形成し、前記非触媒金属アイランドの周囲を覆い包むように触媒金属層を形成して触媒金属ドーナッツを形成し、前記触媒金属ドーナッツ上にシリコンナノチューブを成長させる。これによって本発明は、触媒金属層を利用しつつも、効率的にシリコンナノチューブを成長させることができる。
以下、添付図面を参照しつつ、本発明の望ましい実施形態について詳細に説明する。しかし、次に例示する本発明の実施形態は、さまざまな異なる形態に変形され、本発明の範囲が後述の実施形態に限定されるものではなく、互いに異なる多様な形態に具現されうる。本発明の実施形態は、当業界で平均的な知識を有した者に本発明をさらに完全に説明するために提供されるのである。図面で膜または領域の大きさまたは厚さは、明細書の明確性のために誇張されている。
前述のように、シリコンナノチューブの成長時に炭素ナノチューブに採用される方法を単純に利用する場合、ナノチューブに成長せずにナノワイヤに成長する。従って、本発明者らは、シリコンナノチューブを成長させることができるように、ドーナッツ状の触媒金属層を利用することに着眼した。換言すれば、基板上にシリコンナノチューブを成長するために、非触媒金属層をアイランドに成長させた後、前記非触媒金属層からなるアイランド周辺に、触媒金属層をドーナッツ状に形成する。かようにすれば、前記ドーナッツ状の触媒金属層上にシリコン層を形成させる場合、シリコンナノチューブを安全に成長させることができる。以下では、本発明に採用された製造方法についてさらに詳細に説明する。
図１は、本発明によるシリコンナノチューブの製造方法のフローチャートであり、図２ないし図５は、本発明によるシリコンナノチューブの断面図であり、図６は、図４の平面図である。
具体的に、基板１００、例えば、シリコン基板を化学的方法によって洗浄して準備する（ステップ５０）。前記基板１００上に、図２に図示したように、非触媒金属層１０２を形成する。前記非触媒金属層１０２は、クロム、白金またはバナジウムから形成する。前記非触媒金属層１０２は、蒸着（evaporator）法やスパッタリング（sputter）法によって形成する。前記非触媒金属層１０２は、２ｎｍないし１０ｎｍ厚、望ましくは３ｎｍ厚に形成する（ステップ５２）。
前記非触媒金属層１０２を一次熱処理する。前記一次熱処理は、非触媒金属層１０２が形成された基板１００を熱処理装置の反応室（図示せず）内に入れ、反応室の温度を４００℃ないし７００℃の温度条件で、３０秒ないし５分間遂行する（ステップ５４）。前記一次熱処理を介して、前記非触媒金属層１０２は、表面エネルギーが減ってアイランド（island）状に凝集することになる。これにより、図３に図示したように、基板上に非触媒金属アイランド１０４が形成される。前記非触媒金属アイランド１０４は、円形や楕円形の形態に形成される。前記非触媒金属アイランド１０４の直径によって、後に形成されるシリコンナノチューブ１０８（（図５）の内部直径が決定される（ステップ５６）。
本実施形態で、前記非触媒金属アイランド１０４は、非触媒金属層１０２を熱処理して形成したが、非触媒金属層１０２をドライエッチングして形成することも可能である。すなわち、基板１００上に非触媒金属層１０２を形成した後、紫外線や電子線を利用して微細パターン処理を行い、前記非触媒金属層１０２をドライエッチングすれば、アイランド形態の非触媒金属アイランド１０４を形成できる。
前記非触媒金属アイランド１０４が形成された基板１００の上面に、図３に図示したように、触媒金属層１０５を形成する。前記触媒金属層１０５は、ニッケル、金、亜鉛または鉄から形成する。前記触媒金属層１０５は、蒸着法やスパッタリング法によって形成する。前記触媒金属層１０５は、２ｎｍないし１０ｎｍ厚、望ましくは３ｎｍ厚に形成する（ステップ５８）。
前記触媒金属層１０５を二次熱処理する。前記二次熱処理は、触媒金属層１０５が形成された基板１００を熱処理装置の反応室（図示せず）内に入れ、反応室の温度を３００℃ないし５００℃の温度条件で、３０秒ないし５分間遂行する（ステップ６０）。前記二次熱処理を介して、前記触媒金属層１０５は、表面エネルギーが減ってドーナッツ状に凝集することになる。これにより、図４及び図６に図示したように、非触媒金属アイランド１０４の周囲を覆い包むように、触媒金属ドーナッツ１０６が形成される。すなわち、触媒金属層１０５が表面エネルギーを減らして非触媒金属アイランドのエッジに凝集することになり、ドーナッツ状の触媒金属ドーナッツ１０６が形成される。前記触媒金属ドーナッツ１０６の直径によって、後述するシリコンナノチューブ１０８（図５）の直径も決定される（ステップ６２）。
本実施形態で、前記触媒金属ドーナッツ１０６は、触媒金属層１０５を二次熱処理して形成したが、二次熱処理せずに、後工程のシリコンナノチューブ成長装置でシリコンナノチューブを成長する過程で形成することも可能である。換言すれば、後工程のシリコンナノチューブを成長する過程で、触媒金属層１０５は、若干の溶融が起きることとなり、互いに凝集したり、または基板１００で表面移動がある程度可能である。従って、前記触媒金属層１０５を二次熱処理せずに、すぐにシリコンナノチューブを成長させるために、成長室の温度を上げるときに、十分にドーナッツ状の触媒金属ドーナッツ１０６を形成できる。
図５に図示したように、前記触媒金属ドーナッツ１０６上にシリコンナノチューブ１０８を形成する。前記シリコンナノチューブ１０８は、触媒金属ドーナッツ１０６上でのみ形成され、非触媒金属層１０４上では形成されない。従って本発明は、触媒金属ドーナッツ１０６上に形成されるシリコンナノチューブ１０８を得ることができる（ステップ６４）。前記シリコンナノチューブ１０８の成長方法については、さらに詳細に後述する。
図７は、図５のシリコンナノチューブ成長に利用された装置の概略的な構成図であり、図８は、図５のシリコンナノチューブ成長のメカニズムについて概略的に図示した図面である。
具体的に、前記シリコンナノチューブ成長に利用される成長装置は、熱化学気相蒸着（thermal ＣＶＤ）装置を利用する。その構成について述べれば、ヒータ３０２を具備するチャンバ３００と、前記チャンバ３００の内部に基板１００が置かれるボート３０４と、前記ボート３０４に隣接してシリコン粉末ソース３０６とが位置する。前記シリコン粉末ソース３０６は、シリコン粉末であるか、シリコン酸化物と炭素とが含まれた粉末を利用する。前記チャンバ３００の両側部には、チャンバ３００内部に雰囲気ガスを注入及び排出できるガス注入口３０８及びガス排出口３１０を具備する。本発明のシリコンナノチューブ１０８の成長には、シリコン粉末ソース３０６を利用するが、前記ガス注入口３０８及びガス排出口３１０を利用し、シリコンソースガス、例えばＳｉＣｌ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2、ＳｉＨ4、Ｓｉ2Ｈ6を利用することもできる。
このように構成される成長装置を利用してシリコンナノチューブ１０８を成長させる過程について説明する。ボート３０４上に基板１００を位置させる。次に、チャンバ３００を成長温度、例えば７００ないし１，０００℃、望ましくは８００℃に設定し、ガス注入口３０８を介してアルゴンガスを１００ないし１，０００ｓｃｃｍを流せば、シリコン粉末ソース３０６でシリコンが分解されてシリコンイオン（またはシリコン原子）が触媒金属ドーナッツ１０６に吸着されて溶解される。
次に、触媒金属ドーナッツ１０６の内部にシリコン原子が拡散して供給されれば、触媒金属ドーナッツ１０６上でシリコンナノチューブ１０８が成長することになる。前記シリコン粉末ソース３０６でシリコンが分解されるとき、前記触媒金属ドーナッツ１０６内には、非触媒金属アイランド１０４が形成されているが、非触媒金属アイランド１０４とシリコンとの反応度に比べ、触媒金属ドーナッツ１０６とシリコンとの反応都が優秀であり、シリコン構造物が非触媒金属アイランド１０４では成長しない。結果的に、前記シリコン粉末ソース３０６から供給されるシリコンソースの触媒金属ドーナッツ１０６との反応によって、シリコンナノチューブ１０８が成長する。
以上で説明した通り、本発明は、炭素ナノチューブの製造時に利用される触媒金属層を単純に利用せずに、触媒金属ドーナッツを利用してシリコンナノチューブを成長させてシリコンナノチューブをさらに効果的に製造できる。
また本発明は、基板上に非触媒金属アイランドを形成し、前記非触媒金属アイランドの周囲を覆い包むように触媒金属層を形成して触媒金属ドーナッツを形成し、前記触媒金属ドーナッツ上にシリコンナノチューブを成長させる。これにより本発明は、触媒金属層を利用しつつも、効率的にシリコンナノチューブを成長させることができる。
本発明について図面に示した実施形態を用いて説明したが、それらは例示的なものに過ぎず、本技術分野の当業者ならば、本発明の範囲および趣旨から逸脱しない範囲で多様な変更および変形が可能であるということを理解することができるであろう。従って、本発明の技術的範囲は、説明された実施形態によって定められず、特許請求の範囲によって定められねばならない。
本発明は、触媒金属ドーナッツを利用してシリコンナノチューブを成長させ、シリコンナノチューブをさらに効果的に製造できる。
本発明によるシリコンナノチューブの製造方法のフローチャートである。 本発明によるシリコンナノチューブの製造方法に係る断面図である。 本発明によるシリコンナノチューブの製造方法に係る断面図である。 本発明によるシリコンナノチューブの製造方法に係る断面図である。 本発明によるシリコンナノチューブの製造方法に係る断面図である。 図４の平面図である。 図５のシリコンナノチューブ成長に利用された装置の概略的な構成図である。 図５のシリコンナノチューブ成長のメカニズムを概略的に図示した図面である。

Claims (11)

  1. 基板上に非触媒金属アイランドを形成し、
    前記非触媒金属アイランドの周囲を覆い包むように触媒金属ドーナッツを形成し、
    前記触媒金属ドーナッツ上にシリコンナノチューブを成長させることを含んでなることを特徴とするシリコンナノチューブの製造方法。
  2. 前記非触媒金属アイランドは、
    前記基板上に非触媒金属層を形成し、
    前記非触媒金属層を熱処理して形成することを特徴とする請求項１に記載のシリコンナノチューブの製造方法。
  3. 前記非触媒金属層は、クロム、白金またはバナジウムから形成することを特徴とする請求項２に記載のシリコンナノチューブの製造方法。
  4. 前記非触媒金属アイランドは、
    前記基板上に非触媒金属層を形成し、
    前記非触媒金属層をドライエッチングして形成することを特徴とする請求項１に記載のシリコンナノチューブの製造方法。
  5. 前記触媒金属ドーナッツは、
    前記非触媒金属アイランドが形成された基板上に触媒金属層を形成し、
    前記触媒金属層を熱処理して形成することを特徴とする請求項１に記載のシリコンナノチューブの製造方法。
  6. 前記触媒金属層は、ニッケル、金、亜鉛または鉄から形成することを特徴とする請求項５に記載のシリコンナノチューブの製造方法。
  7. 前記シリコンナノチューブは、熱化学気相蒸着法により、前記触媒金属ドーナッツとシリコンソースとの反応によって形成されることを特徴とする請求項１に記載のシリコンナノチューブの製造方法。
  8. 基板上に非触媒金属層を形成し、
    前記非触媒金属層を熱処理し、前記非触媒金属層の表面エネルギーが減って凝集して非触媒金属アイランドを形成し、
    前記非触媒金属アイランドが形成された前記基板上に触媒金属層を形成し、
    前記触媒金属層を熱処理し、前記触媒金属層の表面エネルギーを減らし、前記非触媒金属アイランドの周囲を覆い包むように触媒金属ドーナッツを形成し、
    前記触媒金属ドーナッツ上で、前記触媒金属ドーナッツとシリコンソースとの反応によってシリコンナノチューブを成長させることを含んでなることを特徴とするシリコンナノチューブの製造方法。
  9. 前記非触媒金属層は、２ないし１０ｎｍ厚に、クロム、白金またはバナジウムから形成することを特徴とする請求項８に記載のシリコンナノチューブの製造方法。
  10. 前記触媒金属層は、２ないし１０ｎｍ厚にニッケル、金、亜鉛または鉄から形成することを特徴とする請求項８に記載のシリコンナノチューブの製造方法。
  11. 前記シリコンナノチューブは、熱化学気相蒸着法によって形成することを特徴とする請求項８に記載のシリコンナノチューブの製造方法。
JP2009515290A 2006-06-15 2006-12-08 ドーナッツ状の触媒金属層を利用したシリコンナノチューブの製造方法 Expired - Fee Related JP4866461B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060053897A KR100799570B1 (ko) 2006-06-15 2006-06-15 도넛 형태의 촉매 금속층을 이용한 실리콘 나노튜브 제조방법
KR10-2006-0053897 2006-06-15
PCT/KR2006/005308 WO2007145406A1 (en) 2006-06-15 2006-12-08 Method of manufacturing silicon nanotubes using doughnut-shaped catalytic metal layer

Publications (2)

Publication Number Publication Date
JP2009539756A true JP2009539756A (ja) 2009-11-19
JP4866461B2 JP4866461B2 (ja) 2012-02-01

Family

ID=38831897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009515290A Expired - Fee Related JP4866461B2 (ja) 2006-06-15 2006-12-08 ドーナッツ状の触媒金属層を利用したシリコンナノチューブの製造方法

Country Status (5)

Country Link
US (1) US8414974B2 (ja)
EP (1) EP2027059A4 (ja)
JP (1) JP4866461B2 (ja)
KR (1) KR100799570B1 (ja)
WO (1) WO2007145406A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518424A (ja) * 2008-02-04 2011-06-23 エルジー ディスプレイ カンパニー リミテッド ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
KR101463976B1 (ko) * 2012-03-19 2014-11-27 최대규 소재 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101284667B (zh) * 2008-05-29 2010-12-15 复旦大学 一种硅纳米管的制备方法
US20120145988A1 (en) * 2009-01-29 2012-06-14 Quitoriano Nathaniel J Nanoscale Apparatus and Sensor With Nanoshell and Method of Making Same
CN102139876B (zh) * 2011-04-30 2012-10-17 南京大学 一种硅纳米管的制备方法
KR101336100B1 (ko) * 2011-10-06 2013-12-03 연세대학교 산학협력단 튜브형 단결정 실리콘 나노 구조물 및 그 제조방법
CN102976328A (zh) * 2012-12-24 2013-03-20 复旦大学 一种形貌可控的一维硅纳米材料的制备方法
CN103268910B (zh) * 2013-04-24 2016-01-20 中国科学院半导体研究所 一种金属纳米圆环的制备方法
CN103367474B (zh) * 2013-07-09 2017-03-01 北京工业大学 硅纳米管阵列作为太阳能电池的表面微纳结构的应用
TW201507975A (zh) * 2013-08-22 2015-03-01 Univ Ming Chi Technology 鎳奈米管之製備方法及其結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11349321A (ja) 1998-06-05 1999-12-21 Osaka Gas Co Ltd 機能性珪素材料の製法
JP2000048929A (ja) * 1998-07-28 2000-02-18 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
FR2829873B1 (fr) * 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
JP3985044B2 (ja) 2003-11-07 2007-10-03 独立行政法人物質・材料研究機構 単結晶珪素ナノチューブとその製造方法
JP4834957B2 (ja) * 2004-02-27 2011-12-14 住友電気工業株式会社 触媒構造体およびこれを用いたカーボンナノチューブの製造方法
JP4547519B2 (ja) * 2004-10-22 2010-09-22 独立行政法人物質・材料研究機構 シリコンナノワイヤーの製造方法
US7662355B2 (en) 2004-11-29 2010-02-16 National University Corporation Tokyo University Of Agriculture And Technology Silicon nanosized linear body and a method for producing a silicon nanosized linear body
KR100723418B1 (ko) * 2005-02-25 2007-05-30 삼성전자주식회사 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법
KR100677771B1 (ko) * 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518424A (ja) * 2008-02-04 2011-06-23 エルジー ディスプレイ カンパニー リミテッド ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
KR101463976B1 (ko) * 2012-03-19 2014-11-27 최대규 소재 및 그 제조방법

Also Published As

Publication number Publication date
US20090123649A1 (en) 2009-05-14
KR100799570B1 (ko) 2008-01-31
WO2007145406A1 (en) 2007-12-21
EP2027059A4 (en) 2012-09-12
EP2027059A1 (en) 2009-02-25
KR20070119358A (ko) 2007-12-20
US8414974B2 (en) 2013-04-09
JP4866461B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4866461B2 (ja) ドーナッツ状の触媒金属層を利用したシリコンナノチューブの製造方法
KR100723882B1 (ko) 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
KR101381008B1 (ko) 그래핀의 제조방법
JP2010509171A5 (ja)
JP2006130647A (ja) パターニングされたＡＬＤＺｎＯシード層を用いたＺｎＯのナノ構造の選択的な成長
JP2006124834A (ja) シリコン基板上にＺｎＯナノ構造を堆積するための、ＡＬＤよるＺｎＯシード層
JP2006032970A (ja) シリコン酸化物上に形成されたナノドット構造体及びその製造方法
WO2020119639A1 (zh) 复合金刚石涂层及其制备方法、微流体通道和微流体器件
JP2005074556A (ja) シリコンナノ結晶構造体の形成方法及び形成装置
Lee et al. Quality improvement of fast-synthesized graphene films by rapid thermal chemical vapor deposition for mass production
WO2013174139A1 (zh) 基于Cl2反应的SiC衬底上制备结构化石墨烯的方法
JP4922336B2 (ja) 鉄シリサイドナノワイヤの製造方法
CN110804731B (zh) 一种原子层沉积技术生长MnxN薄膜的方法
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
KR20130035617A (ko) 그래핀상의 금속 박막의 형성 방법
JP2003277033A (ja) カーボンナノチューブの成長方法
JPH01134912A (ja) 半導体薄膜の製造方法
JPH04111362A (ja) 薄膜トランジスタとその製造方法
JP2014045037A (ja) 金属膜の成膜方法
JPS5824374B2 (ja) 酸化珪素被膜作製方法
JP5934609B2 (ja) 金属膜の成膜方法
JP3570354B2 (ja) 半導体ウェーハ上への成膜方法及び半導体ウェーハ
JP2010163662A (ja) ドライプロセス装置
JP3950487B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees