JP2009505498A - 二重変換利得ゲートを介してリセットされるイメージピクセル - Google Patents

二重変換利得ゲートを介してリセットされるイメージピクセル Download PDF

Info

Publication number
JP2009505498A
JP2009505498A JP2008526098A JP2008526098A JP2009505498A JP 2009505498 A JP2009505498 A JP 2009505498A JP 2008526098 A JP2008526098 A JP 2008526098A JP 2008526098 A JP2008526098 A JP 2008526098A JP 2009505498 A JP2009505498 A JP 2009505498A
Authority
JP
Japan
Prior art keywords
diffusion region
charge
conversion gain
accumulated
photogenerated charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008526098A
Other languages
English (en)
Inventor
マッキー，ジェフリー，エー．
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009505498A publication Critical patent/JP2009505498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

二重変換利得を有するピクセルを備えたイメージャ。各ピクセルは、２つのフローティング拡散領域の間に接続された二重変換利得素子を有している。この二重変換利得素子は、アクティベートされると、蓄積素子をスイッチし、ピクセルの電荷蓄積容量が増大する。ピクセルリセット回路が、第２のフローティング拡散領域に接続されている。第１のフローティング拡散領域及び蓄積素子をリセットするため、リセット動作中に二重変換利得素子がアクティベートされる。
【選択図】図３

Description

本発明は、一般にイメージングデバイスに係り、特には、イメージングデバイスのフィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）及び電荷蓄積能力を増大させること、並びに、イメージピクセルをリセットすることに関する。
典型的には、デジタルイメージャアレイはピクセルセルのフォーカルプレーンアレイを含んでおり、これらセルのそれぞれが、例えばフォトゲート、フォトコンダクタ、又はフォトダイオード等のフォトセンサを含んでいる。ＣＭＯＳイメージャにおいては、典型的にはソースフォロワ出力トランジスタを含む読み出し回路が、各ピクセルセルに接続されている。フォトセンサが光子を電子に変換し、この電子は、典型的には、ソースフォロワ出力トランジスタのゲートに接続されたフローティング拡散領域に転送される。電荷をフォトセンサからフローティング拡散領域へ転送するために、電荷転送デバイス（例えばトランジスタ）が含まれ得る。加えて、そのようなイメージャピクセルセルは、典型的には、電荷の転送に先立って、フローティング拡散領域を所定の電荷レベルにリセットするためのトランジスタを有している。ソースフォロワトランジスタの出力は、行選択トランジスタによりピクセル出力信号としてゲート制御される。
例示的なＣＭＯＳイメージング回路、その製造ステップ、及びイメージング回路の各種ＣＭＯＳ素子の機能についての詳細な説明が、例えば、いずれもマイクロンテクノロジー社に譲渡された米国特許第６，１４０，６３０号、米国特許第６，３７６，８６８号、米国特許第６，３１０，３６６号、米国特許第６，３２６，６５２号、米国特許第６，２０４，５２４号、及び米国特許第６，３３３，２０５号に記載されており、これらはその参照をもって全体が本明細書に含まれる。
図１及び２は、それぞれ従来のＣＭＯＳイメージャピクセルセル１００の上面図及び断面図を示しており、これらの図を参照すると、入射光１８７がフォトダイオードフォトセンサ１２０の表面に突き当たった場合、フォトダイオードのｐｎ接合（これはｎ形蓄積領域１２２とｐ+形表面層１２３との境界に表れている）に、電子−正孔対が生成される。この生成電荷（光電荷）は、フォトセンサ１２０のｎ形蓄積領域１２２に収集される。この光電荷は、最初の電荷蓄積領域１２２から、転送トランジスタ１０６を介して、フローティング拡散領域１１０へ移動する。フローティング拡散領域１１０の電荷は、典型的には、ソースフォロワトランジスタ１０８によってピクセル出力電圧に変換され、そして次に、行選択トランジスタ１０９を介して列出力ライン１１１上に出力される。
図１中にピクセルセル１００として示されたような従来のＣＭＯＳイメージャの設計は、約５０パーセントのフィルファクタを提供するものであり、これは、光を電荷キャリアに変換するのにピクセル１００の半分しか利用されないことを意味する。図示のように、セル１００のほんの小さな部分しか、フォトセンサ（フォトダイオード）１２０を備えていない。ピクセルセル１００の残りの部分は、基板１０１中にＳＴＩ領域として示された分離領域１０２と、転送トランジスタ１０６の転送ゲート１０６′に接続されたフローティング拡散領域１１０と、それぞれゲート１０７′、１０８′、１０９′を有するリセット、ソースフォロワ、及び行選択のトランジスタ１０７、１０８、１０９用のソース／ドレイン領域１１５とを含んでいる。更に、総ピクセル面積が（所望のスケーリングのために）減少し続けるに従い、最小限の表面積を利用した高感度のフォトセンサを作ること、及び／又は、ピクセルセルの非感光の構成要素のためのピクセルアレイのもっと効率的なレイアウトを見つけ、増大した感光領域を提供することが、益々重要になってきている。
加えて、フローティング拡散領域１１０のような従来の蓄積ノードは、限られた量の電荷蓄積容量しか持っていない。一度この容量に達すると、ピクセルセル１００は有効でなくなる。一度電荷蓄積容量を超えると、望ましくない現象が起こり、それにより、「容量を超過した」電荷が、ピクセルセル１００の他の部分や、ピクセルセルの隣接した部分に流出してしまい、これは望ましくない。
従って、改善されたフィルファクタ及び電荷蓄積容量を有する効率的なピクセルセルアレイ構造の必要及び願望がある。
本発明は、改善されたフィルファクタ及び電荷蓄積容量を有する効率的なピクセルセルアレイ構造を提供する。
上述した及び他の構成及び効果は、本発明の各種の例示的実施形態において、二重変換利得を有するピクセルを持つイメージャを提供することによって達成される。各ピクセルは、２つのフローティング拡散領域の間に接続された二重変換利得素子を有する。この二重変換利得素子は、アクティベートされると、蓄積素子をスイッチし、ピクセルの電荷蓄積容量を増大させる。ピクセルリセット回路が、第２のフローティング拡散領域に接続されている。第１のフローティング拡散領域及び蓄積素子をリセットするため、リセット動作中に二重変換利得素子がアクティベートされる。
本発明は、共有されたピクセル構成をも提供し、それによれば、二重変換利得素子、蓄積素子、並びにリセット及び読み出し構成要素が２つ以上のピクセルによって共有されることで、ピクセルの電荷蓄積容量が増大することに加え、ピクセルのフィルファクタが増大する。
上述した及び他の本発明の効果及び構成は、添付の図面を参照しつつ以下に提供される例示的実施形態の詳細な説明から、一層明らかになる。
図３は、本発明の一実施形態に従って構成された例示的なＣＭＯＳイメージャピクセルセル２００を示している。このピクセルセル２００は、セル２００がフォトセンサ２２０（これは、フォトダイオードとして図示されている）、転送トランジスタ２０６、リセットトランジスタ２０７、ソースフォロワトランジスタ２０８、行選択トランジスタ２０９、及びフローティング拡散領域ＦＤ1を含んでいるという点で、従来のピクセルセル１００（図１）と同様である。従来のピクセルセル１００（図１）とは異なり、この図示されたセル２００は、二重変換利得（ＤＣＧ）トランジスタ２３４、キャパシタ２３６、第２のフローティング拡散領域ＦＤ2、及び高ダイナミックレンジ（ＨＤＲ）トランジスタ２３２をも含んでいる。
ピクセルセル２００は、以下のように接続されている。ＨＤＲトランジスタ２３２が（これがセル２００内に含まれている場合には）、フォトセンサ２２０とピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。ＨＤＲトランジスタ２３２のゲート端子が、高ダイナミックレンジ制御信号ＨＤＲを受け取るように接続されている。動作中において、高ダイナミックレンジ制御信号ＨＤＲが生成されると、ＨＤＲトランジスタ２３２がアクティベートされ、これにより、過剰な電荷がフォトセンサ２２０から排出（または流出）可能となる。なお、ＨＤＲトランジスタ２３２は、本発明を実施するのに必ずしも必要ではない随意の構成要素である（このことは、以下に述べる）。すなわち、ピクセルセル２００の他の実施形態においては、ＨＤＲトランジスタ２３２は含まれていない。
転送トランジスタ２０６が、フォトセンサ２２０と第１のフローティング拡散領域ＦＤ1との間に接続されており、これは転送ゲート制御信号ＴＸによって制御可能である。転送ゲート制御信号ＴＸが生成されると、転送トランジスタ２０６がアクティベートされ、これにより、フォトセンサ２２０からの電荷が第１のフローティング拡散領域ＦＤ1へ流れるのが可能になる。ソースフォロワトランジスタ２０８のゲートが、第１のフローティング拡散領域ＦＤ1に接続されている。ソースフォロワトランジスタ２０８のソース／ドレイン端子がアレイピクセル供給電圧Ｖａａ−ｐｉｘに接続されている。行選択トランジスタ２０９が、ソースフォロワトランジスタ２０８とピクセルアレイ列ライン２１１との間に接続されている。
リセットトランジスタ２０７が、アレイピクセル供給電圧Ｖａａ−ｐｉｘと第２のフローティング拡散領域ＦＤ2との間に接続されている。キャパシタ２３６が、リセットトランジスタ２０７を横切って接続されている。ＤＣＧトランジスタ２３４が、第１のフローティング拡散領域ＦＤ1と第２のフローティング拡散領域ＦＤ2との間に接続されている。ＤＣＧトランジスタ２３４のゲート端子が、二重変換利得制御信号ＤＣＧに接続されている。
二重変換利得制御信号ＤＣＧが生成されると、ＤＣＧトランジスタ２３４がアクティベートされ、キャパシタ２３６の蓄積キャパシタＣと第２のフローティング拡散領域ＦＤ2とが、第１のフローティング拡散領域ＦＤ1に接続される。これにより、ピクセルセル２００の蓄積能力が第１のフローティング拡散領域ＦＤ1の容量を超えて増大し、これは望ましいことであり、従来のピクセルセル１００（図１）における漏れの問題が軽減される。すなわち、ピクセル２００は、第１のフローティング拡散領域ＦＤ1の蓄積容量にのみ基づく第１の変換利得を含み、これは低い光条件において有利であり、また、第１のフローティング拡散領域ＦＤ1及び（第２のフローティング拡散領域ＦＤ2に接続された）キャパシタ２３６の蓄積容量に基づく第２の変換利得を含み、これは明るい光条件において有利である。
図４は、図３に示されたピクセルセル２００の例示的な動作を示すタイミング図である。このタイミング図は、３つの期間Ｔａ、Ｔｂ、Ｔｃを示している。第１の期間Ｔａ中に、行選択信号ＲＯＷ（これは、図４中にアクティブローで示されている）が行選択トランジスタ２０９のゲートに与えられる。図４は、タイミング図の一例であり、信号が図４中にアクティブローで示されているかアクティブハイで示されているかは重要でない。本発明を実施するのに必要とされるのは、図示された制御信号がその制御する構成要素をアクティベートするということだけである。
ピクセル回路２００の第１のフローティング拡散領域ＦＤ1は、二重変換利得制御信号ＤＣＧ（これは図４中にアクティブローで示されている）と、リセット制御信号ＲＳＴ（これは図４中にアクティブローで示されている）とを同時に与えることにより、リセットされる。これにより、アレイピクセル供給電圧Ｖａａ−ｐｉｘが（リセット及びＤＣＧトランジスタ２０７、２３４を介して）第１のフローティング拡散領域ＦＤ1に与えられる。アレイピクセル供給電圧Ｖａａ−ｐｉｘは、第２のフローティング拡散領域ＦＤ2及びキャパシタ２３６にも与えられる。リセットされたフローティング拡散領域ＦＤ1に関係付けられたリセット信号電圧Ｖｒｓｔ（これは、ソースフォロワトランジスタ２０８及びアクティベートされた行選択トランジスタ２０９によって出力される）が列ライン２１１に与えられ、そして、列ライン２１１に接続されたサンプルアンドホールド回路７６１（図８）によってサンプルアンドホールドされる。このサンプルアンドホールドは、サンプルアンドホールドリセット信号ＳＨＲのパルスを与えてサンプルアンドホールド回路をアクティベートすることにより行なわれる。サンプルアンドホールド回路７６１は、以下で、図８を参照して一層詳細に述べられている。
第２の期間Ｔｂ中に、転送ゲート制御信号ＴＸが与えられて（これは図４中ではアクティブローで示されている）転送トランジスタ２０６がアクティベートされると、フォトセンサ２２０に蓄積されている電荷が第１のフローティング拡散領域ＦＤ1へ転送される。第１のフローティング拡散領域ＦＤ1に蓄積されたピクセル信号電荷に関係付けられたピクセル信号電圧Ｖｓｉｇ１（これは、ソースフォロワトランジスタ２０８及びアクティベートされた行選択トランジスタ２０９によって出力される）が列ライン２１１に与えられ、列ライン２１１に接続されたサンプルアンドホールド回路７６１（図８）によってサンプルアンドホールドされる。このサンプルアンドホールドは、サンプルアンドホールドピクセル信号ＳＨＳのパルスを与えてサンプルアンドホールド回路をアクティベートすることにより行なわれる。
ピクセルセル２００の電荷蓄積容量を増大させるため、第３の期間Ｔｃ中に、以下の動作が行なわれる。なお、第３の期間Ｔｃにおける以下の動作は、各読み出し動作毎に行なわれてもよく、或いは、上述した容量を超過した状態を避ける必要がある場合（すなわち、コントローラ又はイメージプロセッサ（これは、以下に、図８を参照して一層詳細に記載されている）が、入射光の量で第１のフローティング拡散領域ＦＤ1が飽和したものと決定した時）にだけ行なわれてもよい。
第３の期間Ｔｃ中に、二重変換利得制御信号ＤＣＧが与えられる（これは、図４中にアクティブローで示されている）。これにより、ＤＣＧトランジスタ２３４がアクティブになり、第１のフローティング拡散領域ＦＤ1が第２のフローティング拡散領域ＦＤ2に接続される。第１のフローティング拡散領域ＦＤ1内の電荷が、第２のフローティング拡散領域ＦＤ2と共有され、続いてキャパシタ２２６に蓄積される。転送ゲート制御信号が与えられて（これは図４中にアクティブローで示されている）、転送トランジスタ２０６がアクティベートされる。フォトセンサ２２０に収集された新たな電荷が、第１のフローティング拡散領域ＦＤ1及び第２のフローティング拡散領域ＦＤ2に蓄積される。第１のフローティング拡散領域ＦＤ1及び第２のフローティング拡散領域ＦＤ2に蓄積された新たなピクセル信号電荷に関係付けられた新たなピクセル信号電圧Ｖｓｉｇ２（これは、ソースフォロワトランジスタ２０８及びアクティベートされた行選択トランジスタ２０９によって出力される）が列ライン２１１に与えられ、そして、列ライン２１１に接続されたサンプルアンドホールド回路７６１（図８）によってサンプルアンドホールドされる。このサンプルアンドホールドは、第３のサンプルアンドホールド信号（これは図４中にＳＨＤとして示されている）のパルスを与えてサンプルアンドホールド回路をアクティベートすることにより行なわれる。その後、３つのサンプルアンドホールド信号Ｖｒｓｔ、Ｖｓｉｇ１、Ｖｓｉｇ２が、互いに関連するサンプリング動作を行なって、実際のピクセル信号レベルを得るようにしてもよい。
なお、ＨＤＲトランジスタ２３２がピクセル回路２００に使用された場合は、高ダイナミックレンジ制御信号ＨＤＲが３つの期間Ｔａ、Ｔｂ、Ｔｃの全体に渡って与えられることで、読み出し動作中にＨＤＲトランジスタ２３２が確実にアクティブのままとなる。これにより、読み出し動作中にブルーミングやその他の現象が発生するのが防止される。
なお、ピクセル２００を駆動する他の方法は、第２の期間Ｔｂ中に電荷をフォトセンサ２２０から第１のフローティング拡散領域ＦＤ1へ転送することである。電荷を即座に読み出す代わりに、電荷を留めておき、過剰な電荷が存在する場合にその電荷を第２のフローティング拡散領域ＦＤ2へ漏らすようにすることも可能である。コントローラ又はイメージプロセッサが、第１のフローティング拡散領域ＦＤ1に電荷がいっぱいであると決定した場合、ＤＣＧトランジスタ２３４がアクティベートされて、電荷がキャパシタ２３６に蓄積される。第１のフローティング拡散領域ＦＤ1に蓄積された残りのピクセル信号電
荷に関連付けられたピクセル信号電圧Ｖｓｉｇ（これは、ソースフォロワトランジスタ２０８及びアクティベートされた行選択トランジスタ２０９によって出力される）は、ピクセル信号サンプルアンドホールドピクセル信号ＳＨＳによってサンプルアンドホールドされる。
ピクセルセル２００は、増大された電荷蓄積容量を有しているが、追加の構成要素がセル２００内で使用されているので（例えばＤＣＧトランジスタ２３４及びキャパシタ２３６）、所望の増大されたフィルファクタを達成しているわけではない。フィルファクタを増大させる１つの方法は、隣接するピクセルとの間で構成要素を共有することである。図５は、本発明の一実施形態に従って構成された例示的な４方向共有のＣＭＯＳイメージャピクセル回路３００を示している。このピクセル回路３００は、４つのピクセルセル３００ａ、３００ｂ、３００ｃ、３００ｄの間でリセット及び読み出し回路を共有している。特に、４つのピクセルセル３００ａ、３００ｂ、３００ｃ、３００ｄは、第１及び第２のフローティング拡散領域ＦＤ1、ＦＤ2、ＤＣＧトランジスタ３３４、リセットトランジスタ３０７、蓄積キャパシタ３３６、ソースフォロワトランジスタ３０８、及び行選択トランジスタ３０９を共有している。
第１のピクセルセル３００ａは、（フォトダイオードとして示された）第１のフォトセンサ３２０ａ及び第１の転送トランジスタ３０６ａを含んでいる。第１の高ダイナミックレンジ（ＨＤＲ）トランジスタ３３２ａが、もし望まれるのであれば、ピクセルセル３００ａの一部であってもよい。第１のＨＤＲトランジスタ３３２ａは（もし含まれているのであれば）、第１のフォトセンサ３２０ａとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第１のＨＤＲトランジスタ３３２ａのゲート端子が、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞を受け取るように接続されている。動作中、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞が生成されると、ＨＤＲトランジスタ３３２ａがアクティベートされて、電荷がフォトセンサ３２０ａから排出可能となる。
第１の転送トランジスタ３０６ａが、第１のフォトセンサ３２０ａと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第１の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜０＞によって制御可能である。第１の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜０＞が生成されると、第１の転送トランジスタ３０６ａがアクティベートされ、フォトセンサ３２０ａからの電荷が第１のフローティング拡散領域ＦＤ1に流れるのを可能にする。
第２のピクセルセル３００ｂは、（フォトダイオードとして示された）第２のフォトセンサ３２０ｂ及び第２の転送トランジスタ３０６ｂを含んでいる。第２のＨＤＲトランジスタ３３２ｂが、もし望まれるのであれば、第２のピクセルセル３００ｂの一部であってもよい。第２のＨＤＲトランジスタ３３２ｂは（もし含まれているのであれば）、第２のフォトセンサ３２０ｂとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第２のＨＤＲトランジスタ３３２ｂのゲート端子が、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞を受け取るように接続されている。動作中、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞が生成されると、第２のＨＤＲトランジスタ３３２ｂがアクティベートされて、電荷がフォトセンサ３２０ｂから排出可能となる。
第２の転送トランジスタ３０６ｂが、第２のフォトセンサ３２０ｂと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第２の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜１＞によって制御可能である。第２の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜１＞が生成されると、第２の転送トランジスタ３０６ｂがアクティベートされ、第２のフォトセンサ３２０ｂからの電荷が第１のフローティング拡散領域ＦＤ1に流れるのを可能にする。
第３のピクセルセル３００ｃは、（フォトダイオードとして示された）第３のフォトセンサ３２０ｃ及び第３の転送トランジスタ３０６ｃを含んでいる。第３のＨＤＲトランジスタ３３２ｃが、もし望まれるのであれば、第３のピクセルセル３００ｃの一部であってもよい。第３のＨＤＲトランジスタ３３２ｃは（もし含まれているのであれば）、第３のフォトセンサ３２０ｃとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第３のＨＤＲトランジスタ３３２ｃのゲート端子が、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞を受け取るように接続されている。動作中、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞が生成されると、第３のＨＤＲトランジスタ３３２ｃがアクティベートされて、電荷が第３のフォトセンサ３２０ｃから排出可能となる。
第３の転送トランジスタ３０６ｃが、第３のフォトセンサ３２０ｃと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第１の奇数列転送ゲート制御信号ＴＸ＿ＯＤＤ＜０＞によって制御可能である。第１の奇数列転送ゲート制御信号ＴＸ＿ＯＤＤ＜０＞が生成されると、第３の転送トランジスタ３０６ｃがアクティベートされ、第３のフォトセンサ３２０ｃからの電荷が第１のフローティング拡散領域ＦＤ1に流れるのを可能にする。
第４のピクセルセル３００ｄは、（フォトダイオードとして示された）第４のフォトセンサ３２０ｄ及び第４の転送トランジスタ３０６ｄを含んでいる。第４のＨＤＲトランジスタ３３２ｄが、もし望まれるのであれば、第４のピクセルセル３００ｄの一部であってもよい。第４のＨＤＲトランジスタ３３２ｄは（もし含まれているのであれば）、第４のフォトセンサ３２０ｄとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第４のＨＤＲトランジスタ３３２ｄのゲート端子が、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞を受け取るように接続されている。動作中、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞が生成されると、第４のＨＤＲトランジスタ３３２ｄがアクティベートされて、電荷が第４のフォトセンサ３２０ｄから排出可能となる。
第４の転送トランジスタ３０６ｄが、第４のフォトセンサ３２０ｄと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第２の奇数列転送ゲート制御信号ＴＸ＿ＯＤＤ＜１＞によって制御可能である。第２の奇数列転送ゲート制御信号ＴＸ＿ＯＤＤ＜１＞が生成されると、第４の転送トランジスタ３０６ｄがアクティベートされ、第４のフォトセンサ３２０ｄからの電荷が第１のフローティング拡散領域ＦＤ1に流れるのを可能にする。
ソースフォロワトランジスタ３０８のゲートが第１のフローティング拡散領域ＦＤ1に接続されている。ソースフォロワトランジスタ３０８のソース／ドレイン端子がアレイピクセル供給電圧Ｖａａ−ｐｉｘに接続されている。行選択トランジスタ３０９がソースフォロワトランジスタ３０８と列ライン３１１との間に接続されている。
リセットトランジスタ３０７がアレイピクセル供給電圧Ｖａａ−ｐｉｘと第２のフローティング拡散領域ＦＤ2との間に接続されている。キャパシタ３３６がリセットトランジスタ３０７を渡って接続されている。ＤＣＧトランジスタ３３４が第１のフローティング拡散領域ＦＤ1と第２のフローティング拡散領域ＦＤ2との間に接続されている。ＤＣＧトランジスタ３３４のゲート端子が二重変換利得制御信号ＤＣＧに接続されている。
二重変換利得制御信号ＤＣＧが生成されると、ＤＣＧトランジスタ３３４がアクティベートされ、キャパシタ３３６のキャパシタンスＣと、第２のフローティング拡散領域ＦＤ2とが第１のフローティング拡散領域ＦＤ1に接続される。これにより、ピクセル回路３００の蓄積能力が第１のフローティング拡散領域ＦＤ1の容量を超えて増大し、これは望ま
しいことであり、従来のピクセルセル１００（図１）の漏れの問題が軽減される。すなわち、ピクセル回路３００は、第１のフローティング拡散領域ＦＤ1の蓄積容量のみに基づく第１の変換利得を含み、これは低い光条件において有利であり、また、第１のフローティング拡散領域ＦＤ1及び（第２のフローティング拡散領域ＦＤ2に接続された）キャパシタ３３６の蓄積容量に基づく第２の変換利得を含み、これは明るい光条件において有利である。
図６は、図５に示されたピクセル回路３００の一部分の例示的な動作を示すタイミング図である。記載を明瞭にすることのみを目的として、このタイミング図は第１のピクセルセル３００ａの動作を示している。なお、残りのピクセル３００ｂ、３００ｃ、３００ｄの動作には、以下のステップが繰り返されることになる。第１の行の動作は（以下に述べる点を除き）本質的に同じものなので、残りのピクセル３００ｂ、３００ｃ、３００ｄの動作についての詳細な説明は提供しない。図６は、或る時点でハイとローとが切り替わる行選択信号ＲＯＷを示している。この行選択信号ＲＯＷは、望まれるなら、３つの期間Ｔａ、Ｔｂ、Ｔｃの全ての期間中で与えられたままになってもよい、と認識されるべきである。
このタイミング図は、３つの期間Ｔａ、Ｔｂ、Ｔｃを示している。第１の期間Ｔａ中、行選択信号ＲＯＷが行選択トランジスタ３０９のゲートに与えられる（これは、図６中にアクティブローで示されている）。図６は、例示的なタイミング図であり、かつ、図６中で信号がアクティブローとして示されるかアクティブハイとして示されるかは重要でない、と認識されるべきである。本発明を実施するのに要求されることは、図示された信号がその制御する構成要素をアクティベートするということだけである。
二重変換利得制御信号ＤＣＧ（これは図６中にアクティブローで示されている）とリセット制御信号ＲＳＴ（これは図６中にアクティブローで示されている）とが同時に与えられることにより、ピクセル回路３００の第１のフローティング拡散領域ＦＤ1がリセットされる。これにより、アレイピクセル供給電圧Ｖａａ−ｐｉｘが（リセット及びＤＣＧトランジスタ３０７、３３４を介して）第１のフローティング拡散領域ＦＤ1に与えられる。アレイピクセル供給電圧Ｖａａ−ｐｉｘは、第２のフローティング拡散領域ＦＤ2にも与えられる。リセットされた第１のフローティング拡散領域ＦＤ1に関連付けられたリセット信号電圧Ｖｒｓｔ（これは、ソースフォロワトランジスタ３０８及びアクティベートされた行選択トランジスタ３０９によって出力される）が列ライン３１１に与えられ、そして、第１のピクセルセル３００ａのために、サンプルアンドホールド回路７６１（図８）によってサンプルアンドホールドされる。このサンプルアンドホールドは、サンプルアンドホールドリセット信号ＳＨＲのパルスを与えることにより行なわれる。
第２の期間Ｔｂ中、第１の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜０＞が与えられて（これは図６中にアクティブローで示されている）、第１の転送トランジスタ３０６ａがアクティベートされると、第１のフォトセンサ３２０ａに蓄積している電荷が第１のフローティング拡散領域ＦＤ1に転送される。その後、第１のフローティング拡散領域ＦＤ1に蓄積された第１のピクセルセル３００ａのピクセル信号電荷に関係付けられたピクセル信号電圧Ｖｓｉｇ１（これは、ソースフォロワトランジスタ３０８及びアクティベートされた行選択トランジスタ３０９によって出力される）が、サンプルアンドホールドピクセル信号ＳＨＳのパルスを与えることにより、サンプルアンドホールド回路７６１（図８）によってサンプルアンドホールドされる。
ピクセルセル２００ａの電荷蓄積容量を増大させるために、第３の期間Ｔｃ中に以下の動作が行なわれる。なお、第３の期間Ｔｃにおける以下の動作は、全ての読み出し動作毎に行なわれるか、或いは、前述したように容量を超過した状態を避けるのが必要とされる
場合（すなわち、コントローラ又はイメージプロセッサ（これらは図８を参照して以下に一層詳細に説明される）が、入射光の量で第１のフローティング拡散領域ＦＤ1が飽和すると決定した場合）にのみ行なわれてもよい。
第３の期間Ｔｃ中、二重変換利得制御信号ＤＣＧが与えられる（これは、図６中にアクティブローで示されている）。これにより、ＤＣＧトランジスタ４０６がアクティブになり、第１のフローティング拡散領域ＦＤ1が第２のフローティング拡散領域ＦＤ2に接続される。第１のフローティング拡散領域ＦＤ1内の全電荷が、第２のフローティング拡散領域ＦＤ2へ流れて、キャパシタ３２６に蓄積される。第１の偶数列転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜０＞が与えられて（これは、図６中にアクティブローで示されている）、第１の転送トランジスタ３０６ａがアクティベートされる。第１のフォトセンサ３２０ａからの残りの過剰な電荷は、第１のフローティング拡散領域ＦＤ1に蓄積される。第１のフローティング拡散領域ＦＤ1に蓄積された過剰なピクセル信号電荷に関係付けられた新たなピクセル信号電圧Ｖｓｉｇ２（これは、ソースフォロワトランジスタ３０８及びアクティベートされた行選択トランジスタ３０９によって出力される）が、サンプルアンドホールド回路７６１（図８）に接続された列ライン３１１に与えられ、続いて、第３のサンプルアンドホールドピクセル信号ＳＨＤのパルスを与えることによりサンプルアンドホールドされる。その後、３つのサンプルアンドホールド信号Ｖｒｓｔ、Ｖｓｉｇ１、Ｖｓｉｇ２が、相互に関連するサンプリング動作を行なって、各変換利得のための実際のピクセル信号レベル（例えば、Ｖｒｓｔ−Ｖｓｉｇ１、Ｖｒｓｔ−Ｖｓｉｇ２）を得るようにしてもよい。
次に、これらの動作が、残りのピクセル３００ｂ、３００ｃ、３００ｄのために繰り返される。なお、残りのピクセル３００ｂ、３００ｃ、３００ｄにおいても、転送ゲート３０６ｂ、３０６ｃ、３０６ｄが転送ゲート制御信号ＴＸ＿ＥＶＥＮ＜１＞、ＴＸ＿ＯＤＤ＜０＞、ＴＸ＿ＯＤＤ＜１＞によってそれぞれ制御されるという点を除き、同様な動作が行なわれる。
なお、ＨＤＲトランジスタ３３２ａ、３３２ｂ、３３２ｃ、３３２ｄがピクセル回路３００内で使用される場合は、高ダイナミックレンジ制御信号ＨＤＲ＜０＞、ＨＤＲ＜１＞が３つの期間Ｔａ、Ｔｂ、Ｔｃの全体に渡って与えられることで、ＨＤＲトランジスタ３３２ａ、３３２ｂ、３３２ｃ、３３２ｄは、読み出し動作期間中、確実にアクティブのままとなる。これにより、読み出し処理期間中に電荷がフォトセンサ３２０ａ、３２０ｂ、３２０ｃ、３２０ｄから排出されることによるブルーミング及びその他の現象の発生が、防止される。
なお、ピクセル３００を駆動する他の方法は、第２の期間Ｔｂ中に、電荷をフォトセンサ３２０ａ、３２０ｂ、３２０ｃ、３２０ｄから第１のフローティング拡散領域ＦＤ1へ転送することである。電荷を即座に読み出す代わりに、この電荷を留めておき、過剰な電荷があった場合に、この電荷が第２のフローティング拡散領域ＦＤ2に漏れるようにすることも可能である。コントローラ又はイメージプロセッサが、第１のフローティング拡散領域ＦＤ1中に満たされた電荷があると決定した場合、ＤＣＧトランジスタ３３４がアクティベートされることで、電荷がキャパシタ３３６に蓄積されるようにする。次に、第１のフローティング拡散領域ＦＤ1に蓄積された残りのピクセル信号電荷に関係付けられたピクセル信号電圧Ｖｓｉｇ（これは、ソースフォロワトランジスタ３０８及びアクティベートされた行選択トランジスタ３０９によって出力される）が、ピクセル信号サンプルアンドホールドピクセル信号ＳＨＳによってサンプルアンドホールドされる。
図７は、本発明の一実施形態に従って構成された例示的な２方向共有のＣＭＯＳイメージャピクセル回路４００を示している。このピクセル回路４００は、２つのピクセルセル
４００ａ、４００ｂ間でリセット及び読み出し回路を共有している。特に、ピクセルセル４００ａ、４００ｂは、第１及び第２のフローティング拡散領域ＦＤ1、ＦＤ2、ＤＣＧトランジスタ４３４、リセットトランジスタ４０７、蓄積キャパシタ４３６、ソースフォロワトランジスタ４０８、及び行選択トランジスタ４０９を共有している。
第１のピクセルセル４００ａは、（フォトダイオードとして示された）第１のフォトセンサ４２０ａと第１の転送トランジスタ４０６ａとを含んでいる。望まれるのであれば、第１の高ダイナミックレンジ（ＨＤＲ）トランジスタ４３２ａが第１のピクセルセル４００ａの一部であってもよい。（もし含まれているのであれば）第１のＨＤＲトランジスタ４３２ａが、第１のフォトセンサ４２０ａとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第１のＨＤＲトランジスタ４３２ａのゲート端子が、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞を受け取るように接続されている。動作中、第１の高ダイナミックレンジ制御信号ＨＤＲ＜０＞が生成されると、第１のＨＤＲトランジスタ４３２ａがアクティベートされ、電荷が第１のフォトセンサ４２０ａから排出可能となる。
第１の転送トランジスタ４０６ａが、第１のフォトセンサ４２０ａと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第１の転送ゲート制御信号ＴＸ＜０＞によって制御可能である。第１の転送ゲート制御信号ＴＸ＜０＞が生成されると、第１の転送トランジスタ４０６ａがアクティベートされ、第１のフォトセンサ４２０ａからの電荷が第１のフローティング拡散領域ＦＤ1へ流れることが可能になる。
第２のピクセルセル４００ｂは、（フォトダイオードとして示された）第２のフォトセンサ４２０ｂと第２の転送トランジスタ４０６ｂとを含んでいる。望まれるのであれば、第２のＨＤＲトランジスタ４３２ｂが第２のピクセルセル４００ｂの一部であってもよい。（もし含まれているのであれば）第２のＨＤＲトランジスタ４３２ｂが、第２のフォトセンサ４２０ｂとピクセル供給電圧Ｖａａ−ｐｉｘとの間に接続されている。第２のＨＤＲトランジスタ４３２ｂのゲート端子が、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞を受け取るように接続されている。動作中、第２の高ダイナミックレンジ制御信号ＨＤＲ＜１＞が生成されると、第２のＨＤＲトランジスタ４３２ｂがアクティベートされ、電荷が第２のフォトセンサ４２０ｂから排出可能となる。
第２の転送トランジスタ４０６ｂが、第２のフォトセンサ３２０ｂと、共有された第１のフローティング拡散領域ＦＤ1との間に接続され、第２の転送ゲート制御信号ＴＸ＜１＞によって制御可能である。第２の転送ゲート制御信号ＴＸ＜１＞が生成されると、第２の転送トランジスタ４０６ｂがアクティベートされ、第２のフォトセンサ４２０ｂからの電荷が第１のフローティング拡散領域ＦＤ1へ流れることが可能になる。
ソースフォロワトランジスタ４０８のゲートが第１のフローティング拡散領域ＦＤ1に接続されている。ソースフォロワトランジスタ４０８のソース／ドレイン端子がアレイピクセル供給電圧Ｖａａ−ｐｉｘに接続されている。行選択トランジスタ４０９が、ソースフォロワトランジスタ４０８と列ライン４１１との間に接続されている。
リセットトランジスタ４０７が、アレイピクセル電源電圧Ｖａａ−ｐｉｘと第２のフローティング拡散領域ＦＤ2との間に接続されている。キャパシタ４３６が、リセットトランジスタ４０７及び第２のフローティング拡散領域ＦＤ2を渡って接続されている。ＤＣＧトランジスタ４３４が、第１のフローティング拡散領域ＦＤ1と第２のフローティング拡散領域ＦＤ2との間に接続されている。ＤＣＧトランジスタ４３４のゲート端子が二重変換利得制御信号ＤＣＧ＜０＞に接続されている。
二重変換利得制御信号ＤＣＧ＜０＞が生成されると、ＤＣＧトランジスタ４３４がアク
ティベートされ、キャパシタ４３６の蓄積キャパシタンスＣと第２のフローティング拡散領域ＦＤ2とが、第１のフローティング拡散領域ＦＤ1に接続される。これにより、ピクセル回路４００の蓄積能力が第１のフローティング拡散領域ＦＤ1の容量を超えて増大し、これは望ましいことであり、従来のピクセルセル１００（図１）の漏れの問題が軽減される。すなわち、ピクセル回路４００は、第１のフローティング拡散領域ＦＤ1の蓄積容量のみに基づく第１の変換利得を含み、これは低い光条件において有利であり、また、第１のフローティング拡散領域ＦＤ1及びキャパシタ４３６の蓄積容量に基づく第２の変換利得を含み、これは明るい光条件において有利である。
図８は、本発明の実施形態のいずれかを利用した例示的なイメージャ７００を示している。このイメージャ７００は、先に図３〜７について述べたように構成されかつ駆動されるピクセルを備えたピクセルアレイ７０５を有している。行ラインが、行アドレスデコーダ７２０に応答して行ドライバ７１０により選択的にアクティベートされる。列ドライバ７６０及び列アドレスデコーダ７７０が、イメージャ７００にも含まれている。このイメージャ７００は、アドレスデコーダ７２０、７７０を制御するタイミング及び制御回路７５０によって駆動される。この制御回路７５０は、本発明の一実施形態（例えば図４及び図６）に従い行及び列ドライバ回路７１０、７６０をも制御する。
列ドライバ７６０に関係付けられたサンプルアンドホールド回路７６１が、選択されたピクセルのためのピクセルリセット信号Ｖｒｓｔ及び２つのピクセルイメージ信号Ｖｓｉｇ１、Ｖｓｉｇ２を読み出し、その後、この選択されたピクセルは、互いに関連したサンプリング動作を行なって、実際のピクセル信号レベル（例えばＶｒｓｔ−Ｖｓｉｇ１、Ｖｒｓｔ−Ｖｓｉｇ２）を得る。これらの互いに関連した信号は、各ピクセル毎に増幅器７６２によって増幅され、アナログ／デジタルコンバータ７７５（ＡＤＣ）によってデジタル化される。このアナログ／デジタルコンバータ７７５は、デジタル化されたピクセル信号をイメージプロセッサ７８０へ供給し、そこでデジタルイメージが形成される。これらの信号の両方がデジタル信号に変換されてイメージプロセッサ７８０へ送られてもよく、或いは、２つの信号のうちの一方のみが変換のために選択されてイメージプロセッサ７８０へ送られてもよい。
図９は、本発明の（図８に示されたイメージングデバイス７００のような）イメージングデバイス１００８を含むよう変更された典型的なプロセッサシステムであるシステム１０００を示している。このプロセッサシステム１０００は、イメージセンサデバイスを含むことの可能なデジタル回路を有するシステムの一例である。限定はされないが、そのようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシンビジョン、車両ナビゲーション、ビデオフォン、サーベイランスシステム、オートフォーカスシステム、スタートラッカシステム、運動検知システム、画像安定化システム、及びデータ圧縮システム、並びに、イメージャを採用する他のシステムを含むことができる。
システム１０００、例えばカメラシステムは、一般に、バス１０２０を介して入力／出力（Ｉ／Ｏ）デバイス１００６と通信する、マイクロプロセッサのような中央処理ユニット（ＣＰＵ）１００２を備えている。イメージングデバイス１００８は、バス１０２０を介してＣＰＵ１００２とも通信する。プロセッサベースのシステム１０００は、ランダムアクセスメモリ（ＲＡＭ）１００４をも含んでおり、また、フラッシュメモリのようなリムーバブルメモリ１０１４をも含むことができ、これらもバス１０２０を介してＣＰＵ１００２と通信する。イメージングデバイス１００８は、単一の集積回路上又はプロセッサとは異なるチップ上に設けられたメモリ記憶装置を伴った、又はそれらを伴わない、ＣＰＵのようなプロセッサ、デジタル信号プロセッサ、又はマイクロプロセッサと組み合わされてもよい。
なお、本発明は、フォトダイオードフォトセンサを参照して説明してきたが、（限定はされないが）フォトゲート、フォトコンダクタ、ｐｉｎフォトダイオード、並びに、フォトダイオード及びｐｉｎフォトダイオードの各種構成のような、イメージングピクセル回路に使用される何らかのタイプのフォトセンサが利用されてもよい、と認識されるべきである。
上述したプロセス及びデバイスは、使用及び製造可能な多くの中から好ましい方法及び典型的なデバイスを示したものである。上述した説明及び図面は、本発明の目的、構成、及び効果を達成する実施形態を示している。しかし、本発明は、上述した実施形態に厳密に限定されることを意図するものではない。今は予測できないが、特許請求の範囲に記載された精神及び範囲内での何らかの変更も、本発明の一部である、と考えられるべきである。
従来のＣＭＯＳイメージャピクセルセルを示す図である。 図１に示されたＣＭＯＳイメージャピクセルセルの断面図である。 本発明の一実施形態に従って構成された例示的なＣＭＯＳイメージャピクセルセルを示す図である。 図３に示されたピクセルセルの例示的動作を示すタイミング図である。 本発明の一実施形態に従って構成された、例示的な４方向共有のＣＭＯＳイメージャピクセル回路を示す図である。 図５に示されたピクセル回路の例示的な動作を示すタイミング図である。 本発明の一実施形態に従って構成された、例示的な２方向共有のＣＭＯＳイメージャピクセル回路を示す図である。 本発明の一実施形態に従って構成されたイメージャを示す図である。 本発明の一実施形態に従って構成された少なくとも１つのイメージャを含むプロセッサシステムを示す図である。

Claims (38)

  1. イメージャデバイスの駆動方法であって、
    第１の拡散領域を、第２の拡散領域を介してリセットすることと、
    前記リセットされた第１の拡散領域を示す第１の信号を出力することと、
    光生成電荷を前記第１の拡散領域に蓄積することと、
    前記蓄積された光生成電荷を示す第２の信号を出力することと、
    を備える方法。
  2. 前記蓄積された光生成電荷を前記第２の拡散領域へ転送するステップと、
    追加の光生成電荷を前記第１の拡散領域に蓄積するステップと、
    前記蓄積された追加の光生成電荷を示す第３の信号を出力するステップと、
    を更に備える請求項１記載の方法。
  3. 前記第１、第２、及び第３の信号をサンプルアンドホールドするステップと、
    前記サンプルアンドホールドされた第１、第２、及び第３の信号を用いて、互いに関連する出力値を得るステップと、
    を更に備える請求項２記載の方法。
  4. 前記蓄積された光生成電荷を前記第２の拡散領域へ転送する前記ステップは、
    二重変換利得素子をアクティベートするステップと、
    前記転送された前記蓄積された光生成電荷を蓄積素子に蓄積するステップと、
    を更に備える請求項２記載の方法。
  5. 前記蓄積された光生成電荷を前記第２の拡散領域へ転送する前記ステップは、
    前記蓄積された光生成電荷が所定のレベルを超えたかどうかを決定することと、
    前記蓄積された光生成電荷が前記所定のレベルを超えた場合、二重変換利得素子をアクティベートし、前記転送された前記蓄積された光生成電荷を蓄積素子に蓄積することと、
    を更に備える請求項２記載の方法。
  6. 光生成電荷を蓄積する前記ステップは、該電荷を感光素子から転送素子を介して前記第１の拡散領域へ転送するステップを備える請求項２記載の方法。
  7. 追加の光生成電荷を蓄積する前記ステップは、該追加の光生成電荷を前記感光素子から前記転送素子を介して前記第１の拡散領域へ転送するステップを備える請求項６記載の方法。
  8. 過剰な電荷を前記感光デバイスから排出するステップを更に備える請求項６記載の方法。
  9. 共有されたピクセルセルのアレイを備えるイメージャデバイスの駆動方法であって、
    第１の共有された拡散領域を、第２の共有された拡散領域に接続された二重変換利得素子を介してリセットするステップと、
    前記リセットされた第１の共有された拡散領域を示す第１の信号を出力するステップと、
    第１のピクセルセルからの第１の光生成電荷を前記第１の共有された拡散領域に蓄積するステップと、
    前記蓄積された第１の光生成電荷を示す第２の信号を出力するステップと、
    前記蓄積された第１の光生成電荷を前記第２の共有された拡散領域へ転送するステップと、
    追加の第１の光生成電荷を前記第１の共有された拡散領域に蓄積するステップと、
    前記蓄積された追加の第１の光生成電荷を示す第３の信号を出力するステップと、
    を備える方法。
  10. 第２のピクセルセルからの第２の光生成電荷を前記第１の共有された拡散領域に蓄積するステップと、
    前記蓄積された第２の光生成電荷を示す第４の信号を出力するステップと、
    前記蓄積された第２の光生成電荷を前記第２の共有された拡散領域へ転送するステップと、
    追加の第２の光生成電荷を前記第１の拡散領域に蓄積するステップと、
    前記蓄積された追加の第２の光生成電荷を示す第５の信号を出力するステップと、
    を更に備える請求項９記載の方法。
  11. 前記第１、第２、及び第３の信号をサンプルアンドホールドするステップと、
    前記サンプルアンドホールドされた第１、第２、及び第３の信号を用いて、互いに関連する出力値を得るステップと、
    を更に備える請求項１０記載の方法。
  12. 前記第１、第２、第３、第４、及び第５の信号をサンプルアンドホールドするステップと、
    前記サンプルアンドホールドされた第１、第２、及び第３の信号を用いて、互いに関連する第１の出力値を得るステップと、
    前記サンプルアンドホールドされた第１、第４、及び第５の信号を用いて、互いに関連する第２の出力値を得るステップと、
    を更に備える請求項１０記載の方法。
  13. 前記第１の共有された拡散領域をリセットする前記ステップから、第５の信号を出力する前記ステップまでを、共有されたピクセルにおける次の行のために繰り返すステップを更に備える請求項１０記載の方法。
  14. 前記蓄積された第１の光生成電荷を前記第２の拡散領域へ転送する前記ステップは、
    前記二重変換利得素子をアクティベートすることと、
    前記転送された前記蓄積された第１の光生成電荷を蓄積素子に蓄積するステップと、
    を更に備える請求項９記載の方法。
  15. 前記蓄積された第１の光生成電荷を前記第２の拡散領域へ転送する前記ステップは、
    前記蓄積された第１の光生成電荷が所定のレベルを超えたかどうかを決定することと、
    前記蓄積された光生成電荷が前記所定のレベルを超えた場合、前記二重変換利得素子をアクティベートし、前記転送された前記蓄積された第１の光生成電荷を蓄積素子に蓄積することと、
    を更に備える請求項９記載の方法。
  16. 過剰の電荷を前記第１のピクセルの前記感光デバイスから排出するステップを更に備える請求項１５記載の方法。
  17. イメージャデバイスの駆動方法であって、
    第１の拡散領域を、二重変換利得素子を介してリセットすることと、
    前記リセットされた第１の拡散領域を示す第１の信号を出力することと、
    光生成電荷を前記第１の拡散領域に蓄積することと、
    蓄積された光生成電荷が第２の拡散領域へ漏れるのを可能にすることと、
    追加の光生成電荷を前記第１の拡散領域に蓄積することと、
    前記蓄積された追加の光生成電荷を示す第２の信号を出力することと、
    を備える方法。
  18. 前記第１及び第２の信号をサンプルアンドホールドするステップと、
    前記サンプルアンドホールドされた第１及び第２の信号を用いて、互いに関連する出力値を得るステップと、
    を更に備える請求項１７記載の方法。
  19. 過剰の電荷を感光デバイスから排出するステップを更に備える請求項１７記載の方法。
  20. 前記二重変換利得素子をアクティベートするステップと、
    前記漏れた光生成電荷を蓄積素子に蓄積するステップと、
    を更に備える請求項１７記載の方法。
  21. 光生成電荷を蓄積する前記ステップは、該電荷を感光素子から転送素子を介して前記第１の拡散領域へ転送するステップを備える請求項１７記載の方法。
  22. 追加の光生成電荷を蓄積する前記ステップは、該追加の光生成電荷を前記感光素子から前記転送素子を介して前記第１の拡散領域へ転送するステップを備える請求項２１記載の方法。
  23. 第１の感光素子と、
    前記第１の感光素子と第１の拡散領域との間に接続され、光生成電荷を前記第１の感光素子から前記第１の拡散領域へ転送する第１の転送トランジスタと、
    前記第１の拡散領域と第２の拡散領域との間に接続され、アクティベートされた場合に前記第１の拡散領域を前記第２の拡散領域に接続する二重変換利得素子と、
    リセット電圧と前記第２の拡散領域との間に接続されたリセット素子と、
    前記リセット素子を渡って接続された電荷蓄積素子と、を備え、
    前記第１の拡散領域は前記リセット及び二重変換利得素子をアクティベートすることによりリセットされる、イメージングデバイス。
  24. 前記リセット及び二重変換利得素子はトランジスタを備える請求項２３記載のイメージングデバイス。
  25. 電圧源と前記第１の感光素子との間に接続された高ダイナミックレンジ素子を更に備える請求項２３記載のイメージングデバイス。
  26. 前記高ダイナミックレンジ素子がアクティベートされて、電荷を前記第１の感光素子から排出する請求項２５記載のイメージングデバイス。
  27. 第２の感光素子と、
    前記第２の感光素子と前記第１の拡散領域との間に接続された第２の転送トランジスタと、
    を更に備える請求項２３記載のイメージングデバイス。
  28. 第２の感光素子と、
    前記第２の感光素子と前記第１の拡散領域との間に接続された第２の転送トランジスタと、
    第３の感光素子と、
    前記第３の感光素子と前記第１の拡散領域との間に接続された第３の転送トランジスタと、
    第４の感光素子と、
    前記第４の感光素子と前記第１の拡散領域との間に接続された第４の転送トランジスタと、
    を更に備える請求項２３記載のイメージングデバイス。
  29. 前記電荷蓄積素子は、前記二重変換利得素子がアクティベートされた場合に前記第１の拡散領域の変換利得を増大させるキャパシタである請求項２３記載のイメージングデバイス。
  30. 前記電荷蓄積素子は、前記二重変換利得素子がアクティベートされた場合に前記第１の拡散領域からの電荷を蓄積するキャパシタである請求項２３記載のイメージングデバイス。
  31. プロセッサと、
    前記プロセッサに接続されたイメージングデバイスと、を備え、
    前記イメージングデバイスは、
    第１の感光素子と、
    前記第１の感光素子と第１の拡散領域との間に接続され、光生成電荷を前記第１の感光素子から前記第１の拡散領域へ転送する第１の転送トランジスタと、
    前記第１の拡散領域と第２の拡散領域との間に接続され、アクティベートされた場合に前記第１の拡散領域を前記第２の拡散領域に接続する二重変換利得素子と、
    リセット電圧と前記第２の拡散領域との間に接続されたリセット素子と、
    前記リセット素子を渡って接続された電荷蓄積素子と、を備え、
    前記第１の拡散領域は前記リセット及び二重変換利得素子をアクティベートすることによりリセットされる、イメージャシステム。
  32. 前記リセット及び二重変換利得素子はトランジスタからなる請求項３１記載のシステム。
  33. 前記イメージングデバイスは、電圧源と前記第１の感光素子との間に接続された高ダイナミックレンジ素子を更に備える請求項３１記載のシステム。
  34. 前記高ダイナミックレンジ素子がアクティベートされて、電荷を前記第１の感光素子から排出する請求項３３記載のシステム。
  35. 前記イメージングデバイスは、
    第２の感光素子と、
    前記第２の感光素子と前記第１の拡散領域との間に接続された第２の転送トランジスタと、
    を更に備える請求項３１記載のシステム。
  36. 前記イメージングデバイスは、
    第２の感光素子と、
    前記第２の感光素子と前記第１の拡散領域との間に接続された第２の転送トランジスタと、
    第３の感光素子と、
    前記第３の感光素子と前記第１の拡散領域との間に接続された第３の転送トランジスタと、
    第４の感光素子と、
    前記第４の感光素子と前記第１の拡散領域との間に接続された第４の転送トランジスタと、
    を更に備える請求項３１記載のシステム。
  37. 前記電荷蓄積素子は、前記二重変換利得素子がアクティベートされた場合に前記第１の拡散領域の変換利得を増大させるキャパシタである請求項３１記載のシステム。
  38. 前記電荷蓄積素子は、前記二重変換利得素子がアクティベートされた場合に前記第１の拡散領域からの電荷を蓄積するキャパシタである請求項３７記載のシステム。
JP2008526098A 2005-08-10 2006-08-08 二重変換利得ゲートを介してリセットされるイメージピクセル Pending JP2009505498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/200,052 US20070035649A1 (en) 2005-08-10 2005-08-10 Image pixel reset through dual conversion gain gate
PCT/US2006/030668 WO2007021626A2 (en) 2005-08-10 2006-08-08 Image pixel reset through dual conversion gain gate

Publications (1)

Publication Number Publication Date
JP2009505498A true JP2009505498A (ja) 2009-02-05

Family

ID=37696116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008526098A Pending JP2009505498A (ja) 2005-08-10 2006-08-08 二重変換利得ゲートを介してリセットされるイメージピクセル

Country Status (7)

Country Link
US (1) US20070035649A1 (ja)
EP (1) EP1925151A2 (ja)
JP (1) JP2009505498A (ja)
KR (1) KR100940708B1 (ja)
CN (1) CN101273619B (ja)
TW (1) TW200731788A (ja)
WO (1) WO2007021626A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111629A1 (ja) 2012-01-27 2013-08-01 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US8687099B2 (en) 2011-08-31 2014-04-01 Sony Corporation Imaging device, imaging method, and electronic device
US8686339B2 (en) 2010-11-29 2014-04-01 Sony Corporation Solid-state imaging device, driving method thereof, and electronic device
JP2014060725A (ja) * 2008-06-26 2014-04-03 Trixell 改良された信号対ノイズ比を用いる高ダイナミックレンジｘ線検出器
KR20150139822A (ko) 2013-04-08 2015-12-14 소니 주식회사 고체 촬상 소자, 구동 방법 및 전자 기기
JP2019193305A (ja) * 2013-01-31 2019-10-31 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 垂直積層型画像センサ

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446357B2 (en) * 2005-05-11 2008-11-04 Micron Technology, Inc. Split trunk pixel layout
US7511323B2 (en) * 2005-08-11 2009-03-31 Aptina Imaging Corporation Pixel cells in a honeycomb arrangement
KR100782308B1 (ko) * 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP5262028B2 (ja) * 2007-09-10 2013-08-14 ソニー株式会社 イメージセンサおよび制御方法
US8077237B2 (en) 2007-10-16 2011-12-13 Aptina Imaging Corporation Method and apparatus for controlling dual conversion gain signal in imaging devices
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
US20110074996A1 (en) * 2009-09-29 2011-03-31 Shen Wang Ccd image sensors with variable output gains in an output circuit
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
KR101869277B1 (ko) * 2011-11-17 2018-06-22 삼성전자주식회사 화소 회로 및 이를 포함하는 깊이 센서
CN102695008A (zh) * 2012-05-07 2012-09-26 天津大学 大尺寸像素电荷快速转移的cmos图像传感器像素结构
US8817154B2 (en) * 2012-08-30 2014-08-26 Omnivision Technologies, Inc. Image sensor with fixed potential output transistor
US9083899B2 (en) * 2013-02-21 2015-07-14 Omnivision Technologies, Inc. Circuit structure for providing conversion gain of a pixel array
GB201318404D0 (en) 2013-10-17 2013-12-04 Cmosis Nv An image sensor
WO2015120328A1 (en) * 2014-02-07 2015-08-13 Rambus Inc. Feedthrough-compensated image sensor
KR102215822B1 (ko) * 2014-03-13 2021-02-16 삼성전자주식회사 이미지 센서의 단위 픽셀, 이를 포함하는 이미지 센서 및 이미지 센서의 제조 방법
US9929204B2 (en) 2014-03-13 2018-03-27 Samsung Electronics Co., Ltd. Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor
GB2525625B (en) * 2014-04-29 2017-05-31 Isdi Ltd Device and method
KR102132211B1 (ko) 2014-05-12 2020-07-09 삼성전자주식회사 리페어 회로, 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
FR3022397B1 (fr) 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
CN113380839A (zh) * 2015-01-29 2021-09-10 索尼半导体解决方案公司 固态成像器件和电子设备
US9819882B2 (en) * 2015-06-05 2017-11-14 Caeleste Cvba Global shutter high dynamic range sensor
US10341592B2 (en) 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
US10257448B1 (en) * 2015-08-18 2019-04-09 Sri International Extended dynamic range imaging sensor and operating mode of the same
US10827139B2 (en) 2015-08-18 2020-11-03 Sri International Multiple window, multiple mode image sensor
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
US9900481B2 (en) * 2015-11-25 2018-02-20 Semiconductor Components Industries, Llc Imaging pixels having coupled gate structure
JP6937736B2 (ja) * 2016-02-15 2021-09-22 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
CN107333074B (zh) * 2016-04-29 2020-03-27 思特威(上海)电子科技有限公司 成像装置、成像方法及图像传感器读取方法
US10110839B2 (en) 2016-05-03 2018-10-23 Semiconductor Components Industries, Llc Dual-photodiode image pixel
US10072974B2 (en) 2016-06-06 2018-09-11 Semiconductor Components Industries, Llc Image sensors with LED flicker mitigaton global shutter pixles
JP2018107725A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 光電変換装置、撮像システム
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
US10362255B2 (en) 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations
US11317038B2 (en) 2017-12-19 2022-04-26 SmartSens Technology (HK) Co., Ltd. Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof
CN108470742B (zh) * 2018-03-22 2020-10-02 思特威(上海)电子科技有限公司 Hdr图像传感器像素结构及成像系统
US10630897B2 (en) * 2018-06-01 2020-04-21 Semiconductor Components Industries, Llc Image sensors with charge overflow capabilities
US10741592B2 (en) 2018-06-07 2020-08-11 Semiconductor Components Industries, Llc Image sensors with multi-photodiode image pixels and vertical transfer gates
US10510796B1 (en) * 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
CN108881747B (zh) * 2018-07-24 2020-10-02 思特威(上海)电子科技有限公司 图像传感器及多重hdr的实现方法
US10917596B2 (en) 2018-08-29 2021-02-09 Himax Imaging Limited Pixel circuit for generating output signals in response to incident radiation
KR20210057871A (ko) 2019-11-12 2021-05-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
KR20210066048A (ko) 2019-11-27 2021-06-07 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
WO2021153370A1 (ja) * 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2021136667A (ja) * 2020-02-28 2021-09-13 キヤノン株式会社 光電変換装置
KR20210156458A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220152457A (ko) * 2021-05-07 2022-11-16 삼성전자주식회사 이미지 센서 및 그 동작 방법
WO2023092248A1 (en) * 2021-11-23 2023-06-01 Huawei Technologies Co.,Ltd. Solid-state imaging device having tunable conversion gain, driving method, and electronic device
US11956557B1 (en) 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367976A (ja) * 1986-09-10 1988-03-26 Toshiba Corp 固体撮像装置
JPH05251480A (ja) * 1992-03-04 1993-09-28 Sony Corp 電荷電圧変換装置
JP2004159274A (ja) * 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
WO2004112376A1 (en) * 2003-06-11 2004-12-23 Micron Technology, Inc. Dual conversion gain imagers
WO2005011260A1 (en) * 2003-07-15 2005-02-03 Micron Technology, Inc. 4t cmos image sensor with floating diffusion gate capacitor

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230052A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電荷転送装置
JPH084136B2 (ja) * 1987-12-22 1996-01-17 日本電気株式会社 電荷転送装置
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
US6160281A (en) * 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6667768B1 (en) * 1998-02-17 2003-12-23 Micron Technology, Inc. Photodiode-type pixel for global electronic shutter and reduced lag
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP3658278B2 (ja) * 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
US6552323B2 (en) * 2000-12-06 2003-04-22 Eastman Kodak Company Image sensor with a shared output signal line
US20030076431A1 (en) * 2001-10-24 2003-04-24 Krymski Alexander I. Image sensor with pixels having multiple capacitive storage elements
US6720594B2 (en) * 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
US7375748B2 (en) * 2002-08-29 2008-05-20 Micron Technology, Inc. Differential readout from pixels in CMOS sensor
KR100523672B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
JP4194544B2 (ja) * 2003-12-05 2008-12-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
KR100871688B1 (ko) * 2004-02-27 2008-12-08 삼성전자주식회사 고체 촬상 장치 및 그 구동 방법
US7652703B2 (en) * 2004-07-12 2010-01-26 Micron Technology, Inc. Dual panel pixel readout in an imager
US7205522B2 (en) * 2005-05-18 2007-04-17 Alexander Krymski D. B. A Alexima Pixel circuit for image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367976A (ja) * 1986-09-10 1988-03-26 Toshiba Corp 固体撮像装置
JPH05251480A (ja) * 1992-03-04 1993-09-28 Sony Corp 電荷電圧変換装置
JP2004159274A (ja) * 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
WO2004112376A1 (en) * 2003-06-11 2004-12-23 Micron Technology, Inc. Dual conversion gain imagers
WO2005011260A1 (en) * 2003-07-15 2005-02-03 Micron Technology, Inc. 4t cmos image sensor with floating diffusion gate capacitor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060725A (ja) * 2008-06-26 2014-04-03 Trixell 改良された信号対ノイズ比を用いる高ダイナミックレンジｘ線検出器
US8686339B2 (en) 2010-11-29 2014-04-01 Sony Corporation Solid-state imaging device, driving method thereof, and electronic device
US9099373B2 (en) 2010-11-29 2015-08-04 Sony Corporation Solid-state imaging device, driving method thereof, and electronic device
US9343500B2 (en) 2010-11-29 2016-05-17 Sony Corporation Solid-state imaging device, driving method thereof, and electronic device
US8687099B2 (en) 2011-08-31 2014-04-01 Sony Corporation Imaging device, imaging method, and electronic device
WO2013111629A1 (ja) 2012-01-27 2013-08-01 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
KR20140119028A (ko) 2012-01-27 2014-10-08 소니 주식회사 고체 촬상 소자와 구동 방법 및 전자 기기
US10136081B2 (en) 2012-01-27 2018-11-20 Sony Corporation Solid-state imaging element with latch circuits and electronic device equipped with the same
JP2019193305A (ja) * 2013-01-31 2019-10-31 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 垂直積層型画像センサ
KR20150139822A (ko) 2013-04-08 2015-12-14 소니 주식회사 고체 촬상 소자, 구동 방법 및 전자 기기
US9769406B2 (en) 2013-04-08 2017-09-19 Sony Corporation Solid-state image pickup device, driving method thereof, and electronic apparatus

Also Published As

Publication number Publication date
WO2007021626A2 (en) 2007-02-22
CN101273619A (zh) 2008-09-24
CN101273619B (zh) 2012-02-15
KR20080038398A (ko) 2008-05-06
TW200731788A (en) 2007-08-16
WO2007021626A3 (en) 2007-08-02
EP1925151A2 (en) 2008-05-28
US20070035649A1 (en) 2007-02-15
KR100940708B1 (ko) 2010-02-08

Similar Documents

Publication Publication Date Title
JP2009505498A (ja) 二重変換利得ゲートを介してリセットされるイメージピクセル
JP5110391B2 (ja) 二重変換利得ゲートとキャパシタとの組み合わせを有するイメージングデバイス
US7829832B2 (en) Method for operating a pixel cell using multiple pulses to a transistor transfer gate
US7800675B2 (en) Method of operating a storage gate pixel
US7091531B2 (en) High dynamic range pixel amplifier
KR101142592B1 (ko) 4ｔ ｃｍｏｓ 이미저 픽셀의 암전류 및 블루밍 억제를 위한방법 및 장치
KR100954942B1 (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
KR100763442B1 (ko) 듀얼 변환 이득 이미저
TWI495310B (zh) 固態成像裝置，其驅動方法，及電子裝備
JP2009505438A (ja) 多方向に共有される画素上の高ダイナミックレンジ／耐ブルーミング共通ゲート
JP2008541454A (ja) 高フィルファクタ多方向共有ピクセル
JP2009506575A (ja) ４方向共有のピクセル上に２方向共有の蓄積ゲートを設ける方法及び装置
JP3919243B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102