KR20080038398A

KR20080038398A - 이중 변환 이득 게이트에 의한 화상 픽셀 리셋

Info

Publication number: KR20080038398A
Application number: KR1020087005806A
Authority: KR
Inventors: 제프리 에이. 맥키
Original assignee: 마이크론 테크놀로지, 인크
Priority date: 2005-08-10
Filing date: 2006-08-08
Publication date: 2008-05-06
Also published as: CN101273619A; WO2007021626A3; KR100940708B1; JP2009505498A; WO2007021626A2; EP1925151A2; CN101273619B; US20070035649A1; TW200731788A

Abstract

이중 변환 이득을 갖는 픽셀을 가진 이미저이다. 각 픽셀은 2개의 플로팅 확산 영역들 사이에 연결된 이중 변환 이득 요소를 갖는다. 활성화 시에, 이중 변환 이득 요소는 저장 요소 내에서 전환하여 픽셀의 전하 저장 용량을 증가시킨다. 픽셀 리셋 회로는 제2 플로팅 확산 영역에 연결된다. 제1 플로팅 확산 영역 및 저장 요소를 리셋하기 위해서, 이중 변환 이득 요소가 리셋 동작 동안에 활성화된다.

Description

이중 변환 이득 게이트에 의한 화상 픽셀 리셋 {IMAGE PIXEL RESET THROUGH DUAL CONVERSION GAIN GATE}

본 발명은 일반적으로 촬상 장치에 관한 것으로, 보다 상세하게는 촬상 장치의 곡선 인자(fill factor) 및 전하 저장 용량을 증가시키고 화상 픽셀을 리셋하는 것에 관한 것이다.

일반적으로, 디지털 이미저(imager) 어레이는, 각 셀이 광센서, 예컨대. 광게이트, 광컨덕터 또는, 광다이오드를 포함하는, 초점 면(focal plane) 어레이의 픽셀 셀을 포함한다. CMOS 이미저에서, 판독 회로는 소스 팔로워(source follower) 출력 트랜지스터를 일반적으로 포함하는 각각의 픽셀 셀에 연결된다. 광센서는, 포톤(photon)을, 소스 팔로워 출력 트랜지스터의 게이트에 연결되는 플로팅 확산 영역(floating diffusion region)으로 일반적으로 전송되는, 전자로 변환한다. 광센서로부터의 전하를 플로팅 확산 영역으로 전송하기 위해, 전하 전송 소자(예컨대, 트랜지스터)가 포함될 수 있다. 또한, 상기 이미저 셀은, 일반적으로, 전하 전송 이전에 플로팅 확산 영역을 미리 설정된 충전 레벨로 리셋 하기 위한 트랜지스터를 갖는다. 소스 팔로워 트랜지스터의 출력은, 로우(row) 선택 트랜지스터에 의해 픽셀 출력 신호로서 게이트 인가된다.

모범적인 CMOS 촬상 회로, 그 처리 단계, 및 촬상 회로의 다양한 CMOS 요소의 기능의 상세한 설명은, 예컨대 마이크론 테크놀로지 주식회사(Micron Technology, Inc.)의 미국 특허 제6,140,630호, 미국 특허 제6,376,868호, 미국 특허 제6,310,366호, 미국 특허 제6,326,652호, 미국 특허 제6,204,524호, 및 미국 특허 제 6,333,205호에 기술되어 있으며, 그 전체가 참조로 이 명세서에 통합되어 있다.

종래의 CMOS 이미저 픽셀 셀(100)의 탑다운(top-down)도 및 단면도를 각각 예시하는 도 1 및 2를 참조하면, 입사광(187)이 광다이오드 광센서(120)의 표면을 타격할 때, 전자/정공 쌍이 광다이오드의 p-n 접합(n- 축적 영역(122) 및 p+ 표층(123)의 경계에 표시됨)에서 생성된다. 생성된 전자(광-전하)는 광다이오드(120)의 n-형 축적 영역(122)에서 수집된다. 광-전하는, 전송 트랜지스터(106)를 통해 초기 전하 축적 영역(122)로부터 플로팅 확산 영역(110)으로 이동한다. 플로팅 확산 영역(110)의 전하는, 일반적으로 소스 팔로워 트랜지스터(108)에 의해 픽셀 출력 전압으로 변환된 다음에, 로우 선택 트랜지스터(109)를 통해서 칼럼(column) 출력 라인(111)으로 출력된다.

픽셀 셀(100)에 대해 도 1에서 도시된 바와 같이, 픽셀(100)의 절반만을 의미하는 대략 50 퍼센트의 곡선 인자를 제공하는 종래의 CMOS 이미저 설계는, 광을 전하 캐리어(carrier)로 변환하는 데 활용된다. 도시된 바와 같이, 셀(100)의 작은 부분만이 광센서(광다이오드)(120)를 포함한다. 픽셀 셀(100)의 나머지는, 기판(101)에서 STI 영역으로 도시된 절연 영역(102), 전송 트랜지스터(106)의 전송 게이트(106')에 연결된 플로팅 확산 영역(110), 및 각각 게이트(107', 108', 109')를 갖는 리셋(107)과 소스 팔로워(108) 및 로우 선택(109) 트랜지스터에 대한 소스/드레인 영역(115)을 포함한다. 더욱이, 전체 픽셀 영역이 지속적으로 감소함에 따라(요구되는 크기 조정에 기인함), 증가된 광센서 영역을 제공하기 위해, 표면 영역의 최소량을 활용하는 고감도 광센서를 생성하는 것 및/또는, 픽셀 셀의 비-감광 구성 요소에 대한 픽셀 어레이의 보다 효율적인 배치를 찾는 것의 중요성이 커지고 있다.

또한, 플로팅 확산 영역(110)과 같은, 종래의 저장 노드는, 제한된 양의 전하 저장 용량을 갖는다. 일단 이 용량이 도달되면, 픽셀 셀은 저 효율이 된다. 일단 전하 저장 용량이 초과되면, 바람직스럽지 않은 현상이 발생함으로써, 과-용량 전하가 바람직스럽지 않은 픽셀 셀(100)의 다른 부분 또는 인근의 픽셀 셀로 도피한다.

따라서, 개선된 곡선 인자 및 전하 저장 용량을 갖는 효율적인 픽셀 셀 어레이 구조를 위한 필요 및 요망이 있다.

본 발명은, 개선된 곡선 인자 및 전하 저장 용량을 갖는 효율적인 픽셀 셀 어레이 구조를 제공한다.

상기 및 다른 특징과 장점들은, 본 발명의 다양한 모범적인 실시예에서 이중 변환 이득을 갖는 픽셀을 가진 이미저를 제공하는 것에 의해 획득된다. 각 픽셀은 2개의 플로팅 확산 영역들 사이에 연결된 이중 변환 이득 요소를 갖는다. 활성화 시에, 이중 변환 이득 요소는 저장 요소 내에서 전환하여 픽셀의 전하 저장 용량을 증가시킨다. 픽셀 리셋 회로는 제2 플로팅 확산 영역에 연결된다. 제1 플로팅 확산 영역 및 저장 요소를 리셋하기 위해서, 이중 변환 이득 요소가 리셋 동작 동안에 활성화된다.

본 발명은, 픽셀 전하 저장 용량을 증가시키는 것에 더하여 픽셀 곡선 인자를 증가시키기 위해, 이중 변환 이득 요소, 저장 요소와, 리셋 및 판독 구성 요소가 2개 이상의 픽셀에 의해 공유되는 공유 픽셀 구조를 또한 제공한다.

본 발명의 상기 및 다른 장점 및 특징들은, 첨부 도면들을 참조하여 다음에 제공되는 모범적인 실시예들의 상세한 설명으로부터 보다 명백해질 것이다.

도 1은 종래의 CMOS 이미저 픽셀 셀을 예시한다.

도 2는 도 1에 예시된 CMOS 이미저 픽셀 셀의 단면도이다.

도 3은 본 발명의 실시예에 따라 구성된 모범적인 CMOS 이미저 픽셀 셀을 예시한다.

도 4는 도 3에 예시된 픽셀 셀의 모범적인 동작을 예시하는 타이밍도이다.

도 5는 본 발명의 실시예에 따라 구성된 모범적인 4-방향 공유 CMOS 이미저 픽셀 회로를 예시한다.

도 6은 도 5에 예시된 픽셀 회로의 모범적인 동작을 예시하는 타이밍도이다.

도 7은 본 발명의 실시예에 따라 구성된 모범적인 2-방향 공유 CMOS 이미저 픽셀 회로를 예시한다.

도 8은 본 발명의 실시예에 따라 구성된 이미저를 도시한다.

도 9는 본 발명의 실시예에 따라 구성된 적어도 하나의 이미저를 통합한 프로세서 시스템을 도시한다.

도 3은 본 발명의 실시예에 따라 구성된 모범적인 CMOS 이미저 픽셀 셀(200)을 예시한다. 픽셀 셀(200)은, 셀(200)이 광센서(220)(광다이오드로서 예시됨), 전송 트랜지스터(206), 리셋 트랜지스터(207), 소스 팔로워 트랜지스터(208), 로우 선택 트랜지스터(209), 및 플로팅 확산 영역(FD₁)을 포함한다는 점에서, 종래의 픽셀 셀(100)(도 1)과 유사하다. 종래의 픽셀 셀(100)(도 1)과는 달리, 예시된 셀(200)은, 이중 변환 이득(DCG) 트랜지스터(234), 캐패시터(236), 제2 플로팅 확산 영역(FD₂), 및 고 동적 범위(high dynamic range; HDR) 트랜지스터(232)를 또한 포함한다.

픽셀 셀(200)은 다음과 같이 연결된다. HDR 트랜지스터(232)(셀(200) 내에 포함되었다면)는 광센서(220) 및 픽셀 공급 전압 Vaa-pix 사이에 연결된다. HDR 트랜지스터(232)의 게이트는 고 동적 범위 제어 신호(HDR)를 수신하도록 연결된다. 동작 시에, 고 동적 범위 제어 신호(HDR)가 생성되면, HDR 트랜지스터(232)가 활성화되어, 초과 전하를 광센서(220)로부터 방출(drain away)되게 한다. 주목해야할 것은, (후술되는 바와 같이) HDR 트랜지스터(232)가 본 발명을 실시하는 데 필수적이지 않은 선택적인 구성 요소라는 것이다. 즉, 픽셀 셀(200)의 다른 실시예에서 는, HDR 트랜지스터(232)가 포함되지 않는다.

전송 트랜지스터(206)는 광센서(220)와 제1 플로팅 확산 영역(FD₁) 사이에 연결되며, 전송 게이트 제어 신호(TX)에 의해 제어될 수 있다. 전송 게이트 제어 신호(TX)가 생성되면, 전송 트랜지스터(206)가 활성화되어, 광센서(220)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다. 소스 팔로워 트랜지스터(208)의 게이트는 제1 플로팅 확산 영역(FD₁)에 연결된다. 소스 팔로워 트랜지스터(208)의 소스/드레인 단자는 어레이 픽셀 공급 전압 Vaa-pix에 연결된다. 로우 선택 트랜지스터(209)는 소스 팔로워 트랜지스터(208)와 픽셀 어레이 칼럼 라인(211) 사이에 연결된다.

리셋 트랜지스터(207)는 어레이 픽셀 공급 전압 Vaa-pix와 제2 플로팅 확산 영역(FD₂) 사이에 연결된다. 캐패시터(236)는 리셋 트랜지스터(207)를 가로 질러 연결된다. DCG 트랜지스터(234)는 제1 플로팅 확산 영역(FD₁)과 제2 플로팅 확산 영역(FD₂) 사이에 연결된다. DCG 트랜지스터(234)의 게이트 단자는 이중 변환 이득 제어 신호(DCG)에 연결된다.

이중 변환 이득 제어 신호(DCG)가 생성되면, DCG 트랜지스터(234)가 활성화되어, 캐패시터(236)의 저장 캐패시턴스(capacitance)(C), 및 제2 플로팅 확산 영역(FD₂)을 제1 플로팅 확산 영역(FD₁)으로 연결한다. 이는, 픽셀 셀(200)의 저장 능력을 제1 플로팅 확산 영역(FD₁)의 용량 너머로 증가시켜서, 바람직스러우며 종래 의 픽셀 셀(100)(도 1)의 누설 문제를 완화한다. 즉, 픽셀(200)은, 낮은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)의 저장 용량만을 기초로 하는 제1 변환 이득과, 밝은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)과 캐패시터(236)(제2 플로팅 확산 영역(FD₂)에 연결됨)의 저장 용량에 기초한 제2 변환 이득을 포함한다.

도 4는 도 3에 예시된 픽셀 셀(200)의 모범적인 동작을 예시하는 타이밍도이다. 상기 타이밍도는 3개의 기간 Ta, Tb, Tc를 예시한다. 제1 기간(Ta) 동안에, 로우 선택 신호(ROW)가 로우 선택 트랜지스터(209)(도 4에서 활성화된 로(low)로 도시됨)의 게이트로 인가된다. 도 4는 예시의 타이밍도이고, 신호가 도 4에서 활성화된 로(low) 또는 하이(high)로 예시되어 있는 지의 여부는 중요하지 않다는 것을 이해해야한다. 본 발명을 실시하는 데 필요한 모든 것은, 예시된 제어 신호가, 상기 신호가 제어하고 있는 구성 요소를 활성화하는 것이다.

픽셀 회로(200)의 제1 플로팅 확산 영역(FD₁)은, 이중 변환 이득 제어 신호(DCG)(도 4에서 활성화된 로(low)로 도시됨) 및 리셋 제어 신호(RST)(도 4에서 활성화된 로(low)로 도시됨)를 인가하는 것에 의해 리셋된다. 이는 어레이 픽셀 공급 전압(Vaa-pix)을 (리셋 및 DCG 트랜지스터(207,234)를 통해서) 제1 플로팅 확산 영역(FD₁)으로 인가되게끔 한다. 어레이 픽셀 공급 전압(Vaa-pix)은 제2 플로팅 확산 영역(FD₂) 및 캐패시터(236)로 또한 인가된다. 리셋된 제1 플로팅 확산 영역(FD₁)과 관련된 리셋 신호 전압(Vrst)(소스 팔로워 트랜지스터(208) 및 활성화된 로우 선택 트랜지스터(209)에 의해 출력되는 것으로서)은 칼럼 라인(211)로 인가되며, 칼럼 라인(211)에 연결된 샘플 앤 홀드(sample and hold) 회로(761)(도 8)에 의해서, 샘플 앤 홀드 회로를 활성화시키는 샘플 앤 홀드 리셋 신호(SHR)를 펄스 인가하는 것에 의해, 샘플 앤 홀드된다. 샘플 앤 홀드 회로(761)는 도 8을 참조하여 다음에 매우 상세히 기술된다.

제2 기간(Tb) 동안에, 전송 게이트 제어 신호(TX)가 인가되고(도 4에서 활성화된 로(low)로 도시됨), 전송 트랜지스터(206)가 활성화될 때, 광센서(220)에 축적된 전하가 제1 플로팅 확산 영역(FD₁)으로 전송된다. 제1 플로팅 확산 영역(FD₁)에 저장된 픽셀 신호 전하와 관련된 픽셀 신호 전압(Vsig1)(소스 팔로워 트랜지스터(208) 및 활성화된 로우 선택 트랜지스터(209)에 의해 출력되는 것으로서)은 칼럼 라인(211)으로 인가되며, 칼럼 라인(211)에 연결된 샘플 앤 홀드 회로(761)(도 8)에 의해서, 샘플 앤 홀드 회로를 활성화시키는 샘플 앤 홀드 픽셀 신호(SHS)를 펄스 인가하는 것에 의해, 샘플 앤 홀드된다.

픽셀 셀(200)의 전하 저장 용량을 증가시키기 위해, 다음의 동작이 제3 기간(Tc) 동안에 수행된다. 다음의 제3 기간(Tc) 동작은 매 판독 동작 마다 수행되거나, 상기한 과 용량 상태를 피하기 위해 필요할 때만 수행될 수 있다는 것을 주목해야한다(즉, 제어기 또는 화상 프로세서(도 8에 관련하여 보다 상세하게 후술됨)는 제1 플로팅 확산 영역(FD₁)이 포화되는 결과를 가져올 입사광량을 판정한다).

제3 기간(Tc) 동안에, 이중 변환 이득 제어 신호(DCG)가 인가된다(도 4에서 활성화된 로(low)로 도시됨). 이는 DCG 트랜지스터(234)를 활성화되게 하여, 제1 플로팅 확산 영역(FD₁)을 제2 플로팅 확산 영역(FD₂)으로 연결한다. 제1 플로팅 확산 영역(FD₁) 내의 전하는 제2 플로팅 확산 영역(FD₂)과 공유되며, 그 다음에 캐패시터(226)에 저장된다. 전송 게이트 제어 신호(도 4에서 활성화된 로(low)로 도시됨)가 인가되어 전송 트랜지스터(206)를 활성화시킨다. 광센서(220)에서 수집된 새로운 전하는 제1 플로팅 확산 영역(FD₁) 및 제2 플로팅 확산 영역(FD₂)에 저장된다. 제1 플로팅 확산 영역(FD₁) 및 제2 플로팅 확산 영역(FD₂)에 저장된 새로운 픽셀 신호 전하와 관련된 새로운 픽셀 신호 전압(Vsig2)은 칼럼 라인(211)으로 인가되며(소스 팔로워 트랜지스터(208) 및 활성화된 로우 선택 트랜지스터(209)에 의한 출력으로서), 칼럼 라인(211)에 연결된 샘플 앤 홀드 회로(761)(도 8)에 의해서, 샘플 앤 홀드 회로를 활성화시키는 제3 샘플 앤 홀드 신호(도 4에서 SHD로 도시됨)를 펄스 인가하는 것에 의해, 샘플 앤 홀드된다. 3개의 샘플 앤 홀드된 신호(Vrst, Vsig1, Vsig2)는 그 다음에 실제 픽셀 신호 레벨을 획득하기 위해 상관(correlated) 샘플링 동작을 겪을 수 있다.

HDR 트랜지스터(232)가 픽셀 회로(200)에서 사용된다면, 판독 동작 동안에 HDR 트랜지스터(232)가 활성화된 채로 남아있는 것을 보장하기 위해, 고 동적 범위 제어 신호(HDR)가 3개의 기간(Ta, Tb, Tc) 전체에 걸쳐서 인가될 것임을 주목해야한다. 이는 블루밍(blooming) 및 판독 처리 동안에 발생하는 여타 현상들을 방지할 수 있다.

픽셀(200) 회로를 구동하는 다른 방법은, 제2 기간(Tb) 동안에 광센서(220)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 전송하는 것임을 또한 주목해야 한다. 전하를 즉각적으로 판독하는 대신, 전하가 머무르게끔 되고, 지나치게 많은 전하가 있다면, 전하는 제2 플로팅 확산 영역(FD₂)으로 누설할 것이다. 제어기 또는 화상 프로세서가 제1 플로팅 확산 영역(FD₁)에 전하가 가득 차 있음을 판정하면, DCG 트랜지스터(234)가 활성화되어 전하가 캐패시터(236)에 저장된다. 제1 플로팅 확산 영역(FD₁)에 저장된 잔여 픽셀 신호 전하와 관련된 픽셀 신호 전압(Vsig)(소스 팔로워 트랜지스터(208) 및 활성화된 로우 선택 트랜지스터(209)에 의해 출력되는 것으로서)은 그 다음에 픽셀 신호 샘플 앤 홀드 픽셀 신호(SHS)에 의해 샘플 앤 홀드된다.

픽셀 셀(200)이 증가된 전하 저장 능력을 가질지라도, 추가적인 구성 요소가 셀(200)에 사용되므로(예컨대, DCG 트랜지스터(234) 및 캐패시터(236)), 이상적인 증가된 곡선 인자를 획득하지 못한다. 곡선 인자를 증가시키는 하나의 방법은 인근의 픽셀들 간에 구성 요소를 공유하는 것이다. 도 5는 본 발명의 실시예에 따라 구성된 모범적인 4-방향 공유 CMOS 이미저 픽셀 회로(300)를 예시한다. 픽셀 회로(300)는 4개의 픽셀 셀들(300a, 300b, 300c, 300d) 간에 리셋 및 판독 회로를 공유한다. 특히, 4개의 픽셀 셀들(300a, 300b, 300c, 300d)은 제1 및 제2 플로팅 확산 영역(FD₁, FD₂), DCG 트랜지스터(334), 리셋 트랜지스터(307), 저장 캐패시 터(336), 소스 팔로워 트랜지스터(308), 및 로우 선택 트랜지스터(309)를 공유한다.

제1 픽셀 셀(300a)은 제1 광센서(320a)(광다이오드로서 예시됨) 및 제1 전송 트랜지스터(306a)를 포함한다. 제1 고 동적 범위(HDR) 트랜지스터(332a)는 또한, 필요하다면, 픽셀 셀(300a)의 일부가 될 수 있다. 제1 HDR 트랜지스터(332a)(포함되었다면)가 제1 광센서(320a)와 픽셀 공급 전압(Vaa-pix)의 사이에 연결된다. 제1 HDR 트랜지스터(332a)의 게이트 단자는 제1 고 동적 범위 제어 신호(HDR<0>)를 수신하도록 연결된다. 동작 시에, 제1 고 동적 범위 제어 신호(HDR<0>)가 생성되면, HDR 트랜지스터(332a)가 활성화되어, 전하를 광센서(320a)로부터 방출되게 한다.

제1 전송 트랜지스터(306a)는 제1 광센서(320a)와 공유 제1 플로팅 확산 영역(FD₁) 사이에 연결되며, 제1 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<0>)에 의해 제어될 수 있다. 제1 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<0>)가 생성되면, 제1 전송 트랜지스터(306a)가 활성화되어, 제1 광센서(320a)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

제2 픽셀 셀(300b)은 제2 광센서(320b)(광다이오드로 예시됨) 및 제2 전송 트랜지스터(306b)를 포함한다. 제2 HDR 트랜지스터(332b)는 또한, 필요하다면, 제2 픽셀 셀(300b)의 일부가 될 수 있다. 제2 HDR 트랜지스터(332b)(포함되었다면)는 제2 광센서(320b)와 픽셀 공급 전압(Vaa-pix)의 사이에 연결된다. 제2 HDR 트 랜지스터(332b)의 게이트 단자는 제2 고 동적 범위 제어 신호(HDR<1>)를 수신하도록 연결된다. 동작 시에, 제2 고 동적 범위 제어 신호(HDR<1>)가 생성되면, 제2 HDR 트랜지스터(332b)가 활성화되어, 전하를 제2 광센서(320b)로부터 방출되게 한다.

제2 전송 트랜지스터(306b)는 제2 광센서(320b)와 공유 제1 플로팅 확산 영역(FD₁)의 사이에 연결되며, 제2 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<1>)에 의해 제어될 수 있다. 제2 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<1>)가 생성되면, 제2 전송 트랜지스터(306b)가 활성화되어, 제2 광센서(320b)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

제3 픽셀 셀(300c)은 제3 광센서(320c)(광다이오드로 예시됨) 및 제3 전송 트랜지스터(306c)를 포함한다. 제3 HDR 트랜지스터(332c)는 또한, 필요하다면, 제3 픽셀 셀(300c)의 일부가 될 수 있다. 제3 HDR 트랜지스터(332c)(포함되었다면)는 제3 광센서(320c)와 픽셀 공급 전압(Vaa-pix)의 사이에 연결된다. 제3 HDR 트랜지스터(332c)의 게이트 단자는 제1 고 동적 범위 제어 신호(HDR<0>)를 수신하도록 연결된다. 동작 시에, 제1 고 동적 범위 제어 신호(HDR<0>)가 생성되면, 제3 HDR 트랜지스터(332c)가 활성화되어, 전하를 제3 광센서(320c)로부터 방출되게 한다.

제3 전송 트랜지스터(306c)는 제3 광센서(320c)와 공유 제1 플로팅 확산 영역(FD₁)의 사이에 연결되며, 제1 홀수 칼럼 전송 게이트 제어 신호(TX_ODD<0>)에 의 해 제어될 수 있다. 제1 홀수 칼럼 전송 게이트 제어 신호(TX_ODD<0>)가 생성되면, 제3 전송 트랜지스터(306c)가 활성화되어, 제3 광센서(320c)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

제4 픽셀 셀(300d)은 제4 광센서(320d)(광다이오드로 예시됨) 및 제4 전송 트랜지스터(306d)를 포함한다. 제4 HDR 트랜지스터(332d)는 또한, 필요하다면, 제4 픽셀 셀(300d)의 일부가 될 수 있다. 제4 HDR 트랜지스터(332d)(포함되었다면)는 제4 광센서(320d)와 픽셀 공급 전압(Vaa-pix)의 사이에 연결된다. 제4 HDR 트랜지스터(332d)의 게이트 단자는 제2 고 동적 범위 제어 신호(HDR<1>)를 수신하도록 연결된다. 동작 시에, 제2 고 동적 범위 제어 신호(HDR<1>)가 생성되면, 제4 HDR 트랜지스터(332d)가 활성화되어, 전하를 제4 광센서(320d)로부터 방출되게 한다.

제4 전송 트랜지스터(306d)는 제4 광센서(320d)와 공유 제1 플로팅 확산 영역(FD₁)의 사이에 연결되며, 제2 홀수 칼럼 전송 게이트 제어 신호(TX_ODD<1>)에 의해 제어될 수 있다. 제2 홀수 칼럼 전송 게이트 제어 신호(TX_ODD<1>)가 생성되면, 제4 전송 트랜지스터(306d)가 활성화되어, 제4 광센서(320d)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

소스 팔로워 트랜지스터(308)의 게이트는 제1 플로팅 확산 영역(FD₁)에 연결된다. 소스 팔로워 트랜지스터(308)의 소스/드레인 단자는 어레이 픽셀 공급 전압(Vaa-pix)에 연결된다. 로우 선택 트랜지스터(309)는 소스 팔로워 트랜지스 터(308)와 칼럼 라인(311)의 사이에 연결된다.

리셋 트랜지스터(307)는 어레이 픽셀 공급 전압(Vaa-pix)과 제2 플로팅 확산 영역(FD₂)의 사이에 연결된다. 캐패시터(336)는 리셋 트랜지스터(307)를 가로 질러 연결된다. DCG 트랜지스터(334)는 제1 플로팅 확산 영역(FD₁)과 제2 플로팅 확산 영역(FD₂) 사이에 연결된다. DCG 트랜지스터(334)의 게이트 단자는 이중 변환 이득 제어 신호(DCG)에 연결된다.

이중 변환 이득 제어 신호(DCG)가 생성되면, DCG 트랜지스터(334)가 활성화되어, 캐패시터(336)의 저장 캐패시턴스(C) 및 제2 플로팅 확산 영역(FD₂)을 제1 플로팅 확산 영역(FD₁)으로 연결한다. 이는 픽셀 회로(300)의 저장 능력을 제1 플로팅 확산 영역(FD₁)의 용량 너머로 증가시켜서, 바람직스러우며 종래의 픽셀 셀(100)(도 1)의 누설 문제를 완화시킨다. 즉, 픽셀(300)은, 낮은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)의 저장 용량만을 기초로 하는 제1 변환 이득과, 밝은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)과 캐패시터(336)(제2 플로팅 확산 영역(FD₂)에 연결된)의 저장 용량에 기초한 제2 변환 이득을 포함한다.

도 6은 도 5에 예시된 픽셀 회로(300)의 일부의 모범적인 동작을 예시하는 타이밍도이다. 명확성의 목적으로서만, 상기 타이밍도는 제1 픽셀 셀(300a)의 동작을 예시한다. 회로(300)의 동작이 나머지 픽셀들(300b, 300c, 300d)의 동작에 대해서 다음의 단계들을 반복할 것이라는 것을 주목해야 한다. 제1 로우의 동작이 근본적으로 동일하므로(하기에 주목되는 예외 사항이 있음), 나머지 픽셀들(300b, 300c, 300d)의 동작의 상세한 설명은 제공되지 않는다. 도 6은 특정한 경우에 하이 및 로(low)로 토글(toggle)되는 로우 선택 신호(ROW)를 예시한다. 상기 로우 선택 신호(ROW)는, 필요하다면, 전체 3개의 기간들(Ta, Tb, Tc) 동안에 잔류하여 인가될 수 있음을 이해해야 한다.

상기 타이밍도는 3개의 기간들(Ta, Tb, Tc)을 예시한다. 제1 기간(Ta) 동안, 로우 선택 신호(ROW)는 로우 선택 트랜지스터(309)의 게이트로 인가된다(도 6에서는 활성화된 로(low)로 도시됨). 도 6은 예시의 타이밍도이며, 신호가 도 6에서 활성화된 로(low) 또는 하이로 예시되는 지의 여부는 중요하지 않음을 이해해야 한다. 본 발명을 실시하는 데 필요한 모든 것은, 예시된 제어 신호가, 상기 신호가 제어하고 있는 구성 요소를 활성화하는 것이다.

픽셀 회로(300)의 제1 플로팅 확산 영역(FD₁)은 이중 변환 이득 제어 신호(DCG)(도 6에서 활성화된 로(low)로 도시됨) 및 리셋 제어 신호(RST)(도 6에서 활성화된 로(low)로 도시됨)를 동시에 인가하는 것에 의해 리셋된다. 이는 어레이 픽셀 공급 전압(Vaa-pix)을 (리셋 및 DCG 트랜지스터(307,334)를 통해서) 제1 플로팅 확산 영역(FD₁)으로 인가되게끔 한다. 어레이 픽셀 공급 전압(Vaa-pix)은 또한 제2 플로팅 확산 영역(FD₂)으로 인가된다. 리셋된 제1 플로팅 확산 영역(FD₁)과 관련된 리셋 신호 전압(Vrst)(소스 팔로워 트랜지스터(308) 및 활성화된 로우 선택 트랜지스터(309)에 의해 출력되는 것으로서)은 칼럼 라인(311)로 인가되며, 그 다음에 샘플 앤 홀드 회로(761)(도 8)에 의해서, 샘플 앤 홀드 리셋 신호(SHR)를 펄스 인가하는 것에 의해, 제1 픽셀 셀(300a)에 대해, 샘플 앤 홀드된다.

제2 기간(Tb) 동안에, 제1 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<0>)가 인가되어(도 6에서 활성화된 로(low)로 도시됨) 제1 전송 트랜지스터(306a)를 활성화할 때, 제1 광센서(320a)에 축적된 전하가 제1 플로팅 확산 영역(FD₁)으로 전송된다. 그 다음에, 제1 플로팅 확산 영역(FD₁)에 저장된 제1 픽셀 셀(300a)의 픽셀 신호 전하와 관련된 픽셀 신호 전압(Vsig1)(소스 팔로워 트랜지스터(308) 및 활성화된 로우 선택 트랜지스터(309)에 의해 출력되는 것으로서)은 샘플 앤 홀드 회로(761)(도 8)에 의해서, 샘플 앤 홀드 픽셀 신호(SHS)를 펄스 인가하는 것에 의해, 샘플 앤 홀드된다.

픽셀 셀(300a)의 전하 저장 용량을 증가시키기 위해, 다음의 동작이 제3 기간(Tc) 동안에 수행된다. 다음의 제3 기간(Tc) 동작은 매 판독 동작 마다 수행되거나, 상기한 과 용량 상태를 피하기 위해 필요할 때만 수행될 수 있음을 주목해야한다(즉, 제어기 또는 화상 프로세서(도 8에 관련하여 보다 상세하게 후술됨)는 제1 플로팅 확산 영역(FD₁)이 포화되는 결과를 가져올 입사광량을 판정한다).

제3 기간(Tc) 동안에, 이중 변환 이득 제어 신호(DCG)가 인가된다(도 6에서 활성화된 로(low)로 도시됨). 이는 DCG 트랜지스터(334)를 활성화되게끔 하여, 제1 플로팅 확산 영역(FD₁)을 제2 플로팅 확산 영역(FD₂)으로 연결한다. 제1 플로팅 확산 영역(FD₁) 내에 가득 찬 전하는 제2 플로팅 확산 영역(FD₂)으로 흘러서, 캐패시터(326)에 저장된다. 제1 짝수 칼럼 전송 게이트 제어 신호(TX_EVEN<0>)(도 6에서 활성화된 로(low)로 도시됨)가 인가되어 제1 전송 트랜지스터(306a)를 활성화시킨다. 제1 광센서(320a)로부터의 잔여 초과 전하는 제1 플로팅 확산 영역(FD₁)에 저장된다. 제1 플로팅 확산 영역(FD₁)에 저장된 초과 픽셀 신호 전하와 관련된 새로운 픽셀 신호 전압(Vsig2)(소스 팔로워 트랜지스터(308) 및 활성화된 로우 선택 트랜지스터(309)에 의해 출력되는 것으로서)은 샘플 앤 홀드 회로(761)(도 8)에 연결된 칼럼 라인(311)으로 인가되며, 그 다음에 제3 샘플 앤 홀드 픽셀 신호(SHD)를 펄스 인가하는 것에 의해, 샘플 앤 홀드된다. 3개의 샘플 앤 홀드된 신호(Vrst, Vsig1, Vsig2)는 그 다음에 각 변환 이득(예컨대, Vrst-Vsig1, Vrst-Vsig2)에 대한 실제 픽셀 신호 레벨을 획득하기 위해, 상관 샘플링 동작을 겪을 수 있다.

그 다음에, 상기 동작들은 나머지 픽셀들(300b, 300c, 300d)에 대해서 반복된다. 나머지 픽셀들(300b, 300c, 300d)에 대해서 주목해야할 것은, 상기한 동일 동작들이, 전송 게이트(306b, 306c, 306d)들이 전송 게이트 제어 신호들(TX_EVEN<1>, TX_ODD<0>, TX_ODD<1>)에 의해 각각 제어된다는 점을 제외하고, 일어날 것이라는 것이다.

HDR 트랜지스터(332a, 332b, 332c, 332d)가 픽셀 회로(300)에서 사용된다면, 판독 동작 동안에 HDR 트랜지스터(332a, 332b, 332c, 332d)가 활성화된 채로 남아 있는 것을 보장하기 위해, 고 동적 범위 제어 신호(HDR<0>, HDR<1>)가 3개의 기 간(Ta, Tb, Tc) 전체에 걸쳐서 인가될 것임을 주목해야한다. 이는, 광센서들(320a, 320b, 320c, 320d)로부터 일부의 전하를 방출하는 것에 의해, 블루밍 및 판독 처리 동안에 발생하는 여타 현상들을 방지할 수 있다.

픽셀(300) 회로를 구동하는 다른 방법은, 제2 기간(Tb) 동안에 광센서들(320a, 320b, 320c, 320d)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 전송하는 것임을 또한 주목해야 한다. 전하를 즉각적으로 판독하는 대신, 전하가 머무르게끔 되고, 지나치게 많은 전하가 있다면, 전하는 제2 플로팅 확산 영역(FD₂)으로 누설할 것이다. 제어기 또는 화상 프로세서가 제1 플로팅 확산 영역(FD₁)에 전하가 가득 차 있음을 판정하면, DCG 트랜지스터(334)가 활성화되어 전하가 캐패시터(336)에 저장된다. 제1 플로팅 확산 영역(FD₁)에 저장된 잔여 픽셀 신호 전하와 관련된 픽셀 신호 전압(Vsig)(소스 팔로워 트랜지스터(308) 및 활성화된 로우 선택 트랜지스터(309)에 의해 출력되는 것으로서)은 그 다음에 픽셀 신호 샘플 앤 홀드 픽셀 신호(SHS)에 의해 샘플 앤 홀드된다.

도 7은 본 발명의 실시예에 따라 구성된 모범적인 2-방향 공유 CMOS 이미저 픽셀 회로(400)를 예시한다. 픽셀 회로(400)는 2개의 픽셀 셀들(400a, 400b) 간에 리셋 및 판독 회로를 공유한다. 특히, 픽셀 셀들(400a, 400b)은 제1 및 제2 플로팅 확산 영역(FD₁, FD₂), DCG 트랜지스터(434), 리셋 트랜지스터(407), 저장 캐패시터(436), 소스 팔로워 트랜지스터(408), 및 로우 선택 트랜지스터(409)를 공유한 다.

제1 픽셀 셀(400a)은 제1 광센서(420a)(광다이오드로서 예시됨) 및 제1 전송 트랜지스터(406a)를 포함한다. 제1 고 동적 범위(HDR) 트랜지스터(432a)는 또한, 필요하다면, 제1 픽셀 셀(400a)의 일부가 될 수 있다. 제1 HDR 트랜지스터(432a)(포함되었다면)는 제1 광센서(420a)와 픽셀 공급 전압(Vaa-pix) 사이에 연결된다. 제1 HDR 트랜지스터(432a)의 게이트 단자는 제1 고 동적 범위 제어 신호(HDR<0>)를 수신하도록 연결된다. 동작 시에, 제1 고 동적 범위 제어 신호(HDR<0>)가 생성되면, 제1 HDR 트랜지스터(432a)가 활성화되어, 전하를 제1 광센서(420a)로부터 방출되게 한다.

제1 전송 트랜지스터(406a)는 제1 광센서(420a) 및 공유 제1 플로팅 확산 영역(FD₁) 사이에 연결되며, 제1 전송 게이트 제어 신호(TX<0>)에 의해 제어될 수 있다. 제1 전송 게이트 제어 신호(TX<0>)가 생성되면, 제1 전송 트랜지스터(406a)가 활성화되어, 제1 광센서(420a)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

제2 픽셀 셀(400b)은 제2 광센서(420b)(광다이오드로 예시됨) 및 제2 전송 트랜지스터(406b)를 포함한다. 제2 HDR 트랜지스터(432b)는 또한, 필요하다면, 제2 픽셀 셀(400b)의 일부가 될 수 있다. 제2 HDR 트랜지스터(432b)(포함되었다면)는 제2 광센서(420b)와 픽셀 공급 전압(Vaa-pix)의 사이에 연결된다. 제2 HDR 트랜지스터(432b)의 게이트 단자는 제2 고 동적 범위 제어 신호(HDR<1>)를 수신하도 록 연결된다. 동작 시에, 제2 고 동적 범위 제어 신호(HDR<1>)가 생성되면, 제2 HDR 트랜지스터(432b)가 활성화되어, 전하를 제2 광센서(420b)로부터 방출되게 한다.

제2 전송 트랜지스터(406b)는 제2 광센서(320b)와 공유 제1 플로팅 확산 영역(FD₁) 사이에 연결되며, 제2 전송 게이트 제어 신호(TX<1>)에 의해 제어될 수 있다. 제2 전송 게이트 제어 신호(TX_<1>)가 생성되면, 제2 전송 트랜지스터(406b)가 활성화되어, 제2 광센서(420b)로부터의 전하를 제1 플로팅 확산 영역(FD₁)으로 흐르게 한다.

소스 팔로워 트랜지스터(408)의 게이트는 제1 플로팅 확산 영역(FD₁)에 연결된다. 소스 팔로워 트랜지스터(408)의 소스/드레인 단자는 어레이 픽셀 공급 전압(Vaa-pix)에 연결된다. 로우 선택 트랜지스터(409)는 소스 팔로워 트랜지스터(408)와 칼럼 라인(411)의 사이에 연결된다.

리셋 트랜지스터(407)는 어레이 픽셀 공급 전압(Vaa-pix)과 제2 플로팅 확산 영역(FD₂)의 사이에 연결된다. 캐패시터(436)는 리셋 트랜지스터(407) 및 제2 플로팅 확산 영역(FD₂)을 가로 질러 연결된다. DCG 트랜지스터(434)는 제1 플로팅 확산 영역(FD₁)과 제2 플로팅 확산 영역(FD₂) 사이에 연결된다. DCG 트랜지스터(434)의 게이트 단자는 이중 변환 이득 제어 신호(DCG<0>)에 연결된다.

이중 변환 이득 제어 신호(DCG<0>)가 생성되면, DCG 트랜지스터(434)가 활성 화되어, 캐패시터(436)의 저장 캐패시턴스(C) 및 제2 플로팅 확산 영역(FD₂)을 제1 플로팅 확산 영역(FD₁)으로 연결한다. 이는 픽셀 회로(400)의 저장 능력을 제1 플로팅 확산 영역(FD₁)의 용량 너머로 증가시켜서, 바람직스러우며 종래의 픽셀 셀(100)(도 1)의 누설 문제를 완화시킨다. 즉, 픽셀 회로(400)는, 낮은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)의 저장 용량만을 기초로 하는 제1 변환 이득과, 밝은 광 조건에 유익한, 제1 플로팅 확산 영역(FD₁)과 캐패시터(436)의 저장 용량에 기초한 제2 변환 이득을 포함한다.

도 8은 본 발명의 어느 실시예도 활용할 수 있는 모범적인 이미저(700)를 예시한다. 이미저(700)는, 도 3 내지 7에 관해서 상기한 바와 같이 구성되고 동작되는 픽셀을 포함하는 픽셀 어레이(705)를 갖는다. 로우 라인은, 로우 어드레스 디코더(decoder)(720)에 따른 로우 구동부(710)에 의해 선택적으로 활성화한다. 칼럼 구동부(760) 및 칼럼 어드레스 디코더(770)가 또한 이미저(700)에 포함된다. 이미저(700)는, 어드레스 디코더(720, 770)를 제어하는 타이밍 및 제어 회로(750)에 의해 동작된다. 제어 회로(750)는 또한, 본 발명의 실시예에 따라 로우 및 칼럼 구동 회로(710, 760)를 제어한다(예컨대, 도 4 및 6).

칼럼 구동부(760)에 관련된 샘플 앤 홀드 회로(761)는, 실제 픽셀 신호 레벨(예컨대, Vrst-Vsig1, Vrst-Vsig2)을 획득하기 위해, 그 다음에 상관 샘플링 동작을 겪을 수 있는 선택된 픽셀에 대한 픽셀 리셋 신호(Vrst) 및 2개의 픽셀 화상 신호(Vsig1, Vsig2)를 판독한다. 상관 신호는 증폭기(762)에 의해 각 픽셀에 대해 증폭되고, 아날로그-디지털 변환기(775)(ADC)에 의해 디지털화된다. 아날로그-디지털 변환기(775)는, 디지털화된 픽셀 신호를 디지털 화상을 형성하는 화상 프로세서(780)로 공급한다. 상기 양 신호는 디지털 신호로 변환되어 화상 프로세서(780)로 송신될 수 있으며, 또는 상기 2개의 신호 중 하나만이 변환을 위해 선택되고 화상 프로세서(780)로 송신될 수 있다.

도 9는 본 발명의 촬상 장치(1008)(도 8에 예시된 촬상 장치(700)와 같은)를 포함하도록 변형된 일반적인 프로세서 시스템, 시스템(1000)을 도시한다. 프로세서 시스템(1000)은 화상 센서 장치를 포함할 수 있는 디지털 회로를 갖는 시스템의 모범적인 예이다. 제한 없이, 상기 시스템은, 컴퓨터 시스템, 카메라 시스템, 스캐너, 머신 비젼(machine vision), 차량 네비게이션, 비디오 폰, 감시 시스템, 자동 초점 시스템, 천체 추적 시스템, 동작 감지 시스템, 화상 안정화 시스템, 데이터 압축 시스템, 및 이미저를 채용한 여타 시스템을 포함할 수 있다.

시스템(1000), 예를 들어 카메라 시스템은, 버스(1020)를 통해 입출력(I/O) 장치(1006)와 통신하는, 마이크로프로세서와 같은 중앙 처리 장치(CPU)(1002)를 일반적으로 포함한다. 촬상 장치(1008)도 또한 버스(1020)를 통해 CPU(1002)와 통신한다. 프로세서-기반 시스템(1000)은 랜덤 액세스 메모리(RAM)(1004)를 또한 포함하고, 버스(1020)를 통해 CPU(1002)와 또한 통신하는, 플래시 메모리와 같은 탈착가능 메모리(removable memory)(1014)를 포함할 수 있다. 촬상 장치(1008)는, 단일 집적 회로 또는 프로세서와는 다른 칩 상의 메모리 저장부와 함께하거나 함께하 지 않는, CPU, 디지털 신호 프로세서, 또는 마이크로프로세서와 같은 프로세서와 결합될 수 있다.

본 발명이 광다이오드 광센서를 참조하여 기술되었음을 주목해야 하지만, 본 발명은, 광게이트, 광컨덕터, 광다이오드, 핀드(pinned) 광다이오드, 및 광다이오드와 핀드 광다이오드의 다양한 구성과 같은, 그러나 이에 한정되지는 않는, 촬상 픽셀 회로에 사용되는 어느 타입의 광센서와도 활용될 수 있다는 것을 이해해야 한다.

상기한 공정 및 장치들은, 바람직한 방법들과, 사용 및 제조될 수 있는 많은 일반적인 장치들을 예시한다. 상기한 기술 및 도면은, 본 발명의 목적, 특징, 및 장점을 달성하는 실시예들을 예시한다. 그러나, 본 발명을 상기 및 예시된 실시예들로 엄격히 한정하려고 의도한 것은 아니다. 후술하는 청구범위의 사상 및 권리범위에 속하는 본 발명의 어떠한 변형도, 현재 예지할 수 없는 것일지라도, 본 발명의 일부로 간주되어야할 것이다.

Claims

제2 확산 영역을 통해 제1 확산 영역을 리셋하는 단계;

상기 리셋된 제1 확산 영역을 나타내는 제1 신호를 출력하는 단계;

상기 제1 확산 영역에 광-발생 전하를 저장하는 단계; 및

상기 저장된 광-발생 전하를 나타내는 제2 신호를 출력하는 단계를 포함하는 이미저 장치 구동 방법.
청구항 1에 있어서,

상기 저장된 광-발생 전하를 상기 제2 확산 영역으로 전송하는 단계;

추가적인 광-발생 전하를 상기 제1 확산 영역에 저장하는 단계; 및

상기 저장된 추가적인 광-발생 전하를 나타내는 제3 신호를 출력하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 2에 있어서,

상기 제1, 제2, 및 제3 신호를 샘플 앤 홀드하는 단계; 및

상기 샘플 앤 홀드된 제1, 제2, 및 제3 신호를 사용하여 상관(correlated) 출력 값을 획득하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 2에 있어서, 상기 저장된 광-발생 전하를 상기 제2 확산 영역으로 전 송하는 단계는,

이중 변환 이득 요소를 활성화하는 단계; 및

상기 전송된 저장된 광-발생 전하를 저장 요소에 저장하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 2에 있어서, 상기 저장된 광-발생 전하를 상기 제2 확산 영역으로 전송하는 단계는,

상기 저장된 광-발생 전하가 미리 설정된 레벨을 초과하는지의 여부를 판정하는 단계; 및

상기 저장된 광-발생 전하가 상기 미리 설정된 레벨을 초과하면, 이중 변환 이득 요소를 활성화하고 상기 전송된 저장된 광-발생 전하를 저장 요소에 저장하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 2에 있어서, 상기 광-발생 전하를 저장하는 단계는, 감광 요소로부터의 전하를 전송 요소를 통해서 상기 제1 확산 영역으로 전송하는 단계를 포함하는, 이미저 장치 구동 방법.
청구항 6에 있어서, 상기 추가적인 광-발생 전하를 저장하는 단계는, 상기 감광 요소로부터의 추가적인 광-발생 전하를 상기 전송 요소를 통해서 상기 제1 확산 영역으로 전송하는 단계를 포함하는, 이미저 장치 구동 방법.
청구항 6에 있어서, 상기 감광 소자로부터 초과 전하를 방출(drain away)하는 단계를 더 포함하는, 이미저 장치 구동 방법.
공유 픽셀 셀의 어레이를 포함하는 이미저 장치를 구동하는 방법으로서,

제1 공유 확산 영역을 제2 공유 확산 영역에 연결된 이중 변환 이득 요소를 통해 리셋하는 단계;

상기 리셋된 제1 공유 확산 영역을 나타내는 제1 신호를 출력하는 단계;

제1 픽셀 셀로부터의 제1 광-발생 전하를 상기 제1 공유 확산 영역에 저장하는 단계;

상기 저장된 제1 광-발생 전하를 나타내는 제2 신호를 출력하는 단계;

상기 저장된 제1 광-발생 전하를 상기 제2 공유 확산 영역으로 전송하는 단계;

추가적인 제1 광-발생 전하를 상기 제1 공유 확산 영역에 저장하는 단계; 및

상기 저장된 추가적인 제1 광-발생 전하를 나타내는 제3 신호를 출력하는 단계를 포함하는 이미저 장치 구동 방법.
청구항 9에 있어서,

제2 픽셀 셀로부터의 제2 광-발생 전하를 상기 제1 공유 확산 영역에 저장하는 단계;

상기 저장된 제2 광-발생 전하를 나타내는 제4 신호를 출력하는 단계;

상기 저장된 제2 광-발생 전하를 상기 제2 공유 확산 영역으로 전송하는 단계;

추가적인 제2 광-발생 전하를 상기 제1 확산 영역에 저장하는 단계; 및

상기 저장된 추가적인 제2 광-발생 전하를 나타내는 제5 신호를 출력하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 10에 있어서,

상기 제1, 제2, 및 제3 신호를 샘플 앤 홀드하는 단계; 및

상기 샘플 앤 홀드된 제1, 제2, 및 제3 신호를 사용하여 상관 출력 값을 획득하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 10에 있어서,

상기 제1, 제2, 제3, 제4, 및 제5 신호를 샘플 앤 홀드하는 단계;

상기 샘플 앤 홀드된 제1, 제2, 및 제3 신호를 사용하여 제1 상관 출력 값을 획득하는 단계; 및

상기 샘플 앤 홀드된 제1, 제4, 및 제5 신호를 사용하여 제2 상관 출력 값을 획득하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 10에 있어서, 상기 제1 공유 확산 영역을 리셋하는 단계 내지 상기 제5 신호를 출력하는 단계를, 공유 픽셀의 다음 로우(row)에 대해 반복하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 9에 있어서, 상기 저장된 제1 광-발생 전하를 상기 제2 확산 영역으로 전송하는 단계는,

상기 이중 변환 이득 요소를 활성화하는 단계; 및

상기 전송된 저장된 제1 광-발생 전하를 저장 요소에 저장하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 9에 있어서, 상기 저장된 제1 광-발생 전하를 상기 제2 확산 영역으로 전송하는 단계는,

상기 저장된 제1 광-발생 전하가 미리 설정된 레벨을 초과하는 지의 여부를 판정하는 단계; 및

상기 저장된 광-발생 전하가 상기 미리 설정된 레벨을 초과하면, 상기 이중 변환 이득 요소를 활성화하고 상기 전송된 저장된 제1 광-발생 전하를 저장 요소에 저장하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 15에 있어서, 상기 제1 픽셀의 상기 감광 소자로부터의 초과 전하를 방출하는 단계를 더 포함하는, 이미저 장치 구동 방법.
제1 확산 영역을 이중 변환 이득 요소를 통해 리셋하는 단계;

상기 리셋된 제1 확산 영역을 나타내는 제1 신호를 출력하는 단계;

광-발생 전하를 상기 제1 확산 영역에 저장하는 단계;

저장된 광-발생 전하를 제2 확산 영역으로 누설되게 하는 단계;

추가적인 광-발생 전하를 상기 제1 확산 영역에 저장하는 단계; 및

상기 저장된 추가적인 광-발생 전하를 나타내는 제2 신호를 출력하는 단계를 포함하는 이미저 장치 구동 방법.
청구항 17에 있어서,

상기 제1 및 제2 신호를 샘플 앤 홀드하는 단계; 및

상기 샘플 앤 홀드된 제1 및 제2 신호를 사용하여 상관 출력 값을 획득하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 17에 있어서, 감광 소자로부터 초과 전하를 방출하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 17에 있어서,

상기 이중 변환 이득 요소를 활성화하는 단계; 및

상기 누설된 광-발생 전하를 저장 요소에 저장하는 단계를 더 포함하는, 이미저 장치 구동 방법.
청구항 17에 있어서, 상기 광-발생 전하를 저장하는 단계는, 감광 요소로부터의 전하를 전송 요소를 통해서 상기 제1 확산 영역으로 전송하는 단계를 포함하는, 이미저 장치 구동 방법.
청구항 21에 있어서, 상기 추가적인 광-발생 전하를 저장하는 단계는, 상기 감광 요소로부터의 추가적인 광-발생 전하를 상기 전송 요소를 통해서 상기 제1 확산 영역으로 전송하는 단계를 포함하는, 이미저 장치 구동 방법.
제1 감광 요소;

상기 제1 감광 요소와 제1 확산 영역의 사이에 연결되며, 상기 제1 감광 요소로부터의 광-발생 전하를 상기 제1 확산 영역으로 전송하는 제1 전송 트랜지스터;

상기 제1 확산 영역과 제2 확산 영역 사이에 연결되며, 활성화 시에 상기 제1 확산 영역을 상기 제2 확산 영역으로 연결하는 이중 변환 이득 요소;

리셋 전압과 상기 제2 확산 영역 사이에 연결된 리셋 요소; 및

상기 리셋 요소를 가로 질러 연결되는 전하 저장 요소를 포함하며,

상기 제1 확산 영역은 상기 리셋 및 이중 변환 이득 요소를 활성화시키는 것에 의해 리셋되는, 촬상 장치.
청구항 23에 있어서, 상기 리셋 및 이중 변환 이득 요소는 트랜지스터를 포함하는, 촬상 장치.
청구항 23에 있어서, 전압원과 상기 제1 감광 요소 사이에 연결된 고 동적 범위(high dynamic range) 요소를 더 포함하는, 촬상 장치.
청구항 25에 있어서, 상기 고 동적 범위 요소는 활성화되어 상기 제1 감광 요소로부터의 전하를 방출하는, 촬상 장치.
청구항 23에 있어서,

제2 감광 요소; 및

상기 제2 감광 요소와 상기 제1 확산 영역 사이에 연결된 제2 전송 트랜지스터를 더 포함하는, 촬상 장치.
청구항 23에 있어서,

제2 감광 요소;

상기 제2 감광 요소와 상기 제1 확산 영역 사이에 연결된 제2 전송 트랜지스터;

제3 감광 요소;

상기 제3 감광 요소와 상기 제1 확산 영역 사이에 연결된 제3 전송 트랜지스 터;

제4 감광 요소; 및

상기 제4 감광 요소와 상기 제1 확산 영역 사이에 연결된 제4 전송 트랜지스터를 더 포함하는, 촬상 장치.
청구항 23에 있어서, 상기 전하 저장 요소는, 상기 이중 변환 이득 요소가 활성화되었을 때, 상기 제1 확산 영역의 변환 이득을 증가시키는 캐패시터인, 촬상 장치.
청구항 23에 있어서, 상기 전하 저장 요소는, 상기 이중 변환 이득 요소가 활성화되었을 때, 상기 제1 확산 영역으로부터의 전하를 저장하는 캐패시터인, 촬상 장치.
프로세서와, 상기 프로세서에 연결되는 촬상 장치를 포함하는 이미저 시스템으로서,

상기 촬상 장치는,

제1 감광 요소;

상기 제1 감광 요소와 제1 확산 영역의 사이에 연결되며, 상기 제1 감광 요소로부터의 광-발생 전하를 상기 제1 확산 영역으로 전송하는 제1 전송 트랜지스터;

상기 제1 확산 영역과 제2 확산 영역 사이에 연결되며, 활성화 시에 상기 제1 확산 영역을 상기 제2 확산 영역으로 연결하는 이중 변환 이득 요소;

리셋 전압과 상기 제2 확산 영역 사이에 연결된 리셋 요소; 및

상기 리셋 요소를 가로 질러 연결되는 전하 저장 요소를 포함하며,

상기 제1 확산 영역은 상기 리셋 및 이중 변환 이득 요소를 활성화시키는 것에 의해 리셋되는, 이미저 시스템.
청구항 31에 있어서, 상기 리셋 및 이중 변환 이득 요소는 트랜지스터를 포함하는, 이미저 시스템.
청구항 31에 있어서, 상기 촬상 장치는, 전압원과 상기 제1 감광 요소 사이에 연결된 고 동적 범위 요소를 더 포함하는, 이미저 시스템.
청구항 33에 있어서, 상기 고 동적 범위 요소는 활성화되어 상기 제1 감광 요소로부터의 전하를 방출하는, 이미저 시스템.
청구항 31에 있어서, 상기 촬상 장치는,

제2 감광 요소; 및

상기 제2 감광 요소와 상기 제1 확산 영역 사이에 연결된 제2 전송 트랜지스터를 더 포함하는, 이미저 시스템.
청구항 31에 있어서, 상기 촬상 장치는,

제2 감광 요소;

상기 제2 감광 요소와 상기 제1 확산 영역 사이에 연결된 제2 전송 트랜지스터;

제3 감광 요소;

상기 제3 감광 요소와 상기 제1 확산 영역 사이에 연결된 제3 전송 트랜지스터;

제4 감광 요소; 및

상기 제4 감광 요소와 상기 제1 확산 영역 사이에 연결된 제4 전송 트랜지스터를 더 포함하는, 이미저 시스템.
청구항 31에 있어서, 상기 전하 저장 요소는, 상기 이중 변환 이득 요소가 활성화되었을 때, 상기 제1 확산 영역의 변환 이득을 증가시키는 캐패시터인, 이미저 시스템.
청구항 37에 있어서, 상기 전하 저장 요소는, 상기 이중 변환 이득 요소가 활성화되었을 때, 상기 제1 확산 영역으로부터의 전하를 저장하는 캐패시터인, 이미저 시스템.