KR20130054508A

KR20130054508A - 화소 회로 및 이를 포함하는 깊이 센서

Info

Publication number: KR20130054508A
Application number: KR1020110119903A
Authority: KR
Inventors: 이용제; 박윤동; 진영구
Original assignee: 삼성전자주식회사
Priority date: 2011-11-17
Filing date: 2011-11-17
Publication date: 2013-05-27
Also published as: US8835826B2; KR101869277B1; US20130126716A1

Abstract

화소 회로는 수광부, 신호 생성부 및 리프레시 트랜지스터를 포함한다. 수광부는 입사광에 응답하여 전하를 생성한다. 신호 생성부는 전달 제어 신호, 리셋 제어 신호 및 선택 제어 신호에 기초하여 탐지 구간 동안 수광부에서 생성된 전하를 부유 확산 노드에 축적하고 출력 구간 동안 부유 확산 노드의 전위에 상응하는 크기의 아날로그 신호를 출력한다. 리프레시 트랜지스터는 전원 전압 및 수광부 사이에 연결되고, 리프레시 제어 신호에 기초하여 수광부에서 생성된 전하를 전원 전압으로 배출한다. 화소 회로는 외부광이 상대적으로 강한 경우에도 피사체로부터 반사되어 돌아오는 반사광에 의해 생성되는 전하량에 상응하는 크기의 아날로그 신호를 제공할 수 있다.

Description

화소 회로 및 이를 포함하는 깊이 센서{PIXEL CIRCUIT AND DEPTH SENSOR HAVING THE SAME}

본 발명은 깊이 센서에 관한 것으로, 보다 상세하게는 외부광을 효과적으로 제거할 수 있는 화소 회로 및 이를 포함하는 깊이 센서에 관한 것이다.

일반적인 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서는 포토 다이오드(photo diode)와 같은 수광부가 광신호를 흡수하여 전하를 생성하고 상기 생성된 전하를 부유 확산(Floating Diffusion) 노드에 축적하여 흡수된 광신호에 상응하는 크기의 전압을 생성하고 상기 생성된 전압에 상응하는 아날로그 신호를 출력한다.

최근 이러한 CMOS 이미지 센서를 이용하여 센서로부터 피사체까지의 거리를 측정하기 위한 깊이 센서(depth sensor)가 많이 연구되고 있다. 깊이 센서로부터 피사체까지의 거리 정보를 얻는 방법으로 TOF(Time of Flight) 방식이 많이 이용되고 있다. TOF 방식은 피사체에 빛을 조사하고 반사되어 돌아오는 빛의 이동 시간을 통해 깊이 센서로부터 피사체까지의 거리 정보를 파악하는 방식이다. 따라서 TOF 방식에서는 조사된 빛의 반사광을 측정해야 하고 이 때 외부광은 오프셋(offset)으로 작용한다.

그러나 태양광이 강하게 비치는 낮의 실외 환경과 같이 외부광이 강한 경우에는 외부광에 의해 생성된 전하로 인해 부유 확산 노드가 포화되어버리므로 반사광에 의해 생성된 전하량을 추출할 수 없게 되어 피사체까지의 거리 정보를 정확하게 제공하지 못하는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 외부광을 효과적으로 제거함으로써 외부광이 강한 경우에도 피사체까지의 거리 정보를 정확하게 제공할 수 있는 화소 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 화소 회로를 포함하는 깊이 센서를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 화소 회로는 수광부, 신호 생성부 및 리프레시 트랜지스터를 포함한다. 상기 수광부는 입사광에 응답하여 전하를 생성한다. 상기 신호 생성부는 전달 제어 신호, 리셋 제어 신호 및 선택 제어 신호에 기초하여 탐지 구간 동안 상기 수광부에서 생성된 전하를 부유 확산 노드에 축적하고 출력 구간 동안 상기 부유 확산 노드의 전위에 상응하는 크기의 아날로그 신호를 출력한다. 상기 리프레시 트랜지스터는 전원 전압 및 상기 수광부 사이에 연결되고, 리프레시 제어 신호에 기초하여 상기 수광부에서 생성된 전하를 상기 전원 전압으로 배출한다.

일 실시예에 있어서, 상기 신호 생성부는, 상기 수광부에 연결되는 소스, 상기 부유 확산 노드에 연결되는 드레인 및 상기 전달 제어 신호가 인가되는 게이트를 구비하는 전달 트랜지스터, 상기 부유 확산 노드에 연결되는 소스, 상기 전원 전압에 연결되는 드레인 및 상기 리셋 제어 신호가 인가되는 게이트를 구비하는 리셋 트랜지스터, 소스, 상기 전원 전압에 연결되는 드레인 및 상기 부유 확산 노드에 연결되는 게이트를 구비하는 구동 트랜지스터, 및 상기 아날로그 신호를 출력하는 소스, 상기 구동 트랜지스터의 소스에 연결되는 드레인 및 상기 선택 제어 신호가 인가되는 게이트를 구비하는 선택 트랜지스터를 포함할 수 있다.

상기 탐지 구간 동안, 제1 동작 모드에서 상기 전달 트랜지스터는 상기 수광부에서 생성된 전하 중의 일부 전하를 상기 부유 확산 노드에 축적하고 상기 리프레시 트랜지스터는 상기 수광부에서 생성된 전하 중의 나머지 전하를 상기 전원 전압으로 배출하는 동작을 적어도 한번 수행하고, 제2 동작 모드에서 상기 리프레시 트랜지스터는 지속적으로 턴오프되어 상기 수광부에서 생성된 전하가 상기 전원 전압으로 배출되는 것을 차단하고 상기 전달 트랜지스터는 지속적으로 턴온되어 상기 수광부에서 생성된 전하를 상기 부유 확산 노드에 지속적으로 축적할 수 있다.

상기 출력 구간 중의 리셋 구간 동안 상기 리셋 트랜지스터는 턴온되어 상기 부유 확산 노드에 축적된 전하를 상기 전원 전압으로 배출하여 상기 부유 확산 노드를 리셋하고, 상기 선택 트랜지스터는 상기 출력 구간 중에서 상기 리셋 구간 이전에 상기 부유 확산 노드에 축적된 전하량에 상응하는 크기의 제1 아날로그 신호를 출력하고 상기 리셋 구간 이후에 상기 부유 확산 노드의 리셋 상태의 전위에 상응하는 크기의 제2 아날로그 신호를 출력할 수 있다.

제1 동작 모드에서 상기 탐지 구간 동안 상기 선택 제어 신호 및 상기 리셋 제어 신호는 비활성화 상태로 유지되고, 상기 전달 제어 신호 및 상기 리프레시 제어 신호는 적어도 한번 교번하여 활성화될 수 있다.

상기 제1 동작 모드에서 상기 탐지 구간 동안 상기 전달 제어 신호는 제1 전압으로 활성화되고 상기 리프레시 제어 신호는 상기 제1 전압보다 높은 제2 전압으로 활성화될 수 있다.

상기 제1 동작 모드에서 상기 탐지 구간 동안 상기 전달 트랜지스터는 상기 전달 제어 신호가 상기 제1 전압으로 활성화되는 동안 상대적으로 약하게 턴온되어 상기 수광부에서 생성된 전하 중의 일부 전하를 상기 부유 확산 노드에 축적하고, 상기 리프레시 트랜지스터는 상기 리프레시 제어 신호가 상기 제2 전압으로 활성화되는 동안 상대적으로 강하게 턴온되어 상기 수광부에서 생성된 전하 중의 나머지 전하를 상기 전원 전압으로 배출할 수 있다.

상기 제1 동작 모드에서 상기 출력 구간 동안 상기 전달 제어 신호 및 상기 리프레시 제어 신호는 비활성화 상태로 유지되고 상기 선택 제어 신호는 활성화 상태로 유지되며, 상기 리셋 제어 신호는 상기 출력 구간 중의 리셋 구간 동안 활성화될 수 있다.

제2 동작 모드에서 상기 탐지 구간 동안 상기 선택 제어 신호, 상기 리셋 제어 신호 및 상기 리프레시 제어 신호는 비활성화 상태로 유지되고 상기 전달 제어 신호는 활성화 상태로 유지될 수 있다.

상기 제2 동작 모드에서 상기 탐지 구간 동안 상기 리프레시 트랜지스터는 지속적으로 턴오프되어 상기 수광부에서 생성된 전하가 상기 전원 전압으로 배출되는 것을 차단하고, 상기 전달 트랜지스터는 지속적으로 턴온되어 상기 수광부에서 생성된 전하를 상기 부유 확산 노드에 지속적으로 축적할 수 있다.

상기 제2 동작 모드에서 상기 출력 구간 동안 상기 리프레시 제어 신호는 비활성화 상태로 유지되고 상기 전달 제어 신호 및 상기 선택 제어 신호는 활성화 상태로 유지되며, 상기 리셋 제어 신호는 상기 출력 구간 중의 일부 구간 동안 활성화될 수 있다.

상기 신호 생성부는 상기 부유 확산 노드에 연결되는 제1 전극 및 상기 전달 제어 신호가 인가되는 제2 전극을 구비하는 부스팅 커패시터를 더 포함할 수 있다.

상기 신호 생성부는 상기 부유 확산 노드에 연결되는 제1 전극 및 상기 선택 제어 신호의 반전 신호가 인가되는 제2 전극을 구비하는 부스팅 커패시터를 더 포함할 수 있다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 깊이 센서는 픽셀 어레이, 제어부 및 아날로그-디지털 변환부를 포함한다. 상기 픽셀 어레이는 입사광의 세기에 상응하는 크기의 아날로그 신호를 생성하는 복수의 화소 회로들을 포함한다. 상기 제어부는 상기 복수의 화소 회로들 각각에 전달 제어 신호, 리셋 제어 신호, 선택 제어 신호 및 리프레시 제어 신호를 제공하여 상기 픽셀 어레이의 동작을 제어한다. 상기 아날로그-디지털 변환부는 상기 복수의 화소 회로들로부터 수신되는 상기 아날로그 신호를 디지털 신호로 변환하여 출력한다. 상기 복수의 화소 회로들 각각은, 입사광에 응답하여 전하를 생성하는 수광부, 상기 전달 제어 신호, 상기 리셋 제어 신호 및 상기 선택 제어 신호에 기초하여 탐지 구간 동안 상기 수광부에서 생성된 전하를 부유 확산 노드에 축적하고 출력 구간 동안 상기 부유 확산 노드의 전위에 상응하는 크기의 아날로그 신호를 출력하는 신호 생성부, 및 전원 전압 및 상기 수광부 사이에 연결되고, 상기 리프레시 제어 신호에 기초하여 상기 수광부에서 생성된 전하를 상기 전원 전압으로 배출하는 리프레시 트랜지스터를 포함한다.

일 실시예에 있어서, 상기 제어부는 상기 탐지 구간 동안, 제1 동작 모드에서 비활성화된 상기 선택 제어 신호 및 상기 리셋 제어 신호와 적어도 한번 교번하여 활성화되는 상기 전달 제어 신호 및 상기 리프레시 제어 신호를 상기 복수의 화소 회로들에 제공하고, 제2 동작 모드에서 비활성화된 상기 선택 제어 신호, 상기 리셋 제어 신호 및 상기 리프레시 제어 신호와 활성화된 상기 전달 제어 신호를 상기 복수의 화로 회로들에 제공할 수 있다.

상기 아날로그-디지털 변환부는 상기 아날로그 신호의 크기를 임계값과 비교하여 포화 신호를 생성하여 상기 제어부에 제공하고, 상기 제어부는 상기 포화 신호의 논리 레벨에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 중의 하나를 선택하여 동작할 수 있다.

본 발명의 실시예들에 따른 깊이 센서는 외부광의 세기에 기초하여 제1 동작 모드 및 제2 동작 모드 중의 하나를 선택하여 동작하므로, 외부광이 상대적으로 강한 경우에도 외부광을 효과적으로 제거함으로써 피사체까지의 거리 정보를 정확하게 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 깊이 센서를 나타내는 블록도이다.
도 2는 도 1의 깊이 센서에 포함되는 화소 회로의 일 실시예를 나타내는 회로도이다.
도 3은 제1 동작 모드에서 도 1의 깊이 센서에 포함되는 제어부가 도 2의 화소 회로에 제공하는 제어 신호들을 나타내는 파형도이다.
도 4a 내지 4i는 제1 동작 모드에서 동작 구간별로 도 2의 화소 회로의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.
도 5는 제2 동작 모드에서 도 1의 깊이 센서에 포함되는 제어부가 도 2의 화소 회로에 제공하는 제어 신호들을 나타내는 파형도이다.
도 6a, 6b 및 6c는 제2 동작 모드에서 동작 구간별로 도 2의 화소 회로의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.
도 7은 도 1의 깊이 센서에 포함되는 화소 회로의 다른 실시예를 나타내는 회로도이다.
도 8a 내지 8i는 제1 동작 모드에서 동작 구간별로 도 7의 화소 회로의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.
도 9는 도 1의 깊이 센서에 포함되는 화소 회로의 또 다른 실시예를 나타내는 회로도이다.
도 10a 내지 10i는 제1 동작 모드에서 동작 구간별로 도 9의 화소 회로의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.
도 11은 도 1의 깊이 센서의 구동 방법의 일 예를 나타내는 순서도이다.
도 12는 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 깊이 센서를 나타내는 블록도이다.

도 1을 참조하면, 깊이 센서(10)는 픽셀 어레이(pixel array)(100), 제어부(200) 및 아날로그-디지털 변환부(ADC)(300)를 포함한다.

픽셀 어레이(100)는 매트릭스 형태로 배열되는 복수의 화소 회로들(P)(101)을 포함한다. 복수의 화소 회로들(101) 각각은 입사광을 탐지하여 상기 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 생성한다.

제어부(200)는 픽셀 어레이(100)에 포함되는 복수의 화소 회로들(101)에 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)를 제공하여 픽셀 어레이(100)의 동작을 제어한다.

예를 들어, 탐지 구간 동안 복수의 화소 회로들(101) 각각은 제어부(200)로부터 수신되는 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)에 기초하여 입사광의 세기에 상응하는 양의 전하를 복수의 화소 회로들(101) 각각에 포함되는 부유 확산 노드에 축적할 수 있다. 또한, 출력 구간 동안 제어부(200)는 선택 제어 신호(SEL)를 통해 픽셀 어레이(100)에 포함되는 복수의 로우(row)들을 순차적으로 선택하고, 선택된 로우에 포함되는 화소 회로들(101)은 상기 부유 확산 노드에 축적된 전하량에 상응하는 크기의 아날로그 신호(AS)를 아날로그-디지털 변환부(300)에 출력할 수 있다.

아날로그-디지털 변환부(300)는 복수의 화소 회로들(101)로부터 수신되는 아날로그 신호(AS)를 디지털 신호(DS)로 변환하여 출력한다.

한편, 깊이 센서(10)는 아날로그-디지털 변환부(300)로부터 제공되는 디지털 신호(DS)를 이용하여 깊이 센서(10)로부터 픽셀 어레이(100)에 의해 촬영된 피사체까지의 거리 정보를 나타내는 깊이 지도(depth map)(DM)를 생성하는 이미지 신호 프로세서(400)를 더 포함할 수 있다.

깊이 센서(10)가 이미지 신호 프로세서(400)를 포함하는 경우 깊이 센서(10)는 시스템 온 칩(system-on-chip) 형태로 구현될 수 있다.

본 발명의 일 실시예에 따른 깊이 센서(10)는 광원으로부터 피사체에 조사된 광이 피사체에서 반사되어 돌아오는 반사광에 의해 생성되는 전하량에 기초하여 깊이 센서(10)로부터 상기 피사체까지의 거리 정보를 파악한다. 실시예에 따라 상기 광원은 깊이 센서(10)에 포함될 수도 있고 깊이 센서(10) 외부에 별도로 존재할 수도 있다. 상기 광원은 발광 다이오드(Light Emitting Diode, LED)일 수 있다. 한편, 복수의 화소 회로들(101)에는 상기 반사광뿐만 아니라 태양광 등과 같은 외부광도 함께 입사되므로 상기 외부광은 복수의 화소 회로들(101)에 오프셋(offset)으로 작용한다. 그런데 상기 외부광이 강한 경우에는 상기 외부광에 의해 생성된 전하로 인해 복수의 화소 회로들(101)에 포함되는 상기 부유 확산 노드가 포화되어버리므로 상기 반사광에 의해 생성된 전하 성분을 추출하는 것이 어렵게 된다.

따라서 본 발명의 일 실시예에 따른 깊이 센서(10)는 상기 외부광의 세기에 따라 동작모드를 달리할 수 있다. 예를 들어, 상기 외부광이 상대적으로 강한 경우에는 제어부(200)는 제1 동작 모드로 픽셀 어레이(100)를 구동시키고, 상기 외부광이 상대적으로 약한 경우에는 제어부(200)는 제2 동작 모드로 픽셀 어레이(100)를 구동시킬 수 있다. 상기 제1 동작 모드 및 상기 제2 동작 모드에서의 제어부(200) 및 픽셀 어레이(100)에 포함되는 복수의 화소 회로들(101)의 상세 동작에 대해서는 후술한다.

한편, 동작 모드를 선택하기 위해, 아날로그-디지털 변환부(300)는 복수의 화소 회로들(101)로부터 제공되는 아날로그 신호(AS)의 크기를 임계값과 비교하여 포화 신호(SAT)를 생성하여 제어부(200)에 제공할 수 있다. 예를 들어, 아날로그-디지털 변환부(300)는 아날로그 신호(AS)가 상기 임계값보다 큰 경우 화소 회로(101)에 포함되는 상기 부유 확산 노드가 포화된 것으로 판단하여 논리 하이 레벨의 포화 신호(SAT)를 제어부(200)에 제공하고, 아날로그 신호(AS)가 상기 임계값보다 작거나 같은 경우 화소 회로(101)에 포함되는 상기 부유 확산 노드가 포화되지 않은 것으로 판단하여 논리 로우 레벨의 포화 신호(SAT)를 제어부(200)에 제공할 수 있다.

제어부(200)는 포화 신호(SAT)가 논리 하이 레벨인 경우 상기 제1 동작 모드로 복수의 화소 회로들(101)을 구동시키고, 포화 신호(SAT)가 논리 로우 레벨인 경우 상기 제2 동작 모드로 복수의 화소 회로들(101)을 구동시킬 수 있다.

도 2는 도 1의 깊이 센서에 포함되는 화소 회로의 일 실시예를 나타내는 회로도이다.

화소 회로(101a)는 수광부(110), 신호 생성부(120) 및 리프레시 트랜지스터(130)를 포함한다.

수광부(110)는 입사광에 응답하여 전하를 생성한다. 예를 들어, 수광부(110)는 입사광을 흡수하고 흡수된 입사광의 광량에 상응하는 전하를 생성하여 제1 노드(N1)에 제공할 수 있다. 일 실시예에 있어서, 수광부(110)는 포토 게이트(photo gate)를 포함할 수 있다. 다른 실시예에 있어서, 수광부(110)는 포토 다이오드(photo diode)를 포함할 수 있다.

신호 생성부(120)는 수광부(110) 및 전원 전압(VDD) 사이에 연결된다. 신호 생성부(120)는 제어부(200)로부터 수신되는 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 선택 제어 신호(SEL)에 기초하여 상기 탐지 구간 동안 수광부(110)에서 생성된 전하를 제1 노드(N1)로부터 부유 확산 노드(FD)로 전달하여 부유 확산 노드(FD)에 축적하고 상기 출력 구간 동안 부유 확산 노드(FD)의 전위에 상응하는 크기의 아날로그 신호(AS)를 출력한다.

리프레시 트랜지스터(130)는 수광부(110) 및 전원 전압(VDD) 사이에 연결된다. 리프레시 트랜지스터(130)는 제어부(200)로부터 수신되는 리프레시 제어 신호(RF)에 기초하여 수광부(110)에서 생성된 전하를 제1 노드(N1)로부터 전원 전압(VDD)으로 배출한다. 예를 들어, 리프레시 트랜지스터(130)는 리프레시 제어 신호(RF)가 논리 하이 레벨인 경우 턴온(turn-on)되어 수광부(110)에서 생성된 전하를 제1 노드(N1)로부터 전원 전압(VDD)으로 배출하고, 리프레시 제어 신호(RF)가 논리 로우 레벨인 경우 턴오프(turn-off)되어 수광부(110)에서 생성된 전하가 제1 노드(N1)로부터 전원 전압(VDD)으로 배출되는 것을 차단할 수 있다.

도 2에 도시된 바와 같이, 신호 생성부(120)는 전달 트랜지스터(121), 리셋 트랜지스터(123), 구동 트랜지스터(125) 및 선택 트랜지스터(127)를 포함할 수 있다.

전달 트랜지스터(121)는 제1 노드(N1)를 통해 수광부(110)에 연결되는 소스, 부유 확산 노드(FD)에 연결되는 드레인 및 전달 제어 신호(TX)가 인가되는 게이트를 포함할 수 있다.

리셋 트랜지스터(123)는 부유 확산 노드(FD)에 연결되는 소스, 전원 전압(VDD)에 연결되는 드레인 및 리셋 제어 신호(RX)가 인가되는 게이트를 포함할 수 있다.

구동 트랜지스터(125)는 선택 트랜지스터(127)의 드레인에 연결되는 소스, 전원 전압(VDD)에 연결되는 드레인 및 부유 확산 노드(FD)에 연결되는 게이트를 포함할 수 있다.

선택 트랜지스터(127)는 아날로그 신호(AS)를 출력하는 소스, 구동 트랜지스터(125)의 소스에 연결되는 드레인 및 선택 제어 신호(SEL)가 인가되는 게이트를 포함할 수 있다.

도 3은 제1 동작 모드에서 도 1의 깊이 센서에 포함되는 제어부(200)가 도 2의 화소 회로(101a)에 제공하는 제어 신호들을 나타내는 파형도이고, 도 4a 내지 4i는 상기 제1 동작 모드에서 동작 구간별로 도 2의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.

도 4a 내지 4i에는 리프레시 트랜지스터(130)의 게이트(RFG), 전달 트랜지스터(121)의 게이트(TG), 리셋 트랜지스터(123)의 게이트(RG), 제1 노드(N1) 및 부유 확산 노드(FD)의 전기 포텐셜이 도시된다.

상술한 바와 같이, 제어부(200) 및 화소 회로(101a)는 외부광이 상대적으로 강한 경우에 상기 제1 동작 모드로 동작할 수 있다.

이하, 도 1, 2, 3 및 4a 내지 4i를 참조하여 상기 제1 동작 모드에서의 도 2의 화소 회로(101a)의 동작에 대해 설명한다.

도 3에 도시된 바와 같이, 한 프레임 주기는 탐지 구간(DP) 및 출력 구간(OP)으로 구분될 수 있다. 제어부(200)로부터 제공되는 선택 제어 신호(SEL)의 논리 레벨에 따라 탐지 구간(DP) 및 출력 구간(OP)이 결정될 수 있다. 즉, 선택 제어 신호(SEL)가 논리 로우 레벨인 경우 탐지 구간(DP)에 해당하고 선택 제어 신호(SEL)가 논리 하이 레벨인 경우 출력 구간(OP)에 해당할 수 있다.

상기 제1 동작 모드의 경우, 제어부(200)는 탐지 구간(DP) 동안 비활성화된 선택 제어 신호(SEL) 및 리셋 제어 신호(RX)와 적어도 한번 교번하여 활성화되는 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)를 화소 회로(101a)에 제공할 수 있다. 여기서 활성화 상태는 논리 하이 레벨이고 비활성화 상태는 논리 로우 레벨일 수 있다.

도 3은 탐지 구간(DP) 동안 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)가 두 차례 교번하여 활성화되는 경우를 예시적으로 나타낸다.

탐지 구간(DP)은 제1 구간 내지 제6 구간(P1, P2, P3, P4, P5, P6)으로 구분될 수 있다.

도 4a는 상기 제1 동작 모드에서 제1 구간(P1) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제1 구간(P1) 동안 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지된다. 따라서 전달 트랜지스터(121), 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 모두 턴오프되고, 수광부(110)에서 생성되는 전하는 제1 노드(N1)에 저장된다.

도 4a를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG), 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V가 되고, 제1 노드(N1)에 수광부(110)에서 생성되는 전하가 저장된다.

상술한 바와 같이, 수광부(110)에는 측정하고자 하는 광신호인 반사광과 태양광 등과 같은 외부광이 동시에 입사된다. 따라서 도 4a에 도시된 바와 같이, 제1 노드(N1)에는 반사광에 의해 생성된 전하(A) 및 외부광에 의해 생성된 전하(B)가 동시에 저장된다. 반사광에 의해 생성된 전하(A)와 외부광에 의해 생성된 전하(B)는 서로 구분되지 않으나 설명의 편의상 도 4a 내지 4i에서는 반사광에 의해 생성된 전하(A)와 외부광에 의해 생성된 전하(B)를 서로 분리하여 도시한다.

도 4b는 상기 제1 동작 모드에서 제2 구간(P2) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제2 구간(P2) 동안 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고, 전달 제어 신호(TX)는 제1 전압(V1)으로 활성화된다. 제1 전압(V1)은 전원 전압(VDD)보다 전위가 낮다. 따라서 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 턴오프되고, 전달 트랜지스터(121)는 약하게 턴온되어 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하 중의 일부 전하를 부유 확산 노드(FD)에 축적한다.

도 4b를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되고, 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 제1 전압(V1)이 되어 제1 노드(N1)에 저장된 전하 중의 일부 전하가 부유 확산 노드(FD)로 전달된다.

도 4c는 상기 제1 동작 모드에서 제3 구간(P3) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제3 구간(P3) 동안 전달 제어 신호(TX) 및 리셋 제어 신호(RX)는 논리 로우 레벨, 즉, 0V로 유지되고, 리프레시 제어 신호(RF)는 제2 전압(V2)으로 활성화된다. 제2 전압(V2)은 제1 전압(V1)보다 전위가 높다. 예를 들어, 제2 전압(V2)은 전원 전압(VDD)일 수 있다. 따라서 전달 트랜지스터(121) 및 리셋 트랜지스터(123)는 턴오프되고, 리프레시 트랜지스터(130)는 강하게 턴온되어 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하 중에서 제2 구간(P2) 동안 부유 확산 노드(FD)로 전달되지 않고 남아있는 나머지 전하를 전원 전압(VDD)으로 배출한다.

도 4c를 참조하면, 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되어 부유 확산 노드(FD)에 축적된 전하는 그대로 유지되고, 리프레시 트랜지스터(130)의 게이트(RFG)의 포텐셜은 전원 전압(VDD)이 되어 제1 노드(N1)에 저장된 전하 중에서 제2 구간(P2) 동안 부유 확산 노드(FD)로 전달되지 않고 남아 있는 나머지 전하는 전원 전압(VDD)으로 배출된다.

도 4d는 상기 제1 동작 모드에서 제4 구간(P4) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제4 구간(P4) 동안 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지된다. 따라서 전달 트랜지스터(121), 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 모두 턴오프되고, 수광부(110)에서 생성되는 전하는 제1 노드(N1)에 저장된다.

도 4d를 참조하면, 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되어 부유 확산 노드(FD)에 축적된 전하는 그대로 유지되고, 리프레시 트랜지스터(130)의 게이트(RFG)의 포텐셜은 0V가 되어 제1 노드(N1)에 수광부(110)에서 생성되는 전하가 저장된다.

도 4e는 상기 제1 동작 모드에서 제5 구간(P5) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제5 구간(P5) 동안 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고, 전달 제어 신호(TX)는 제1 전압(V1)으로 활성화된다. 따라서 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 턴오프되고, 전달 트랜지스터(121)는 약하게 턴온되어 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하 중의 일부 전하를 부유 확산 노드(FD)에 축적한다.

도 4e를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되고, 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 제1 전압(V1)이 되어 제1 노드(N1)에 저장된 전하 중의 일부 전하가 부유 확산 노드(FD)로 전달된다. 따라서 부유 확산 노드(FD)에는 제2 구간(P2) 동안 제1 노드(N1)로부터 전달된 전하와 제5 구간(P5) 동안 제1 노드(N1)로부터 전달된 전하가 누적되어 축적된다.

도 4f는 상기 제1 동작 모드에서 제6 구간(P6) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제6 구간(P6) 동안 전달 제어 신호(TX) 및 리셋 제어 신호(RX)는 논리 로우 레벨, 즉, 0V로 유지되고, 리프레시 제어 신호(RF)는 제2 전압(V2)으로 활성화된다. 따라서 전달 트랜지스터(121) 및 리셋 트랜지스터(123)는 턴오프되고, 리프레시 트랜지스터(130)는 강하게 턴온되어 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하 중에서 제5 구간(P5) 동안 부유 확산 노드(FD)로 전달되지 않고 남아 있는 나머지 전하를 전원 전압(VDD)으로 배출한다.

도 4f를 참조하면, 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되어 부유 확산 노드(FD)에 축적된 전하는 그대로 유지되고, 리프레시 트랜지스터(130)의 게이트(RFG)의 포텐셜은 전원 전압(VDD)이 되어 제1 노드(N1)에 저장된 전하 중에서 제5 구간(P5) 동안 부유 확산 노드(FD)로 전달되지 않고 남아 있는 나머지 전하는 전원 전압(VDD)으로 배출된다.

한편, 상기 제1 동작 모드의 경우, 제어부(200)는 출력 구간(OP) 동안 비활성화된 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)와 활성화된 선택 제어 신호(SEL)를 화소 회로(101a)에 제공할 수 있다. 또한, 제어부(200)는 출력 구간(OP) 중의 제8 구간(P8) 동안 활성화되는 리셋 제어 신호(RX)를 화소 회로(101a)에 제공할 수 있다.

출력 구간(OP)은 제7 구간 내지 제9 구간(P7, P8, P9)으로 구분될 수 있다.

도 4g는 상기 제1 동작 모드에서 제7 구간(P7) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제7 구간(P7) 동안 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지된다. 따라서 전달 트랜지스터(121), 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 모두 턴오프되고, 부유 확산 노드(FD)에 저장된 전하는 그대로 유지된다. 한편, 제7 구간(P7) 동안 선택 제어 신호(SEL)는 제2 전압(V2)으로 활성화되므로 선택 트랜지스터(127)는 턴온된다. 따라서 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 전류가 구동 트랜지스터(125) 및 선택 트랜지스터(127)를 통해 제1 아날로그 신호(AS1)로서 출력된다.

도 4g를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG), 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되고, 부유 확산 노드(FD)에 저장된 전하는 그대로 유지된다.

도 4h는 상기 제1 동작 모드에서 제8 구간(P8) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제8 구간(P8) 동안 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고, 리셋 제어 신호(RX)는 제2 전압(V2)으로 활성화된다. 따라서 전달 트랜지스터(121) 및 리프레시 트랜지스터(130)는 턴오프되고, 리셋 트랜지스터(123)는 강하게 턴온되어 부유 확산 노드(FD)에 저장된 전하를 전원 전압(VDD)으로 배출하여 부유 확산 노드(FD)를 리셋한다.

도 4h를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 0V로 유지되고 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 전원 전압(VDD)이 되어 부유 확산 노드(FD)에 저장된 전하는 전원 전압(VDD)으로 배출된다.

도 4i는 상기 제1 동작 모드에서 제9 구간(P9) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 3을 참조하면, 제9 구간(P9) 동안 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지된다. 따라서 전달 트랜지스터(121), 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 모두 턴오프되고, 부유 확산 노드(FD)는 리셋 상태로 유지된다. 한편, 제9 구간(P9) 동안 선택 제어 신호(SEL)는 제2 전압(V2)으로 활성화 되므로 선택 트랜지스터(127)는 턴온된다. 따라서 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 전류가 구동 트랜지스터(125) 및 선택 트랜지스터(127)를 통해 제2 아날로그 신호(AS2)로서 출력된다.

도 4i를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG), 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되고, 부유 확산 노드(FD)는 리셋 상태로 유지된다.

상술한 바와 같은 동작을 통해 화소 회로(101a)는 상기 제1 동작 모드에서 탐지 구간(DP) 동안 부유 확산 노드(FD)를 포화시키지 않으면서 수광부(110)에서 생성된 전하의 일부를 부유 확산 노드(FD)에 축적하고, 출력 구간(OP) 동안 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 제1 아날로그 신호(AS1) 및 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 제2 아날로그 신호(AS2)를 순차적으로 출력할 수 있다.

도 3을 참조하여 탐지 구간(DP) 동안 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)가 두 차례 교번하여 활성화되는 경우를 예시적으로 설명하였으나, 외부광의 세기에 따라 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)가 교번하여 활성화되는 횟수를 조절할 수 있다.

예를 들어, 외부광이 강할수록 수광부(110)에서 단위 시간당 생성되는 전하량이 증가한다. 따라서 외부광이 강한 경우 제1 구간(P1) 및 제4 구간(P4) 동안 제1 노드(N1)가 포화되어 제1 노드(N1)로부터 전달 트랜지스터(121)를 통해 부유 확산 노드(FD)로 전하가 이동되는 문제가 발생할 수 있다. 따라서 외부광이 강한 경우 제1 구간(P1) 및 제4 구간(P4)의 길이를 줄이고 전달 제어 신호(TX) 및 리프레시 제어 신호(RF)가 교번하여 활성화되는 횟수를 증가시킴으로써 부유 확산 노드(FD)를 포화시키지 않으면서 수광부(110)에서 생성된 전하의 일부를 부유 확산 노드(FD)에 축적할 수 있다.

도 5는 제2 동작 모드에서 도 1의 깊이 센서에 포함되는 제어부(200)가 도 2의 화소 회로(101a)에 제공하는 제어 신호들을 나타내는 파형도이고, 도 6a, 6b 및 6c는 상기 제2 동작 모드에서 동작 구간별로 도 2의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다.

도 6a, 6b 및 6c에는 리프레시 트랜지스터(130)의 게이트(RFG), 전달 트랜지스터(121)의 게이트(TG), 리셋 트랜지스터(123)의 게이트(RG), 제1 노드(N1) 및 부유 확산 노드(FD)의 전기 포텐셜이 도시된다.

상술한 바와 같이, 제어부(200) 및 화소 회로(101a)는 외부광이 상대적으로 약한 경우에 상기 제2 동작 모드로 동작할 수 있다.

이하, 도 1, 2, 5, 6a, 6b 및 6c를 참조하여 상기 제2 동작 모드에서의 도 2의 화소 회로(101a)의 동작에 대해 설명한다.

도 5에 도시된 바와 같이, 한 프레임 주기는 탐지 구간(DP) 및 출력 구간(OP)으로 구분될 수 있다. 제어부(200)로부터 제공되는 선택 제어 신호(SEL)의 논리 레벨에 따라 탐지 구간(DP) 및 출력 구간(OP)이 결정될 수 있다. 즉, 선택 제어 신호(SEL)가 논리 로우 레벨인 경우 탐지 구간(DP)에 해당하고 선택 제어 신호(SEL)가 논리 하이 레벨인 경우 출력 구간(OP)에 해당할 수 있다.

상기 제2 동작 모드의 경우, 제어부(200)는 탐지 구간(DP) 동안 비활성화된 선택 제어 신호(SEL), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)와 제2 전압(V2)으로 활성화된 전달 제어 신호(TX)를 화소 회로(101a)에 제공할 수 있다. 제2 전압(V2)은 전원 전압(VDD)일 수 있다.

도 6a는 상기 제2 동작 모드에서 탐지 구간(DP) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 5를 참조하면, 탐지 구간(DP) 동안 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고 전달 제어 신호(TX)는 제2 전압(V2)으로 활성화 된다. 따라서 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 탐지 구간(DP) 동안 지속적으로 턴오프되어 수광부(110)에서 생성되는 전하가 전원 전압(VDD)으로 배출되는 것을 차단하고, 전달 트랜지스터(121)는 탐지 구간(DP) 동안 지속적으로 강하게 턴온되어 수광부(110)에서 생성되는 전하를 부유 확산 노드(FD)에 지속적으로 축적한다.

도 6a를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V가 되고 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 전원 전압(VDD)이 되어, 수광부(110)에서 생성되는 전하가 제1 노드(N1) 및 부유 확산 노드(FD)에 걸쳐 저장된다.

한편, 상기 제2 동작 모드의 경우, 제어부(200)는 출력 구간(OP) 동안 비활성화된 리프레시 제어 신호(RF)와 활성화된 전달 제어 신호(TX) 및 선택 제어 신호(SEL)를 화소 회로(101a)에 제공할 수 있다. 또한, 제어부(200)는 출력 구간(OP) 중의 제11 구간(P11) 동안 활성화되는 리셋 제어 신호(RX)를 화소 회로(101a)에 제공할 수 있다.

출력 구간(OP)은 제10 구간 내지 제12 구간(P10, P11, P12)으로 구분될 수 있다.

도 6a는 상기 제2 동작 모드에서 제10 구간(P10) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 5를 참조하면, 제10 구간(P10) 동안 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)의 논리 레벨은 탐지 구간(DP) 동안에서와 동일하게 그대로 유지되므로, 부유 확산 노드(FD)에 저장된 전하는 그대로 유지된다. 한편, 제10 구간(P10) 동안 선택 제어 신호(SEL)는 제2 전압(V2)으로 활성화되므로 선택 트랜지스터(127)는 턴온된다. 따라서 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 전류가 구동 트랜지스터(125) 및 선택 트랜지스터(127)를 통해 제1 아날로그 신호(AS1)로서 출력된다.

도 6a를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V가 되고 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 전원 전압(VDD)이 되어, 부유 확산 노드(FD)에 저장된 전하는 그대로 유지된다.

도 6b는 상기 제2 동작 모드에서 제11 구간(P11) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 5를 참조하면, 제11 구간(P11) 동안 전달 제어 신호(TX)는 제2 전압(V2)으로 유지되고, 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고, 리셋 제어 신호(RX)는 제2 전압(V2)으로 활성화된다. 따라서 리프레시 트랜지스터(130)는 턴오프되고, 전달 트랜지스터(121) 및 리셋 트랜지스터(123)는 강하게 턴온되어 제1 노드(N1) 및 부유 확산 노드(FD)에 저장된 전하는 전원 전압(VDD)으로 배출되어 부유 확산 노드(FD)는 리셋된다.

도 6b를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG)의 포텐셜은 0V로 유지되고 전달 트랜지스터(121)의 게이트(TG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 전원 전압(VDD)이 되어 제1 노드(N1) 및 부유 확산 노드(FD)에 저장된 전하는 전원 전압(VDD)으로 배출된다.

도 6c는 상기 제2 동작 모드에서 제12 구간(P12) 동안의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

도 5를 참조하면, 제12 구간(P12) 동안 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고 전달 제어 신호(TX)는 제2 전압(V2)으로 활성화된다. 따라서 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 턴오프되고 전달 트랜지스터(121)는 턴온되어, 부유 확산 노드(FD)는 리셋 상태로 유지된다. 한편, 제12 구간(P12) 동안 선택 제어 신호(SEL)는 제2 전압(V2)으로 활성화되므로 선택 트랜지스터(127)는 턴온된다. 따라서 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 전류가 구동 트랜지스터(125) 및 선택 트랜지스터(127)를 통해 제2 아날로그 신호(AS2)로서 출력된다.

도 6c를 참조하면, 리프레시 트랜지스터(130)의 게이트(RFG) 및 리셋 트랜지스터(123)의 게이트(RG)의 포텐셜은 0V로 유지되고 전달 트랜지스터(121)의 게이트(TG)의 포텐셜을 전원 전압(VDD)으로 유지되어 부유 확산 노드(FD)는 리셋 상태로 유지된다.

외부광이 상대적으로 약한 경우에는 상기 제2 동작 모드에서와 같이 탐지 구간(DP) 동안 수광부(110)에서 생성되는 전하를 제1 노드(N1) 및 부유 확산 노드(FD)에 지속적으로 축적하더라도 제1 노드(N1) 및 부유 확산 노드(FD)가 포화되지 않는다. 따라서 상술한 바와 같은 동작을 통해 화소 회로(101a)는 상기 제2 동작 모드에서 탐지 구간(DP) 동안 수광부(110)에서 생성된 전하를 제1 노드(N1) 및 부유 확산 노드(FD)에 걸쳐 지속적으로 축적하고, 출력 구간(OP) 동안 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 제1 아날로그 신호(AS1) 및 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 제2 아날로그 신호(AS2)를 순차적으로 출력할 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 화소 회로(101a)는 외부광이 상대적으로 강한 경우에는 상기 제1 동작 모드로 동작하여 탐지 구간(DP) 동안 전달 트랜지스터(121)는 수광부(110)에서 생성된 전하 중의 일부 전하를 부유 확산 노드(FD)에 축적하고 리프레시 트랜지스터(130)는 수광부(110)에서 생성된 전하 중에서 부유 확산 노드(FD)로 전달되지 않고 제1 노드(N1)에 남아있는 나머지 전하를 전원 전압(VDD)으로 배출하는 동작을 적어도 한번 수행하여 부유 확산 노드(FD)에 전하를 축적하고, 외부광이 상대적으로 약한 경우에는 상기 제2 동작 모드로 동작하여 탐지 구간(DP) 동안 리프레시 트랜지스터(130)는 지속적으로 턴오프되어 수광부(110)에서 생성된 전하가 전원 전압(VDD)으로 배출되는 것을 차단하고 전달 트랜지스터(121)는 지속적으로 턴온되어 수광부(110)에서 생성된 전하를 부유 확산 노드(FD)에 지속적으로 축적할 수 있다.

따라서, 화소 회로(101a)는 외부광이 상대적으로 강한 경우에도 부유 확산 노드(FD)를 포화시키지 않으면서 피사체로부터 반사되어 돌아오는 반사광에 의해 생성되는 전하량에 상응하는 아날로그 신호(AS)를 제공할 수 있다.

도 7은 도 1의 깊이 센서에 포함되는 화소 회로의 다른 실시예를 나타내는 회로도이다.

화소 회로(101b)는 수광부(110), 신호 생성부(120) 및 리프레시 트랜지스터(130)를 포함한다.

도 7의 화소 회로(101b)와 도 2의 화소 회로(101a)를 비교하면, 도 7의 화소 회로(101b)는 도 2의 화소 회로(101a)에서 부스팅 커패시터(128)를 더 포함하는 것을 제외하고는 도 2의 화소 회로(101a)와 동일하다. 도 2의 화소 회로(101a)의 구성 및 동작에 대해서는 상술하였으므로, 여기서는 부스팅 커패시터(128)에 대해서만 설명한다.

부스팅 커패시터(128)는 부유 확산 노드(FD)에 연결되는 제1 전극 및 전달 제어 신호(TX)가 인가되는 제2 전극을 포함할 수 있다. 부스팅 커패시터(128)는 전달 제어 신호(TX)가 활성화되는 경우 부스팅 효과에 의해 부유 확산 노드(FD)의 전압을 증가시킴으로써 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하가 전달 트랜지스터(121)를 통해 부유 확산 노드(FD)로 빠른 속도로 전달되도록 하고, 부유 확산 노드(FD)에 축적된 전하가 증가함에 따라 부유 확산 노드(FD)에서 제1 노드(N1)로 전하가 이동되는 것을 방지하는 역할을 할 수 있다.

도 7의 화소 회로(101b)는 도 2의 화소 회로(101a)와 동일하게 상기 제1 동작 모드에서는 도 3에 도시된 제어 신호들에 기초하여 동작하고 상기 제2 동작 모드에서는 도 5에 도시된 제어 신호들에 기초하여 동작할 수 있다.

도 8a 내지 8i는 상기 제1 동작 모드에서 동작 구간별로 도 7의 화소 회로(101b)의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다. 구체적으로, 도 8a 내지 8i는 각각 상기 제1 동작 모드에서 제1 구간(P1) 내지 제9 구간(P9) 동안의 화소 회로(101b)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

이하, 도 1, 3, 7 및 8a 내지 8i를 참조하여 상기 제1 동작 모드에서 도 7의 화소 회로(101b)의 동작에 대해 설명한다.

부스팅 커패시터(128)의 제2 전극은 전달 제어 신호(TX)를 수신하므로 전달 제어 신호(TX)가 논리 로우 상태로 비활성화되는 구간 동안은 부스팅 커패시터(128)로 인한 부스팅 효과가 발생하지 않으므로 도 7의 화소 회로(101b)의 동작은 도 2의 화소 회로(101a)의 동작과 실질적으로 동일할 수 있다. 따라서 전달 제어 신호(TX)가 논리 로우 상태로 비활성화되는 제1 구간(P1), 제3 구간(P3), 제4 구간(P4), 제6 구간(P6), 제7 구간(P7), 제8 구간(P8) 및 제9 구간(P9)에서의 도 7의 화소 회로(101b)의 전기 포텐셜 및 전하의 흐름은 도 2의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름과 실질적으로 동일할 수 있다. 따라서 도 8a, 8c, 8d, 8f, 8g, 8h 및 8i에 대한 상세한 설명은 생략한다.

도 3을 참조하면, 제2 구간(P2) 및 제5 구간(P5) 동안 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)는 논리 로우 레벨, 즉, 0V로 유지되고, 전달 제어 신호(TX)는 제1 전압(V1)으로 활성화된다. 제1 전압(V1)은 전원 전압(VDD)보다 전위가 낮다. 따라서 리셋 트랜지스터(123) 및 리프레시 트랜지스터(130)는 턴오프되고, 전달 트랜지스터(121)는 약하게 턴온되어 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하 중의 일부 전하를 부유 확산 노드(FD)에 축적한다.

이 때, 제2 구간(P2) 및 제5 구간(P5) 동안 전달 제어 신호(TX)는 제1 전압(V1)으로 활성화되므로, 부스팅 커패시터(128)에 의한 부스팅 효과로 인해, 도 8b 및 8e에 도시된 바와 같이, 부유 확산 노드(FD)의 포텐셜은 증가한다. 따라서 도 2의 화소 회로(101a)에 비해 도 7의 화소 회로(101b)의 경우 제2 구간(P2) 및 제5 구간(P5) 동안 제1 노드(N1)에 저장된 전하가 전달 트랜지스터(121)를 통해 부유 확산 노드(FD)로 빠른 속도로 전달될 수 있다.

또한, 도 4e에 도시된 바와 같이, 도 2의 화소 회로(101a)의 경우, 제5 구간(P5) 동안 전달 제어 신호(TX)는 제1 전압(V1)으로 활성화되므로 전달 트랜지스터(121)의 게이트(TG)의 포텐셜은 증가하고, 부유 확산 노드(FD)에는 제2 구간(P2) 동안 제1 노드(N1)로부터 전달된 전하와 제5 구간(P5) 동안 제1 노드(N1)로부터 전달된 전하가 누적되어 축적되므로 부유 확산 노드(FD)에 축적된 전하가 증가함에 따라 부유 확산 노드(FD)로부터 전달 트랜지스터(121)의 에너지 장벽을 넘어 제1 노드(N1)로 전하가 이동될 우려가 있다.

그러나, 도 8e에 도시된 바와 같이, 도 7의 화소 회로(101b)의 경우, 제5 구간(P5) 동안 부스팅 커패시터(128)에 의한 부스팅 효과로 인해 부유 확산 노드(FD)의 포텐셜이 증가되므로, 부유 확산 노드(FD)에 축적된 전하량이 증가하더라도 부유 확산 노드(FD)로부터 전달 트랜지스터(121)의 에너지 장벽을 넘어 제1 노드(N1)로 전하가 이동되는 것을 효과적으로 방지할 수 있다.

도 9는 도 1의 깊이 센서에 포함되는 화소 회로의 또 다른 실시예를 나타내는 회로도이다.

화소 회로(101c)는 수광부(110), 신호 생성부(120) 및 리프레시 트랜지스터(130)를 포함한다.

도 9의 화소 회로(101c)와 도 2의 화소 회로(101a)를 비교하면, 도 9의 화소 회로(101c)는 도 2의 화소 회로(101a)에서 부스팅 커패시터(129)를 더 포함하는 것을 제외하고는 도 2의 화소 회로(101a)와 동일하다. 도 2의 화소 회로(101a)의 구성 및 동작에 대해서는 상술하였으므로, 여기서는 부스팅 커패시터(129)에 대해서만 설명한다.

부스팅 커패시터(129)는 부유 확산 노드(FD)에 연결되는 제1 전극 및 선택 제어 신호의 반전 신호(SELB)가 인가되는 제2 전극을 포함할 수 있다. 부스팅 커패시터(129)는 선택 제어 신호(SEL)가 비활성화됨으로써 선택 제어 신호의 반전 신호(SELB)가 활성화되는 탐지 구간(DP) 동안 부스팅 효과에 의해 부유 확산 노드(FD)의 전압을 증가시킴으로써 수광부(110)에서 생성되어 제1 노드(N1)에 저장된 전하가 전달 트랜지스터(121)를 통해 부유 확산 노드(FD)로 빠른 속도로 전달되도록 하고, 부유 확산 노드(FD)에 축적된 전하가 증가함에 따라 부유 확산 노드(FD)에서 제1 노드(N1)로 전하가 이동되는 것을 방지하는 역할을 할 수 있다.

도 9의 화소 회로(101c)는 도 2의 화소 회로(101a)와 동일하게 상기 제1 동작 모드에서는 도 3에 도시된 제어 신호들에 기초하여 동작하고 상기 제2 동작 모드에서는 도 5에 도시된 제어 신호들에 기초하여 동작할 수 있다.

도 10a 내지 10i는 상기 제1 동작 모드에서 동작 구간별로 도 9의 화소 회로(101c)의 전기 포텐셜 및 전하의 흐름을 나타내는 도면들이다. 구체적으로, 도 10a 내지 10i는 각각 상기 제1 동작 모드에서 제1 구간(P1) 내지 제9 구간(P9) 동안의 화소 회로(101b)의 전기 포텐셜 및 전하의 흐름을 나타낸다.

이하, 도 1, 3, 9 및 10a 내지 10i를 참조하여 상기 제1 동작 모드에서 도 9의 화소 회로(101c)의 동작에 대해 설명한다.

부스팅 커패시터(129)의 제2 전극은 선택 제어 신호의 반전 신호(SELB)를 수신하므로 선택 제어 신호(SEL)가 활성화되는 출력 구간(OP) 동안은 부스팅 커패시터(129)로 인한 부스팅 효과가 발생하지 않으므로 도 9의 화소 회로(101c)의 동작은 도 2의 화소 회로(101a)의 동작과 실질적으로 동일할 수 있다. 따라서 선택 제어 신호(SEL)가 활성화되는 출력 구간(OP)에 포함되는 제7 구간(P7), 제8 구간(P8) 및 제9 구간(P9)에서의 도 9의 화소 회로(101c)의 전기 포텐셜 및 전하의 흐름은 도 2의 화소 회로(101a)의 전기 포텐셜 및 전하의 흐름과 실질적으로 동일할 수 있다. 따라서 도 8g, 8h 및 8i에 대한 상세한 설명은 생략한다.

도 3을 참조하면, 제1 구간(P1) 내지 제6 구간(P6)을 포함하는 탐지 구간(DP) 동안 선택 제어 신호(SEL)는 논리 로우 레벨로 비활성화되므로 선택 제어 신호의 반전 신호(SELB)는 활성화상태로 유지된다. 따라서 도 10a 내지 10f에 도시된 바와 같이, 부유 확산 노드(FD)의 포텐셜은 탐지 구간(DP) 동안 도 2의 화소 회로(101a)의 경우보다 증가한 상태로 유지된다.

따라서 도 7의 화소 회로(101b)와 관련하여 상술한 바와 마찬가지로, 도 2의 화소 회로(101a)에 비해 도 9의 화소 회로(101c)의 경우 제2 구간(P2) 및 제5 구간(P5) 동안 제1 노드(N1)에 저장된 전하가 전달 트랜지스터(121)를 통해 부유 확산 노드(FD)로 빠른 속도로 전달될 수 있고, 부유 확산 노드(FD)에 축적된 전하량이 증가하더라도 부유 확산 노드(FD)로부터 전달 트랜지스터(121)의 에너지 장벽을 넘어 제1 노드(N1)로 전하가 이동되는 것을 효과적으로 방지할 수 있다.

한편, 부유 확산 노드(FD)가 포화되는 경우 화소 회로(101)는 최대 크기의 제1 아날로그 신호(AS1)를 출력하게 된다. 따라서 도 1의 깊이 센서(10)에 포함되는 아날로그-디지털 변환부(300)는 픽셀 어레이(100)에 포함되는 복수의 화소 회로들(101)로부터 제공되는 제1 아날로그 신호(AS1)의 크기를 임계값과 비교하여 포화 신호(SAT)를 생성하여 제어부(200)에 제공할 수 있다. 예를 들어, 아날로그-디지털 변환부(300)는 제1 아날로그 신호(AS1)가 상기 임계값보다 큰 경우 화소 회로(101)에 포함되는 부유 확산 노드(FD)가 포화된 것으로 판단하여 논리 하이 레벨의 포화 신호(SAT)를 제어부(200)에 제공하고, 제1 아날로그 신호(AS1)가 상기 임계값보다 작거나 같은 경우 화소 회로(101)에 포함되는 부유 확산 노드(FD)가 포화되지 않은 것으로 판단하여 논리 로우 레벨의 포화 신호(SAT)를 제어부(200)에 제공할 수 있다.

제어부(200)는 아날로그-디지털 변환부(300)로부터 수신되는 포화 신호(SAT)가 논리 하이 레벨인 경우 상기 제1 동작 모드로 복수의 화소 회로들(101)을 구동시키고, 포화 신호(SAT)가 논리 로우 레벨인 경우 상기 제2 동작 모드로 복수의 화소 회로들(101)을 구동시킬 수 있다.

따라서 깊이 센서(10)는 외부광의 세기에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 중의 하나를 선택하여 동작하므로, 외부광이 상대적으로 강한 경우에도 외부광을 효과적으로 제거함으로써 피사체까지의 거리 정보를 정확하게 제공할 수 있다.

도 11은 도 1의 깊이 센서의 구동 방법의 일 예를 나타내는 순서도이다.

이하, 도 1 내지 11을 참조하여 도 1의 깊이 센서의 구동 방법을 설명한다.

제어부(200)는 상기 제2 동작 모드에 따라 픽셀 어레이(100)에 포함되는 복수의 화소 회로(101)를 구동시키고, 복수의 화소 회로(101)는 상기 제2 동작 모드에 따라 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 출력한다(단계 S100). 구체적으로, 제어부(200)는 도 5에 도시된 바와 같이, 상기 제2 동작 모드에 따라 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)를 생성하여 픽셀 어레이(100)에 포함되는 복수의 화소 회로들(101)에 제공하고, 복수의 화소 회로들(101)은 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)에 기초하여 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 출력할 수 있다. 예를 들어, 복수의 화소 회로들(101)은 탐지 구간(DP) 동안 부유 확산 노드(FD)에 수광부(110)에서 생성된 전하를 지속적으로 축적하고, 출력 구간(OP) 동안 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 제1 아날로그 신호(AS1) 및 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 제2 아날로그 신호(AS2)를 순차적으로 출력할 수 있다.

아날로그-디지털 변환부(300)는 복수의 화소 회로들(101)로부터 수신되는 아날로그 신호(AS)의 크기를 임계값과 비교한다(단계 S200). 부유 확산 노드(FD)가 포화되는 경우 화소 회로(101)는 최대 크기의 제1 아날로그 신호(AS1)를 출력하게 되므로, 상기 임계값은 부유 확산 노드(FD)가 포화되었을 경우에 화소 회로(101)가 출력하는 제1 아날로그 신호(AS1)의 크기로 설정될 수 있다.

아날로그-디지털 변환부(300)는 상기 비교 결과 아날로그 신호(AS)의 크기가 상기 임계값보다 작거나 같은 경우 아날로그 신호(AS)를 디지털 신호(DS)로 변환하여 출력한다(단계 S400).

깊이 센서(10)가 이미지 신호 프로세서(400)를 더 포함하는 경우, 이미지 신호 프로세서(400)는 디지털 신호(DS)를 사용하여 깊이 센서(10)로부터 픽셀 어레이(100)에 의해 촬영된 피사체까지의 거리 정보를 나타내는 깊이 지도(DM)를 생성한다(단계 S500).

한편, 아날로그-디지털 변환부(300)는 상기 비교 결과 아날로그 신호(AS)의 크기가 상기 임계값보다 큰 경우 논리 하이 레벨의 포화 신호(SAT)를 제어부(200)에 제공하고, 제어부(200)는 상기 제1 동작 모드에 따라 픽셀 어레이(100)에 포함되는 복수의 화소 회로(101)를 구동시키고, 복수의 화소 회로(101)는 상기 제1 동작 모드에 따라 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 출력한다(단계 S300). 구체적으로, 제어부(200)는 도 3에 도시된 바와 같이, 상기 제1 동작 모드에 따라 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)를 생성하여 픽셀 어레이(100)에 포함되는 복수의 화소 회로들(101)에 제공하고, 복수의 화소 회로들(101)은 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)에 기초하여 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 출력할 수 있다. 예를 들어, 복수의 화소 회로들(101)은 탐지 구간(DP) 동안 부유 확산 노드(FD)에 수광부(110)에서 생성된 전하 중의 일부 전하를 축적하고, 출력 구간(OP) 동안 부유 확산 노드(FD)에 축적된 전하량에 상응하는 크기의 제1 아날로그 신호(AS1) 및 부유 확산 노드(FD)의 리셋 상태의 전위에 상응하는 크기의 제2 아날로그 신호(AS2)를 순차적으로 출력할 수 있다.

아날로그-디지털 변환부(300)는 아날로그 신호(AS)를 디지털 신호(DS)로 변환하여 출력한다(단계 S400).

도 12는 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.

도 12를 참조하면, 시스템(500)은 프로세서(PROCESSOR)(510), 깊이 센서(520) 및 저장 장치(STORAGE DEVICE)(530)를 포함한다.

프로세서(510)는 깊이 센서(520) 및 저장 장치(530)의 동작을 제어한다. 프로세서(510)는 특정 계산들 또는 태스크(task)들을 실행하는 것과 같이 다양한 컴퓨팅 기능들을 수행할 수 있다. 실시예에 따라서, 프로세서(510)는 마이크로프로세서(microprocessor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 깊이 센서(520) 및 저장 장치(530)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(510)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

한편, 프로세서(510)는 싱글 코어(single core) 또는 멀티 코어(multi core)의 형태로 구현될 수 있다. 예를 들어, ARM 코어 프로세서는 약 1GHz 미만의 시스템 클럭을 이용하여 동작하는 경우 싱글 코어의 형태로 구현될 수 있고, 약 1GHz 이상의 시스템 클럭을 이용하여 고속으로 동작하는 차세대 프로세서의 경우 멀티 코어의 형태로 구현될 수 있다. 또한, 상기와 같은 차세대 ARM 코어 프로세서는 AXI(Advanced eXtensible Interface) 버스를 통하여 주변 장치들과 통신을 수행할 수 있다.

깊이 센서(520)는 깊이 센서(520)로부터 피사체까지의 거리 정보를 나타내는 깊이 지도(DM)를 생성한다. 예를 들어, 깊이 센서(520)는 피사체에 광을 조사하고 반사되어 돌아오는 반사광에 의해 생성되는 전하량에 기초하여 깊이 센서(520)로부터 상기 피사체까지의 거리 정보를 파악할 수 있다.

깊이 센서(520)는 픽셀 어레이(521), 제어부(522), 아날로그-디지털 변환부(ADC)(523) 및 이미지 신호 프로세서(ISP)(524)를 포함한다.

픽셀 어레이(521)는 매트릭스 형태로 배열되는 복수의 화소 회로들(P)(529)을 포함한다. 복수의 화소 회로들(529) 각각은 입사광을 탐지하여 상기 입사광의 세기에 상응하는 크기의 아날로그 신호(AS)를 생성한다.

제어부(522)는 픽셀 어레이(521)에 포함되는 복수의 화소 회로들(529)에 전달 제어 신호(TX), 리셋 제어 신호(RX), 선택 제어 신호(SEL) 및 리프레시 제어 신호(RF)를 제공하여 픽셀 어레이(521)의 동작을 제어한다.

예를 들어, 탐지 구간 동안 복수의 화소 회로들(529) 각각은 제어부(522)로부터 수신되는 전달 제어 신호(TX), 리셋 제어 신호(RX) 및 리프레시 제어 신호(RF)에 기초하여 입사광의 세기에 상응하는 양의 전하를 복수의 화소 회로들(529) 각각에 포함되는 부유 확산 노드에 축적할 수 있다. 또한, 출력 구간 동안 제어부(522)는 선택 제어 신호(SEL)를 통해 픽셀 어레이(521)에 포함되는 복수의 로우(row)들을 순차적으로 선택하고, 선택된 로우에 포함되는 화소 회로들(529)은 상기 부유 확산 노드에 축적된 전하량에 상응하는 크기의 아날로그 신호(AS)를 아날로그-디지털 변환부(523)에 출력할 수 있다.

아날로그-디지털 변환부(523)는 복수의 화소 회로들(529)로부터 수신되는 아날로그 신호(AS)를 디지털 신호(DS)로 변환하여 출력한다.

이미지 신호 프로세서(524)는 아날로그-디지털 변환부(523)로부터 제공되는 디지털 신호(DS)를 이용하여 깊이 센서(520)로부터 픽셀 어레이(521)에 의해 촬영된 피사체까지의 거리 정보를 나타내는 깊이 지도(DM)를 생성한다.

깊이 센서(520)는 시스템 온 칩(system-on-chip) 형태로 구현될 수 있다.

깊이 센서(520)는 도 1의 깊이 센서(10)로 구현될 수 있다. 도 1의 깊이 센서(10)의 구성 및 동작에 대해서는 도 1 내지 11을 참조하여 상세히 설명하였으므로, 여기서는 깊이 센서(520)에 대한 상세한 설명은 생략한다.

저장 장치(530)는 깊이 센서(520)로부터 제공되는 피사체까지의 거리 정보를 나타내는 깊이 지도(DM)를 저장한다. 저장 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 및 모든 형태의 비휘발성 메모리 장치 등을 포함할 수 있다.

시스템(500)은 메모리 장치(MEMORY DEVICE)(540), 사용자 인터페이스(USER INTERFACE)(550) 및 입출력 장치(I/O DEVICE)(560)를 더 포함할 수 있다. 또한, 도 12에는 도시도지 않았지만, 시스템(500)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나 다른 전자 기기들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

메모리 장치(540)는 시스템(500)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(540)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.

사용자 인터페이스(550)는 사용자가 시스템(500)을 동작시키는데 필요한 다양한 수단을 포함할 수 있다. 입출력 장치(560)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다.

시스템(500)은 3D 촬영용 카메라 장치일 수 있다. 이 경우, 시스템(500)은 피사체의 색상 정보를 얻기 위한 이미지 센서를 더 포함할 수 있다. 프로세서(510)는 깊이 센서(520)에서 생성되는 깊이 지도(DM)와 상기 이미지 센서에서 생성되는 색상 정보를 결합하여 3D 영상 데이터를 생성하고, 저장 장치(530)는 상기 3D 영상 데이터를 저장할 수 있다.

또한, 시스템(500)은 터치리스(touchless) 사용자 인터페이스를 포함하는 임의의 전자장치일 수 있다. 이 경우, 깊이 센서(520)는 터치리스 센서로서 동작할 수 있다. 예를 들어, 사용자가 시스템(500)에 직접 터치를 하지 않더라도 시스템(500)은 깊이 센서(520)에서 생성되는 깊이 지도(DM)를 통해 사용자의 시스템(500)에 대한 거리 변화를 특정 입력 신호로 인식함으로써 상기 입력 신호에 상응하는 특정 동작을 수행할 수 있다. 예를 들어, 시스템(500)은 스마트폰, 휴대폰, PDA(Personal Digital Assistant), 노트북, 텔레비전, 디지털 카메라, 게임기 등을 포함할 수 있다.

본 발명은 깊이 센서를 포함하는 임의의 전자 장치에 유용하게 이용될 수 있다. 특히 본 발명에 따른 깊이 센서는 외부광이 강한 경우에도 외부광을 효과적으로 제거함으로써 피사체까지의 거리 정보를 정확하게 제공하므로 다양한 환경에서 높은 신뢰도를 가지고 동작할 수 있는 터치리스 사용자 인터페이스를 제공하는 데에 유용하게 사용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

입사광에 응답하여 전하를 생성하는 수광부;
전달 제어 신호, 리셋 제어 신호 및 선택 제어 신호에 기초하여 탐지 구간 동안 상기 수광부에서 생성된 전하를 부유 확산 노드에 축적하고 출력 구간 동안 상기 부유 확산 노드의 전위에 상응하는 크기의 아날로그 신호를 출력하는 신호 생성부; 및
전원 전압 및 상기 수광부 사이에 연결되고, 리프레시 제어 신호에 기초하여 상기 수광부에서 생성된 전하를 상기 전원 전압으로 배출하는 리프레시 트랜지스터를 포함하는 깊이(depth) 센서의 화소 회로.
제1 항에 있어서, 상기 신호 생성부는,
상기 수광부에 연결되는 소스, 상기 부유 확산 노드에 연결되는 드레인 및 상기 전달 제어 신호가 인가되는 게이트를 구비하는 전달 트랜지스터;
상기 부유 확산 노드에 연결되는 소스, 상기 전원 전압에 연결되는 드레인 및 상기 리셋 제어 신호가 인가되는 게이트를 구비하는 리셋 트랜지스터;
소스, 상기 전원 전압에 연결되는 드레인 및 상기 부유 확산 노드에 연결되는 게이트를 구비하는 구동 트랜지스터; 및
상기 아날로그 신호를 출력하는 소스, 상기 구동 트랜지스터의 소스에 연결되는 드레인 및 상기 선택 제어 신호가 인가되는 게이트를 구비하는 선택 트랜지스터를 포함하는 것을 특징으로 하는 깊이 센서의 화소 회로.
제2 항에 있어서, 제1 동작 모드에서 상기 탐지 구간 동안 상기 선택 제어 신호 및 상기 리셋 제어 신호는 비활성화 상태로 유지되고, 상기 전달 제어 신호 및 상기 리프레시 제어 신호는 적어도 한번 교번하여 활성화되는 것을 특징으로 하는 깊이 센서의 화소 회로.
제3 항에 있어서, 상기 제1 동작 모드에서 상기 탐지 구간 동안 상기 전달 제어 신호는 제1 전압으로 활성화되고 상기 리프레시 제어 신호는 상기 제1 전압보다 높은 제2 전압으로 활성화되는 것을 특징으로 하는 깊이 센서의 화소 회로.
제4 항에 있어서, 상기 제1 동작 모드에서 상기 탐지 구간 동안 상기 전달 트랜지스터는 상기 전달 제어 신호가 상기 제1 전압으로 활성화되는 동안 상대적으로 약하게 턴온되어 상기 수광부에서 생성된 전하 중의 일부 전하를 상기 부유 확산 노드에 축적하고, 상기 리프레시 트랜지스터는 상기 리프레시 제어 신호가 상기 제2 전압으로 활성화되는 동안 상대적으로 강하게 턴온되어 상기 수광부에서 생성된 전하 중의 나머지 전하를 상기 전원 전압으로 배출하는 것을 특징으로 하는 깊이 센서의 화소 회로.
제2 항에 있어서, 제2 동작 모드에서 상기 탐지 구간 동안 상기 선택 제어 신호, 상기 리셋 제어 신호 및 상기 리프레시 제어 신호는 비활성화 상태로 유지되고 상기 전달 제어 신호는 활성화 상태로 유지되는 것을 특징으로 하는 깊이 센서의 화소 회로.
제6 항에 있어서, 상기 제2 동작 모드에서 상기 탐지 구간 동안 상기 리프레시 트랜지스터는 지속적으로 턴오프되어 상기 수광부에서 생성된 전하가 상기 전원 전압으로 배출되는 것을 차단하고, 상기 전달 트랜지스터는 지속적으로 턴온되어 상기 수광부에서 생성된 전하를 상기 부유 확산 노드에 지속적으로 축적하는 것을 특징으로 하는 깊이 센서의 화소 회로.
제2 항에 있어서, 상기 신호 생성부는 상기 부유 확산 노드에 연결되는 제1 전극 및 상기 전달 제어 신호가 인가되는 제2 전극을 구비하는 부스팅 커패시터를 더 포함하는 것을 특징으로 하는 깊이 센서의 화소 회로.
제2 항에 있어서, 상기 신호 생성부는 상기 부유 확산 노드에 연결되는 제1 전극 및 상기 선택 제어 신호의 반전 신호가 인가되는 제2 전극을 구비하는 부스팅 커패시터를 더 포함하는 것을 특징으로 하는 깊이 센서의 화소 회로.
입사광의 세기에 상응하는 크기의 아날로그 신호를 생성하는 복수의 화소 회로들을 포함하는 픽셀 어레이;
상기 복수의 화소 회로들 각각에 전달 제어 신호, 리셋 제어 신호, 선택 제어 신호 및 리프레시 제어 신호를 제공하여 상기 픽셀 어레이의 동작을 제어하는 제어부; 및
상기 복수의 화소 회로들로부터 수신되는 상기 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그-디지털 변환부를 포함하고,
상기 복수의 화소 회로들 각각은,
입사광에 응답하여 전하를 생성하는 수광부;
상기 전달 제어 신호, 상기 리셋 제어 신호 및 상기 선택 제어 신호에 기초하여 탐지 구간 동안 상기 수광부에서 생성된 전하를 부유 확산 노드에 축적하고 출력 구간 동안 상기 부유 확산 노드의 전위에 상응하는 크기의 아날로그 신호를 출력하는 신호 생성부; 및
전원 전압 및 상기 수광부 사이에 연결되고, 상기 리프레시 제어 신호에 기초하여 상기 수광부에서 생성된 전하를 상기 전원 전압으로 배출하는 리프레시 트랜지스터를 포함하는 깊이(depth) 센서.