JP2009158978A5 - - Google Patents

Download PDF

Info

Publication number
JP2009158978A5
JP2009158978A5 JP2009096178A JP2009096178A JP2009158978A5 JP 2009158978 A5 JP2009158978 A5 JP 2009158978A5 JP 2009096178 A JP2009096178 A JP 2009096178A JP 2009096178 A JP2009096178 A JP 2009096178A JP 2009158978 A5 JP2009158978 A5 JP 2009158978A5
Authority
JP
Japan
Prior art keywords
sealing body
manufacturing
semiconductor device
leads
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009096178A
Other languages
English (en)
Other versions
JP4566266B2 (ja
JP2009158978A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009096178A priority Critical patent/JP4566266B2/ja
Priority claimed from JP2009096178A external-priority patent/JP4566266B2/ja
Publication of JP2009158978A publication Critical patent/JP2009158978A/ja
Publication of JP2009158978A5 publication Critical patent/JP2009158978A5/ja
Application granted granted Critical
Publication of JP4566266B2 publication Critical patent/JP4566266B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Claims (11)

  1. (a)半導体チップが搭載されたチップ搭載部、前記チップ搭載部に一端部が接続された複数の吊りリード、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程であって、前記複数の吊りリードの他端部の厚みが前記複数のリードの厚みよりも薄いリードフレームを準備する工程と、
    (b)上型と下型とを有する樹脂成形金型のキャビテイ内に前記半導体チップが位置し、前記上型と前記下型とで前記複数のリードの表裏面を挟むように、前記リードフレームを前記樹脂成形金型に配置する工程と、
    (c)前記樹脂成形金型の前記キャビテイ内に樹脂を注入することによって、前記半導体チップを樹脂封止する封止体を形成する工程であって、前記複数の吊りリードの各々の前記他端部の裏面を前記封止体が覆い、かつ、前記複数のリードの各々の裏面が前記封止体から露出するように前記封止体を形成する工程と、
    (d)前記複数の吊りリードの各々の前記他端部の裏面に形成された前記封止体の一部を切断金型によって支持した状態で、前記複数の吊りリードを切断する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記(d)工程において、前記切断金型の前記封止体の一部を支持する部分の面積は、前記吊りリードの切断しろよりも広いことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記(c)工程の後に、前記封止体の裏面側から切断パンチを進入させて前記複数のリ
    ードを切断する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記(d)工程は、前記封止体の表面側から切断パンチを進入させて前記複数の吊りリードを切断することを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記(c)工程は、前記チップ搭載部の一部が前記封止体の裏面から露出するように前記封止体を形成することを特徴とする請求項に記載の半導体装置の製造方法。
  6. 前記(c)工程は、前記チップ搭載部が前記封止体内に配置されるように前記封止体を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記(a)工程は、前記複数の吊りリードの裏面がハーフエッチング加工された前記リードフレームを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記(c)工程と(d)工程との間に、前記封止体の表面に前記表面側からマーキングを行う工程を有することを特徴とする請求項に記載の半導体装置の製造方法。
  9. 前記マーキングを行う工程は、マーキング前に前記封止体の表裏を反転させることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記(b)工程において、前記リードフレームは、前記下型との間に封止用シートを挟んだ状態で、前記樹脂成形金型に配置されることを特徴とする請求項に記載の半導体装置の製造方法。
  11. 前記(b)工程は、前記複数のリードが前記封止用シートに密着するように行うことを特徴とする請求項10に記載の半導体装置の製造方法。
JP2009096178A 2009-04-10 2009-04-10 半導体装置の製造方法 Expired - Lifetime JP4566266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009096178A JP4566266B2 (ja) 2009-04-10 2009-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009096178A JP4566266B2 (ja) 2009-04-10 2009-04-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003396996A Division JP2005159103A (ja) 2003-11-27 2003-11-27 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009226011A Division JP4535513B2 (ja) 2009-09-30 2009-09-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2009158978A JP2009158978A (ja) 2009-07-16
JP2009158978A5 true JP2009158978A5 (ja) 2009-11-19
JP4566266B2 JP4566266B2 (ja) 2010-10-20

Family

ID=40962578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009096178A Expired - Lifetime JP4566266B2 (ja) 2009-04-10 2009-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4566266B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Towa株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220361A (ja) * 1985-03-26 1986-09-30 Matsushita Electric Ind Co Ltd 電子部品の捺印及びフレ−ム切断機
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP3638136B2 (ja) * 2001-12-27 2005-04-13 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置

Similar Documents

Publication Publication Date Title
JP2013534719A5 (ja)
WO2009072786A3 (en) Led package and method for fabricating the same
JP2014110333A5 (ja) Led装置の製造方法
JP2013517624A5 (ja)
JP2007507108A5 (ja)
JP2011066327A5 (ja)
HK1106066A1 (en) Method of forming a leaded molded array package
TW200532821A (en) Method of manufacturing optical semiconductor device, package molding jig, method of manufacturing package molding jig and manufacturing apparatus for package molding jig
JP2007242924A5 (ja)
JP2008218469A5 (ja)
JP2010021374A (ja) 半導体パッケージ
JP2009158978A5 (ja)
JP2002110721A5 (ja)
JP2010165777A5 (ja)
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
TWI256096B (en) Method for fabricating quad flat non-leaded package
CN101635291B (zh) 一种微型封装引线框架的工艺方法
CN111863765A (zh) 一种dfn或qfn引线框架及其制造方法
JP2009065201A5 (ja)
JP2010027821A5 (ja)
CN203277358U (zh) 一种mos半导体器件用的引线框架
JP2009188147A5 (ja)
JP3160584U (ja) 半導体装置
TWI484668B (zh) Manufacturing method of light emitting diodes
JP2010002427A5 (ja)