JP2009124048A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009124048A
JP2009124048A JP2007298525A JP2007298525A JP2009124048A JP 2009124048 A JP2009124048 A JP 2009124048A JP 2007298525 A JP2007298525 A JP 2007298525A JP 2007298525 A JP2007298525 A JP 2007298525A JP 2009124048 A JP2009124048 A JP 2009124048A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
region
conductive wire
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007298525A
Other languages
English (en)
Other versions
JP4973463B2 (ja
Inventor
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007298525A priority Critical patent/JP4973463B2/ja
Priority to CN2008801164853A priority patent/CN101868851B/zh
Priority to PCT/JP2008/068889 priority patent/WO2009063721A1/ja
Priority to EP08850657.1A priority patent/EP2221862A4/en
Priority to US12/742,936 priority patent/US20100258943A1/en
Publication of JP2009124048A publication Critical patent/JP2009124048A/ja
Application granted granted Critical
Publication of JP4973463B2 publication Critical patent/JP4973463B2/ja
Priority to US13/645,681 priority patent/US8674511B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78317—Shape of other portions
    • H01L2224/78318—Shape of other portions inside the capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大する技術を提供する。
【解決方法】 本発明の半導体装置２では、導電性ワイヤ１４を接続固定するパッド１２が、パッド１２の周辺に位置する半導体装置２の表面に対して、導電性ワイヤ１４の長手方向に沿って傾斜して形成されている。その為、パッド１２の半導体装置２の表面に投影した長さをパッド１２の表面に沿った方向の長さよりも短くすることができる。これにより、パッド領域１０の面積を縮小することができ、半導体構造を製造できる有効面積である活性領域８の面積を拡大することができる。
【選択図】 図１

Description

本発明は、導電性ワイヤを接続固定するパッドが表面に形成されている半導体装置に関する。また、２点間が導電性ワイヤで接続されている装置に関する。
半導体装置と外部回路、あるいは半導体装置と半導体装置を電気的に接続するために、ワイヤボンディング方法が知られている。ワイヤボンディング方法では、一端が外部回路あるいは半導体装置に接続固定されている導電性ワイヤを、半導体装置の表面に形成されているパッド上にまで引き伸ばし、その導電性ワイヤをパッドに接続固定し、パッドに接続固定した後に導電性ワイヤの延長部分を切断する。半導体装置の表面にパッドを設け、そのパッドに導電性ワイヤを接続固定した装置が特許文献１と特許文献２に開示されている。
特開２００４−２２８４７９号公報 特開平７−１３１０７５号公報
種々のパッドを必要とする半導体装置が存在する。例えば電力制御用の半導体装置の場合、制御する電流が流れる導電性ワイヤを接続固定する少なくとも１つの電力用パッドと、半導体装置のオン・オフを切り換える信号を伝える導電性ワイヤを接続固定する小信号パッドを必要とする。小信号パッドにはこの他に、半導体装置を流れている電流量に対応する信号を伝える導電性ワイヤを接続固定するパッドや、半導体装置の温度に対応する信号を伝える導電性ワイヤを接続固定するパッドが存在することもある。
信号を伝える導電性ワイヤを接続する小信号パッドの下方に位置する半導体基板には、半導体装置が機能するのに必要な半導体構造を製造できないことが多い。小信号パッドに印加する電圧によって半導体装置の動作が不安定になることを避ける必要があったり、あるいは小信号パッドに現れる電圧が予定外に変動することを避けるために小信号パッドの下方に厚い酸化膜を形成する必要があったりする。厚い酸化膜を形成する範囲には、半導体構造を製造できないことが多い。従って、小信号パッドが大型であるほど、半導体装置が機能するのに必要な半導体構造を作り込める範囲（有効領域あるいは活性領域）が縮小する。逆に、小信号パッドを小型化できれば、有効領域あるいは活性領域を拡大することができ、半導体装置の特性を向上させることができる。上記に例示するように、半導体装置の表面で占めるパッドの面積を小型化したい場合が存在する。
また、導電性ワイヤを接続固定するだけであれば小型のパッドで足りるのに対し、パッドに接続固定した導電性ワイヤの延長部を切断する場合には、それ以上に大きなパッドを必要とする。パッド上で導電性ワイヤを切断する場合には、パッドに接続固定されている導電性ワイヤを工具によってパッドに押し付け、その状態で導電性ワイヤの延長部を引っ張ることによって切断する。導電性ワイヤを切断する際に、半導体装置の表面に引き摺り痕がついてしまう。半導体装置の表面を覆っている保護膜の表面に引き摺り痕が形成されて保護膜が損傷することを避ける必要がある。引き摺り痕によって保護膜の表面が損傷することを避けるためには、引き摺り痕の形成範囲に広がっているパッドを必要とする。パッドに引き摺り痕形成領域を確保する必要があることからパッドが大型化し、半導体装置が機能するのに必要な半導体構造を製造できる有効面積が縮小してしまう。
本発明では、半導体装置の表面で占めるパッドの面積を小型化して有効面積を拡大する技術を提供する。
本発明で創作された半導体装置では、導電性ワイヤを接続固定するためのパッドが半導体装置の表面に形成されている。本発明の半導体装置では、パッドの表面に、パッドの周囲に位置する半導体装置の表面に対して、パッドに接続固定する導電性ワイヤの長手方向に沿って傾斜している領域が形成されている。
パッドの表面がパッドの周囲に位置する半導体装置の表面に対して傾斜していれば、半導体装置の表面に投影したパッドの長さが短くてすむ。すなわち、導電性ワイヤを接続固定するために必要なパッド表面の距離（パッド表面に沿った距離）がＬであり、半導体装置の表面に対してパッドの表面が傾斜している角度がθであれば、半導体装置の表面に投影したパッドの長さは、Ｌ×cos θとなり、パッドの表面が傾斜していない場合に必要な長さＬよりも短くてすむ。半導体装置の表面に投影したパッドの長さが短くなれば、パッドで覆われていない範囲であって、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することができる。パッドの表面に傾斜領域を形成すれば、半導体装置の表面に投影したパッドの長さを短くすることができ、パッドで覆われていない範囲であって、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することができる。
パッドに接続固定した導電性ワイヤを切断するためには、パッドの接続固定された導電性ワイヤの延長部分をパッドから引っ張る。半導体装置の表面に投影したパッドの長さを短くするだけでよい場合には、導電性ワイヤをパッドから引っ張る側に向けて、パッド表面が上昇していてもよいし下降していてもよい。
ところで、パッドの周囲に位置する物体と干渉するために、導電性ワイヤを引っ張ることによって切断する処理が実行できない場合がある。干渉の発生を少なくするためには、導電性ワイヤを引っ張る側に向けて、パッド表面が半導体装置の表面から上昇していることが好ましい。すなわち、パッドの周囲に位置する半導体装置の表面からパッドの表面までの距離が、導電性ワイヤを引っ張る側に向けて、拡大していることが好ましい。
例えば図７に示すように、導電性ワイヤ１４ａをパッド１２に接続固定してから、導電性ワイヤの延長部分１４ｂをパッド１２から遠ざかる向きに引っ張ることによって、導電性ワイヤを位置１４ｃで切断する処理をしようとしても、導電性ワイヤの延長部分１４ｂを把持して引っ張る治具がパッド１２の周囲に位置する構造物７６と干渉するために、切断処理ができない場合がある。この場合、図６に例示するように、パッド表面が、導電性ワイヤを引っ張る向きに上昇するように傾斜していれば、導電性ワイヤを把持して引っ張る治具が構造物７６と干渉しなくなる。従来技術ではボンディングできなかったパッドでも、パッド表面を導電性ワイヤを引っ張る向きに上昇する側に傾斜させることによって、ワイヤをボンディングすることが可能となる。
パッド表面が、導電性ワイヤを引っ張る向きに上昇していると、導電性ワイヤを把持して引っ張る治具を半導体装置の表面から離反する向きに移動させることができ、パッドの周囲に位置する半導体装置の表面に引き摺り痕が形成されなくなる。この場合、パッドに引き摺り痕形成領域を用意しておく必要がなく、パッドから引き摺り痕形成領域を除去することができる。パッドから引き摺り痕形成領域を除去すれば、パッドをより小型化することができる。
例えば、図８に例示するように、パッド表面が導電性ワイヤを引っ張る向きに上昇していれば、パッド表面とその周囲に位置している半導体基板の表面との間に高さの差８０を確保することができる。そこで、パッドから引き摺り痕形成領域を除去しても、パッドの周囲に位置している半導体基板の表面に引き摺り痕が形成されない。引き摺り痕形成領域が除去されており、導電性ワイヤを接続固定するのに必要な長さだけを備えているパッドで足りるようになる。パッドをより小型化することができる。
半導体基板の表面に傾斜表面を持つパッドを形成するためには、パッドと半導体基板の間に酸化膜を介在させ、その酸化膜の厚みを傾斜させることが好ましい。
酸化膜の厚みが薄い部分に、酸化レートを小さく増速するイオンが注入されており、酸化膜の厚みが厚い部分に、酸化レートを大きく増速するイオンが注入されていると、酸化膜の厚みを傾斜させることができる。
半導体基板の表面に酸化レートを小さく増速するイオンを注入しておいて酸化すると、薄い酸化膜が形成される。半導体基板の表面に酸化レートを大きく増速するイオンを注入しておいて酸化すると、厚い酸化膜が形成される。両領域の中間には、厚みが変化（傾斜）している酸化膜が形成される。酸化の際に体積が膨張することから、酸化膜の表面は、周囲の半導体基板の表面よりも盛り上がる。厚さが傾斜している酸化膜の表面にパッドを形成することによって、パッドの周囲に位置する半導体装置の表面に対して傾斜している表面を持つパッドを容易に形成することができる。
注入するイオン種類を変える代わりに、イオンの注入濃度を変えてもよい。酸化レートを増速するイオンを低濃度に注入しておいて酸化すると、薄い酸化膜が形成される。酸化レートを増速するイオンを高濃度に注入しておいて酸化すると、厚い酸化膜が形成される。両領域の中間には、厚みが変化（傾斜）している酸化膜が形成される。厚さが傾斜している酸化膜の表面にパッドを形成することによって、パッドの周囲に位置する半導体装置の表面に対して傾斜している表面を持つパッドを容易に形成することができる。
表面が傾斜したパッドを利用することによって、導電性ワイヤの両端をボンディングする２接続点の間に存在する高低差を実質的に減少させ、ボンディングを安定させることができる。
導電性ワイヤの一端を接続固定している第１接続点が第１平面にあり、導電性ワイヤの他端を接続固定している第２接続点が第２平面にあるとする。第１平面は第２平面よりも低いレベルにあり、第１平面と第２平面はお互いに平行であり、かつパッド以外の半導体装置の表面に平行であるとする。
この場合、第１接続点に第２接続点に向けて上昇している傾斜表面を持つ第１パッドが形成されており、第２接続点に第１接続点に向けて下降している傾斜表面を持つ第２パッドが形成されていると、第１接続点には第２接続点の間の高低差が実質的に減少する。
例えば、図１２に例示するように、第1パッド１０２と第２パッド１０４を導電性ワイヤ１２２で接続する場合、第1パッド１０２と第２パッド１０４の表面が傾斜していなければ、第1パッド１０２と第２パッド１０４の表面同士の間に１２０で図示する高低差が存在する。それに対して、図１１に例示するように、第１パッド１０２の表面が第２パッド１０４に向けて上昇しており、第２パッド１０４の表面が第１パッド１０２に向けて下降していると、第1パッド１０２と第２パッド１０４の表面同士の間に存在する高低差は、１１６で図示する高低差となり、高低差１２０に対して減少する。第1パッド１０２と第２パッド１０４の表面同士の間に存在する高低差が小さくなると、ワイヤボンディングの安定性を向上させることができる。
本発明の装置では、第１パッドの傾斜表面と第２パッドの傾斜表面が、第１接続点と第２接続点を含む面に平行であることが好ましい。これにより、第1パッドと第２パッドの表面同士の間に存在する高低差が効果的に小さくすることができる。
本発明によれば、パッドの周囲に位置する半導体装置の表面に投影したパッドの投影面積を縮小することができる。これにより、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することができ、半導体装置の電気的特性を向上させることができる。
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）半導体装置の裏面と、パッドの周囲に位置する半導体装置の表面は、平行である。
（特徴２）パッドの周囲に位置する半導体装置の表面が傾斜しており、パッドの表面は水平である姿勢で、ワイヤボンディング装置に半導体装置を固定してワイヤボンディング処理を実施する。
（特徴３）パッドの周囲に位置する半導体装置の表面が水平であり、パッドの表面は傾斜している姿勢で、ワイヤボンディング装置に半導体装置を固定する。ワイヤボンディング装置の治具であって、導電性ワイヤを把持して移動する治具がパッド表面と垂直となるように傾斜してワイヤボンディング処理を実施する。治具は傾斜しているパッド表面に平行に移動してワイヤを切断する。
（第１実施例）
図１に、本発明を具現化した半導体装置２の断面図を示す。半導体装置２の表面には、エミッタ電極パッド１６と、導電性ワイヤ１４を接続固定するためのパッド１２が形成されている。パッド１２は、後述するトレンチゲート電極５８に接続されており、外部回路（図示されていない）から導電性ワイヤ１４に印加された電圧をトレンチゲート電極５８に伝達する。
半導体装置２の表面のうち、電極との導通を確保する範囲以外は、均一な厚みの薄いフィールド酸化膜２６で覆われている。フィールド酸化膜２６のうち、上方にパッド１２が形成される範囲には、酸化膜２４が形成されている。酸化膜２４の表面は、パッド１２の周囲に存在している半導体装置２の表面に対して傾斜している。酸化膜２４の表面は、均一な厚みの薄い層間絶縁膜２０で覆われている。層間絶縁膜２０の表面にパッド１２が形成されている。パッド１２の膜厚は一定である。酸化膜２４の表面が傾斜しているので、パッドの１２の表面は、パッド１２の周囲に存在している半導体装置２の表面に対して傾斜している。パッド１２の端部からエミッタ電極パッド１６の端部に亘る範囲の半導体装置２の表面には、保護膜（パッシベーション膜）１８が形成されている。
図示番号２２は導電性ワイヤを示し、半導体装置２の活性領域８の表面に露出しているエミッタ電極パッド１６にボンディングされている。導電性ワイヤ２２は、外部回路（図示されていない）とエミッタ電極パッド１６を電気的に接続している。
半導体基板６は、半導体装置２が機能するのに必要な半導体構造を製造できる活性領域８と、パッド１２が形成されているパッド領域１０に区分される。パッド領域１０内の半導体基板６には、半導体装置２が機能するのに必要な半導体構造を製造することが難しい。パッド領域１０が小さいほど、活性領域８を広く確保することができる。
半導体装置２の活性領域８には、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistorであり、以下ではＩＧＢＴという）が形成されている。半導体装置２は、ｎ型不純物を低濃度に含む半導体基板６から形成されており、半導体基板６が未加工状態で残っている部分によって、ドリフト領域４６が形成されている。ドリフト領域４６の表面側に、ｐ型不純物を低濃度に含むボディ領域４８が積層されている。ボディ領域４８の表面に臨む位置に、ｎ型不純物を高濃度に含んでいるエミッタ領域５４が形成されている。エミッタ領域５４は、ボディ領域４８によって、ドリフト領域４６から隔てられている。
エミッタ領域５４の表面から、エミッタ領域５４とボディ領域４８を貫通し、ドリフト領域４６に達するトレンチ５６が形成されている。トレンチ５６の底面と壁面はゲート絶縁膜６０で被覆されており、トレンチ５６の内側にトレンチゲート電極５８が充填されている。トレンチゲート電極５８の上面は、層間絶縁膜５２で被覆されている。活性領域８内の半導体装置２の表面には、エミッタ電極パッド１６が形成されている。エミッタ電極パッド１６は、エミッタ領域５４とボディ領域４８に導通しており、層間絶縁膜５２によってトレンチゲート電極５８から絶縁されている。
半導体装置２のパッド領域１０の表面側に、ｐ型不純物を高濃度に含むＰ型拡散領域５０が形成されている。Ｐ型拡散領域５０はｐ型不純物を含むボディ領域４８の終端部と接続し、電気的に導通している。
半導体装置２の裏面側には、ｐ型不純物を高濃度に含むコレクタ領域４４が形成されている。半導体装置２の裏面にはコレクタ電極４２が形成されている。コレクタ電極４２は、コレクタ領域４４と導通している。
本実施例の半導体装置２では、図１に示すように、パッド１２の表面が水平になるように半導体装置２を傾斜してボンディング装置(図示されていない)に固定する。ボンディング装置は、導電性ワイヤ１４をパッド１２のボンディング領域３０に接続固定する。それに先立って、ワイヤ１４の図示しない端部は、外部回路に接続固定されている。ボンディング装置は、ワイヤ１４をパッド１２に接続固定した後、ワイヤ１４の延長部分１４ｂを矢印６４の方向に引っ張ってワイヤ１４を切断する。
図１３〜図１７は、外部回路１４６と半導体装置２をワイヤボンディングする方法を示す。図１３に示すように、ワイヤ１４０はボンディング装置のクランプ１３８及びウェッジ・ツール１３４を通って、その先端がウェッジ・ツール１３４の底面１３４ａから突出している。クランプ１３８はワイヤ１４０を把持する機能を持っている。クランプ１３８は支え１３６によってウェッジ・ツール１３４と連結されており、クランプ１３８とウェッジ・ツール１３４は相対的に移動できる。
このワイヤボンディング方法では、まず図１４に示すように、ウェッジ・ツール１３４の底面１３４ａを外部回路１４６のパッド１４８に押し付け、ワイヤに超音波振動を加えてパッド１４８とワイヤ１４０をボンディングする。パッド１４８表面にボンディング痕１５０が形成される。
次に図１５に示すように、ワイヤ１４０とクランプ１３８とウェッジ・ツール１３４の全体を次のボンディング先である半導体装置２のパッド１２上に移動する。この際に、ワイヤ１４０はウェッジ・ツール１３４の底面１３４ａから引き出される。次に図１６に示すように、ウェッジ・ツール１３４の底面１３４ａを半導体素子２のパッド１２に押し付け、ワイヤに超音波振動を加えてパッド１２とワイヤ１４０をボンディングする。パッド１２表面にボンディング痕１５２が形成される。
パッド１２にワイヤ１４０をボンディング後、図１６に示すように、ウェッジ・ツール１３４をパッド１２上に置いたまま、クランプ１３８をウェッジ・ツール１３４に対して矢印１５４の方向に移動させる。これによりパッド１２とウェッジ・ツール１３４に挟まれたワイヤ１４０は引きちぎられる。この際に、図１７に示すように、引きちぎられたワイヤ１４０はパッド１２の表面に引き摺り痕１６２を形成する。その後、ウェッジ・ツール１３４とクランプ１３８は一体となって矢印１５６の方向に引き上げられ、ワイヤボンディング方法を終了する。
図１８に示すように、パッド１２がボンディング痕１５２と同程度の面積である場合、引き摺り痕１６２がパッド１２を超えて形成され、半導体装置２の表面の保護膜が損傷する。保護膜に損傷した場合、損傷から半導体装置２の内部に不純物などが進入し、半導体装置２の特性低下及び破損の原因となる。その為、パッド１２上でワイヤ１４０を切断する場合には、引き摺り痕１６２の形成範囲を含む程度にまでパッド１２を拡大して形成する必要がある。
半導体素子２のパッド１２に引き摺り痕１６２が形成されるのは、ワイヤ１４０を引きちぎる場合に限らない。ウェッジ・ツール１３４にワイヤ１４０を切断するためのワイヤ・カッタが存在し、ワイヤ１４０をカッタで切断する場合にも、引き摺り痕１６２が形成されることがある。この場合でも、半導体装置２の保護膜に損傷が生じるのをさけるためには、パッド１２を拡大して引き摺り痕１６２がパッド１２内に留まるようにしておく必要があった。
本実施例の半導体装置２でも、図１に示すように、導電性ワイヤ１４との接続固定に必要なボンディング領域３０だけではなく、引き摺り痕形成領域２８を含む程度に広いパッド１２を形成する。ボンディング領域３０と引き摺り痕形成領域２８の両者を、パッド１２以外の半導体装置２の表面に対して傾斜させて形成する。その為、引き摺り痕がパッド１２を超えて形成されることがない。
本実施例の半導体装置２のパッド１２は、パッド１２以外の半導体装置２の表面に対して、ワイヤ１４の長手方向に沿って傾斜して形成されている。そのため、図２に示すように、半導体装置２の表面の垂直な方向から観測したときのパッド１２の長さＬ２を、パッド１２の表面に沿って計測した長さＬ１よりも短くすることができる。パッド表面の半導体装置２の表面に対する傾斜角をθとすると、Ｌ２＝Ｌ１×cos θであり、Ｌ２＜Ｌ１の関係を得ることができる。
図３は、従来の半導体装置３０２のパッド３１２の近傍を半導体装置３０２の表面に垂直な方向から観測した図面である。パッド３１２は引き摺り痕２９が形成されている引き摺り痕形成領域２８を含む程度に広く形成されており、パッド３１２の半導体装置３０２の表面に対する投影長さがＬ１である。
図４は、本実施例の半導体装置２のパッド１２の近傍を半導体装置２の表面に垂直な方向から観測した図面である。パッド１２も引き摺り痕形成領域２８を含む程度に広く形成されており、パッド１２の半導体装置２の表面に対する投影長さがＬ２である。半導体装置２によると、矢印６６ａに示すように、パッド領域１０の面積を縮小することができる。これによって、活性領域８の面積を拡大することができ、半導体装置２の電気的特性を向上することができる。
（第２実施例）
本発明の第２実施例の半導体装置２の断面図を図６に示す。第２実施例の半導体装置２は、その表面に導電性ワイヤの延長部分１４ｂを引っ張る向き６４に上昇するパッド１２が形成されている。パッド１２の導電性ワイヤの延長部分１４ｂを引っ張る側には、構造物７６が形成されている。
図７に、図６と同一の構造物７６が形成されており、パッド１２がパッド１２以外の半導体装置２の表面に対して傾斜していない従来技術の半導体装置６０２を示す。半導体装置６０２では、導電性ワイヤ１４ａをパッド１２に接続固定してから、導電性ワイヤの延長部分１４ｂをパッド１２から引っ張る向き６４に引っ張ることによって、導電性ワイヤの延長部分１４ｂを位置１４ｃで切断する処理をしようとしても、導電性ワイヤの延長部分１４ｂを把持して引っ張る治具がパッド１２の周囲に位置する構造物７６と干渉するために、切断処理ができない。導電性ワイヤ１４をパッド１２に接続固定することができない。
本実施例の半導体装置２では、図６に示すように、パッド１２の表面が、導電性ワイヤの延長部分１４ｂを引っ張る向き６４に上昇するように傾斜しているため、導電性ワイヤの延長部分１４ｂを把持して引っ張る治具が構造物７６と干渉しない。その為、導電性ワイヤの延長部分１４ｂをパッド１２から引っ張る向き６４に引っ張ることによって、導電性ワイヤの延長部分１４ｂを切断することができ、パッド１２に導電性ワイヤ１４をボンディングすることができる。従来技術ではボンディングできなかったパッドでも、パッド表面を導電性ワイヤの延長部分１４ｂを引っ張る向き６４に上昇するように傾斜させることによって、導電性ワイヤ１４を接続固定することができる。
（第３実施例）
本発明の第３実施例の半導体装置２０２の断面図を図８に示す。第３実施例の半導体装置２０２では、半導体装置２０２の表面に、導電性ワイヤの延長部分１４ｂを引っ張る向き６４に上昇するパッド２１２が形成されている。
図８に示すように、パッド２１２の表面が導電性ワイヤを引っ張る向き６４に上昇していると、パッド２１２の表面とその周囲に位置している半導体基板の表面２０２との間に高さの差８０を確保することができる。その為、導電性ワイヤの延長部分２１４ｂをパッド２１２から引っ張る際に、導電性ワイヤの延長部分２１４ｂにより引き摺り痕が形成されてしまう範囲７８に、半導体装置２０２の表面が存在しないようにすることができる。これによって、導電性ワイヤの延長部分２１４ｂによって半導体装置２０２の表面に引き摺り痕が形成されることがなく、パッド２１２から引き摺り痕形成領域を除去することができる。図５は、パッド２１２の表面が導電性ワイヤを引っ張る向きに上昇していることによって引き摺り痕形成領域を除去したパッド２１２の周囲を、半導体装置の表面に垂直な方向から観測した図面を示している。引き摺り痕形成領域を除去することによって、パッド２１２の半導体装置の表面に対する投影長さがＬ３に縮小している。半導体装置２０２によると、矢印６６ｂに示すように、パッド領域２１０の面積を縮小することができる。これによって、活性領域２０８の面積を拡大することができ、半導体装置２０２の電気的特性を向上することができる。
（第４実施例）
図９の（１）に本発明の第４実施例の半導体装置４０２を示す。半導体装置４０２では、パッド１２と半導体基板６の間の酸化膜２４が形成されている。図９の（２）に示すように、酸化膜２４の厚みが薄い部分８４に対応する半導体基板４０６の表面領域８８には、酸化レートを小さく増速するイオンを注入しておく。酸化膜２４の厚みが厚い部分８６に対応する半導体基板４０６の表面領域９０には、酸化レートを大きく増速するイオンを注入しておく。その後に酸化処理を実行する。
図９の（３）に示すように、半導体基板４０６の表面に酸化レートを小さく増速するイオンが注入された領域８８では、酸化されることにより半導体基板４０６内に酸化膜が形成され、領域８８近傍の半導体基板４０６の表面が薄く隆起する。また、酸化レートを大きく増速するイオンが注入された領域９０では、酸化されることにより半導体基板４０６内に酸化膜が形成され、領域９０近傍の半導体基板４０６の表面が厚く隆起する。両領域の中間には、厚みが変化（傾斜）している酸化膜２４が形成される。厚さが傾斜している酸化膜２４の表面にパッド１２を形成することによって、図９の（１）に示すように、パッド１２の周囲に位置する半導体装置４０２の表面に対して傾斜している表面を持つパッド１２を容易に形成することができる。
（第５実施例）
注入するイオン種類を変える代わりに、イオンの注入濃度を変えてもよい。図１０の（１）に本発明の第５実施例の半導体装置５０２を示す。半導体装置５０２では、パッド１２と半導体基板６の間に酸化膜２４が形成されている。図１０の（２）に示すように、酸化膜２４の厚みが薄い部分８４に対応する半導体基板５０６の表面領域９２には、酸化レートを増速するイオンが低濃度に注入されており、酸化膜２４の厚みが厚い部分８６に対応する半導体基板５０６の表面領域９６には、酸化レートを増速するイオンが高濃度に注入されている。表面領域９２と表面領域９６の間には、酸化レートを増速するイオンが中濃度に注入されている表面領域９４が形成されている。図１０の（３）に、縦軸をイオン濃度として、各領域９２、９４、９６に注入したイオン濃度を示す。本実施例では、その後に酸化処理を実行する。
図１０の（４）に示すように、半導体基板５０６の表面に酸化レートを増速するイオンが低濃度に注入された領域９２では、酸化されることにより半導体基板５０６内に酸化膜が形成され、領域９２近傍の半導体基板５０６の表面が薄く隆起する。また、酸化レートを増速するイオンが中濃度に注入された領域９４では、酸化されることにより半導体基板５０６内に酸化膜が形成され、領域９４近傍の半導体基板５０６の表面が中程度に厚い隆起する。また、酸化レートを増速するイオンが高濃度に注入された領域９６では、酸化されることにより半導体基板５０６内に酸化膜が形成され、領域９６近傍の半導体基板５０６の表面が厚く隆起する。両領域の中間には、厚みが変化（傾斜）している酸化膜２４が形成される。厚さが傾斜している酸化膜の表面にパッドを形成することによって、図１０の（１）に示すように、パッド１２の周囲に位置する半導体装置５０２の表面に対して傾斜している表面を持つパッド１２を容易に形成することができる。
（第６実施例）
図１１に、本発明を具現化した装置１００を示す。本実施例の装置１００は、表面が傾斜した第１パッド１０２と第２パッド１０４をワイヤ１２２で接続した装置である。
本実施例の装置は、高さの異なる二つの平面である第１平面１０６と第２平面１０８を備えている。第１平面１０６は第２平面１０８よりも低いレベルにあり、第１平面１０６と第２平面１０８はお互いに平行であり、かつパッド以外の半導体装置の表面に平行である。第１平面１０６には第１接続点１１０が存在し、第１平面１０６の第１接続点１１０には第１パッド１０２が形成されている。第１パッド１０２にはワイヤ１２２の一端が接続固定されている。第２平面１０８には第２接続点１１２が存在し、第２平面１０８の第２接続点１１２には第２パッド１０４が形成されている。第２パッド１０４にはワイヤ１２２の他端が接続固定されている。
本実施例の装置１００では、第２平面１０８よりも低いレベルにある第１平面１０６の第１パッド１０２は第２接続点１１２に向けて上昇するように傾斜している。第１平面１０８よりも高いレベルにある第２平面の第２パッド１０４は第１接続点１１０に向けて下降するように傾斜している。また、第１平面１１０と第２平面１１２はお互いに平行に形成されている。第１パッド１０２と第２パッド１０４が傾斜して形成されない場合、図１２に示す装置２００のように、第１パッド１０２と第２パッド１０４の表面同士の高低差１２０は、第１平面１０６と第２平面１０８の表面同士の高低差と等しい。高低差１２０が大きい場合、第１パッド１０２と第２パッド１０４に安定してワイヤ１２２を接続固定することができない。図１１に示すように、第１パッド１０２と第２パッド１０４を傾斜して形成することで、第１パッド１０２と第２パッド１０４の表面同士の高低差１１６を、第１平面１０６と第２平面１０８の表面同士の高低差１１４に比べて小さくすることができる。高低差１１６を小さくすることで、第１パッド１０２と第２パッド１０４に安定してワイヤ１２２を接続固定することができる。
本発明の装置では、第１パッド１０２の傾斜表面と第２パッド１０４の傾斜表面は、第１接続点１１０と第２接続点１１２を含む面に平行であることが好ましい。これにより、第１パッド１０２と第２パッド１０４の表面同士の間に存在する高低差が効果的に小さくすることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、本実施例の半導体装置２では、パッド１２の全てが傾斜している実施例を記載したが、パッド１２の少なくとも１部が傾斜しれば、パッド領域の面積を縮小することができる。例えば、パッド１２にボンディング領域３０と引き摺り痕形成領域２８が含まれる場合に、どちらか一方が傾斜していても構わない。傾斜して形成されたパッド１２の領域に応じて、パッド領域１０の面積を縮小することができる。また、引き摺り痕形成領域２８が傾斜して形成される場合、その形状は必ずしも平面である必要はない。ワイヤの延長部分１４ｂを把持して引っ張る治具が移動する際に干渉しない範囲で曲面に形成されていてもよい。
また、パッド１２を傾斜させて形成する方法も本実施例に限られない。通常の半導体装置２を製造する方法で用いられるスパッタ等の手法を用いて傾斜が形成されても構わない。また、パッド１２の下に形成される表面が傾斜して形成される層も、酸化膜２４に限られるものではない。例えば、ポリシリコン等を厚く積んで形成されても構わない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置２の断面図を示す。 パッド１２の断面図を拡大して示す。 従来技術のパッド領域３１２を、半導体装置３０２の表面に垂直な方向から観測した図である。 第１実施例のパッド領域１０を、半導体装置２の表面に垂直な方向から観測した図である。 第３実施例のパッド領域２１０を、半導体装置２０２の表面に垂直な方向から観測した図である。 第２実施例の半導体装置２の断面図を示す。 従来技術の半導体装置６０２の断面図を示す。 第３実施例の半導体装置２０２の断面図を示す。 第４実施例の半導体装置２の断面図を示す。 第５実施例の半導体装置２の断面図を示す。 第６実施例の装置１００を示す。 従来技術の装置２００を示す。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法における従来技術の問題点を示す。
符号の説明
２・・・・・半導体装置
６・・・・・半導体基板
８・・・・・活性領域
１０・・・・パッド領域
１２・・・・パッド
１４・・・・ワイヤ
１４ａ・・・ワイヤ
１４ｂ・・・ワイヤの延長部分
１４ｃ・・・ワイヤの切断位置
１６・・・・エミッタ電極パッド
１８・・・・保護膜（パッシベーション膜）
２０・・・・層間絶縁膜
２２・・・・ワイヤ
２４・・・・酸化膜
２６・・・・フィールド酸化膜
２８・・・・引き摺り痕形成領域
２９・・・・引き摺り痕
３０・・・・ボンディング領域
４２・・・・コレクタ電極
４４・・・・コレクタ領域
４６・・・・ドリフト領域
４８・・・・ボディ領域
５０・・・・Ｐ型拡散領域
５２・・・・層間絶縁膜
５４・・・・エミッタ領域
５６・・・・トレンチ
５８・・・・トレンチゲート電極
６０・・・・ゲート絶縁膜
６４・・・・矢印
６６ａ・・・矢印
６６ｂ・・・矢印
７６・・・・構造物
７８・・・・引き摺り痕形成範囲
８０・・・・高さの差
８４・・・・厚みが薄い部分
８６・・・・厚みが厚い部分
８８・・・・イオン注入領域
９０・・・・イオン注入領域
９２・・・・イオン注入領域
９４・・・・イオン注入領域
１００・・・装置
１０２・・・第１パッド
１０４・・・第２パッド
１０６・・・第１平面
１０８・・・第２平面
１１０・・・第１接続点
１１２・・・第２接続点
１１４・・・高低差
１１６・・・高低差
１２０・・・高低差
１２２・・・ワイヤ
１３４・・・ウェッジ・ツール
１３４ａ・・・ウェッジ・ツールの底面
１３６・・・支え
１３８・・・クランプ
１４０・・・ワイヤ
１４６・・・外部回路
１４８・・・パッド
１５０・・・ボンディング痕
１５２・・・ボンディング痕
１５４・・・矢印
１５６・・・矢印
１６２・・・引き摺り痕
２００・・・装置
２０２・・・半導体装置
２０８・・・活性領域
２１０・・・パッド領域
２１２・・・パッド
２１４ｂ・・・ワイヤの延長部分
３０２・・・半導体装置
３１２・・・パッド
４０２・・・半導体装置
４０６・・・半導体基板
５０２・・・半導体装置
５０６・・・半導体基板
６０２・・・半導体装置

Claims (7)

  1. 導電性ワイヤを接続固定するためのパッドが表面に形成されている半導体装置であり、
    前記パッドの表面に、前記パッドの周囲に位置する半導体装置の表面に対して、前記パッドに接続固定する前記導電性ワイヤの長手方向に沿って傾斜している領域が形成されていることを特徴とする半導体装置。
  2. 前記パッドに接続固定した前記導電性ワイヤを切断するために前記導電性ワイヤの延長部分を前記パッドから引っ張る側に向けて、前記パッドの周囲に位置する半導体装置の表面から前記パッドの表面までの距離が拡大していることを特徴とする請求項１の半導体装置。
  3. 前記パッドが、引き摺り痕形成領域を備えていないことを特徴とする請求項２の半導体装置。
  4. 前記パッドと半導体基板の間に酸化膜が形成されており、
    酸化膜の厚みが薄い部分に、酸化レートを小さく増速するイオンが注入されており、
    酸化膜の厚みが厚い部分に、酸化レートを大きく増速するイオンが注入されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記パッドと半導体基板の間に酸化膜が形成されており、
    酸化膜の厚みが薄い部分に、酸化レートを増速するイオンが低濃度に注入されており、
    酸化膜の厚みが厚い部分に、酸化レートを増速するイオンが高濃度に注入されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  6. 導電性ワイヤで接続されている装置であり、
    導電性ワイヤの一端を接続固定している第１接続点が第１平面にあり、他端を接続固定している第２接続点が第２平面にあり、
    第１平面は第２平面よりも低いレベルにあるとともに相互に平行であり、
    第１接続点には第２接続点に向けて上昇している傾斜表面を持つ第１パッドが形成されており、
    第２接続点には第１接続点に向けて下降している傾斜表面を持つ第２パッドが形成されていることを特徴する装置。
  7. 前記第１パッドの傾斜表面と前記第２パッドの傾斜表面が、第１接続点と第２接続点を含む面に平行なことを特徴とする請求項６に記載の装置。
JP2007298525A 2007-11-16 2007-11-16 半導体装置 Expired - Fee Related JP4973463B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007298525A JP4973463B2 (ja) 2007-11-16 2007-11-16 半導体装置
CN2008801164853A CN101868851B (zh) 2007-11-16 2008-10-17 半导体装置
PCT/JP2008/068889 WO2009063721A1 (ja) 2007-11-16 2008-10-17 半導体装置
EP08850657.1A EP2221862A4 (en) 2007-11-16 2008-10-17 SEMICONDUCTOR COMPONENT
US12/742,936 US20100258943A1 (en) 2007-11-16 2008-10-17 Semiconductor device
US13/645,681 US8674511B2 (en) 2007-11-16 2012-10-05 Method of forming a semiconductor device with a contact pad on a sloped silicon dioxide surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007298525A JP4973463B2 (ja) 2007-11-16 2007-11-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2009124048A true JP2009124048A (ja) 2009-06-04
JP4973463B2 JP4973463B2 (ja) 2012-07-11

Family

ID=40638574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007298525A Expired - Fee Related JP4973463B2 (ja) 2007-11-16 2007-11-16 半導体装置

Country Status (5)

Country Link
US (2) US20100258943A1 (ja)
EP (1) EP2221862A4 (ja)
JP (1) JP4973463B2 (ja)
CN (1) CN101868851B (ja)
WO (1) WO2009063721A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596011B2 (ja) * 2008-01-09 2010-12-08 トヨタ自動車株式会社 半導体装置
US8476732B2 (en) * 2008-12-10 2013-07-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9679890B2 (en) * 2013-08-09 2017-06-13 Fairchild Semiconductor Corporation Junction-less insulated gate current limiter device
JP2018182195A (ja) * 2017-04-19 2018-11-15 トヨタ自動車株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617648A (ja) * 1984-06-22 1986-01-14 Nec Corp 集積回路用容器
JP2006196597A (ja) * 2005-01-12 2006-07-27 Denso Corp 電子装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3065075D1 (en) 1979-11-07 1983-11-03 Tate & Lyle Plc Preparation of products for human or animal consumption using a sucrose substitute
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
JPS6362337A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体装置
JPH01189143A (ja) * 1988-01-25 1989-07-28 Seiko Epson Corp 半導体装置
US5187558A (en) * 1989-05-08 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Stress reduction structure for a resin sealed semiconductor device
JPH07131075A (ja) 1993-10-28 1995-05-19 Kyocera Corp 画像装置
KR970003838B1 (en) * 1993-12-16 1997-03-22 Lg Semicon Co Ltd Fabrication method of ldd mosfet
EP0660402B1 (en) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Power semiconductor device
JP3611901B2 (ja) * 1994-12-09 2005-01-19 セイコーインスツル株式会社 半導体装置の製造方法
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2001298096A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体装置の製造方法
US6833611B2 (en) * 2000-07-12 2004-12-21 Advanced Semiconductor Engineering, Inc. Semiconductor device
JP4152598B2 (ja) * 2001-03-16 2008-09-17 スパンション エルエルシー 半導体装置の製造方法
JP2002313905A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004228479A (ja) 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
KR100541677B1 (ko) * 2003-05-24 2006-01-10 주식회사 하이닉스반도체 반도체 패키지장치 및 그 제조 방법
JP4185892B2 (ja) * 2004-06-08 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100556351B1 (ko) 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US20070082475A1 (en) * 2005-10-12 2007-04-12 Dongbu Electronics Co., Ltd. Method for forming bonding pad and semiconductor device having the bonding pad formed thereby
JP2007227649A (ja) * 2006-02-23 2007-09-06 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617648A (ja) * 1984-06-22 1986-01-14 Nec Corp 集積回路用容器
JP2006196597A (ja) * 2005-01-12 2006-07-27 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
US20100258943A1 (en) 2010-10-14
EP2221862A1 (en) 2010-08-25
CN101868851A (zh) 2010-10-20
EP2221862A4 (en) 2013-11-27
CN101868851B (zh) 2012-06-20
US8674511B2 (en) 2014-03-18
JP4973463B2 (ja) 2012-07-11
WO2009063721A1 (ja) 2009-05-22
US20130034955A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
US10026833B2 (en) Semiconductor device and semiconductor device manufacturing method
WO2013128833A1 (ja) 半導体装置
JP4618629B2 (ja) 誘電体分離型半導体装置
JP2011210916A (ja) 半導体装置の製造方法
US20180083094A1 (en) Semiconductor device and method for manufacturing the same
JP2017135245A (ja) 半導体装置
JP2014165364A (ja) 半導体装置
JP7369601B2 (ja) 半導体装置およびその製造方法
US9780187B2 (en) Semiconductor device including an IGBT as a power transistor and a method of manufacturing the same
JP4973463B2 (ja) 半導体装置
JP2018093135A (ja) 半導体装置及びその製造方法
JP2007317779A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4857520B2 (ja) バイポーラ半導体装置及びその製造方法
JP3875245B2 (ja) 半導体装置
JP5446297B2 (ja) 半導体装置の製造方法
JP2010161240A (ja) 半導体装置
JP2008028110A (ja) 半導体装置
JP6177300B2 (ja) 半導体装置
JP4501977B2 (ja) 半導体装置とワイヤボンディング方法
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013149836A (ja) 半導体装置とその製造方法
CN103839824A (zh) 制造半导体器件的方法
JP2004193281A (ja) 半導体装置とその製造方法
CN114026700B (zh) 具有回流金属间电介质层的功率半导体器件
JP7069646B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R151 Written notification of patent or utility model registration

Ref document number: 4973463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees