JP2009081377A5 - - Google Patents

Download PDF

Info

Publication number
JP2009081377A5
JP2009081377A5 JP2007251130A JP2007251130A JP2009081377A5 JP 2009081377 A5 JP2009081377 A5 JP 2009081377A5 JP 2007251130 A JP2007251130 A JP 2007251130A JP 2007251130 A JP2007251130 A JP 2007251130A JP 2009081377 A5 JP2009081377 A5 JP 2009081377A5
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
semiconductor
transistor
vertical mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007251130A
Other languages
English (en)
Other versions
JP2009081377A (ja
JP5466818B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007251130A priority Critical patent/JP5466818B2/ja
Priority claimed from JP2007251130A external-priority patent/JP5466818B2/ja
Priority to US12/239,048 priority patent/US7902573B2/en
Publication of JP2009081377A publication Critical patent/JP2009081377A/ja
Publication of JP2009081377A5 publication Critical patent/JP2009081377A5/ja
Application granted granted Critical
Publication of JP5466818B2 publication Critical patent/JP5466818B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 第１の導電型のゲート電極を共有した複数の縦型ＭＯＳトランジスタを有する半導体装置であって、
    該複数の縦型ＭＯＳトランジスタが、側面周囲に形成された第１のゲート絶縁膜を介して前記ゲート電極と側面周囲で対峙して成る第１の半導体柱を有し、
    前記半導体装置は、第１の導電型であり、側面周囲に形成された第２のゲート絶縁膜を介して前記ゲート電極と側面周囲で対峙して成り、少なくとも一部分の前記第２のゲート絶縁膜を除去した部分で前記ゲート電極と接している第２の半導体柱を有し、
    前記複数の縦型ＭＯＳトランジスタの共有されるゲート電極への電位供給が、前記第２の半導体柱を介して行われることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記複数の縦型ＭＯＳトランジスタの共有されるゲート電極への電位供給が、前記第２の半導体柱上にコンタクトされた電極・配線により行われていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、前記複数の縦型ＭＯＳトランジスタの共有されるゲート電極への電位供給が、前記第２の半導体柱下に形成された第１の導電型の拡散層にコンタクトされた電極・配線により行われていることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、前記複数の縦型ＭＯＳトランジスタの共有されるゲート電極への電位供給が、前記第２の半導体柱下に形成された第１の導電型の拡散層を共有した縦型ＭＯＳトランジスタを動作させることにより行われていることを特徴とする半導体装置。
  5. 前記半導体装置は、第１の導電型のゲート電極を共有した複数の縦型ＭＯＳトランジスタからなるトランジスタ列が複数配置され、アレイ状に形成された半導体装置であって、各トランジスタ列と交差する行方向に、各トランジスタ列の一つのトランジスタ同士が、前記第１の半導体柱下に形成された第１の導電型の拡散層で接続され、各行方向でトランジスタ下にビットラインを構成していることを特徴する請求項１乃至４のいずれか１項に記載の半導体装置。
JP2007251130A 2007-09-27 2007-09-27 半導体装置 Expired - Fee Related JP5466818B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007251130A JP5466818B2 (ja) 2007-09-27 2007-09-27 半導体装置
US12/239,048 US7902573B2 (en) 2007-09-27 2008-09-26 Semiconductor device including vertical MOS transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251130A JP5466818B2 (ja) 2007-09-27 2007-09-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2009081377A JP2009081377A (ja) 2009-04-16
JP2009081377A5 true JP2009081377A5 (ja) 2013-05-23
JP5466818B2 JP5466818B2 (ja) 2014-04-09

Family

ID=40507190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251130A Expired - Fee Related JP5466818B2 (ja) 2007-09-27 2007-09-27 半導体装置

Country Status (2)

Country Link
US (1) US7902573B2 (ja)
JP (1) JP5466818B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588123B2 (ja) * 2009-05-22 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2011086679A (ja) 2009-10-13 2011-04-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011171500A (ja) 2010-02-18 2011-09-01 Elpida Memory Inc 半導体装置及びその製造方法
JP5711481B2 (ja) 2010-08-19 2015-04-30 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012094762A (ja) * 2010-10-28 2012-05-17 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
JP2013135130A (ja) * 2011-12-27 2013-07-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2013239568A (ja) 2012-05-15 2013-11-28 Ps4 Luxco S A R L 半導体装置
US8987796B2 (en) 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar
US20150270268A1 (en) * 2012-11-06 2015-09-24 Atsushi Fujikawa Semiconductor device
JP5872054B2 (ja) * 2013-06-17 2016-03-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5759077B1 (ja) * 2013-08-07 2015-08-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5936653B2 (ja) * 2014-08-06 2016-06-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5986618B2 (ja) * 2014-12-04 2016-09-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP6156883B2 (ja) * 2015-02-06 2017-07-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
JP6285393B2 (ja) * 2015-06-04 2018-02-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP6174174B2 (ja) * 2016-02-05 2017-08-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP6114425B2 (ja) * 2016-03-11 2017-04-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP6143913B2 (ja) * 2016-04-06 2017-06-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
JP6284585B2 (ja) * 2016-07-15 2018-02-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
JP6328832B2 (ja) * 2017-07-05 2018-05-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) * 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JPH03231460A (ja) * 1990-02-06 1991-10-15 Nec Corp 半導体記憶装置
JP2877462B2 (ja) * 1990-07-23 1999-03-31 株式会社東芝 不揮発性半導体記憶装置
JP3315429B2 (ja) * 1991-04-23 2002-08-19 キヤノン株式会社 半導体装置及びその製造方法
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
JP2003218242A (ja) * 2002-01-24 2003-07-31 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
DE10231966A1 (de) * 2002-07-15 2004-02-12 Infineon Technologies Ag Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置

Similar Documents

Publication Publication Date Title
JP2009081377A5 (ja)
JP2012256821A5 (ja)
JP2010272874A5 (ja)
JP2011192982A5 (ja) 半導体メモリ装置及び半導体メモリ装置の駆動方法
JP2013239713A5 (ja)
JP2011061110A5 (ja)
TW200507240A (en) Semiconductor device and semiconductor memory device
JP2009033145A5 (ja)
JP2009088134A5 (ja) 半導体装置
JP2008177565A5 (ja)
JP2008171907A5 (ja)
JP2007523481A5 (ja)
JP2012114422A5 (ja) 半導体装置
JP2009135140A5 (ja)
JP2006041354A5 (ja)
JP2012015498A5 (ja)
JP2008305896A (ja) 半導体装置及びその製造方法
JP2009188223A5 (ja)
JP2008046619A5 (ja)
TW200640001A (en) Memory cell array and method of manufacturing the same
JP2008205330A5 (ja)
JP2006317926A5 (ja)
JP2007214267A5 (ja)
JP2005072566A5 (ja)
JP2015031714A5 (ja)