JP2009043794A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009043794A JP2009043794A JP2007204835A JP2007204835A JP2009043794A JP 2009043794 A JP2009043794 A JP 2009043794A JP 2007204835 A JP2007204835 A JP 2007204835A JP 2007204835 A JP2007204835 A JP 2007204835A JP 2009043794 A JP2009043794 A JP 2009043794A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- forming
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 89
- 239000010410 layer Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 95
- 230000015572 biosynthetic process Effects 0.000 claims description 75
- 238000005498 polishing Methods 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 23
- 239000000126 substance Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 124
- 238000005530 etching Methods 0.000 description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 229910052814 silicon oxide Inorganic materials 0.000 description 32
- 239000010941 cobalt Substances 0.000 description 27
- 229910017052 cobalt Inorganic materials 0.000 description 27
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 27
- 238000001459 lithography Methods 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- 239000011248 coating agent Substances 0.000 description 24
- 238000000576 coating method Methods 0.000 description 24
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 238000002955 isolation Methods 0.000 description 18
- 238000000151 deposition Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 17
- 150000002739 metals Chemical class 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 13
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910019001 CoSi Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 8
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 150000002736 metal compounds Chemical class 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 4
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017121 AlSiO Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920005830 Polyurethane Foam Polymers 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011496 polyurethane foam Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】異なる動作電圧のトランジスタ群を同一半導体基板に形成し、高電圧動作のトランジスタ群のゲート電極の低抵抗化を可能にし、低動作電圧のトランジスタ群の金属ゲート電極を形成するための導電膜の残査発生をなくすことを可能にする。
【解決手段】半導体基板１１に、高動作電圧の第１トランジスタ群と、低動作電圧の第２トランジスタ群とを有し、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３、第１ゲート電極１５、シリサイド層とが順に積層され、第２トランジスタ群は、半導体基板１１上のダミーゲート１８を除去してなるゲート形成溝４２内に、第２ゲート絶縁膜と第２ゲート電極を有する半導体装置の製造方法において、第１ゲート電極１５をダミーゲート電極１６よりも低く形成してから上記シリサイド層を形成し、それらを被覆する層間絶縁膜を形成して表面を平坦化してから、ゲート形成溝を形成する。
【選択図】図１
【解決手段】半導体基板１１に、高動作電圧の第１トランジスタ群と、低動作電圧の第２トランジスタ群とを有し、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３、第１ゲート電極１５、シリサイド層とが順に積層され、第２トランジスタ群は、半導体基板１１上のダミーゲート１８を除去してなるゲート形成溝４２内に、第２ゲート絶縁膜と第２ゲート電極を有する半導体装置の製造方法において、第１ゲート電極１５をダミーゲート電極１６よりも低く形成してから上記シリサイド層を形成し、それらを被覆する層間絶縁膜を形成して表面を平坦化してから、ゲート形成溝を形成する。
【選択図】図１
Description
本発明は、印加電圧の異なるトランジスタを混載した半導体装置の製造方法に関する。
従来のＣＭＯＳトランジスタでは、一般的にゲート電極としてポリシリコン（Poly-Si）が使われてきた。ＣＭＯＳトランジスタの電流駆動能力Ｉdsは、一般的に（１）式で与えられている。
ゲート絶縁膜容量Ｃoxは、実際にはゲート材料であるポリシリコンの容量も含まれており、これにより電流駆動能力Ｉdsは低下し、その結果、（２）式に示すように、回路遅延時間τは大きくなる。
このような背景から、ゲートに空乏層が発生しないメタルゲートが適用されている。例えば、高速と低消費電力ＭＩＳ型トランジスタには、酸化シリコンより高い誘電率を持つゲート絶縁膜と金属ゲートというゲートスタック構造（以下、「高誘電率膜／金属ゲート」と記す）の採用が検討されている。しかし、通常の製造方法では、高誘電率膜／金属ゲートを形成した後の熱履歴が高いことから、高誘電率絶縁膜の特性や信頼性の劣化、金属ゲートの仕事関数が設計値より移行するという問題があった。
この問題を解決するために、高誘電率膜／金属ゲートを形成する前に、トランジスタ形成に必要な主要な熱処理工程を完了する埋め込みゲート（例えばダマシンゲート）構造が提案されている（例えば、特許文献１参照。）。例えば、金属電極を用いる場合には、酸化シリコン系ゲート絶縁膜およびポリシリコン系ゲート電極によりトランジスタ構造を形成した後、一旦ゲート絶縁膜およびゲート電極部分を取り除き、新たに金属系酸化膜および金属電極を埋め込むという方法である。この方法によれば、トランジスタ形成に必要な熱処理は、金属電極形成前に終了しているため、金属電極の劣化が発生しない。
また、化学的機械研磨（ＣＭＰ）によって金属を研磨する時に、ポリシリコンゲート電極が研磨されないように、高速動作低電圧動作用のダマシンゲート電極をダマシンゲート加工段階で高耐圧動作用のポリシリコンゲート電極より高く形成する方法も提案されている（例えば、特許文献２参照。）。
しかし、実際の半導体装置では、高速／低消費電力を要求され、金属系酸化膜および金属電極を採用するトランジスタと、高電圧動作の従来型酸化シリコン系ゲート絶縁膜およびポリシリコン系ゲート電極を採用するトランジスタとが混在している。したがって、同じチップ上に、高速動作低電圧動作用の高誘電率膜／金属ゲートを有するダマシンゲート構造と、高耐圧のより厚いゲート絶縁膜を持つゲート構造とを、同一基板上に混載して形成しなければならない。
ここで、トランジスタ形成に必要な熱処理は、金属電極形成前に終了し、金属系酸化膜および金属電極を採用するトランジスタと、高電圧動作の従来型酸化シリコン系ゲート絶縁膜およびポリシリコン系ゲート電極を採用するトランジスタとが混在している半導体装置の製造方法の一例を、図１９〜図３１の製造工程断面図によって説明する。
図１９に示すように、素子分離工程を行って、半導体基板１１に、例えば、低電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ、中電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＭＶ、高電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＨＶを分離する素子分離領域１２を形成する。上記領域ＭＶ、ＨＶには、ＭＯＳＦＥＴのパターン密度が密な領域も孤立パターンの領域も含む。そして、高電圧トランジスタの形成領域である領域ＨＶと中電圧トランジスタの形成領域である領域ＭＶを第１領域１１Ａ、低電圧トランジスタのＮＭＯＳＦＥＴが密に形成される領域ＬＶＮ−１、低電圧トランジスタのＮＭＯＳＦＥＴが孤立して形成される領域ＬＶＮ−２、低電圧トランジスタのＰＭＯＳＦＥＴが形成される領域ＬＶＰを第２領域１１Ｂとする。
次に、ＮＭＯＳＦＥＴを形成する領域にＰウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＮＭＯＳチャネル領域を形成する。また、ＰＭＯＳＦＥＴを形成する領域にＮウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＰＭＯＳチャネル領域を形成する。そのとき、高電圧トランジスタが形成される領域ＨＶ、中電圧トランジスタが形成される領域ＭＶ、各低電圧トランジスタが形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰについて、それぞれのイオン注入条件でイオン注入を行ってもよい。
次に、半導体基板１１の領域ＨＶ表面、領域ＭＶ表面にゲート絶縁膜１３を形成する。高電圧トランジスタ、中電圧トランジスタでは、厚いゲート絶縁膜を有することが多く、このゲート絶縁膜１３は例えば酸化シリコン膜で形成される。この酸化シリコン膜は、例えば７５０℃〜９００℃の熱酸化で形成され、その膜厚は２ｎｍ〜４ｎｍの範囲とする。このゲート絶縁膜１３を形成中に第２領域１１Ｂの活性領域にも同時にゲート絶縁膜１３が形成されるが、それは、第２領域１１Ｂでダミーゲート絶縁膜１４として使われる。
次に、ゲート形成工程を行う。まず、上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４上に第１ゲート電極およびダミーゲート電極を形成するための電極形成膜を形成する。この電極形成膜は、例えばポリシリコンもしくはアモファスシリコンを半導体基板１１上の上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４を介して、全面に堆積して形成する。例えば、ポリシリコンで形成する場合、減圧ＣＶＤ法を用い、例えばモノシラン（ＳｉＨ4）を原料ガスとし、堆積温度を５８０℃〜６２０℃に設定して、１００ｎｍ〜１５０ｎｍの厚さにポリシリコンを堆積する。次に、上記電極形成膜の第１領域１１Ａの部分にゲート抵抗を低減するためのイオン注入工程を行う。
次に、上記電極形成膜上にハードマスク層を形成する。このハードマスク層は、例えば減圧ＣＶＤ（ＬＰ−ＣＶＤ）法によって窒化シリコン（Ｓｉ3Ｎ4）を例えば５０ｎｍ〜１００ｎｍ程度堆積して形成する。
次に、レジスト塗布およびリソグラフィー技術によって、電極形成膜上に第１ゲート電極およびダミーゲート電極を形成するためのレジストパターン（図示せず）を形成した後、このレジストパターンをエッチングマスクにして、上記ハードマスク層を、例えば異方性エッチングによって加工して、第１領域１１Ａに高電圧トランジスタおよび中電圧トランジスタの第１ゲート電極１５を形成するためのハードマスク７４Ａ、第２領域１１Ｂに低電圧トランジスタの第２ゲート電極を形成するためのハードマスク７４Ｂを形成する。この異方性エッチングには、エッチングガスに、例えば、臭化水素（ＨＢｒ）や塩素（Ｃｌ）系のガスを用いる。さらにハードマスク７４Ａ、７４Ｂをエッチングマスクに用いて第１領域１１Ａに第１ゲート電極１５を形成すると同時に、第２領域１１Ｂにダミーゲート電極１６を形成する。このとき、ゲート絶縁膜１３、ダミーゲート絶縁膜１４もエッチングされる。
次に、例えば減圧ＣＶＤ法によって、ハードマスク７４Ａ、第１ゲート電極１５、ゲート絶縁膜１３等のゲート部１７、ハードマスク７４Ｂ、ダミーゲート電極１６、ダミーゲート絶縁膜１４等のダミーゲート部１８を被覆するように、半導体基板１１上にオフセットスペーサを形成するための絶縁膜を形成する。この絶縁膜は、例えば減圧ＣＶＤ法によって、窒化シリコン膜で形成される。次いで、上記絶縁膜を全面エッチバックすることでオフセットスペーサ（図示せず）を形成する。減圧ＣＶＤによって成膜される窒化シリコン膜の膜厚は例えば６ｎｍ〜１０ｎｍとする。
次に、第２領域１１Ｂの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第１領域１１Ａが露出され、第２領域１１Ｂが被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第１領域１１Ａの各ゲート部１７の側方の半導体基板１１表面側にエクステンション領域２１、２２を形成する。なお、第１領域１１Ａにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける必要がある場合には、ＮＭＯＳＦＥＴの領域とＰＭＯＳＦＥＴの領域のそれぞれに対応するイオン注入マスクを別々に形成して、各ＭＯＳＦＥＴに対応したイオン注入を行えばよい。その後、このイオン注入マスクを除去する。
次に、半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２が露出され、第１領域１１Ａおよび領域ＬＶＰが被覆されるようにレジスト膜を加工して形成される。このイオン注入マスク（図示せず）を用いて、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの各ダミーゲート部１８の側方の半導体基板１１表面側にＮＭＯＳＦＥＴのエクステンション領域２３、２４を形成する。その後、このイオン注入マスクを除去する。
次に、半導体基板１１上に別のイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、領域ＬＶＰが露出され、第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２および第１領域１１Ａが被覆されるようにレジスト膜を加工して形成される。このイオン注入マスクを用いて、半導体基板１１にイオン注入を行うことで、領域ＬＶＰのダミーゲート部１８の側方の半導体基板１１表面側にＰＭＯＳＦＥＴのエクステンション領域２５、２６を形成する。その後、上記イオン注入マスクを除去する。
上記各イオン注入では、各ゲート部１７、各ダミーゲート部１８、オフセットスペーサ（図示せず）イオン注入マスクとなる。このように、第２領域１１Ｂにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける。なお、上記エクステンション領域２１、２２、エクステンション領域２３、２４、エクステンション領域２５、２６は、どれを先に形成してもかまわない。
次に、例えば減圧ＣＶＤ法によって、上記ゲート部１７、ダミーゲート部１８、オフセットスペーサ（図示せず）等を被覆するように、半導体基板１１上にサイドウォールを形成するための絶縁膜を形成する。この絶縁膜は、例えば減圧ＣＶＤ法によって、窒化シリコン膜（例えば膜厚が１５ｎｍ〜３０ｎｍ）と、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜（例えば膜厚が４０ｎｍ〜６０ｎｍ）との積層膜で形成される。次いで、上記絶縁膜を全面エッチバックすることでサイドウォール２０を形成する。
次に、ソース／ドレインを形成する。図１２に示すように、第２領域１１Ｂの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第１領域１１Ａが露出され、第２領域１１Ｂが被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第１領域１１Ａの各ゲート部１７の側方の半導体基板１１表面側にエクステンション領域２１、２２をそれぞれに介してソース／ドレイン領域２７、２８を形成する。上記イオン注入では、各ゲート部１７、サイドウォール２０（オフセットスペーサも含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
同様にして、第１領域１１Ａおよび第２領域１１Ｂの領域ＬＶＰの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＮ−１、領域ＬＶＮ−２が露出され、第１領域１１Ｂおよび第２領域１１Ｂの領域ＬＶＰが被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの領域ＬＶＮ−１、領域ＬＶＮ−２の各ダミーゲート部１８の側方の半導体基板１１表面側にエクステンション領域２３、２４をそれぞれに介してソース／ドレイン領域２９、３０を形成する。上記イオン注入では、各ダミーゲート部１８、サイドウォール２０（オフセットスペーサも含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
同様にして、第１領域１１Ａおよび第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２の半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＰが露出され、第１領域１１Ｂおよび第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−が被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの領域ＬＶＰのダミーゲート部１８の側方の半導体基板１１表面側にエクステンション領域２５、２６をそれぞれに介してソース／ドレイン領域３１、３２を形成する。上記イオン注入では、各ダミーゲート部１８、サイドウォール２０（オフセットスペーサ１９も含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
このように、第１領域１１Ａにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける。なお、上記イオン注入工程の順番は、上記した順序に限定されることはなく、第１領域のソース／ドレイン領域２７、２８、領域ＬＶＮ−１、ＬＶＮ−２のソース／ドレイン領域２９、３０、領域ＬＶＰのソース／ドレイン領域３１、３２のいずれを先に形成しても、後に形成してもかまわない。
続いて、サイドウォール２１のＴＥＯＳ部分を除去する。この除去には、例えば稀フッ酸によるウエットエッチングを用いる。その後、注入したイオンを活性化するための熱処理を行う。例えばこの熱処理では、１０００℃、５秒の条件で不純物の活性化を行ない、各ＭＯＳＦＥＴのソース／ドレイン領域２７〜３２を形成する。また、ドーパントの活性化を促進し拡散を抑制する目的にスパイクＲＴＡにより熱処理を行うことも可能である。
次に、各ソース／ドレイン２７〜３２上にシリサイド層３３を形成する。まず、全面にシリサイドを形成するための金属層を形成する。ここでは、一例として、金属層にコバルト（Ｃｏ）を用いた。上記金属層は、例えばスパッタリングによって、例えば６ｎｍ〜８ｎｍの厚さにコバルトを堆積して形成する。次いで、ＲＴＡを５００℃〜６００℃の条件で行い、半導体基板１１のシリコン（Ｓｉ）上のみ金属層を反応させてシリサイド層３３を形成する。金属層がコバルトであるので、シリサイド層３３はコバルトシリサイド（例えばＣｏＳｉ）となる。その後、硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合液を用いたウエットエッチングによって、絶縁膜（例えば素子分離領域１２、ハードマスク７４Ａ、７４Ｂ、サイドウォール２０等）上の未反応なコバルトを除去する。続いて、熱処理を行い低抵抗なコバルトシリサイド（ＣｏＳｉ2）を形成する。この熱処理は、例えば６５０℃〜８５０℃、３０秒のＲＴＡで行う。また、金属層には、コバルト（Ｃｏ）の代わりにニッケル（Ｎｉ）やニッケル白金（ＮｉＰｔ）を用いることにより、ニッケルシリサイド（ＮｉＳｉ2）を形成することも可能である。いずれの場合もＲＴＡ温度は適宜設定することができる。
次に、上記ゲート部１７、ダミーゲート部１８等を被覆するように絶縁膜を形成する。まず絶縁膜として、まず半導体基板１１上の全面にライナー膜３６を形成する。このライナー膜３６は、例えば窒化シリコン（ＳｉＮ）膜で形成され、トランジスタのチャネル部にストレスを印加するものである。例えば、ＮＭＯＳＦＥＴには、チャネルの移動度を高めるために引張応力を有するものを用いる。ＰＭＯＳＦＥＴには、チャネルの移動度を高めるために圧縮応力を有するものを用いる。また、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴに対して、ライナー膜３６を作り分けてもよい。また、上記ライナー膜３６の応力は、通常、成膜条件によって決定させることができる。
次に、図２０に示すように、上記ライナー膜３６上に上記絶縁膜の一部となる第１層間絶縁膜３８を形成する。この第１層間絶縁膜３８は、例えば、高密度プラズマ（ＨＤＰ）ＣＶＤにより、１００ｎｍ〜２００ｎｍの厚さの酸化シリコン（ＳｉＯ2）膜で形成する。
次に、図２１に示すように、化学的機械研磨（ＣＭＰ）法によって、各ゲート部１７、ダミーゲート部１８上の第１層間絶縁膜３８、ライナー膜３６を、各ハードマスク７４Ａ、７４Ｂが露出されるまで研磨する。
次に、図２２に示すように、レジスト塗布技術とリソグラフィー技術によって、第２領域１１Ｂを被覆するエッチングマスク７５を形成する。このエッチングマスク７５を用いて、第１領域１１Ａのハードマスク７４Ａ（前記図２１参照）を除去し、第１ゲート電極１５の上面を露出させる。このとき、第１層間絶縁膜３８、ライナー膜３６の上部もエッチング除去される。その後、上記エッチングマスク７５を除去する。図面では、エッチングマスク７５の除去前の状態を示した。
次に、図２３に示すように、各第１ゲート電極１５上にシリサイド層４０を形成する。まず、全面にシリサイドを形成するための金属層を形成する。ここでは、一例として、金属層にコバルト（Ｃｏ）を用いた。上記金属層は、例えばスパッタリングによって、例えば６ｎｍ〜８ｎｍの厚さにコバルトを堆積して形成する。次いで、ＲＴＡを５００℃〜６００℃の条件で行い、各第１ゲート電極１５のシリコン（Ｓｉ）上のみ金属層を反応させてシリサイド層４０を形成する。金属層がコバルトであるので、シリサイド層４０はコバルトシリサイド（例えばＣｏＳｉ）となる。その後、硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合液を用いたウエットエッチングによって、絶縁膜（例えばサイドウォール２０、ライナー膜３６、第１層間絶縁膜３８、ハードマスク７４Ｂ等）上の未反応なコバルトを除去する。続いて、熱処理を行い低抵抗なコバルトシリサイド（ＣｏＳｉ2）を形成する。この熱処理は、例えば６５０℃〜８５０℃、３０秒のＲＴＡで行う。また、金属層には、コバルト（Ｃｏ）の代わりにニッケル（Ｎｉ）やニッケル白金（ＮｉＰｔ）を用いることにより、ニッケルシリサイド（ＮｉＳｉ2）を形成することも可能である。いずれの場合もＲＴＡ温度は適宜設定することができる。
次に、図２４に示すように、上記シリサイド層４０を保護するための保護膜４１を全面に形成する。この保護膜４１は、例えば、プラズマＣＶＤ方法により、酸化シリコン（ＳｉＯ2）もしくは窒化シリコン（ＳｉＮ）膜で形成する。例えば、酸化シリコン膜で形成する場合のＣＶＤ条件は、一例として、原料ガスに、酸素（Ｏ2）（流量：６００ｃｍ3／ｍｉｎ）とＴＥＯＳ（Tetra Ethyl Ortho Silicate）（流量：８００ｃｍ3／ｍｉｎ）を用い、成膜雰囲気の圧力を１．０９ｋＰａ、ＣＶＤ装置のＲＦパワーを７００Ｗ、基板温度を４００℃に設定する。上記保護膜４１は、４５０℃以下の温度で成膜が可能であることから、既に形成したシリサイド層３３、４０の損傷が回避される。
次に、レジスト塗布、リソグラフィー技術によって第１領域１１Ａ上を被覆するようにエッチングマスク７６を形成する。したがって、第２領域１１Ｂはこのエッチングマスク８０には被覆されていない。
次に、図２５に示すように、前記エッチングマスク７６（前記図２４参照）を用いて、上記第２領域１１Ｂの保護膜４１（前記図２４参照）をドライエッチングにより除去する。このドライエッチング条件としては、一例として、エッチングガスにオクタフルオロシクロブタン（Ｃ4Ｆ8）と酸素（Ｏ2）とアルゴン（Ａｒ）とを用い、上記Ｃ4Ｆ8流量を９ｃｍ3／ｍｉｎ、Ｏ2流量を５ｃｍ3／ｍｉｎ、Ａｒ流量を２５０ｃｍ3／ｍｉｎに設定し、エッチング雰囲気の圧力を４．１Ｐａ、エッチング装置の電力（プラズマ出力）を１５００Ｗ、基板温度を２０℃に設定した。続いて、各ハードマスク７４Ｂ、ダミーゲート電極１６（前記図１９参照）を、例えばドライエッチングにより除去し、さらに稀フッ酸によるウエットエッチングによって、ダミーゲート絶縁膜１４（前記図１９参照）を除去して、ゲート形成溝４２を形成する。このとき、第１領域１１Ａは保護膜４１により被覆されている。上記エッチングマスク７６は、ウエットエッチング前に除去する。
次に、上記ゲート形成溝４２の内面に第２ゲート絶縁膜４３を形成する。この第２ゲート絶縁膜４３は、その単位面積当たりの容量が第１領域１１Ａの第１ゲート絶縁膜１３の単位面積当たりの容量よりも小さくなるように形成される。この第２ゲート絶縁膜４３は、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法によって、高誘電率膜で形成する。高誘電率膜は、例えば、ハフニウム、ジルコニウム、ランタン、イットリウム、タンタルもしくはアルミニウムの酸化物、酸珪化物または酸窒化物で形成される。具体的には、例えば、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化ランタン（ＬａＯ3）、酸化イットリウム（Ｙ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化アルミニウム（Ａｌ2Ｏ3）、ハフニウムシリケート（ＨｆＳｉＯx）、ジルコニウムシリケート（ＺｒＳｉＯx）、ランタンシリケート（ＬａＳｉＯx）、イットリウムシリケート（ＹＳｉＯx）、タンタルシリケート（ＴａＳｉＯx）、アルミニウムシリケート（ＡｌＳｉＯx）、チタン酸ジルコニウム（ＺｒＴｉＯx）、酸化アルミニウムハフニウム（ＨｆＡｌＯx）もしくは酸化ジルコニウムハフニウム（ＨｆＺｒＯx）、またはこれら化合物の窒化物で形成される。高誘電率膜の比誘電率は、組成、状態（結晶質もしくは非晶質）等によって変動するが、一般に、ＨｆＯ2の比誘電率は２５〜３０であり、ＺｒＯ2の比誘電率は２０〜２５である。
次に、図２６〜図２９に示すように、上記ゲート形成溝４２の内面に上記第２ゲート絶縁膜４３を介して、仕事関数を決定する仕事関数制御膜４４、４５を形成する。
まず、ＮＭＩＳＦＥＴに適した仕事関数を持った金属もしくは金属化合物を、例えば原子層蒸着（ＡＬＤ）法、化学気相成長法等の成膜方法により堆積する。通常、ＮＭＩＳＦＥＴのゲート電極では、４．６ｅＶ以下、望ましくは、４．３ｅＶ以下の仕事関数を有し、ＰＭＯＳＦＥＴのゲート電極では、４．６ｅＶ以上、望ましくは、４．９ｅＶ以上の仕事関数を有する。そして、それらの差が０．３ｅＶ以上あることが望ましい。具体的には、組成、状態（結晶質もしくは非晶質）等によって変動するが、ＮＭＩＳＦＥＴ用のＨｆＳｉxは４．１〜４．３ｅＶ、ＰＭＩＳＦＥＴ用の窒化チタン（ＴｉＮ）は４．５〜５．０ｅＶ程度である。
上記仕事関数制御膜４４、４５の一例として、チタン（Ｔｉ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｎ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）からなる金属、これらの金属を含む合金、これらの金属の化合物がある。この金属化合物としては、金属窒化物、金属と半導体との化合物がある。金属と半導体との化合物には、一例として金属シリサイドがある。
次に、ＮＭＩＳＦＥＴに適した仕事関数制御膜４４は、一例として、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等の金属、これらの金属を含む合金、これらの金属の化合物があり、具体的には、ハフニウムシリサイド（ＨｆＳｉx）がより好ましい。ＰＭＩＳＦＥＴに適した仕事関数制御膜４５は、一例として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）等の金属、これらの金属を含む合金、これらの金属の化合物があり、具体的には、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）がより好ましい。
本実施例では、図２６に示すように、第２ゲート絶縁膜４３表面に、例えばハフニウムシリサイド（ＨｆＳｉx）を例えば１０ｎｍ〜１００ｎｍ程度の厚さに堆積して、仕事関数制御膜４４を形成する。
続いて、図２７に示すように、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２上を被覆するようにレジストマスク７７を形成する。このレジストマスク７７をエッチングマスクにして、領域ＬＶＰおよび第１領域１１Ａ上の上記仕事関数制御膜４４をエッチングする。この結果、図２８に示すように、領域ＬＶＰおよび第１領域１１Ａ上の上記仕事関数制御膜４４は除去され、第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２に仕事関数制御膜４４が残される。その後、上記レジストマスク７７を除去する。
次に、図２９に示すように、ＰＭＯＳＦＥＴに適した仕事関数を持った金属もしくは金属化合物を、例えば原子層蒸着（ＡＬＤ）法、化学気相成長法等の成膜方法により堆積する。本実施例では、まず上記第２ゲート絶縁膜４３、仕事関数制御膜４４の表面に、例えば窒化チタン（ＴｉＮ）を５ｎｍ〜５０ｎｍ程度の厚さに堆積して、仕事関数制御膜４５を形成する。続いて、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＰ上を被覆するようにレジストマスク（図示せず）を形成する。このレジストマスクをエッチングマスクにして、第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２および第１領域１１Ａ上の上記仕事関数制御膜４５をエッチングする。この結果、第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２および第１領域１１Ａ上の上記仕事関数制御膜４５が除去され、第１領域１１Ａの領域ＬＶＰに仕事関数制御膜４５が残される。ＰＭＯＳＦＥＴに対しては例えばルテニウム（Ｒｕ）等を堆積することもできる。その後、上記レジストマスクを除去する。
上記工程の場合、仕事関数制御膜４４、４５はどちらを先に形成してもかまわない。なお、全面に仕事関数制御膜４５を残す場合、仕事関数制御膜４４を仕事関数制御膜４５より先に形成してもよい。
次に、図３０に示すように、上記ゲート形成溝４２の内部を埋め込むように、導電材料として導電膜４６を形成する。この導電膜４６は、例えば、上記仕事関数制御膜４４、４５よりも電気抵抗が低い金属材料を用いる。本実施例では、一例として、タングステン（Ｗ）を用いた。このタングステン膜は、例えばＣＶＤ法により堆積して形成する。その膜厚は、上記ゲート形成溝４２が完全に埋め込まれる膜厚であればよく、例えば２００ｎｍ〜４００ｎｍとする。
次に、図３１に示すように、に示すように、ゲート形成溝４２内部以外の余剰な上記導電膜４６（前記図３０参照）を除去する。この除去加工には、例えば化学的機械研磨（ＣＭＰ）を用いる。このＣＭＰでは、ライナー膜３６、第１層間絶縁膜３８、保護膜４１等が研磨ストッパとなる。これによって、第２領域１１Ｂの低電圧トランジスタ（ＮＭＯＳＦＥＴ）の第２ゲート電極４７が、ゲート形成溝４２内に残された導電膜４６、仕事関数制御膜４４によって形成され、低電圧トランジスタ（ＰＭＯＳＦＥＴ）の第２ゲート電極４８が、ゲート形成溝４２内に残された導電膜４６、仕事関数制御膜４５によって形成される。
その後、図示はしないが、ライナー膜３６、第１層間絶縁膜３８、保護膜４１上の全面に第２層間絶縁膜を形成し、配線工程を行う。
このようにして、第１領域１１Ａの領域ＭＶに中電圧トランジスタ（ＮＭＯＳＦＥＴ）２が形成され、領域ＨＶに高電圧トランジスタ（ＮＭＯＳＦＥＴ）３が形成され、第２領域１１Ｂの領域ＬＶＮ−１に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が密に形成され、領域ＬＶＮ−２に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が孤立して形成され、領域ＬＶＰに低電圧トランジスタ（ＰＭＯＳＦＥＴ）５が形成された半導体装置１（１Ａ）が形成される。
上記製造方法は、非常に複雑であり、前記図３１に示すように、製造工程上、例えば、領域ＬＶＮ−２と領域ＭＶとの間に保護膜４１による段差が発生するため、導電膜４６を研磨した後、保護膜４１の端部に形成されている段差部に導電膜４６の残渣が発生する可能性が高い。この残渣を無くすためには過剰研磨を行う必要があり、そうすると金属ゲートである第２ゲート電極４７、４８が過剰研磨され、第２ゲート電極４７、４８を設計値通りに作製することが困難になり、また、表面凹凸が大きくなって理想的な形状、例えば平坦な形状を得ることは難しくなる。
解決しようとする問題点は、同一半導体基板に動作電圧の異なるトランジスタ群、例えば低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを有し、低電圧動作のトランジスタ群のゲート電極に金属ゲート電極を用い、高耐圧のトランジスタ群のゲート電極の低抵抗化を達成するためのシリサイド層を形成する半導体装置の製造方法では、金属ゲート電極を形成するとき、金属ゲート電極となる導電膜を形成する前の下地に段差が生じているため、その段差部に導電膜の残査が発生する点である。
本発明は、低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にするとともに、平坦な下地上に金属ゲート電極を形成するための導電膜を形成して、導電膜の残査の発生をなくすことを可能にする。
本発明は、半導体基板に、第１トランジスタ群と、前記第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを有し、前記第１トランジスタ群は、前記半導体基板上に第１ゲート絶縁膜を介して形成された第１ゲート電極と、該第１ゲート電極上に形成されたシリサイド層とを有し、前記第２トランジスタ群は、前記半導体基板上に形成されたダミーゲート部を除去して形成したゲート形成溝内に、第２ゲート絶縁膜を介して形成された第２ゲート電極を有する半導体装置の製造方法において、前記第１ゲート電極を前記ダミーゲート部に形成されたダミーゲート電極よりも低くなるように形成してから、前記第１トランジスタ群の前記第１ゲート電極の上部に前記シリサイド層を形成し、前記シリサイド層を被覆する層間絶縁膜を形成して表面を平坦化してから、前記ダミーゲート部を除去して前記ゲート形成溝を形成し、前記ゲート形成溝内に前記第２ゲート絶縁膜を介して前記第２ゲート電極を形成することを特徴とする。
本発明では、半導体基板に、第１トランジスタ群と、前記第１トランジスタ群の動作電圧よりも低い動作電圧で動作する第２トランジスタ群とが形成される。しかも、第１トランジスタ群の第１ゲート電極上のシリサイド層を被覆する層間絶縁膜を形成してから、第２トランジスタ群の第２ゲート電極を形成するので、第２ゲート電極を形成するときに、例えば、第２ゲート電極を構成する金属材料の余剰な部分を除去するための研磨を行っても、層間絶縁膜によって第１ゲート電極上のシリサイド層が削れることや消滅することが回避されるので、第１トランジスタ群のシリサイド層が保護される。よって、このシリサイド層によって第１ゲート電極の電気抵抗が低減される。また、前記第１ゲート電極を前記ダミーゲート電極よりも低くなるように形成してから、前記シリサイド層を形成し、層間絶縁膜を形成しているので、このシリサイド層上には十分な膜厚の層間絶縁膜が形成される。この点からも、第１トランジスタ群のシリサイド層の保護が十分になされる。
さらに、層間絶縁膜を形成した後にその表面を平坦化していることから、第２ゲート電極を構成する金属材料の余剰な部分を除去するための研磨を行っても、層間絶縁膜上に残ることがないので、各トランジスタに接続される電極形成や配線形成を行ったときに、上記金属材料の残査が原因となるショートやその他の不良原因を発生することがない。
請求項１に係る本発明によれば、酸化シリコンもしくは酸窒化シリコンのゲート絶縁膜１３とポリシリコンもしくはアモファスシリコンの第１ゲート電極１５を持つ第１トランジスタ群（高耐圧（高電圧動作、中電圧動作）のトランジスタ群）、および高誘電率（High-k）膜のゲート絶縁膜４３と、いわゆる金属ゲート電極である第２ゲート電極４７、４８を持つ第２トランジスタ群（例えば低電圧動作のトランジスタ群）とを同一の半導体基板１１に形成しても、金属材料の残渣が発生しないので、配線の信頼性を高めることができ、また第１トランジスタ群の第１ゲート電極１５の低抵抗化が可能となるという利点がある。
本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を、図１〜図１３の製造工程断面図によって説明する。この第１実施例の製造方法は、上記半導体装置１の製造方法の一例である。
図１に示すように、半導体基板１１にシリコン半導体基板を用いる。この半導体基板１１に素子分離工程を行って、例えば、低電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ、中電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＭＶ、高電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＨＶを分離する素子分離領域１２を形成する。上記領域ＭＶ、ＨＶには、ＭＯＳＦＥＴのパターン密度が密な領域も孤立パターンの領域も含む。そして、高電圧トランジスタの形成領域である領域ＨＶと中電圧トランジスタの形成領域である領域ＭＶを第１領域１１Ａ、低電圧トランジスタのＮＭＯＳＦＥＴが密に形成される領域ＬＶＮ−１、低電圧トランジスタのＮＭＯＳＦＥＴが孤立して形成される領域ＬＶＮ−２、低電圧トランジスタのＰＭＯＳＦＥＴが形成される領域ＬＶＰを第２領域１１Ｂとする。
また、本明細書では、以下に記載する各実施例において、一例として、上記低電圧トランジスタとは動作電圧が１．５Ｖ未満のトランジスタとし、中電圧トランジスタとは動作電圧が１．５Ｖ以上３．３Ｖ未満のトランジスタとし、高電圧（高耐圧）トランジスタとは動作電圧が３．３Ｖ以上のトランジスタとした。
上記素子分離領域１２の形成方法は、一例として、上記半導体基板１１上に、酸化シリコン（ＳｉＯ2）膜と窒化シリコン（Ｓｉ3Ｎ4）膜を堆積する。上記酸化シリコン（ＳｉＯ2）膜は、例えばドライ酸化により形成する。また上記窒化シリコン（Ｓｉ3Ｎ4）膜は、例えば減圧ＣＶＤにより形成する。
次に、活性領域を形成する部分にレジストパターニングを行い、このレジストパターンをマスクにして、上記窒化シリコン膜と酸化シリコン膜と半導体基板１１を順次エッチングを行い、溝（トレンチ領域）を形成する。このとき、半導体基板１１を、例えば２００ｎｍ〜４００ｎｍの深さにエッチングして、上記溝を形成する。上記窒化シリコン膜が残されている領域下の半導体基板１１部分が活性領域となり、上記溝部分にフィールド酸化膜が形成されて素子分離領域１２となる。
上記フィールド酸化膜は、上記溝の内部を酸化シリコン（ＳｉＯ2）で埋め込むことで形成される。例えば高密度プラズマＣＶＤ（堆積温度：例えば６５０℃〜 ７００℃）によって埋め込みを行うことによって、段差被覆性が良好で緻密な膜を形成することが可能である。なお、酸化シリコンを埋め込む前に、熱酸化によって、溝内面に酸化シリコン膜を形成してもよい。
続いて、化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）によって、堆積した余剰な酸化シリコンを研磨することによって平坦化を行う。この平坦化研磨は、窒化シリコン膜上の酸化シリコン膜が除去できる程度まで行う。また、ＣＭＰでのグローバル段差を低減するために、広いアクティブ領域上の酸化シリコンを、予めリソグラフィーパターニングとエッチングで除去することも可能である。
次に、上記窒化シリコン膜を除去する。この除去加工には、例えば熱燐酸によるウエットエッチングを用いる。このようにして、素子分離領域１２によって分離された半導体基板１１の領域が活性領域となる。
また窒化シリコン（Ｓｉ3Ｎ4）膜を剥離する前に、酸化シリコン（ＳｉＯ2）膜の緻密化や活性領域コーナー部のラウンディングを目的に、窒素（Ｎ2）中、酸素（Ｏ2）中、もしくは水素（Ｈ2）と酸素（Ｏ2）中でアニールを行う方法もある。続いて、活性領域表面を、例えば８ｎｍ〜１０ｎｍの厚さに酸化する。
次に、ＮＭＯＳＦＥＴを形成する領域にＰウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＮＭＯＳチャネル領域を形成する。また、ＰＭＯＳＦＥＴを形成する領域にＮウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＰＭＯＳチャネル領域を形成する。そのとき、高電圧トランジスタが形成される領域ＨＶ、中電圧トランジスタが形成される領域ＭＶ、各低電圧トランジスタが形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰについて、それぞれのイオン注入条件でイオン注入を行ってもよい。
次に、上記半導体基板１１の領域ＨＶ表面、領域ＭＶ表面にゲート絶縁膜１３を形成する。高電圧トランジスタ、中電圧トランジスタでは、厚いゲート絶縁膜を有することが多く、このゲート絶縁膜１３は例えば酸化シリコン膜で形成される。この酸化シリコン膜は、例えば７５０℃〜９００℃の熱酸化で形成され、その膜厚は２ｎｍ〜４ｎｍの範囲とする。このゲート絶縁膜１３を形成中に第２領域１１Ｂの活性領域にも同時にゲート絶縁膜１３が形成されるが、それは、第２領域１１Ｂでダミーゲート絶縁膜１４として使われる。
次に、上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４上に第１ゲート電極およびダミーゲート電極を形成するための電極形成膜を形成する。この電極形成膜は、例えばポリシリコンもしくはアモファスシリコンを半導体基板１１上の上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４を介して、全面に堆積して形成する。例えば、ポリシリコンで形成する場合、減圧ＣＶＤ法を用い、例えばモノシラン（ＳｉＨ4）を原料ガスとし、堆積温度を５８０℃〜６２０℃に設定して、１００ｎｍ〜１５０ｎｍの厚さにポリシリコンを堆積する。次いで、上記電極形成膜の第１領域１１Ａの部分にゲート抵抗を低減するためのイオン注入工程を行う。
次に、上記電極形成膜上にハードマスク層を形成する。このハードマスク層は、例えば減圧ＣＶＤ（ＬＰ−ＣＶＤ）法によって窒化シリコン（Ｓｉ3Ｎ4）を例えば５０ｎｍ〜１００ｎｍ程度堆積して形成する。続いて、レジスト塗布およびリソグラフィー技術によって、電極形成膜上に第１ゲート電極およびダミーゲート電極を形成するためのレジストパターン（図示せず）を形成した後、このレジストパターンをエッチングマスクにして、上記ハードマスク層を、例えば異方性エッチングによって加工して、第１領域１１Ａに高電圧トランジスタおよび中電圧トランジスタの第１ゲート電極を形成するためのハードマスク７４Ａ、第２領域１１Ｂに低電圧トランジスタの第２ゲート電極を形成するためのハードマスク７４Ｂを形成する。この異方性エッチングには、エッチングガスに、例えば、臭化水素（ＨＢｒ）や塩素（Ｃｌ）系のガスを用いる。さらにハードマスク７４Ａ、７４Ｂをエッチングマスクに用いて第１領域１１Ａに第１ゲート電極１５を形成すると同時に、第２領域１１Ｂにダミーゲート電極１６を形成する。このとき、ゲート絶縁膜１３、ダミーゲート絶縁膜１４もエッチングされ、第１ゲート電極１５およびダミーゲート電極１６下に残される。また、上記レジストパターンを形成した後、酸素プラズマによるトリミング処理等を行うことによって、レジストパターンを細らせることによって、ダミーパターン電極１６を細く形成することも可能であり、例えば３２ｎｍノード技術ではゲート長を２０ｎｍ〜３０ｎｍ程度で形成することもできる。
次に、例えば減圧ＣＶＤ法によって、ハードマスク７４Ａ、第１ゲート電極１５、ゲート絶縁膜１３等のゲート部１７、ハードマスク７４Ｂ、ダミーゲート電極１６、ダミーゲート絶縁膜１４等のダミーゲート部１８を被覆するように、半導体基板１１上にオフセットスペーサを形成するための絶縁膜を形成する。この絶縁膜は、例えば減圧ＣＶＤ法によって、窒化シリコン膜で形成される。次いで、上記絶縁膜を全面エッチバックすることでオフセットスペーサ（図示せず）を形成する。減圧ＣＶＤによって成膜される窒化シリコン膜の膜厚は例えば６ｎｍ〜１０ｎｍとする。
次に、第２領域１１Ｂの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第１領域１１Ａが露出され、第２領域１１Ｂが被覆されるようにレジスト膜を加工する。次いで、このイオン注入マスクを用いて、半導体基板１１にイオン注入を行うことで、第１領域１１Ａの各ゲート部１７の側方の半導体基板１１表面側にエクステンション領域２１、２２を形成する。なお、第１領域１１Ａにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける必要がある場合には、ＮＭＯＳＦＥＴの領域とＰＭＯＳＦＥＴの領域のそれぞれに対応するイオン注入マスクを別々に形成して、各ＭＯＳＦＥＴに対応したイオン注入を行えばよい。その後、このイオン注入マスクを除去する。
次に、半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２が露出され、第１領域１１Ａおよび領域ＬＶＰが被覆されるようにレジスト膜を加工して形成される。このイオン注入マスクを用いて、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの各ダミーゲート部１８の側方の半導体基板１１表面側にＮＭＯＳＦＥＴのエクステンション領域２３、２４を形成する。その後、このイオン注入マスクを除去する。
次に、半導体基板１１上にさらに別のイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、領域ＬＶＰが露出され、第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２および第１領域１１Ａが被覆されるようにレジスト膜を加工して形成される。このイオン注入マスクを用いて、半導体基板１１にイオン注入を行うことで、領域ＬＶＰのダミーゲート部１８の側方の半導体基板１１表面側にＰＭＯＳＦＥＴのエクステンション領域２５、２６を形成する。その後、上記イオン注入マスクを除去する。
上記各イオン注入では、各ゲート部１７、各ダミーゲート部１８、オフセットスペーサ（図示せず）もイオン注入マスクとなる。このように、第２領域１１Ｂにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける。なお、上記エクステンション領域２１、２２、エクステンション領域２３、２４、エクステンション領域２５、２６は、どれを先に形成してもかまわない。
次に、サイドウォールを形成する。まず、例えば減圧ＣＶＤ法によって、上記ゲート部１７、ダミーゲート部１８、オフセットスペーサ（図示せず）等を被覆するように、半導体基板１１上にサイドウォールを形成するための絶縁膜を形成する。この絶縁膜は、例えば減圧ＣＶＤ法によって、窒化シリコン膜（例えば膜厚が１５ｎｍ〜３０ｎｍ）と、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜（例えば膜厚が４０ｎｍ〜６０ｎｍ）との積層膜で形成される。次いで、上記絶縁膜を全面エッチバックすることでサイドウォール２０を形成する。
次に、第２領域１１Ｂの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第１領域１１Ａが露出され、第２領域１１Ｂが被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第１領域１１Ａの各ゲート部１７の側方の半導体基板１１表面側にエクステンション領域２１、２２をそれぞれに介してソース／ドレイン領域２７、２８を形成する。上記イオン注入では、各ゲート部１７、サイドウォール２０（オフセットスペーサも含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
同様にして、第１領域１１Ａおよび第２領域１１Ｂの領域ＬＶＰの半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＮ−１、領域ＬＶＮ−２が露出され、第１領域１１Ｂおよび第２領域１１Ｂの領域ＬＶＰが被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの領域ＬＶＮ−１、領域ＬＶＮ−２の各ダミーゲート部１８の側方の半導体基板１１表面側にエクステンション領域２３、２４をそれぞれに介してソース／ドレイン領域２９、３０を形成する。上記イオン注入では、各ダミーゲート部１８、サイドウォール２０（オフセットスペーサも含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
同様にして、第１領域１１Ａおよび第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−２の半導体基板１１上にイオン注入マスク（図示せず）を形成する。このイオン注入マスクは、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第２領域１１Ｂの領域ＬＶＰが露出され、第１領域１１Ｂおよび第２領域１１Ｂの領域ＬＶＮ−１、ＬＶＮ−が被覆されるようにレジスト膜を加工する。次いで、このレジスト膜をイオン注入マスクにして、半導体基板１１にイオン注入を行うことで、第２領域１１Ｂの領域ＬＶＰのダミーゲート部１８の側方の半導体基板１１表面側にエクステンション領域２５、２６をそれぞれに介してソース／ドレイン領域３１、３２を形成する。上記イオン注入では、各ダミーゲート部１８、サイドウォール２０（オフセットスペーサも含む）等もイオン注入マスクとなる。その後、このイオン注入マスクを除去する。
このように、第１領域１１Ａにおいて、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴを作り分ける。なお、上記イオン注入工程の順番は、上記した順序に限定されることはなく、第１領域のソース／ドレイン領域２７、２８、領域ＬＶＮ−１、ＬＶＮ−２のソース／ドレイン領域２９、３０、領域ＬＶＰのソース／ドレイン領域３１、３２のいずれを先に形成しても、後に形成してもかまわない。
続いて、サイドウォール２１のＴＥＯＳ部分を除去する。この除去には、例えば稀フッ酸によるウエットエッチングを用いる。その後、注入したイオンを活性化するための熱処理を行う。例えばこの熱処理では、１０００℃、５秒の条件で不純物の活性化を行ない、各ＭＯＳＦＥＴのソース／ドレイン領域２７〜３２を形成する。また、ドーパント活性化を促進し拡散を抑制する目的にスパイクＲＴＡにより熱処理を行うことも可能である。
次に、各ソース／ドレイン２７〜３２上にシリサイド層３３を形成する。まず、全面にシリサイドを形成するための金属層を形成する。ここでは、一例として、金属層にコバルト（Ｃｏ）を用いた。上記金属層は、例えばスパッタリングによって、例えば６ｎｍ〜８ｎｍの厚さにコバルトを堆積して形成する。次いで、ＲＴＡを５００℃〜６００℃の条件で行い、半導体基板１１のシリコン（Ｓｉ）上のみ金属層を反応させてシリサイド層３３を形成する。金属層がコバルトであるので、シリサイド層３２はコバルトシリサイド（例えばＣｏＳｉ）となる。その後、硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合液を用いたウエットエッチングによって、絶縁膜（例えば素子分離領域１２、ハードマスク７４Ａ、７４Ｂ、サイドウォール２１等）上の未反応なコバルトを除去する。続いて、熱処理を行い低抵抗なコバルトシリサイド（ＣｏＳｉ2）を形成する。この熱処理は、例えば６５０℃〜８５０℃、３０秒のＲＴＡで行う。また、金属層には、コバルト（Ｃｏ）の代わりにニッケル（Ｎｉ）やニッケル白金（ＮｉＰｔ）を用いることにより、ニッケルシリサイド（ＮｉＳｉ2）を形成することも可能である。いずれの場合もＲＴＡ温度は適宜設定することができる。
次に、上記ゲート部１７、ダミーゲート部１８等を被覆するように絶縁膜を形成する。まず絶縁膜として、半導体基板１１上の全面にライナー膜３６を形成する。このライナー膜３６は、例えば窒化シリコン（ＳｉＮ）膜で形成され、トランジスタのチャネル部にストレスを印加するものである。例えば、ＮＭＯＳＦＥＴには、チャネルの移動度を高めるために引張応力を有するものを用いる。ＰＭＯＳＦＥＴには、チャネルの移動度を高めるために圧縮応力を有するものを用いる。また、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴに対して、ライナー膜３６を作り分けてもよい。また、上記ライナー膜３６の応力は、通常、成膜条件によって決定させることができる。
次いで、上記ライナー膜３６上にエッチングマスク８１を形成する。このエッチングマスク８１は、例えばレジスト塗布技術によって全面にレジスト膜を形成した後、リソグラフィー技術によって、第１領域１１Ａのゲート部１７およびその側壁に形成されたサイドウォール２０上が露出され、その他の領域が被覆されるようにレジスト膜を加工して形成される。
次に、図３に示すように、このエッチングマスク８１を用いて、上記ライナー膜３６の一部、ハードマスク７４Ａ（前記図１参照）、第１ゲート電極１５の上部、サイドウォール２０の上部をエッチングすることで、第１ゲート電極１５の上部を露出させるとともに、第１ゲート電極１５の高さをダミーゲート電極１６よりも低く形成する。例えば、第１ゲート電極１５の高さをダミーゲート電極１６よりも２０ｎｍ〜３０ｎｍ低く形成する。このエッチングは、例えば、マグネトロンＲＩＥ（Reactive Ion Etching）装置を用い、エッチング雰囲気の圧力を５．９Ｐａ、出力を５００Ｗに設定し、エッチングガスに三フッ化メタン（ＣＨＦ3）（流量：２０ｃｍ3／ｍｉｎ）と酸素（Ｏ2）（流量：１０ｃｍ3／ｍｉｎ）とアルゴン（Ａｒ）（流量：１００ｃｍ3／ｍｉｎ）とを用い、１２０Ｇ（ガウス）の磁場を発生させて行った。その後、このエッチングマスク８１を除去する。
次に、図４に示すように、各第１ゲート電極１５上にシリサイド層４０を形成する。まず、全面にシリサイドを形成するための金属層を形成する。ここでは、一例として、金属層にコバルト（Ｃｏ）を用いた。上記金属層は、例えばスパッタリングによって、例えば６ｎｍ〜８ｎｍの厚さにコバルトを堆積して形成する。次いで、ＲＴＡを５００℃〜６００℃の条件で行い、各第１ゲート電極１５のシリコン（Ｓｉ）上のみ金属層を反応させてシリサイド層４０を形成する。金属層がコバルトであるので、シリサイド層４０はコバルトシリサイド（例えばＣｏＳｉ）となる。その後、硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）の混合液を用いたウエットエッチングによって、絶縁膜（例えばサイドウォール２０、ライナー膜３６等）上の未反応なコバルトを除去する。続いて、熱処理を行い低抵抗なコバルトシリサイド（ＣｏＳｉ2）を形成する。この熱処理は、例えば６５０℃〜８５０℃、３０秒のＲＴＡで行う。また、金属層には、コバルト（Ｃｏ）の代わりにニッケル（Ｎｉ）やニッケル白金（ＮｉＰｔ）を用いることにより、ニッケルシリサイド（ＮｉＳｉ2）を形成することも可能である。いずれの場合もＲＴＡ温度は適宜設定することができる。
次に、図５に示すように、上記ライナー膜３６上に上記絶縁膜の一部となる層間絶縁膜３８を形成する。この層間絶縁膜３８は、例えば、高密度プラズマ（ＨＤＰ）ＣＶＤにより、１００ｎｍ〜２００ｎｍの厚さの酸化シリコン（ＳｉＯ2）膜で形成する。
次に、図６に示すように、化学的機械研磨（ＣＭＰ）法によって、各ゲート部１７、ダミーゲート部１８上の層間絶縁膜３８、ライナー膜３６を研磨して、ハードマスク７４Ｂを露出させる。このＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン製のものを用い、研磨圧力を３００ｈＰａ、定盤の回転数を１００ｒｐｍ、研磨ヘッドの回転数を１０７ｒｐｍに設定し、研磨スラリーにセリア系スラリーを用い、スラリー流量を２００ｃｍ3／ｍｉｎ、スラリー温度を２５℃〜３０℃に設定した。また、研磨時間はトルク終点検出によるジャスト研磨より３０秒間のオーバ研磨を行うようにした。この時点では、研磨面は平坦化されていない。上記セリア系スラリーを用いた研磨では、平坦面において酸化シリコン膜は研磨されるが酸化シリコン膜以外の膜種、例えば窒化シリコン膜は研磨され難く、また凸部は酸化シリコン膜および酸化シリコン膜以外の膜、例えば窒化シリコン膜も研磨されるという特徴を有している。
さらに、図７に示すように、化学的機械研磨（ＣＭＰ）法を行って、層間絶縁膜３８、ライナー膜３６、ハードマスク７４Ｂを研磨して、ダミーゲート電極１６を露出させる。このとき、第１領域１１Ａの第１ゲート電極１５上に形成されたシリサイド層４０は、層間絶縁膜３８によって被覆されている。この層間絶縁膜３８がシリサイド層４０の保護膜となる。このＣＭＰ条件の一例としては、研磨パッドに発泡ポリウレタン製のものを用い、研磨圧力を３００ｈＰａ、定盤の回転数を１００ｒｐｍ、研磨ヘッドの回転数を１０７ｒｐｍに設定し、研磨スラリーにセリア系スラリーを用い、スラリー流量を２００ｃｍ3／ｍｉｎ、スラリー温度を２５℃〜３０℃に設定した。また、研磨時間はトルク終点検出によるジャスト研磨より３０秒間のオーバ研磨を行うようにした。したがって、このＣＭＰは、上記図６によって説明したＣＭＰから連続して行うことができる。この結果、研磨表面がほぼ平坦化される。
次に、図８に示すように、上記ライナー膜３６および層間絶縁膜３８をエッチングマスクにして、上記第２領域１１Ｂのダミーゲート電極１６、ダミーゲート絶縁膜１４（前記図１参照）をエッチングにより除去する。例えば、ダミーゲート電極１６をドライエッチングにより除去し、さらに稀フッ酸によるウエットエッチングによって、ダミーゲート絶縁膜１４を除去する。この結果、第２領域１１Ｂにゲート形成溝４２が形成される。
次に、上記ゲート形成溝４２の内面に第２ゲート絶縁膜４３を形成する。この第２ゲート絶縁膜４３は、その単位面積当たりの容量が第１領域１１Ａの第１ゲート絶縁膜１３の単位面積当たりの容量よりも小さくなるように形成される。この第２ゲート絶縁膜４３は、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法によって、高誘電率膜で形成する。高誘電率膜は、例えば、ハフニウム、ジルコニウム、ランタン、イットリウム、タンタルもしくはアルミニウムの酸化物、酸珪化物、酸珪化窒化物、または酸窒化物で形成される。具体的には、例えば、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化ランタン（ＬａＯ3）、酸化イットリウム（Ｙ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、酸化アルミニウム（Ａｌ2Ｏ3）、ハフニウムシリケート（ＨｆＳｉＯx）、ジルコニウムシリケート（ＺｒＳｉＯx）、ランタンシリケート（ＬａＳｉＯx）、イットリウムシリケート（ＹＳｉＯx）、タンタルシリケート（ＴａＳｉＯx）、アルミニウムシリケート（ＡｌＳｉＯx）、チタン酸ジルコニウム（ＺｒＴｉＯx）、酸化アルミニウムハフニウム（ＨｆＡｌＯx）もしくは酸化ジルコニウムハフニウム（ＨｆＺｒＯx）、またはこれら化合物の窒化物で形成される。高誘電率膜の比誘電率は、組成、状態（結晶質もしくは非晶質）等によって変動するが、一般に、ＨｆＯ2の比誘電率は２５〜３０であり、ＺｒＯ2の比誘電率は２０〜２５である。
次に、図９〜図１２に示すように、上記ゲート形成溝４２の内面に第２ゲート絶縁膜４３を介して、仕事関数を決定する仕事関数制御膜４４、４５を形成する。
まず、ＮＭＩＳＦＥＴに適した仕事関数を持った金属もしくは金属化合物を、例えば原子層蒸着（ＡＬＤ）法、化学気相成長法等の成膜方法により堆積する。通常、ＮＭＩＳＦＥＴのゲート電極では、４．６ｅＶ以下、望ましくは、４．３ｅＶ以下の仕事関数を有し、ＰＭＯＳＦＥＴのゲート電極では、４．６ｅＶ以上、望ましくは、４．９ｅＶ以上の仕事関数を有する。そして、それらの差が０．３ｅＶ以上あることが望ましい。具体的には、組成、状態（結晶質もしくは非晶質）等によって変動するが、ＮＭＩＳＦＥＴ用のＨｆＳｉxは４．１〜４．３ｅＶ、ＰＭＩＳＦＥＴ用の窒化チタン（ＴｉＮ）は４．５〜５．０ｅＶ程度である。
上記仕事関数制御膜４４、４５の一例として、チタン（Ｔｉ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｎ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）からなる金属、これらの金属を含む合金、これらの金属の化合物がある。この金属化合物としては、金属窒化物、金属と半導体との化合物がある。金属と半導体との化合物には、一例として金属シリサイドがある。
次に、ＮＭＩＳＦＥＴに適した仕事関数制御膜４４は、一例として、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等の金属、これらの金属を含む合金、これらの金属の化合物があり、具体的には、ハフニウムシリサイド（ＨｆＳｉx）がより好ましい。ＰＭＩＳＦＥＴに適した仕事関数制御膜４５は、一例として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）等の金属、これらの金属を含む合金、これらの金属の化合物があり、具体的には、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）がより好ましい。
本実施例では、図９に示すように、例えばハフニウムシリサイド（ＨｆＳｉx）を例えば１０ｎｍ〜１００ｎｍ程度の厚さに堆積して、仕事関数制御膜４４を形成する。続いて、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２上を被覆するようにレジストマスク８３を形成する。このレジストマスク８３をエッチングマスクにして、領域ＬＶＰおよび第１領域１１Ａ上の上記仕事関数制御膜４４を除去する。この結果、第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２に仕事関数制御膜４４が残される。その後、上記レジストマスク８３を除去する。
次に、図１０に示すように、領域ＬＶＮ−１、領域ＬＶＮ−２の上記ゲート形成溝４２内に、第１ゲート絶縁膜４３、仕事関数制御膜４４を介して、また領域ＬＶＰの上記ゲート形成溝４２内に、第１ゲート絶縁膜４３を介して、ＰＭＯＳＦＥＴに適した仕事関数を持った金属もしくは金属化合物を、例えば原子層蒸着（ＡＬＤ）法、化学気相成長法等の成膜方法により堆積する。本実施例では、例えば窒化チタン（ＴｉＮ）を５ｎｍ〜５０ｎｍ程度の厚さに堆積して、仕事関数制御膜４５を形成する。
次に、図１１に示すように、上記ゲート形成溝４２の内部を埋め込むように、上記仕事関数制御膜４４、４５（領域ＬＶＰの電極形成溝４２は仕事関数制御膜４５のみ）を介して、導電材料として導電膜４６を形成する。この導電膜４６は、例えば、上記仕事関数制御膜４４、４５よりも電気抵抗が低い金属材料を用いる。本実施例では、一例として、タングステン（Ｗ）を用いた。このタングステン膜は、例えばＣＶＤ法により堆積して形成する。その膜厚は、上記ゲート形成溝４２が完全に埋め込まれる膜厚であればよく、例えば２００ｎｍ〜４００ｎｍとする。
上記、仕事関数制御膜４５は、領域ＬＶＰの電極形成溝４２のみに形成されることが好ましい。この場合には、図１２に示すように、仕事関数制御膜４５を形成した後、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＰ上を被覆するようにレジストマスク（図示せず）を形成する。このレジストマスクをエッチングマスクにして、第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２および第１領域１１Ａ上の上記仕事関数制御膜４５を除去する。この結果、第１領域１１Ａの領域ＬＶＰに仕事関数制御膜４５が残される。ＰＭＯＳＦＥＴに対しては例えばルテニウム（Ｒｕ）等を堆積することもできる。その後、上記レジストマスクを除去する。そして、上記ゲート形成溝４２の内部を埋め込むように、領域ＬＶＮ−１、領域ＬＶＮ−２のゲート形成溝４２では上記仕事関数制御膜４４を介して、領域ＬＶＰのゲート形成溝４２では仕事関数制御膜４５を介して、導電材料として導電膜４６を形成する。この場合、上記仕事関数制御膜４４、４５はどちらを先に形成してもかまわない。
次に、図１３に示すように、ゲート形成溝４２内部以外の余剰な上記導電膜４６（前記図１１、図１２参照）を除去する。この除去加工には、例えば化学的機械研磨（ＣＭＰ）を用いる。このＣＭＰでは、ライナー膜３６、第１層間絶縁膜３８等が研磨ストッパとなる。これによって、第２領域１１Ｂの低電圧トランジスタ（ＮＭＯＳＦＥＴ）の第２ゲート電極４７が、ゲート形成溝４２内に残された導電膜４６、仕事関数制御膜４４によって形成され、低電圧トランジスタ（ＰＭＯＳＦＥＴ）の第２ゲート電極４８が、ゲート形成溝４２内に残された導電膜４６、仕事関数制御膜４５によって形成される。
その後、一例として、図示はしないが、ライナー膜３６、第１層間絶縁膜３８上の全面にさらに層間絶縁膜を形成した後、各トランジスタの第１ゲート電極１５上のシリサイド層４０、第２ゲート電極４７、４８、ソース／ドレイン領域２７〜３２上のシリサイド層３３に通じる接続孔の形成、配線工程等を行う。
このようにして、第１トランジスタ群として、第１領域１１Ａの領域ＭＶに中電圧トランジスタ（ＮＭＯＳＦＥＴ）２が形成され、領域ＨＶに高電圧トランジスタ（ＮＭＯＳＦＥＴ）３が形成される。それとともに、第２トランジスタ群として、第２領域１１Ｂの領域ＬＶＮ−１に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が密に形成され、領域ＬＶＮ−２に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が孤立して形成され、領域ＬＶＰに低電圧トランジスタ（ＰＭＯＳＦＥＴ）５が形成される。これらのトランジスタによって半導体装置１が構成される。
上記半導体装置１の製造方法（第１実施例）では、半導体基板１１に、第１トランジスタ群として、領域ＭＶに中電圧トランジスタ（ＮＭＯＳＦＥＴ）２が形成され、領域ＨＶに高電圧トランジスタ（ＮＭＯＳＦＥＴ）３が形成される。また、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群として、第２領域１１Ｂの領域ＬＶＮ−１に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が密に形成され、領域ＬＶＮ−２に低電圧トランジスタ（ＮＭＯＳＦＥＴ）４が孤立して形成される。しかも、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を形成してから層間絶縁膜３８を形成してシリサイド層４０を保護し、その後、第２トランジスタ群の第２ゲート電極４７、４８を形成するので、第２ゲート電極４７、４８を形成する際に、例えば、第２ゲート電極４７、４８を構成する金属材料の余剰な部分を除去するための研磨を行っても、層間絶縁膜３８によって第１ゲート電極１５上のシリサイド層４０の削れもしくは消滅は回避され、第１トランジスタ群のシリサイド層４０が保護される。よって、シリサイド層４０によって第１ゲート電極１５の電気抵抗が低減される。
また、層間絶縁膜３８を形成した後、層間絶縁膜３８、ライナー膜３６表面を平坦化しているので、導電膜を研磨したときに、層間絶縁膜３８、ライナー膜３６上等に導電膜の残査が発生することがなくなる。このため、その後の各トランジスタの接続される電極形成や配線形成を行ったときに、残査が原因となるショートやその他の不良原因を発生することがない。
よって、酸化シリコンもしくは酸窒化シリコンのゲート絶縁膜１３とポリシリコンもしくはアモファスシリコンの第１ゲート電極１５を持つ第１トランジスタ群（高耐圧（高電圧動作、中電圧動作）のトランジスタ群）、および高誘電率（High-k）膜のゲート絶縁膜４３と、いわゆる金属ゲート電極である第２ゲート電極４７、４８を持つ第２トランジスタ群（例えば低電圧動作のトランジスタ群）とを同一の半導体基板１１に形成して、第１トランジスタ群の第１ゲート電極１５の低抵抗化を可能とするという利点がある。
次に、本発明の半導体装置に係る一実施の形態（第２実施例）を、図１４〜図１６の製造工程断面図によって説明する。
図１４に示すように、半導体基板１１にシリコン半導体基板を用いる。この半導体基板１１に素子分離工程を行って、例えば、低電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ、中電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＭＶ、高電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＨＶを分離する素子分離領域１２を形成する。上記領域ＭＶ、ＨＶには、ＭＯＳＦＥＴのパターン密度が密な領域も孤立パターンの領域も含む。そして、高電圧トランジスタの形成領域である領域ＨＶと中電圧トランジスタの形成領域である領域ＭＶを第１領域１１Ａ、低電圧トランジスタのＮＭＯＳＦＥＴが密に形成される領域ＬＶＮ−１、低電圧トランジスタのＮＭＯＳＦＥＴが孤立して形成される領域ＬＶＮ−２、低電圧トランジスタのＰＭＯＳＦＥＴが形成される領域ＬＶＰを第２領域１１Ｂとする。
次に、ＮＭＯＳＦＥＴを形成する領域にＰウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＮＭＯＳチャネル領域を形成する。また、ＰＭＯＳＦＥＴを形成する領域にＮウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＰＭＯＳチャネル領域を形成する。そのとき、高電圧トランジスタが形成される領域ＨＶ、中電圧トランジスタが形成される領域ＭＶ、各低電圧トランジスタが形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰについて、それぞれのイオン注入条件でイオン注入を行ってもよい。
次に、上記半導体基板１１の領域ＨＶ表面、領域ＭＶ表面にゲート絶縁膜１３を形成する。高電圧トランジスタ、中電圧トランジスタでは、厚いゲート絶縁膜を有することが多く、このゲート絶縁膜１３は例えば酸化シリコン膜で形成される。この酸化シリコン膜は、例えば７５０℃〜９００℃の熱酸化で形成され、その膜厚は２ｎｍ〜４ｎｍの範囲とする。このゲート絶縁膜１３を形成中に第２領域１１Ｂの活性領域にも同時にゲート絶縁膜１３が形成されるが、それは、第２領域１１Ｂでダミーゲート絶縁膜１４として使われる。
次に、上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４上に第１ゲート電極およびダミーゲート電極を形成するための電極形成膜７１を形成する。この電極形成膜７１は、例えばポリシリコンもしくはアモファスシリコンを半導体基板１１上の上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４を介して、全面に堆積して形成する。例えば、ポリシリコンで形成する場合、減圧ＣＶＤ法を用い、例えばモノシラン（ＳｉＨ4）を原料ガスとし、堆積温度を５８０℃〜６２０℃に設定して、１００ｎｍ〜１５０ｎｍの厚さにポリシリコンを堆積する。次いで、上記電極形成膜７１の第１領域１１Ａの部分にゲート抵抗を低減するためのイオン注入工程を行う。
次に、図１５に示すように、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ上を被覆するようにレジストマスク７２を形成する。このレジストマスク７２をイオン注入マスクにして、領域ＭＶおよび領域ＨＶの上記電極形成膜７１にイオン注入を行う。このイオン注入は、例えば不純物にリン（Ｐ）を用い、注入エネルギーを５ｋｅＶ、ドーズ量を８×１０15／ｃｍ2に設定した。
次に、図１６に示すように、上記レジストマスク７２をエッチングマスクに用いて、第１領域１１Ａの電極形成膜７１の上部をエッチング（ウエットエッチングもしくはドライエッチング）して除去する。この結果、第１領域１１Ａの電極形成膜７１が第２領域１１Ｂの電極形成膜７１より低く形成される。例えば、第１領域１１Ａの電極形成膜７１が第２領域１１Ｂの電極形成膜７１よりも２０ｎｍ〜３０ｎｍ低く形成される。そして、上記レジストマスク７２を除去する。その後、前記第１実施例で説明したのと同様に、ハードマスク層を形成する工程以降を行う。ただし、前記第１実施例における前記図２、図３によって説明した第１領域の第１ゲート電極１５の上部を除去する工程は行わない。すなわち、ライナー絶縁膜３６を形成した後、直ちに層間絶縁膜３８を形成する。
この第２実施例でも、前記第１実施例と同様な作用効果が得られる。
次に、本発明の半導体装置に係る一実施の形態（第３実施例）を以下に説明する。
第３実施例は、前記第２実施例の如く、第１領域１１Ａの電極形成膜７１の高さを第２領域１１Ｂの電極形成膜７１の高さより低く形成する方法が異なるもので、その他の工程は、前記第２実施例と同様である。
すなわち、電極形成膜７１を形成した後、図示はしないが、第１領域１１Ａに例えば窒化シリコン膜からなるエピタキシャル成長マスクを形成してから、第２領域１１Ｂの電極形成膜７１表面にシリコンを選択エピタキシャル成長させて、第２領域１１Ｂの電極形成膜７１の厚さを厚く形成するという製造方法である。この結果、第１領域１１Ａの電極形成膜７１が第２領域１１Ｂの電極形成膜７１より低く形成されることになる。
この第３実施例でも、前記第２実施例と同様な作用効果が得られる。
次に、本発明の半導体装置に係る一実施の形態（第４実施例）を、図１７〜図１８の製造工程断面図によって以下に説明する。
図１７に示すように、前記第３実施例で説明したのと同様にして、半導体基板１１にシリコン半導体基板を用いる。この半導体基板１１に素子分離工程を行って、例えば、低電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ、中電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＭＶ、高電圧トランジスタ（例えばＭＯＳＦＥＴ）が形成される領域ＨＶを分離する素子分離領域１２を形成する。上記領域ＭＶ、ＨＶには、ＭＯＳＦＥＴのパターン密度が密な領域も孤立パターンの領域も含む。そして、高電圧トランジスタの形成領域である領域ＨＶと中電圧トランジスタの形成領域である領域ＭＶを第１領域１１Ａ、低電圧トランジスタのＮＭＯＳＦＥＴが密に形成される領域ＬＶＮ−１、低電圧トランジスタのＮＭＯＳＦＥＴが孤立して形成される領域ＬＶＮ−２、低電圧トランジスタのＰＭＯＳＦＥＴが形成される領域ＬＶＰを第２領域１１Ｂとする。
次に、ＮＭＯＳＦＥＴを形成する領域にＰウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＮＭＯＳチャネル領域を形成する。また、ＰＭＯＳＦＥＴを形成する領域にＮウエル領域（図示せず）を形成するためのイオン注入、ＭＯＳＦＥＴのパンチスルー阻止を目的とした埋め込み層（図示せず）を形成するためのイオン注入、しきい値電圧（Ｖth）を調整するためのイオン注入を適宜行い、ＰＭＯＳチャネル領域を形成する。そのとき、高電圧トランジスタが形成される領域ＨＶ、中電圧トランジスタが形成される領域ＭＶ、各低電圧トランジスタが形成される領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰについて、それぞれのイオン注入条件でイオン注入を行ってもよい。
次に、上記半導体基板１１の領域ＨＶ表面、領域ＭＶ表面にゲート絶縁膜１３を形成する。高電圧トランジスタ、中電圧トランジスタでは、厚いゲート絶縁膜を有することが多く、このゲート絶縁膜１３は例えば酸化シリコン膜で形成される。この酸化シリコン膜は、例えば７５０℃〜９００℃の熱酸化で形成され、その膜厚は２ｎｍ〜４ｎｍの範囲とする。このゲート絶縁膜１３を形成中に第２領域１１Ｂの活性領域にも同時にゲート絶縁膜１３が形成されるが、それは、第２領域１１Ｂでダミーゲート絶縁膜１４として使われる。
次に、上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４上に第１ゲート電極およびダミーゲート電極を形成するための電極形成膜７１を形成する。この電極形成膜７１は、例えばポリシリコンもしくはアモファスシリコンを半導体基板１１上の上記ゲート絶縁膜１３、ダミーゲート絶縁膜１４を介して、全面に堆積して形成する。例えば、ポリシリコンで形成する場合、減圧ＣＶＤ法を用い、例えばモノシラン（ＳｉＨ4）を原料ガスとし、堆積温度を５８０℃〜６２０℃に設定して、１００ｎｍ〜１５０ｎｍの厚さにポリシリコンを堆積する。次いで、上記電極形成膜７１の第１領域１１Ａの部分にゲート抵抗を低減するためのイオン注入工程を行う。
次に、レジスト塗布、リソグラフィー技術によって第１領域１１Ａの領域ＬＶＮ−１、領域ＬＶＮ−２、領域ＬＶＰ上を被覆するようにレジストマスク（図示せず）を形成する。このレジストマスクをイオン注入マスクにして、領域ＭＶおよび領域ＨＶの上記電極形成膜７１にイオン注入を行う。このイオン注入は、例えば不純物にリン（Ｐ）を用い、注入エネルギーを５ｋｅＶ、ドーズ量を８×１０15／ｃｍ2に設定した。
次に上記レジストマスクをエッチングマスクに用いて、第１領域１１Ａの電極形成膜７１の上部をエッチング（ウエットエッチングもしくはドライエッチング）して除去する。上記エッチングをドライエッチングで行う場合には、一例として、まず、ポリシリコン表面の自然酸化膜を除去するエッチングを、エッチングガスに四フッ化メタン（ＣＦ4）（流量：１００ｃｍ3／ｍｉｎ）を用い、エッチング雰囲気の圧力を１．３Ｐａ、電極間高周波電力を３００Ｗ，反射磁束を８０Ｗｂとして、１０秒間行う。次いで、ポリシリコンのエッチングを、エッチングガスに臭化水素（ＨＢｒ）（流量：２００ｃｍ3／ｍｉｎ）と酸素（Ｏ2）（流量：３ｃｍ3／ｍｉｎ）を用い、エッチング雰囲気の圧力を１．３Ｐａ、電極間高周波電力を３００Ｗ，反射磁束を８０Ｗｂとして行う。または、上記エッチングをウエットエッチングで行う場合には、エッチング液にアンモニア過水（ＮＨ4ＯＨ＋Ｈ2Ｏ2＋Ｈ2Ｏ）溶液を用い、液温を７０℃とし、エッチング速度を２０ｎｍ／１０ｍｉｎとしてエッチングを行う。この結果、第１領域１１Ａの電極形成膜７１が第２領域１１Ｂの電極形成膜７１より低く形成される。その後、上記レジストマスクを除去する。その後、前記第１実施例で説明したのと同様に、ハードマスク層７４を形成する。このハードマスク層７４は、例えば減圧ＣＶＤ（ＬＰ−ＣＶＤ）法によって窒化シリコン（Ｓｉ3Ｎ4）を例えば５０ｎｍ〜１００ｎｍ程度堆積して形成する。このとき、ハードマスク層７４表面は、下地の電極形成膜７１の段差部の影響で、表面に段差が形成されている。このように、ハードマスク層７４表面に段差が形成されていると、その後のゲート部、ダミーゲート部を形成するリソグラフィー工程、エッチング工程を高精度に行うことが困難になる。
そこで、図１８に示すように、上記ハードマスク層７４表面を平坦化する。この平坦化では、例えば化学的機械研磨（ＣＭＰ）を用いる。続いて、前記第１実施例で説明したように、レジスト塗布およびリソグラフィー技術によって、ハードマスク層７４上に第１ゲート電極およびダミーゲート電極を形成するためのレジストパターン（図示せず）を形成した後、このレジストパターンをエッチングマスクにして、上記ハードマスク層７４、電極形成膜７１、ゲート絶縁膜１３、ダミーゲート絶縁膜１４等を、例えば異方性エッチングによって加工して、ハードマスク層７４、第１ゲート電極１５、ゲート絶縁膜１３等のゲート部（図示せず）、ハードマスク層７４、ダミーゲート電極１６、ダミーゲート絶縁膜１４等のダミーゲート部（図示せず）を形成する。そして、ゲート部、ダミーゲート部を被覆するライナー膜（図示せず）を形成する工程以降を行う。ただし、前記第１実施例における前記図２、図３によって説明した第１領域の第１ゲート電極１５の上部を除去する工程は、既にダミーゲート電極よりもゲート電極のほうが低く形成されているので行わない。すなわち、ライナー絶縁膜３６を形成した後、直ちに層間絶縁膜３８を形成する。
上記第４実施例では、ハードマスク層７４を形成した後、その表面の段差を解消するために研磨を行って、ハードマスク層７４表面を平坦化している。このため、その後のゲート部、ダミーゲート部を形成するためのリソグラフィー工程、エッチング工程を高精度に行うことが可能になる。また、この第４実施例のハードマスク層を平坦化する技術は、前記第２実施例において、電極形成膜７１を形成した後にハードマスク層を形成した場合、そのハードマスク層表面を平坦化する技術に適用することができる。
１…半導体装置、１１…半導体基板、１３…第１ゲート絶縁膜、１５…第１ゲート電極、１６…ダミーゲート電極、１８…ダミーゲート部、３８…層間絶縁膜、４０…シリサイド層、４２…ゲート形成溝、４３…第２ゲート絶縁膜
Claims (8)
- 半導体基板に、第１トランジスタ群と、前記第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを有し、
前記第１トランジスタ群は、前記半導体基板上に第１ゲート絶縁膜を介して形成された第１ゲート電極と、該第１ゲート電極上に形成されたシリサイド層とを有し、
前記第２トランジスタ群は、前記半導体基板上に形成されたダミーゲート部を除去して形成したゲート形成溝内に、第２ゲート絶縁膜を介して形成された第２ゲート電極を有する半導体装置の製造方法において、
前記第１ゲート電極を前記ダミーゲート部に形成されたダミーゲート電極よりも低くなるように形成してから、前記第１トランジスタ群の前記第１ゲート電極の上部に前記シリサイド層を形成し、
前記シリサイド層を被覆する層間絶縁膜を形成して表面を平坦化してから、前記ダミーゲート部を除去して前記ゲート形成溝を形成する
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板上の前記第１トランジスタ群が形成される第１領域に、第１ゲート絶縁膜、第１ゲート電極、ハードマスクを順に積層したゲート部を形成すると同時に、前記第２トランジスタ群が形成される第２領域に、ダミーゲート絶縁膜、ダミーゲート電極、ハードマスクを順に積層した前記ダミーゲート部を形成する工程と、
前記半導体基板の前記第１領域に前記第１トランジスタ群の第１ソース／ドレイン領域と、前記半導体基板の前記第２領域に前記第２トランジスタ群の第２ソース／ドレイン領域とをそれぞれに形成する工程と、
前記第１領域の各ゲート部、ダミーゲート部を被覆するライナー絶縁膜を形成した後、前記各ゲート部上の前記ライナー絶縁膜と前記ハードマスクを除去して前記第１ゲート電極を露出させる工程と、
前記ダミーゲート電極よりも低くなるよう前記第１ゲート電極の上部を除去する工程と、
前記第１領域の第１ゲート電極の上面に前記シリサイド層を形成する工程と、
前記ライナー絶縁膜上に前記シリサイド層を被覆する前記層間絶縁膜を形成する工程と、
前記第２領域の前記ダミーゲート部を除去して前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第２ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第２ゲート電極を形成する工程と
を順に行うことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記半導体基板上に、前記第１ゲート絶縁膜、前記第１ゲート電極を形成するための電極形成膜を順に形成した後、前記第１領域における前記電極形成膜の上部を除去し、その後、ハードマスク層を形成する工程と、
前記第１トランジスタ群が形成される第１領域に、前記第１ゲート絶縁膜、前記電極形成膜からなる第１ゲート電極、前記ハードマスク層からなるハードマスクを順に積層したゲート部を形成すると同時に、前記第２トランジスタ群が形成される第２領域に、前記第１ゲート絶縁膜からなるダミーゲート絶縁膜、前記電極形成膜からなるダミーゲート電極、前記ハードマスク層からなるハードマスクを順に積層した前記ダミーゲート部を形成する工程と、
前記半導体基板の前記第１領域に前記第１トランジスタ群の第１ソース／ドレイン領域と、前記半導体基板の前記第２領域に前記第２トランジスタ群の第２ソース／ドレイン領域とをそれぞれに形成する工程と、
前記第１領域の各ゲート部、ダミーゲート部を被覆するライナー絶縁膜を形成した後、前記各ゲート部上の前記ライナー絶縁膜と前記ハードマスクを除去して前記第１ゲート電極を露出させる工程と、
前記第１領域の第１ゲート電極の上面に前記シリサイド層を形成する工程と、
前記ライナー絶縁膜上に前記シリサイド層を被覆する前記層間絶縁膜を形成する工程と、
前記第２領域の前記ダミーゲート部を除去して前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第２ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第２ゲート電極を形成する工程と
を順に行うことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記半導体基板上に、第１ゲート絶縁膜と第１ゲート電極を形成するための電極形成膜とを形成してから、前記第２領域の前記電極形成膜上に選択エピタキシャル成長により前記電極形成膜の高さを積み増した後、該電極形成膜上にハードマスク層を形成する工程と、
前記第１トランジスタ群が形成される第１領域に、前記第１ゲート絶縁膜、前記電極形成膜からなる第１ゲート電極、前記ハードマスク層からなるハードマスクを順に積層したゲート部を形成すると同時に、前記第２トランジスタ群が形成される第２領域に、前記第１ゲート絶縁膜からなるダミーゲート絶縁膜、前記選択エピタキシャル成長で積み増した電極形成膜からなるダミーゲート電極、前記ハードマスク層からなるハードマスクを順に積層した前記ダミーゲート部を形成する工程と、
前記半導体基板の前記第１領域に前記第１トランジスタ群の第１ソース／ドレイン領域と、前記半導体基板の前記第２領域に前記第２トランジスタ群の第２ソース／ドレイン領域とをそれぞれに形成する工程と、
前記第１領域の各ゲート部、ダミーゲート部を被覆するライナー絶縁膜を形成した後、前記各ゲート部上の前記ライナー絶縁膜と前記ハードマスクを除去して前記第１ゲート電極を露出させる工程と、
前記第１領域の第１ゲート電極の上面に前記シリサイド層を形成する工程と、
前記ライナー絶縁膜上に前記シリサイド層を被覆する前記層間絶縁膜を形成する工程と、
前記第２領域の前記ダミーゲート部を除去して前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第２ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第２ゲート電極を形成する工程と
を順に行うことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記ハードマスク層を形成した後で、前記ゲート部およびダミーゲート部を形成する前に、該ハードマスク層表面を化学的機械研磨法によって平坦化する
ことを特徴とする請求項３記載の半導体装置の製造方法。 - 前記ハードマスク層を形成した後で、前記ゲート部およびダミーゲート部を形成する前に、該ハードマスク層表面を化学的機械研磨法によって平坦化する
ことを特徴とする請求項４記載の半導体装置の製造方法。 - 前記第１ゲート電極および前記第２ゲート電極は、それぞれ、ポリシリコンおよび金属で構成されている
ことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜よりも比誘電率の高い絶縁膜を有する
ことを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007204835A JP5151303B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体装置の製造方法 |
| TW097127963A TWI396286B (zh) | 2007-08-07 | 2008-07-23 | 半導體裝置的製造方法 |
| US12/182,322 US8420486B2 (en) | 2007-08-07 | 2008-07-30 | Method for manufacturing semiconductor device |
| CN2008101354351A CN101364570B (zh) | 2007-08-07 | 2008-08-07 | 半导体装置制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007204835A JP5151303B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009043794A true JP2009043794A (ja) | 2009-02-26 |
| JP2009043794A5 JP2009043794A5 (ja) | 2010-04-15 |
| JP5151303B2 JP5151303B2 (ja) | 2013-02-27 |
Family
ID=40346926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007204835A Expired - Fee Related JP5151303B2 (ja) | 2007-08-07 | 2007-08-07 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8420486B2 (ja) |
| JP (1) | JP5151303B2 (ja) |
| CN (1) | CN101364570B (ja) |
| TW (1) | TWI396286B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515840A (ja) * | 2008-03-14 | 2011-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
| JP2012524413A (ja) * | 2009-04-14 | 2012-10-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属Ｈｉｇｈ−ｋＦＥＴのためのデュアル金属およびデュアル誘電体集積 |
| WO2013150920A1 (ja) * | 2012-04-05 | 2013-10-10 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び基板処理システム |
| JP2014127527A (ja) * | 2012-12-25 | 2014-07-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294216B2 (en) * | 2008-08-14 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors |
| CN102760751B (zh) * | 2011-04-27 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的结构及形成方法 |
| CN102969345B (zh) * | 2011-08-31 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | 具有t型鳍部的鳍式场效应管及其形成方法 |
| CN103378003A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术的cmos器件制作方法 |
| US8962407B2 (en) * | 2012-08-28 | 2015-02-24 | Globalfoundries Inc. | Method and device to achieve self-stop and precise gate height |
| CN103854980B (zh) * | 2012-11-29 | 2016-05-11 | 中国科学院微电子研究所 | 形成半导体器件替代栅的方法以及制造半导体器件的方法 |
| US8993389B2 (en) * | 2013-01-04 | 2015-03-31 | International Business Machines Corporation | Dummy gate interconnect for semiconductor device |
| CN103413758B (zh) * | 2013-07-17 | 2017-02-08 | 华为技术有限公司 | 半导体鳍条的制作方法、FinFET器件的制作方法 |
| US9054135B2 (en) * | 2013-07-31 | 2015-06-09 | Globalfoundries Singapore Pte. Ltd. | Methods for fabricating integrated circuits with a high-voltage MOSFET |
| CN106910737B (zh) * | 2015-12-23 | 2021-01-15 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN116761427A (zh) * | 2018-09-11 | 2023-09-15 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
| CN110867377B (zh) * | 2019-11-25 | 2023-09-19 | 上海华力集成电路制造有限公司 | 虚拟栅的平坦化方法 |
| US11984324B2 (en) | 2020-06-30 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| CN113394087B (zh) * | 2021-05-25 | 2024-01-19 | 上海华力集成电路制造有限公司 | 后栅工艺中伪栅平坦化方法 |
| CN113643979A (zh) * | 2021-07-20 | 2021-11-12 | 上海华力集成电路制造有限公司 | Hv cmos cmp方法 |
| CN114526852A (zh) * | 2021-12-31 | 2022-05-24 | 中国石油天然气集团有限公司 | 扭矩测量单元和装置、井下扭矩测量系统和方法及应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102443A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2004006475A (ja) * | 2002-05-31 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004095938A (ja) * | 2002-09-02 | 2004-03-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2006313901A (ja) * | 2005-05-06 | 2006-11-16 | Chartered Semiconductor Mfg Ltd | 半導体装置、および半導体装置を製造する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307010A (ja) * | 1999-04-16 | 2000-11-02 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| US6033963A (en) * | 1999-08-30 | 2000-03-07 | Taiwan Semiconductor Manufacturing Company | Method of forming a metal gate for CMOS devices using a replacement gate process |
| JP2006344900A (ja) * | 2005-06-10 | 2006-12-21 | Toshiba Corp | 半導体装置 |
| US7332433B2 (en) * | 2005-09-22 | 2008-02-19 | Sematech Inc. | Methods of modulating the work functions of film layers |
| US8809179B2 (en) * | 2006-04-13 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing topography of non-volatile memory and resulting memory cells |
-
2007
- 2007-08-07 JP JP2007204835A patent/JP5151303B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-23 TW TW097127963A patent/TWI396286B/zh not_active IP Right Cessation
- 2008-07-30 US US12/182,322 patent/US8420486B2/en active Active
- 2008-08-07 CN CN2008101354351A patent/CN101364570B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102443A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2004006475A (ja) * | 2002-05-31 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004095938A (ja) * | 2002-09-02 | 2004-03-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2006313901A (ja) * | 2005-05-06 | 2006-11-16 | Chartered Semiconductor Mfg Ltd | 半導体装置、および半導体装置を製造する方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515840A (ja) * | 2008-03-14 | 2011-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
| JP2014116623A (ja) * | 2008-03-14 | 2014-06-26 | Advanced Micro Devices Inc | 長短チャネル金属ゲートデバイスを有する集積回路及び製造方法 |
| JP2012524413A (ja) * | 2009-04-14 | 2012-10-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属Ｈｉｇｈ−ｋＦＥＴのためのデュアル金属およびデュアル誘電体集積 |
| WO2013150920A1 (ja) * | 2012-04-05 | 2013-10-10 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び基板処理システム |
| JP2014127527A (ja) * | 2012-12-25 | 2014-07-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI396286B (zh) | 2013-05-11 |
| CN101364570A (zh) | 2009-02-11 |
| JP5151303B2 (ja) | 2013-02-27 |
| CN101364570B (zh) | 2010-12-08 |
| TW200915569A (en) | 2009-04-01 |
| US8420486B2 (en) | 2013-04-16 |
| US20090042348A1 (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5151303B2 (ja) | 半導体装置の製造方法 | |
| JP4458129B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009016706A (ja) | 半導体装置およびその製造方法 | |
| JP4770885B2 (ja) | 半導体装置 | |
| US8569816B2 (en) | Isolated capacitors within shallow trench isolation | |
| US8318576B2 (en) | Decoupling capacitors recessed in shallow trench isolation | |
| JP5569173B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| TW200842988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2009120567A1 (en) | Structure and method to control oxidation in high-k gate structures | |
| JP2009026997A (ja) | 半導体装置およびその製造方法 | |
| JP4771024B2 (ja) | 半導体装置の製造方法 | |
| JP2007288096A (ja) | 半導体装置及びその製造方法 | |
| JP2009152342A (ja) | 半導体装置の製造方法 | |
| JP2007305819A (ja) | 半導体装置およびその製造方法 | |
| JP5203905B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009267118A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010123660A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP5287800B2 (ja) | 半導体装置 | |
| JP2006108439A (ja) | 半導体装置 | |
| JP5407645B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006032712A (ja) | 半導体装置及びその製造方法 | |
| JP2010050402A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5151303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |