JP2009021321A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009021321A
JP2009021321A JP2007181806A JP2007181806A JP2009021321A JP 2009021321 A JP2009021321 A JP 2009021321A JP 2007181806 A JP2007181806 A JP 2007181806A JP 2007181806 A JP2007181806 A JP 2007181806A JP 2009021321 A JP2009021321 A JP 2009021321A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007181806A
Other languages
English (en)
Other versions
JP5298470B2 (ja
Inventor
Eiju Koyama
英寿 小山
Nobutaka Kamo
宣卓 加茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007181806A priority Critical patent/JP5298470B2/ja
Priority to TW096147378A priority patent/TWI376728B/zh
Priority to US11/955,672 priority patent/US8008667B2/en
Priority to DE102008011799A priority patent/DE102008011799B4/de
Priority to CN2008100852383A priority patent/CN101345241B/zh
Publication of JP2009021321A publication Critical patent/JP2009021321A/ja
Application granted granted Critical
Publication of JP5298470B2 publication Critical patent/JP5298470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】この発明は、製造工程の複雑化を回避しつつ、複数の半導体層にそれぞれ形成される半導体素子の位置関係を高い精度で把握しながら製造を行うことができる３次元構造の半導体装置を提供することを目的とする。
【解決手段】透明基板であるＳｉＣ基板２を準備し、当該ＳｉＣ基板２上に、配線３０、３２、トランジスタ１０を形成後、その上にＧａＮ層６をエピタキシャル成長させる。続いて、ＧａＮ層６に配線１８、３２を形成する。配線１８、３２と電気的に接続するようにトランジスタ２０を形成する。
【選択図】図１

Description

この発明は、半導体装置に関する。
従来、例えば、下記の特許文献１に開示されているような、Ｓｉ（シリコン）を半導体材料として用いた３次元構造の半導体装置が知られている。特許文献１の技術によれば、半導体基板上に半導体集積回路を形成し、当該基板上に層間膜を介してさらにＳｉ層を形成している。そして、そのＳｉ層を用いてさらに半導体集積回路を形成し、３次元構造の半導体装置を構成している。
特開２００６−２０３２５０号公報 特開平５−７５０１８号公報 特開２０００−１５０９００号公報 特開２００３−１７９２３３号公報
３次元構造の半導体装置を形成する際には、各半導体層の半導体素子を、所望の位置に精度良く形成できることが好ましい。特に、多層構造になるほど、各層間の構造の位置関係の把握を精度良く行うことが好ましい。
しかしながら、上記従来の技術では、３次元構造を形成する場合、先ず、基板に半導体素子を形成し、その後、さらにＳｉ層を積層する。このような構成では、Ｓｉ層を積層した時点で、基板上の構造がＳｉ層によって覆われてしまう。その結果、正確な位置関係を実測することができなくなり、位置関係を高い精度で把握することが困難となる。
このような問題を回避するために、基板上のＳｉ層に半導体素子を形成した後、半導体素子以外の部分をパターニングにより取り除くという手法も考えられる。これにより、基板上の半導体素子が見えるようになる。しかしながら、この手法を用いた場合、工程数の増加を招いてしまう。
この発明は、上記のような課題を解決するためになされたもので、製造工程の複雑化を回避しつつ、複数の半導体層にそれぞれ形成される半導体素子の位置関係を高い精度で把握しながら製造を行うことができる３次元構造の半導体装置を提供することを目的とする。
第１の発明は、上記の目的を達成するため、半導体装置であって、
第１の半導体層と、
前記第１の半導体層に形成される第１の半導体素子と、
前記第１の半導体素子と重なるように前記第１の半導体層に積層される、透明半導体材料からなる第２の半導体層と、
前記第２の半導体層に形成される第２の半導体素子と、
前記第２の半導体層内を延びて前記第１、２の半導体素子を電気的に接続する配線と、
を備えることを特徴とする。
第１の発明によれば、第１の半導体素子を覆うように積層される第２の半導体層が透明半導体材料から形成されるので、当該第２の半導体層を透過して第１の半導体素子の位置を光学的に検出することができる。その結果、製造工程の複雑化を招くことなく、第１、２の半導体素子の位置関係を高精度に把握しながら、半導体装置を形成していくことができる。
実施の形態１．
［実施の形態１の構成］
図１は、本発明の実施の形態１の半導体装置の断面図である。本実施形態では、一例として、高周波デバイスとしての半導体装置を示すこととする。本実施形態の半導体装置は、図１に示すように、透明基板であるＳｉＣ（炭化珪素）基板２を備えている。ＳｉＣ基板２には、トランジスタ１０が形成されている。トランジスタ１０は、ゲート電極１２、ソース電極１４、ドレイン電極１６を備える。
ＳｉＣ基板２には、ＧａＮ（窒化ガリウム）層６が積層される。ＧａＮ層６は、トランジスタ１０を覆うように積層される単結晶透明半導体層である。ＧａＮ層６には、さらにＡｌＧａＮ層８が積層される。ＡｌＧａＮ層８には、トランジスタ２０が形成される。トランジスタ２０は、ゲート電極２２、ソース電極２４、ドレイン電極２６を備える。ゲート電極２２の周囲には、絶縁膜２８が備えられている。
本実施形態の半導体装置は、配線１８を備えている。配線１８は、トランジスタ１０のドレイン電極１６と、トランジスタ２０のドレイン電極２６とを電気的に接続する。配線１８は、ＧａＮ層６の内部を貫通して形成されている。また、本実施形態の半導体装置は、トランジスタ１０のソース電極１４に接続する配線３０や、トランジスタ２０のソース電極２４に接続する配線３２を備えている。配線３０、３２も、ＡｌＧａＮ層８、ＧａＮ層６、ＳｉＣ基板２などの内部をそれぞれ貫通して形成されている。
このように、本実施形態の半導体装置は、ＳｉＣ基板２、ＧａＮ層６、ＡｌＧａＮ層８を含む多層構造を備え、かつ、当該多層構造の異なる層にトランジスタ１０、２０をそれぞれ備えた３次元構造の半導体装置である。
本実施形態の半導体装置は、例えば、次に述べるような工程により製造することができる。先ず、透明基板であるＳｉＣ基板２を準備し、当該ＳｉＣ基板２上に、配線３０、３２、トランジスタ１０を形成する。その後、ＳｉＣ基板２の上にＧａＮ層６をエピタキシャル成長させる。続いて、ＧａＮ層６に配線１８、３２を形成し、これら配線１８、３２と電気的に接続するようにトランジスタ２０を形成する。
なお、ＧａＮを用いた高周波デバイスでは、ＧａＮの結晶構造が六方晶構造であることが好ましい。そこで、本実施形態では、この点を考慮し、下地の面となるＳｉＣ基板２の結晶面（または結晶構造）を、ＧａＮ層６が六方晶構造となるような構造としておく。
なお、本実施形態における「透明」とは、「既存の半導体製造に用いられる露光装置のウェハ位置検出用レーザー光線の光が実質的に吸収されない」ということを意味する。具体的には、例えば、本実施形態にかかる透明な半導体材料を、可視光波長領域にある光に対して光透過性を有する半導体材料とすることができる。透明半導体材料の一例として、エネルギーギャップが２．５ｅＶ以上であり、その透明半導体材料を用いて半導体デバイスを形成することができるＳｉＣ、ＧａＮ、ＺｎＯ（酸化亜鉛）などが挙げられる。
なお、本実施形態の説明中、「エネルギーギャップ」という用語は「バンドギャップ」「禁制帯幅」と同じ意味で用いている。つまり、本実施形態の説明において、エネルギーギャップをバンドギャップと読み替えることができる。
尚、上述した実施の形態１では、ＳｉＣ基板２が前記第１の発明における「第１の半導体層」に、トランジスタ１０が前記第１の発明における「第１の半導体素子」に、ＧａＮ層６およびＡｌＧａＮ層８が前記第１の発明における「第２の半導体層」に、トランジスタ２０が前記第１の発明における「第２の半導体素子」に、配線１８が前記第１の発明における「配線」に、それぞれ相当している。
［実施の形態１の効果］
以下、上記説明した実施の形態１の半導体装置が奏する効果について説明する。
本実施形態では、ＳｉＣ基板２上に形成する半導体層を、透明半導体材料からなるＧａＮ層６としている。これにより、光学的手法を用いて、ＧａＮ層６を透過してトランジスタ１０の位置を検出することができる。その結果、トランジスタ１０、２０の位置関係を高精度に把握しながら、半導体装置を形成していくことができる。
つまり、既存の半導体製造に用いられる露光装置のウェハ位置検出機構を用いて、ＳｉＣ基板２に形成したトランジスタ１０の位置を容易に識別することができる。そして、トランジスタ１０に対するトランジスタ２０の位置決めを正確に行うことができる。特に、透明半導体材料を既存の光学的設備（例えば、露光装置のウェハ位置検出用レーザ装置）のレーザ光の波長に合わせて適切に選択することにより、当該光学的設備に大幅な変更を加えたりすることなく、３次元半導体装置の製造を行うことができる。
また、本実施形態の半導体装置によれば、基板としてＳｉＣ基板２を用いている。ＳｉＣも透明であるため、トランジスタ１０を形成しない面側から（図１の紙面下方側から）、トランジスタ１０の位置を検出することができる。
また、ＧａＮなどエネルギーギャップ（バンドギャップ）が２．５ｅＶ以上ある透明半導体材料は、通常、半絶縁性の性質を有している。この点、本実施形態ではトランジスタ１０、２０の間にＧａＮ層６が介在する構成となっているため、各層の間で良好な絶縁性を確保することができる。その結果、光透過性と絶縁性とを同時に兼ね備えた優れた３次元構造の半導体装置を得ることができる。さらに、このような構成によれば、トランジスタ１０、２０を絶縁するための絶縁層（層間絶縁膜）を省略しても、十分な絶縁性を得ることができる。よって、半導体装置の構造の簡素化、製造工程の簡略化という利点もある。
また、上述したように、本実施形態では、ＳｉＣ基板２上にＧａＮ層６を成長させている。３次元構造の半導体装置を製造するにあたり、多層に積み重ねられる各半導体層が、良好な結晶品質を備えていることが好ましい。
このような要求を満たすべく、例えば、半導体基板上に非晶質または多結晶の半導体層を形成し、その後この半導体層に対して再結晶化を行うという技術がある。しかしながら、このような再結晶化工程を含む製造工程では、工程数が増加し時間がかかるという問題がある。
この点、実施の形態１によれば、基板上に積層する半導体層を結晶成長により形成していくので、製造工程の簡略化という効果も得ることができる。特に、本実施形態では、ＳｉＣ基板２上に成長する透明半導体層の材料として、ＳｉＣと格子定数が近いＧａＮを選択している。これにより、ＧａＮ層６をＳｉＣ基板２上にエピタキシャル成長させ、ＧａＮ層６を良好な品質を有する単結晶半導体層として形成することができる。その結果、再結晶化のための煩雑な工程を省略することができる。
また、本実施形態の半導体装置は、エピタキシャル成長によりＧａＮ層６を得ているので、ＧａＮ層６のいずれの領域でも良好な結晶性を備えている。このため、トランジスタ２０の形成位置を任意に定めることができ、高い自由度で設計を行うことができる。
また、ＧａＮやＳｉＣといった材料を用いて半導体装置を形成する場合、通常１０００℃以上の温度での製造が行われる。基板の加熱処理温度は、例えば、エピタキシャル成長工程により得られる結晶品質に影響を及ぼしたりする。このため、高い加熱処理温度で製造が可能であることが好ましい。この点、本実施形態では、通常１０００℃以上の温度での製造が行われるＧａＮやＳｉＣを用いているので、高温環境下での製造が可能である。
なお、例えば、主にＳｉを念頭において３次元構造の半導体装置を形成する場合（特許文献１の技術を用いる場合）、基板の加熱処理温度に制約が生ずる。具体的には、特許文献１には、９００℃程度が限界であると記載されている。これは、Ｓｉを用いた３次元構造の場合、過熱により、基板に形成した半導体素子の性能低下を招くなどの弊害が生ずることに起因している。
これに対し、本実施形態は、基板温度が９００℃以上となるような加熱処理を行ってもＳｉＣ基板２とトランジスタ１０が損なわれない。従って、本実施形態は、特許文献１の技術に比して、耐熱性に優れる構造を備えているということができる。
以上説明したように、実施の形態１の半導体装置は、透明半導体材料としてＳｉＣ、ＧａＮを用いることにより、高い位置決め精度、良好な絶縁性、高耐熱性、高い結晶品質、工程の複雑化の回避といった３次元構造を形成する上で好ましい条件を多数備えることができる。つまり、実施の形態１によれば、高い位置決め精度を得られるという効果のみならず、３次元構造の半導体装置を形成する観点から総合的に優れた効果を得ることができる。
なお、実施の形態１のような、総合的に優れた３次元構造半導体装置を実現可能な材料は、ＳｉＣとＧａＮの組み合わせに限られるものではない。具体的には、基板および透明半導体層の材料を、ＳｉＣ、ＧａＮ、ＺｎＯからそれぞれ選択することで、実施の形態１と同様の効果を得ることができる。例えば、ＳｉＣ基板２に代えてＧａＮ基板を用いて、ＧａＮ基板とＧａＮ層の組合せとしてもよい。
［実施の形態１の変形例］
以下、実施の形態１の変形例について説明する。
実施の形態１では、基板の材料としてＳｉＣを、基板上に形成する透明半導体材料としてＧａＮを、それぞれ用いた。これにより、高い位置決め精度を得るという思想（便宜上、「第１の思想」と区分する）と、３次元構造の半導体装置に関する総合的に優れた効果を得るという思想（便宜上、「第２の思想」と区分する）とが、同時に実現されている。しかしながら、本発明はこれに限定されるものではない。
例えば、第１の思想のみを単独で用いることができる。つまり、高い位置決め精度を得るべく透明半導体材料を用いるという観点で、広範な選択肢の中から、適宜、透明半導体材料を選択することができる。この場合には、上述した第２の思想に関する制約（材料の種類、組み合わせ、製法、結晶構造など）に拘束されることなく、基板および半導体層の材料を選択することができる。
既述したように、本実施形態における「透明」とは、「既存の半導体製造に用いられる露光装置のウェハ位置検出用レーザー光線の光が実質的に吸収されない」という特定の光学的特性を意味している。このような特定の光学的特性を備える半導体材料を用いることができる。
また、実施の形態１では、基板として、ＳｉＣ基板２を用いた。しかしながら、本発明はこれに限られるものではない。基板裏面側からの光透過性が必要でない場合には、不透明な半導体材料（例えば、Ｓｉ）からなる基板を用いても良い。このような場合でも、基板上に形成する透明半導体層を透過して、基板上の構造を光学的に検出することができるからである。
また、例えば、透明な材料を用いて基板を形成し、この基板にＳｉＣ層を下地層として形成した上で、さらにＧａＮ層を積層することもできる。この場合には、透明基板上に形成した下地層としてのＳｉＣ層が、前記第１の発明における「第１の半導体層」に、当該ＳｉＣ層に積層したＧａＮ層が、前記第１の発明における「第２の半導体層」に、それぞれ相当することになる。
また、実施の形態１は、既述した第１の思想と第２の思想が同時に実現された構成となっている。第２の思想は、（i）良好な絶縁性を得る思想、（ii）製造工程の簡略化の思想、（iii）高い結晶品質を得る思想、（iv）高耐熱性を得る思想などを始めとした、複数の思想を含んでいる。実施の形態１の半導体装置は、これらの第２の思想に基づく特徴を兼ね備えている。しかしながら、本発明はこれに限られるものではない。第２の思想に含まれる複数の思想を個別に利用することができる。例えば、上記（i）〜（iv）の各々の思想を、必要に応じて、択一的にまたは組み合わせて用いることができる。
例えば、第１の思想に、（i）良好な絶縁性を確保する思想のみを組み合わせて、透明半導体材料を選択することができる。具体的には、エネルギーギャップ（バンドギャップ）が２．５ｅＶ以上ある他の種々の半導体材料を、適宜選択することができる。これにより、良好な絶縁性の確保、層間絶縁膜の省略などの利益が得られる。
また、例えば、第１の思想に、（ii）結晶成長を利用した製造工程の簡略化の思想や（iii）高い結晶品質を得る思想を組み合わせることができる。具体的には、エネルギーギャップの制約などの実施の形態１の材料選択の思想にとらわれることなく、ＳｉＣ、ＧａＮ以外の材料を用いて、基板上に形成する透明半導体層を結晶成長により形成することができる。これにより、製造工程の簡略化を行うことができる。特に、格子定数が近い透明半導体材料の組み合わせを選択することにより、基板上に透明半導体層をエピタキシャル成長させ、良好な結晶品質を有する３次元構造の半導体装置を得ることができる。
また、例えば、第１の思想に、第２の思想のうち、（iv）高耐熱性を得る思想のみを組み合わせてもよい。具体的には、ＳｉＣ、ＧａＮ以外の材料であって、通常の製造プロセスにおいて高温で用いられているような透明半導体材料を利用することができる。
また、実施の形態１ではＧａＮ層６の結晶構造を六方晶構造としているが、本発明はこれに何ら限定されるものではない。形成する半導体装置の種類、用途に応じて、ＳｉＣ基板２上に成長する半導体層の結晶構造を選択することができる。
実施の形態１では、配線１８の形成を、トランジスタ２０の形成前に行った。しかしながら、本発明はこれに限られるものではない。トランジスタ２０を形成した後に、配線１８を形成することとしてもよい。これにより、トランジスタ２０の形成位置を任意に選択することができ、高い自由度で製造を行うことができる。
また、ＳｉＣ基板２上に成長させる半導体層を複数層にすることで、多層構造の３次元半導体素子構造を備える装置を得ることができる。そして、形成する多層の半導体層を全て透明材料にすることで、各層の構造の位置合わせを、高い精度で、かつ容易に行うことができる。
なお、本実施形態では、半導体素子の一例としてトランジスタ１０、２０を示している。しかしながら、本発明の３次元構造の半導体装置に形成される半導体素子の種類に限定はない。公知技術となっている種々のトランジスタを含む半導体素子を、ＳｉＣ基板２、ＧａＮ層６、ＡｌＧａＮ層８に適宜形成することができる。
なお、上記説明したように、本実施形態にかかる半導体装置は、特許文献１のようなＳｉを用いる３次元構造の半導体装置に比して、材料の選択性が高いという利点も備えている。
本発明の実施の形態１の半導体装置の断面図である。
符号の説明
２ ＳｉＣ基板
６ ＧａＮ層
８ ＡｌＧａＮ層
１０、２０ トランジスタ
１２、２２ ゲート電極
１４、２４ ソース電極
１６、２６ ドレイン電極
１８ 配線
２８ 絶縁膜
３０、３２ 配線

Claims (6)

  1. 第１の半導体層と、
    前記第１の半導体層に形成される第１の半導体素子と、
    前記第１の半導体素子と重なるように前記第１の半導体層に積層される、透明半導体材料からなる第２の半導体層と、
    前記第２の半導体層に形成される第２の半導体素子と、
    前記第２の半導体層内を延びて前記第１、２の半導体素子を電気的に接続する配線と、
    を備えることを特徴とする半導体装置。
  2. 前記第１の半導体層は、透明半導体材料を用いて形成された半導体基板であることを特徴とする請求項１記載の半導体装置。
  3. 前記第２の半導体層は、エネルギーギャップが２．５ｅＶ以上の半導体材料により形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の半導体層は、前記第１の半導体層上に成長した前記透明半導体材料からなる結晶層であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記第１の半導体層が単結晶の層であって、
    前記第２の半導体層の格子定数が、前記第１の半導体層上に該第２の半導体層をエピタキシャル成長させられる程度に該第１の半導体層の格子定数と近い値であることを特徴とする請求項４記載の半導体装置。
  6. 前記第１の半導体層が、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム）およびＺｎＯ（酸化亜鉛）のうちいずれか１つの材料を用いて形成されており、
    前記第２の半導体層が、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム）およびＺｎＯ（酸化亜鉛）のうちいずれか１つの材料を用いて形成されていることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
JP2007181806A 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法 Active JP5298470B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007181806A JP5298470B2 (ja) 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法
TW096147378A TWI376728B (en) 2007-07-11 2007-12-12 Semiconductor device
US11/955,672 US8008667B2 (en) 2007-07-11 2007-12-13 Semiconductor device including a transparent semiconductor layer for viewing an underlying transistor in a semiconductor substrate
DE102008011799A DE102008011799B4 (de) 2007-07-11 2008-02-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN2008100852383A CN101345241B (zh) 2007-07-11 2008-03-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007181806A JP5298470B2 (ja) 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009021321A true JP2009021321A (ja) 2009-01-29
JP5298470B2 JP5298470B2 (ja) 2013-09-25

Family

ID=40121632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007181806A Active JP5298470B2 (ja) 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8008667B2 (ja)
JP (1) JP5298470B2 (ja)
CN (1) CN101345241B (ja)
DE (1) DE102008011799B4 (ja)
TW (1) TWI376728B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法
KR20190044597A (ko) * 2011-03-11 2019-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20190053301A (ko) * 2010-02-05 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US10749033B2 (en) 2010-03-08 2020-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
WO2005010934A2 (en) * 2003-06-24 2005-02-03 Lee, Sang-Yun Three-dimensional integrated circuit structure and method of making same
JP2008198675A (ja) * 2007-02-09 2008-08-28 Doshisha 積層型半導体集積装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450444A (en) 1987-08-21 1989-02-27 Agency Ind Science Techn Manufacture of semiconductor device
JPH0770695B2 (ja) * 1989-03-27 1995-07-31 シャープ株式会社 炭化珪素半導体装置の製造方法
JPH0575018A (ja) 1991-02-26 1993-03-26 Ricoh Co Ltd 半導体装置及びその製造方法
US5525536A (en) * 1991-12-26 1996-06-11 Rohm Co., Ltd. Method for producing SOI substrate and semiconductor device using the same
WO2002001641A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
KR100583972B1 (ko) * 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
KR100697693B1 (ko) * 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP2006203250A (ja) 2006-04-05 2006-08-03 Ftl:Kk ３次元半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150900A (ja) * 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
WO2005010934A2 (en) * 2003-06-24 2005-02-03 Lee, Sang-Yun Three-dimensional integrated circuit structure and method of making same
JP2008198675A (ja) * 2007-02-09 2008-08-28 Doshisha 積層型半導体集積装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190053301A (ko) * 2010-02-05 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102172360B1 (ko) * 2010-02-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US10749033B2 (en) 2010-03-08 2020-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20190044597A (ko) * 2011-03-11 2019-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102186341B1 (ko) * 2011-03-11 2020-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法

Also Published As

Publication number Publication date
JP5298470B2 (ja) 2013-09-25
DE102008011799B4 (de) 2011-07-28
US20090014728A1 (en) 2009-01-15
US8008667B2 (en) 2011-08-30
CN101345241B (zh) 2011-06-08
CN101345241A (zh) 2009-01-14
TWI376728B (en) 2012-11-11
TW200903591A (en) 2009-01-16
DE102008011799A1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
JP5298470B2 (ja) 半導体装置、半導体装置の製造方法
JP2010056458A (ja) 発光素子の製造方法
US10896992B2 (en) Photodiode structures
JP2009152583A (ja) 半導体素子及びその製造方法
JP2004228273A (ja) 半導体装置
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
TW202018786A (zh) 半導體裝置
US7915700B2 (en) Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof
WO2015003609A1 (zh) 一种具有隔离层的复合衬底及其制造方法
JP7113554B2 (ja) 半導体素子の製造方法及び半導体基板
KR102510589B1 (ko) 반도체 장치 및 이의 제조 방법
JP2010258351A (ja) 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
US20150311330A1 (en) Fet transistor on a iii-v material structure with substrate transfer
JP5931583B2 (ja) 半導体装置の作製方法
TW201244078A (en) Semiconductor substrate, semiconductor device and method for manufacturing semiconductor substrate
JP2010129963A (ja) 半導体装置の製造方法及び半導体装置
JP5443178B2 (ja) 半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法
TW578275B (en) Semiconductor structure and device including a monocrystalline compound semiconductor layer formed overlying a compliant substrate and a method of forming the same
CN111785792B (zh) 一种锗铅合金材料的制备方法
WO2015040802A1 (ja) 半導体装置およびその製造方法
JP5692801B2 (ja) 半導体の製造方法及び半導体装置
JP5839479B2 (ja) 窒化物半導体層の製造方法および窒化物半導体成長用基板
CN108701648A (zh) 用于在薄绝缘体上碳化硅(SiCOI)晶片上形成微带传输线的方法和结构
JPH0648713B2 (ja) 多層構造半導体装置
JP2013077779A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5298470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250