TW202018786A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202018786A
TW202018786A TW108138479A TW108138479A TW202018786A TW 202018786 A TW202018786 A TW 202018786A TW 108138479 A TW108138479 A TW 108138479A TW 108138479 A TW108138479 A TW 108138479A TW 202018786 A TW202018786 A TW 202018786A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
crystalline
semiconductor layer
dielectric layer
Prior art date
Application number
TW108138479A
Other languages
English (en)
Inventor
麥特西亞斯帕斯拉克
布萊戴恩杜瑞茲
喬治凡利亞尼提斯
朵爾伯斯 荷爾本
范達爾 馬庫斯瓊斯亨利庫斯
馬汀克里斯多福荷蘭
馬禮修
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202018786A publication Critical patent/TW202018786A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體裝置，包括介電層、在介電層上方的晶體氧化鎂層、在晶體氧化鎂層上方的晶體半導體通道層、至少部分重疊晶體半導體層的閘極結構以及與晶體半導體通道層相鄰的源極/汲極區域。

Description

半導體裝置
本揭露涉及在後段製程中形成的晶體半導體層。
薄膜電晶體(thin film transistor,TFT)裝置通常是使用層疊在絕緣體基板上而不是形成在半導體基板內的半導體通道層和一對源極/汲極層形成的半導體裝置。薄膜電晶體裝置被廣泛作為有機發光二極體(light-emitting diode,LED)光電產品中的開關裝置和周邊電路裝置。薄膜電晶體裝置也被作為同步動態隨機存取記憶體(synchronous dynamic random access memory,SDRAM)產品中的負載電晶體(load transistor)。雖然薄膜電晶體裝置在微電子產品製造領域中很普遍，但是薄膜電晶體裝置並非完全沒有問題。就此而言，由於薄膜電晶體裝置是利用位在絕緣體基板上而不是形成在半導體基板內的半導體通道層和一對源極/汲極層來形成的，因此，通常難以形成同時具有性能提升和對準提升的薄膜電晶體裝置。
半導體製造製程通常被分類為前段製程(front-end-of-line,FEOL)、中段製程(middle-of-line,MOL)和後段製程(back-end-of-line,BEOL)。前段製程 包括晶片的製備、隔離、井的形成、閘極的圖案化、間隔物、延伸和源極/汲極的注入、矽化物的形成和雙應力介層(dual stress liner)的形成。中段製程包括閘極接觸和/或源極/汲極接觸的形成。後段製程包括中段或前段之後所有的晶圓製造製程(例如，在金屬化層中形成佈線以互連各個裝置)。金屬化層被介電層(即，層間介電(inter-layer dielectric,ILD)層)隔開。層間介電層是氧化矽或低介電常數介電材料。
依據本揭露的部分實施例，提供一種半導體裝置，包含：第一介電層、晶體氧化鎂層、晶體半導體層、閘極結構和源極/汲極區域。晶體氧化鎂層於第一介電層上；晶體半導體層於晶體氧化鎂層上；閘極結構至少部分地與晶體半導體層重疊；以及源極/汲極區域與晶體半導體層接觸。
100‧‧‧結構
110‧‧‧基板
112‧‧‧半導體區域
120‧‧‧前段製程裝置
122‧‧‧閘極結構
124‧‧‧源極/汲極區域
126‧‧‧互連結構
128‧‧‧佈線/金屬化層
130‧‧‧層間介電層
130(1)‧‧‧層間介電層
130(2)‧‧‧層間介電層
130(3)‧‧‧層間介電層
130(n)‧‧‧層間介電層
130(n+1)‧‧‧層間介電層
150‧‧‧後段製程裝置
152‧‧‧半導體層
154‧‧‧下部半導體層
156‧‧‧上部半導體層
158‧‧‧晶種層/氧化鎂層
160A‧‧‧薄膜電晶體
160B‧‧‧電晶體
160C‧‧‧電晶體
162‧‧‧前閘極結構/第一閘極結構
164‧‧‧源極/汲極區域
165‧‧‧區域/源極/汲極區域
166‧‧‧金屬層
167‧‧‧一部分
168‧‧‧後閘極結構/第二閘極結構
170‧‧‧互連結構
172‧‧‧絕緣結構
200‧‧‧製程
210‧‧‧示例性操作
220‧‧‧示例性操作
230‧‧‧示例性操作
240‧‧‧示例性操作
250‧‧‧示例性操作
260‧‧‧示例性操作
270‧‧‧示例性操作
300‧‧‧晶片
310‧‧‧基板
320‧‧‧介電層
322‧‧‧互連結構
330‧‧‧金屬層
330P‧‧‧金屬層、後閘極
340‧‧‧氧化鎂層/晶種層
340P‧‧‧氧化鎂層
350‧‧‧下部半導體層
350P‧‧‧下部半導體層
360‧‧‧上部半導體層
360P‧‧‧上部半導體層
365‧‧‧半導體層
370‧‧‧區域
372‧‧‧絕緣結構
380‧‧‧前閘極結構
382‧‧‧閘極電極
384‧‧‧閘極介電層
386‧‧‧間隔物
390‧‧‧源極/汲極區域
392‧‧‧互連結構
400‧‧‧結構
T1‧‧‧厚度
T2‧‧‧厚度
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本揭露的各方面。在附圖中，除非上下文另外指出，否則相同的附圖標記表示相似的元件或步驟。在附圖中，元件的尺寸和相對位置不必按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意增加或減小。
第1A圖至第1C圖是根據本揭露的示例性實施例的示例性結構。
第2圖是根據本揭露的示例性實施例的示例性製程的流程圖。
第3A圖至第3G圖是根據本揭露的示例性實施例中，在第2圖的示例性製程中製造的晶片之各個階段的橫截面圖。
當前的技術涉及在後段製程中形成半導體裝置以及與其相關的半導體裝置。本揭露的研究人員發現，在各種應用場景中，需要將在後段製程中形成的裝置整合到在前段製程中形成的裝置中。例如，在後段製程中形成的薄膜電晶體可用於增加積體電路(integrated circuits,IC)的裝置密度，以在顯示和圖像裝置(例如，發光二極體、液晶顯示器或感光耦合元件)中提供高精度/低干擾的電阻器。諸如微機電系統加速度計、微機電系統陀螺儀、微機電系統麥克風、共振器之類的微機電系統(micro-electromechanical systems,MEMS)也適用於後段製程。非揮發性記憶體(non-volatile memories)也可以在後段製程中形成。將後段製程裝置與前段製程裝置整合在一起的一個明顯優勢是可以提高積體電路的三維密度。此外，由於從上側和下側都接近金屬化層，後段製程裝置在信號/干擾管理和定時/延遲配置方面皆可以具有優勢。
然而，如本揭露的研究人員所觀察到的那樣，在後段製程中形成半導體裝置是具有挑戰性的，因為難以在非晶介電層(amorphous dielectric layer)(例如，氧化物層) 上形成晶體半導體層(crystalline semiconductor layer)。例如，可以透過諸如金屬有機化學氣相沉積或分子束磊晶的沉積技術，以非晶的形式在氧化矽上生長矽(Si)、鍺(Ge)或矽鍺(SiGe)。然而，非晶的矽(Si)、鍺(Ge)或矽鍺(SiGe)不能作為單晶生長，因為下面的氧化矽(或低介電常數介電層)不能提供晶體晶格連接(crystalline lattice link)來使晶體結構成長。此外，高溫退火製程(例如，用於使矽(Si)結晶之高於500℃的製程)通常不適合於後段製程。
在所揭露的技術中，半導體材料(例如，矽、鍺或矽鍺)的晶體通道層在後段製程中形成在晶體介電晶種層(crystalline dielectric seed layer)上。具體地，在非晶層間介電層(例如，氧化矽)上形成晶體介電晶種層(例如，晶體氧化鎂)。其他的晶種層(seed layer)材料也是可能的，其優選地具有在相對低的製程溫度(例如，低於500℃)下形成具有晶體結構的性質。氧化鎂是用於晶種層的合適材料，其可以直接沉積為晶體結構或在約100℃至約400℃之間的低退火溫度下結晶。在一個實施例中，形成具有約2奈米(nm)厚度或根據裝置配置之其他合適的厚度值的氧化鎂晶種層。在適當的沉積製程(例如，物理氣相沉積或原子層沉積)下，在晶體氧化鎂晶種層上沉積非晶半導體材料的薄層(例如，約2nm厚度或其他合適的厚度值)。非晶矽的薄層透過奈秒(nanosecond,ns)雷射退火製程在約1000℃的溫度下結晶。奈秒雷射退火製程有助於在不損壞周圍或底層特徵的情況下保持局部加熱的效果。所得的晶體矽薄層可以作為基礎層(也 稱為「下部半導體層」)，以在其上進一步形成一個或多個晶體半導體層。然後，在晶體矽的基礎層上方形成晶體半導體層(也稱為「上部半導體層」)。例如，將非晶半導體層(例如，矽、鍺或矽鍺)沉積在基礎/下部半導體層上。透過奈秒雷射退火製程使非晶元素半導體層結晶以形成晶體上部半導體層。晶體上部半導體層具有約10nm(例如，在約8nm至約30nm之間)的厚度。在另一個示例中，可以在晶體基礎矽層上方形成化合物半導體層(例如，氮化鎵(GaN)或氮化銦(InN))。上部化合物半導體層可以使用諸如化學氣相沉積、金屬有機化學氣相沉積的磊晶技術直接形成為具有晶體的結構，並且可以被退火以增強結晶度。
然後，對上部半導體層或下部半導體層中的一個或多個進行圖案化，以形成主動裝置的半導體區域(例如，薄膜電晶體)。例如，可以在半導體區域附近形成閘極結構和源極/汲極區域，以形成場效應電晶體(field-effect transistor,FET)。
在替代或附加的示例中，在晶體氧化鎂晶種層和非晶層間介電層(例如，氧化矽)之間形成適合後段金屬材料的金屬層(例如，銅(Cu)、鈷(Co)、鎢(W)、釕(Ru))。金屬層增強了氧化鎂晶種層的結晶度。例如，可以在不進行退火製程的情況下，在金屬層上方形成具有晶體結構的氧化鎂層。在氧化鎂晶種層上方形成半導體區域。在一個實施例中，可以圖案化金屬層以在通道區域下方形成閘極結構，而圖案化氧化鎂晶種層以形成高介電常數閘極介電層。
在另一示例中，雙閘極裝置可以包括在半導體區域下方的後閘極(back gate)和在半導體區域上方的前閘極(front gate)。雙閘極配置可以對半導體通道區域中的載子密度提供更好的閘極控制。
所得的裝置包括：基板(例如，矽基板)；在基板上方的非晶介電層；在非晶介電層上方的晶體介電層(例如，氧化鎂)；以及在晶體氧化鎂層上方具有晶體半導體區域的裝置。裝置的晶體半導體區域是晶體元素半導體材料或晶體化合物半導體材料中的一種或多種。此裝置還包括一個或多個嵌入在半導體層之內或上方的一對源極/汲極區域。裝置的一個或多個閘極結構位於半導體區域上方或氧化鎂層下方。
以下揭露提供了用於實現所描述的主題的不同特徵的許多不同的實施例或示例。以下描述元件和配置的特定示例以簡化本揭露。當然，這些僅僅是示例，而無意於進行限制。例如，在下面的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵不直接接觸的實施例。另外，本揭露可以在各個示例中重複參考數字和/或文字。此重複是出於簡單和清楚的目的，並且其本身並不指示所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述，本文中可以使用諸如「在...下方」、「在...下面」、「低於」、「在...上方」、「高於」之類的空間相對術語，以便於描述一個元件或特徵與如圖所示 的另一個或多個元件或特徵的關係。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或以其他定向)，並且在本文中使用的空間相對描述語可以同樣地被相應地解釋。
在以下描述中，闡述了某些特定細節，以便提供對本揭露的各種實施例的透徹理解。然而，本領域技術人員將理解，可以在沒有這些具體細節的情況下實踐本揭露。在其他情況下，未詳細描述與電子元件和製造技術相關聯的公知結構，以避免不必要地使本揭露的實施例的描述不清楚。
除非上下文另外要求，否則在整個說明書和隨後的請求項中，詞語「包含」應以開放、包容的含義來解釋(即，「包含但不限於」)。
使用諸如第一、第二和第三之類的序數不一定暗示排序的順序，而是可以僅作為區分步驟或結構的多個實施例。
在整個說明書中，對「一實施例」或「一個實施例」的引用是指結合此實施例描述的特定特徵、結構或特性包括在至少一個實施例中。因此，在整個說明書中各處出現的詞語「在一實施例中」或「在一個實施例中」不一定都指的是同一個實施例。此外，在一個或多個實施例中，可以以任何合適的方式組合特定的特徵、結構或特性。
除非說明書中另外明確地指出，否則在說明書和所附請求項中使用之單數形式「一個」、「一種」和「該」包括複數指示物。還應理解，除非說明書中清楚地另外指出，否 則術語「或」通常以包括「和/或」的意義使用。
第1A圖繪示示例性結構100。參照第1A圖，結構100包括基板110(例如，矽基板)、形成在基板110上方的前段製程裝置120和形成在前段製程裝置120上方(特別是位於前段製程裝置120上方的層間介電層130(n)上方)的後段製程裝置150。前段製程裝置120可以是透過前段製程在基板110上方或之上形成的任何裝置(例如，電晶體、電容器、電阻器等均包括在本揭露中)。例如，前段製程裝置120包括具有閘極結構122和一對源極/汲極區域124的電晶體。前段製程裝置120的半導體區域112(例如，通道)嵌入或直接形成在矽基板110的上方。例如，半導體區域112是從基板110向上延伸的鰭式結構。在一些實施例中，半導體區域112包括彼此分離的多個半導體條。閘極結構122可以包括閘極電極和閘極介電質，並且可以從半導體區域112的至少一側接觸半導體區域112。在一些實施例中，閘極結構122接觸半導體區域112的三個或更多個側面，因此，閘極結構122環繞半導體區域112或環繞半導體區域112的一個或多個半導體條帶。一個或多個源極/汲極區域124分別嵌入基板110中或位於基板110上方，並透過在基板110上進行一個或多個摻雜或磊晶生長形成。前段製程裝置120透過互連結構126耦合到佈線128(或金屬化層128)。為簡單起見，第1A圖繪示閘極結構122和兩個源極/汲極區域124都耦合到配置在相同水平的介電層(例如，介電層130(3))中的佈線128，然而這並不限制本揭露的範圍。前段製程裝置120的閘極結構122和源極/汲極區域124可以耦 合到配置在不同金屬化水平的佈線128中。
前段製程裝置120、互連結構126和金屬化層128均與介電層130(1)、130(2)、130(3)相鄰。通常，與前段製程裝置120相鄰或與其在相同高度的介電層130(1)被稱為第一層間介電層。其他介電層是位於第一層間介電層130(1)上方的層間介電層。例如，與互連結構126相鄰的層間介電層130(2)在第一層間介電層130(1)的上方，並且出於描述目的被稱為第二層間介電層130(2)。有時會將在第二層間介電層130(2)中形成互連結構126稱為中段製程，然而，不區分中段製程和後段製程也是很普遍，並且其可一起被稱為後段製程以表示在第一層間介電層130(1)之後形成的所有事物。在本文的揭露中，出於描述的目的，術語「後段製程」用於指代在第一層間介電層130(1)之後形成的任何層，並且包括後段製程或中段製程。
後段製程裝置150位於層間介電層130(n)上方。層間介電層130(n)可以是任何層間介電層，但是通常層間介電層130(n)位於第一層間介電層130(1)之上。即，在一個實施例中，n>1。在一個實施例中，層間介電層130(n)位於第二層間介電層130(2)上方，即，n>2。在本文中，為了描述的目的，後段製程裝置150係指裝置150。然而，應當理解，後段製程裝置150可以形成在任何層間介電層130(包括第一層間介電層130(1))上，並且其不脫離本揭露的範圍。此外，後段製程裝置150的描述也可以應用於形成在介電質基板中的裝置(其亦包括在本揭露中)。
層間介電層130(n)是氧化矽或低介電常數介電材料或其他合適的介電材料並且具有非晶結構。例如，層間介電層130(n)是以下各項中的一種或多種：氧化矽(SiO2)、氮氧化矽、氮化矽(Si3N4)、一氧化矽(SiO)、碳氮氧化矽(SiONC)、碳氧化矽(SiOC)、單氮化矽(SiN)或其他介電材料。
後段製程裝置150包括位於層間介電層130(n)上方的晶體半導體層152。在一個實施例中，晶體半導體層152可以包括基礎或下部半導體層154和形成在下部半導體層154上方的上部半導體層156。在一實施例中，下部半導體層154是晶體矽並且上部半導體層156是晶體矽、晶體鍺、晶體矽鍺或晶體化合物半導體材料中的一種或多種。即，下部半導體層154和上部半導體層156可以包括不同的半導體材料。在一個實施例中，下部半導體層154的厚度在大約1nm至大約4nm之間。在一個實施例中，下部半導體層為約2nm。在一個實施例中，上部半導體層156的厚度在約6nm至約14nm之間。在一個實施例中，上部半導體層156為約10nm。在一個實施例中，上部半導體層156是本質的(intrinsic)或摻雜有摻雜原子(例如，硼(B)、鎵(Ga)、砷(As)或磷(P))的，並且其濃度範圍為1017原子/公分3至1019原子/公分3。
晶體半導體層152位於晶種層158之上。晶種層158是晶體介電層，並且還提供了用於形成晶體半導體層152的物理晶格連接。由於晶種層158在後段製程(包括中段製程)中形成在層間介電層130(n)上，所以優選地以低製程溫度 形成晶種層158。低溫是指相對於層間介電層130(n)的特定材料以及在層間介電層130(n)及其下方的層間介電層內部或附近形成的特徵。通常，將500℃或更低的溫度視為形成晶種層158的低溫。
在一個實施例中，晶種層158是晶體形式的氧化鎂。氧化鎂晶種層158的厚度在約1nm至約4nm的範圍內。在一個實施例中，氧化鎂層158約為2nm。
形成示例性薄膜電晶體160A，其具有半導體層152作為半導體層(例如，通道層)。薄膜電晶體160A包括至少部分地位於半導體層152上方的第一閘極結構162。在一個實施例中，第一閘極結構162與半導體層152的三個或更多個側面相鄰。在一些實施例中，半導體層152包括垂直地彼此堆疊的多個分離的半導體條，並且第一閘極結構環繞半導體層152的一個或多個半導體條。薄膜電晶體160A還包括一對源極/汲極區域164。源極/汲極區域164包括半導體材料，並且每個皆與半導體層152連接設置。例如，一個或多個源極/汲極區域164嵌入在半導體層152中或位於半導體層152上方。源極/汲極區域164可以包括與半導體層152相同或不同的半導體材料。
在一個實施例中，金屬層166位於晶種層158和層間介電層130(n)之間。金屬層166包括適合後段製程的金屬材料。例如，金屬層166是銅(Cu)、釕(Ru)、鎢(W)或鈷(Co)中的一種或多種。在一個實施例中，金屬層166與源極/汲極區域164至少部分地重疊。在一個實施例中，金屬層166 完全地與半導體層152重疊，並在橫向方向上延伸超過半導體層152。金屬層166超出半導體層152之額外多餘的區域使得金屬層166能夠耦合到半導體層152之外的結構(例如，在源極/汲極區域164橫向地延伸超過半導體層152的情況下或在形成與上層佈線的互連的情況下)。
在一個實施例中，金屬層166被配置為薄膜電晶體160A的第二閘極電極。氧化鎂層158被配置為閘極介電層。即，金屬層166和氧化鎂層158一起形成第二閘極結構168。第一閘極結構162可以被稱為前閘極，且第二閘極結構168可以被稱為後閘極。因為後閘極結構168與源極/汲極164重疊，所以與源極/汲極區域164相鄰之半導體層152的區域165(用虛線繪示)成為源極/汲極區域的一部分。由於對區域165的直接閘極控制，因此不需要摻雜區域165以向或從源極/汲極區域164提供載子。因此，可以視情況而定將區域165和源極/汲極區域164一起稱為源極/汲極區域。半導體層152的一部分167被配置為通道區域。
另一方面，前閘極結構162不與源極/汲極區域164、165重疊。為了使載子流到源極/汲極區域164、165或從源極/汲極區域164、165流出，取決於裝置配置(例如，p型裝置或n型裝置)，源極/汲極區域164摻雜有鎵(Ga)、硼(B)、砷(As)或磷(P)的合適摻雜劑。
前閘極結構162可以包括與前段製程裝置的閘極結構(例如，裝置120的閘極結構122)相似的結構或材料組合。例如，前閘極結構162可以包括金屬閘極電極、高介電常 數閘極介電層和間隔物(為了簡單起見未個別地提及)。
前閘極結構162、後閘極結構168和源極/汲極區域164均透過相應的互連結構170耦合至相應的佈線(為簡單起見未繪示)。
後段製程裝置150(或者具體地說，半導體層152)可以鄰近絕緣結構172(例如，溝槽絕緣)。絕緣結構172可以包括適合後段製程裝置150之特定結構配置的深度。例如，在金屬層166被包括在後段製程裝置150中的情況下，絕緣結構172向下延伸直到到達金屬層166位於其上的層間介電層130(n)。在氧化鎂層158形成在層間介電層130(n)上方且其間沒有金屬層166的其他情況下，或者金屬層166未被圖案化以形成後閘極結構的其他情況下，絕緣結構172可以在到達氧化鎂層158之前延伸或者絕緣結構172可以延伸直到到達氧化鎂層158。
第1A圖繪示後段製程裝置150的一個示例實施例，其不限制本揭露的範圍。後段製程裝置150的其他裝置配置也是可能的，並且包括在本揭露中。
例如，第1B圖繪示具有後段製程裝置150的結構100的另一實施例。如第1B圖所示，後段製程裝置150包括電晶體160B，其僅具有與半導體層152相鄰的前閘極結構162。作為說明性示例，第1B圖繪示在氧化鎂的晶種層158和下面的層間介電層130(n)之間不存在金屬層166。然而，有可能在晶種層158和下面的層間介電層130(n)之間形成金屬層以增強氧化鎂層158的結晶度。氧化鎂158和下面的金屬層(如果 有的話)未被圖案化成為電晶體160B的一部分。例如，絕緣結構172在到達氧化鎂層158之前向下延伸或者絕緣結構172向下延伸直到到達氧化鎂層158。作為說明性示例，第1B圖繪示絕緣結構172延伸以到達氧化鎂層158，然而這並不是限制性的。第1B圖之其餘部分的結構可以類似於第1A圖的結構，因此為了簡單起見省略了其描述。
第1C圖繪示具有後段製程裝置150的結構100的另一實施例。如第1C圖所示，後段製程裝置150包括電晶體160C，此電晶體160C僅具有與半導體層152相鄰的後閘極結構168。如第1A圖所示，後閘極結構168與半導體層152的源極/汲極區域165重疊，並且向或從源極/汲極區域165供應載子。互連結構170可以直接接觸源極/汲極區域165，如第1C圖所示，或者可以透過合適的源極/汲極電極或其他異質接面結構耦合到源極/汲極區域165以增強歐姆接觸。電晶體160C不包括前閘極結構。第1C圖之其餘部分的結構可以類似於第1A圖的結構，因此為了簡單起見省略了其描述。
提供示例性後段製程裝置150和示例性前段製程裝置120的特定特徵是出於說明的目的，並且其並不限制本揭露的範圍。本揭露還包括其他後段製程裝置，其結合了在後段製程中形成在晶體介電層上方(例如，在非晶層間介電層上方)的晶體半導體層。前段製程裝置120可以是在前段製程下形成的任何裝置，其皆包括在本揭露中。
此外，本揭露還包括僅包括後段製程裝置150而不包括前段製程裝置120的結構。即，在一個實施例中，基板 110包括在其上表面上的非晶介電層，並且在非晶介電層上形成裝置150。例如，在一個實施例中，在玻璃基板上形成氧化鎂晶種層158，並且在氧化鎂晶種層158上方形成半導體層152。其他變化也是可能的並且也包括在本揭露中。
第2圖是示例性製程200的流程圖。第3A圖至第3G圖繪示在製程200下的各個製造階段中的晶片300。參考第2圖，在示例性操作210中(參考第3A圖)，接收晶片300。晶片300包括基板310和在基板310上方的非晶介電層320。介電層320是低介電常數介電材料或氧化矽。基板310包括矽基板、其他元素半導體基板、化合物半導體基板、絕緣體上矽基板或其他類型的基板(例如，介電基板、玻璃基板或金屬基板)中的一個或多個。介電層320(其可以是基板310的一個或多個部分)直接形成在基板310上，或者透過其上形成有結構特徵的中間層與基板310分開。結構特徵(例如，前段裝置、金屬化層或互連結構)可以是在基板310和介電層320之間形成的任何層。在一個實施例中，互連結構322形成在非晶介電層320中。
在示例性操作220中(參考第3B圖)，在介電層320上方形成金屬層330。金屬層330是適合或適於後段製程的一種或多種金屬材料。例如，金屬層330是銅(Cu)、釕(Ru)、鎢(W)、鈷(Co)或其他合適的金屬材料(例如，鋁(Al))。使用現在已知(例如，化學氣相沉積、物理氣相沉積、電鍍或其他合適的製程)或將來開發的方法來沉積金屬層330。在一個實施例中，金屬層330耦合到互連結構322。
在示例性操作230中(參考第3C圖)，在金屬層330上方形成氧化鎂層340。在一個實施例中，氧化鎂層340的厚度T1被控制為薄至2nm，使得氧化鎂層340可以被適當地配置為高介電常數閘極介電層。氧化鎂層340可以透過磁控濺鍍加上自然氧化、離子束輔助沉積(ion beam assisted deposition,IBAD)、高能粒子自輔助沉積(energetic particle self-assist deposition,EPSAD)或其他合適的沉積方法來形成。
氧化鎂層340是晶體(crystalline)(例如，在(001)刻面晶體結構中)。晶體氧化鎂的形成可以是多步驟的製程。例如，氧化鎂可以以結晶形式、以非晶形式，或以兩者混合的形式沉積在金屬層330的表面上。進行例如在約100℃至約400℃之間的溫度的低溫退火製程，以使沉積的氧化鎂結晶或增強沉積的氧化鎂的結晶度。
金屬層330的功能之一是改善氧化鎂層340的結晶度。但是，也可以使用合適的沉積方法直接在介電層320上方以晶體結構形成氧化鎂層340。例如，高能粒子自輔助沉積和離子束輔助沉積可用於產生厚度低至2nm且結晶度可檢測的氧化鎂。如此，在替代或附加的實施例中，氧化鎂層340在沒有中間金屬層的情況下直接形成在非晶介電層320上方。在一個實施例中，氧化鎂層340可以在大約350℃的溫度下退火大約240秒以增強結晶度。
在示例性操作240中(參考第3D圖)，在氧化鎂層340上方形成下部半導體層350。下部半導體層350是矽、 鍺、矽鍺或其他元素或化合物半導體材料。在其他實施例中，下部半導體層350是化合物半導體層(例如，諸如氮化鎵(GaN)、氮化銦(InN)或砷化鎵(GaAs)的III-V族化合物)。在本文的描述中，出於描述目的，假設下部半導體層350是矽。例如，矽材料的下部半導體層350也較容易與主要基於矽的現有前段製程技術節點兼容。
下部半導體層350是晶體。進行多步驟製程以形成矽的晶體結構。例如，使用化學氣相沉積、物理氣相沉積或其他合適的沉積方法先將下部半導體層350的矽材料沉積在氧化鎂層340上。沉積的矽層是非晶的。透過使用奈秒雷射退火技術在約1000℃或更高的局部溫度下進行退火來使非晶矽材料結晶。晶體氧化鎂層340提供用於形成晶體矽的物理晶格連接。因此，氧化鎂層340被稱為晶種層，儘管氧化鎂層340被配置為比提供晶體結構的晶格連接更多的功能。
在一個實施例中，矽的下部半導體層350尤其作為在其上進一步沉積半導體層的基礎。矽的下部半導體層350使得用於後續沉積之材料的選擇和/或製程的選擇具有更大的靈活性。例如，在形成矽的下部半導體層350的情況下，晶片300因此適合於磊晶製程以在其上形成另外的半導體層。此外，可以在晶體矽的下部半導體層350上方形成不同的晶體半導體材料。
在一個實施例中，將晶體矽的下部半導體層350的厚度T2控制在約2nm至約5nm之間的範圍內。只要晶體矽的下部半導體層350保持結晶度，其他厚度也是可能的並且包 括在本揭露中。
在示例性操作250中(參考第3E圖)，在下部半導體層350上方形成上部半導體層360。上部半導體層360可以包括與下部半導體層350相同的半導體材料，或者可以包括與下部半導體層350不同的半導體材料。上部半導體層360可以是元素半導體材料(例如，矽、鍺或其他元素半導體材料)，或者可以是化合物半導體材料(例如，矽鍺或III-V族化合物(例如，氮化鎵(GaN)、氮化銦(InN)或砷化鎵(GaAs)))。在一個實施例中，上部半導體層360包括以交替排列的兩種不同半導體材料的半導體層堆疊。例如，上部半導體層360可以包括以交替方式垂直地堆疊的矽和矽鍺層。在本文的揭露中，出於描述目的，假設上部半導體層360是矽。
在一個實施例中，在磊晶製程中形成上部半導體層360，而在磊晶裝置中不形成下部半導體層350。
上部半導體層360是在多步驟製程中形成的晶體矽。一開始使用例如金屬有機化學氣相沉積將矽材料沉積在下部半導體層350上。一開始沉積的矽層是非晶的。非晶矽透過使用奈秒雷射退火製程的退火而結晶。雷射退火使加熱效果保持局部，使得相鄰的結構(例如，介電層320)，不會被退火製程損壞。矽材料的下部半導體層350提供用於矽材料的上部半導體層360結晶的晶格連接。
取決於裝置/電路的配置，上部半導體層360可以包括範圍在大約2nm至大約15nm之間的厚度。
在示例性操作260中(參考第3F圖)，對層330、 340、350、360進行圖案化(330P、340P、350P、360P)，以定義裝置或主動區域370。可以透過光刻和蝕刻或其他合適的圖案化技術來實現圖案化。第3F圖繪示圖案化的說明性示例，然而其並不限制本揭露的範圍。在一個實施例中，圖案化的金屬層330P保持與互連結構322接觸。
在鄰近裝置區域370的地方形成絕緣結構372。在一個實施例中，絕緣結構372向下延伸直到到達介電層320。絕緣結構372的其他配置也是可能的，並且包括在本揭露中。絕緣結構372是低介電常數介電材料、氧化矽或其他合適的介電材料。絕緣結構372的形成可以是單獨的步驟，或者可以是沉積下一個層間介電的一部分。如此，在完成製程之後，整個薄膜電晶體160A被嵌入在下一個層間介電層中。
在示例性操作270中(參考第3G圖)，形成結合下部半導體層350P或上部半導體層360P中的一個或多個以作為半導體層/層365的裝置。例如，形成與半導體層365相鄰並且至少部分地在半導體層365上方的前閘極結構380。形成與半導體層365相鄰並位於前閘極結構380兩側的源極/汲極區域390。前閘極結構380可以包括閘極電極382(例如，金屬閘極電極)、閘極介電層384(例如，高介電常數介電材料)和間隔物386。
源極/汲極區域390包括合適的半導體材料，並且透過磊晶製程或其他合適的方法形成。
形成互連結構392，以將源極/汲極區域390或閘極380連接到相應的佈線。
可以將金屬層330P配置為後閘極，並且可以將氧化鎂層340P配置為後閘極330P的閘極電極。後閘極330P透過互連結構322連接到各個佈線。應理解，第3G圖的結構400之結構特徵是第1A圖的變形。這是後段製程裝置比前段製程裝置更靈活地存取金屬化層的優勢。
可以在替代閘極製程中形成前閘極結構380。以下描述列出了非限制性之用於包括閘極電極382和閘極介電層384的前閘極結構380的材料的示例。閘極電極382包括導電材料(例如，金屬、金屬化合物或矽化物)。閘極電極382的合適導電材料包括氮化鈦(TiN)、鎢(W)、鈷(Co)、釕(Ru)、銅(Cu)、矽化鉑(PtSi)、矽化鈷(CoSi)、矽化鎳(NiSi)和/或其他金屬、導電金屬氧化物、金屬氮化物或金屬碳化物(例如，鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)、碳化鉿鋁、碳化鋯、碳化鈦和碳化鋁)以及其他合適的導電材料。
在一些示例中，閘極電極382包括功函數調整層，此功函數調整層被調整為具有適當的功函數以增強場效應電晶體裝置的性能。例如，合適的N型功函數金屬包括鉭(Ta)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、氮碳化鉭(TaCN)、其他N型功函數金屬或它們的組合，並且合適的P型功函數金屬材料包括氮化鈦(TiN)、氮化鉭(TaN)、其他P型功函數金屬或其組合。在一些示例中，在功函數層上方形成導電層(例如，鋁層、銅層、鈷層或鎢層)，使得閘極電極382包括設置在閘極介電質384上方的功函數層和設置在功函數層上方和閘 極蓋(gate cap)(為簡化起見未繪示)下方的導電層。在一個示例中，取決於設計要求，閘極電極382的厚度在約5nm至約40nm的範圍內。
在示例實施例中，閘極介電層384包括界面氧化矽層(為簡單起見未單獨繪示)(例如，具有約5埃(Å)至約10埃厚度的熱氧化物或化學氧化物)。在示例性實施例中，閘極介電層384還包括選自以下的一種或多種的高介電常數介電材料：氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、它們的組合和/或其他合適的材料。在部分應用中，高介電常數介電材料的介電常數(K)值大於6。根據設計要求，使用介電常數值為7或更高的介電材料。可以透過原子層沉積(atomic layer deposition,ALD)或其他合適的技術形成高介電常數介電層。根據本文所述的實施例，閘極介電層384的高介電常數介電層包括在約10埃至約30埃範圍內的厚度或其他合適的厚度。
間隔物386由低介電常數介電材料製成(例如，氮氧化矽(SiOxNy)、氮化矽(Si3N4)、氧化矽(SiO)、二氧化矽(SiO2)、碳氮氧化矽(SiONC)、碳氧化矽(SiOC)、真空和其他介電材料或其他合適的材料)。可以透過化學氣相沉積、高密度電漿化學氣相沉積、旋塗、濺鍍或其他合適的方法來形成外部間隔物386。
在一個實施例中，半導體層365、152和源極/汲極區域390、164的材料組合是基於裝置/電路設計和配置。例 如，對於p型金屬氧化物半導體裝置，半導體層365、152包括鍺(Ge)或矽鍺(SiGe)，並且源極/汲極區域390、164包括矽鍺(SiGe)或矽鍺：硼(SiGe：B)。對於n型金屬氧化物半導體裝置，半導體層365、152包括矽(Si)，並且源極/汲極區域390、164包括矽：磷：碳化矽(Si：P、SiC)或碳化矽：磷(SiC：P)。
基板310、110可以包括晶體結構的矽基板和/或其他元素半導體(例如，鍺)。替代地或另外地，基板110可以包括化合物半導體(例如，碳化矽、砷化鎵、砷化銦和/或磷化銦)。此外，基板310、110還可包括絕緣體上矽(silicon-on-insulator,SOI)結構。基板310、110可以包括磊晶層和/或可以被應變以提高性能。取決於設計要求，基板310、110(例如，P型基板和/或N型基板)還可以包括各種摻雜的配置(例如，P井和/或N井的各種摻雜區域)。
本揭露提供示例性結構以促進對本技術的透徹理解，然而這並不是限制性的。利用下面的氧化鎂晶種層340、158在非晶介電層130、320上方形成晶體半導體層152、365。晶體半導體層使得在後段製程中能夠形成各種類型的半導體裝置，這些都包括在本揭露中。
透過以下實施例的描述，可以進一步理解本揭露。
在結構實施例中，一種半導體結構包括：基板、在基板上方的第一介電層、在第一介電層上方的晶體第二介電層；以及在晶體第二介電層上方的第一晶體半導體層。
在一些實施例中，第一介電層是金屬間介電層。
在一些實施例中，半導體結構更包含在晶體第二介電層和第一介電層之間的金屬層。
在一些實施例中，金屬層耦合到第一介電層內的互連結構。
在一些實施例中，晶體第二介電層是氧化鎂。
在一些實施例中，半導體結構更包含在第一晶體半導體層和晶體第二介電層之間的第二晶體半導體層。
在一些實施例中，第一晶體半導體層是矽層。
在一些實施例中，第一晶體半導體層包含與第二晶體半導體層不同的半導體材料。
在一些實施例中，半導體結構更包含分別至少部分地位於第一晶體半導體層上的源極/汲極區域和閘極結構。
在一些實施例中，半導體結構更包含橫向地鄰近第一晶體半導體層並且在第一介電層上的絕緣結構。
在一些實施例中，半導體結構更包含位於基板和第一介電層之間的前段製程半導體裝置。
在一些實施例中，第一介電層是非晶的。
在裝置實施例中，一種半導體裝置包括介電層、在介電層上方的晶體氧化鎂層、在晶體氧化鎂層上方的體晶半導體通道層、至少部分重疊晶體半導體層的閘極結構以及與晶體半導體通道層相鄰的源極/汲極區域。
在一些實施例中，閘極結構位於晶體氧化鎂層和第一介電層之間。
在一些實施例中，閘極結構至少部分地與源極/ 汲極區域重疊。
在一些實施例中，閘極結構耦合到形成在第一介電層內的互連結構。
在一些實施例中，閘極結構至少部分地位於晶體半導體層上。
在一些實施例中，源極/汲極區域包含至少部分地位於晶體半導體層上的源極/汲極結構。
在方法實施例中，一種方法包含接收晶片。晶片包括基板和在基板上方的非晶介電層。在非晶介電層上方形成晶體介電層。在非晶介電層上方形成晶體介電層。在晶體介電層上方沉積非晶矽的半導體層。透過奈秒雷射結晶化非晶矽的半導體層。
在一些實施例中，方法更包含形成金屬層於非晶介電層上，其中晶體介電層形成在金屬層上。
上文概述若干實施例之特徵或實例，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。
100‧‧‧結構
110‧‧‧基板
112‧‧‧半導體區域
120‧‧‧前段製程裝置
122‧‧‧閘極結構
124‧‧‧源極/汲極區域
126‧‧‧互連結構
128‧‧‧佈線、金屬化層
130(1)‧‧‧層間介電層
130(2)‧‧‧層間介電層
130(3)‧‧‧層間介電層
130(n)‧‧‧層間介電層
130(n+1)‧‧‧層間介電層
150‧‧‧後段製程裝置
152‧‧‧半導體層
154‧‧‧下部半導體層
156‧‧‧上部半導體層
158‧‧‧晶種層/氧化鎂層
160A‧‧‧薄膜電晶體
162‧‧‧前閘極結構/第一閘極結構
164‧‧‧源極/汲極區域
165‧‧‧區域
166‧‧‧金屬層
167‧‧‧一部分
168‧‧‧後閘極結構/第二閘極結構
170‧‧‧互連結構
172‧‧‧絕緣結構

Claims (1)

  1. 一種半導體裝置，包含：
    一第一介電層；
    一晶體氧化鎂層，於該第一介電層上；
    一晶體半導體層，於該晶體氧化鎂層上；
    一閘極結構，至少部分地與該晶體半導體層重疊；以及
    一源極/汲極區域，與該晶體半導體層接觸。
TW108138479A 2018-10-31 2019-10-24 半導體裝置 TW202018786A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753744P 2018-10-31 2018-10-31
US62/753,744 2018-10-31
US16/585,571 US10991576B2 (en) 2018-10-31 2019-09-27 Crystalline semiconductor layer formed in BEOL processes
US16/585,571 2019-09-27

Publications (1)

Publication Number Publication Date
TW202018786A true TW202018786A (zh) 2020-05-16

Family

ID=70327467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138479A TW202018786A (zh) 2018-10-31 2019-10-24 半導體裝置

Country Status (3)

Country Link
US (3) US10991576B2 (zh)
CN (1) CN111129019A (zh)
TW (1) TW202018786A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887988B2 (en) 2019-08-01 2024-01-30 Intel Corporation Thin film transistor structures with regrown source and drain
US11328988B2 (en) 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication
US11244943B2 (en) * 2019-12-27 2022-02-08 Intel Corporation Three-dimensional integrated circuits (3DICs) including bottom gate MOS transistors with monocrystalline channel material
US20220013356A1 (en) * 2020-07-10 2022-01-13 Taiwan Semiconductor Manufacturing Company Limited Thin-film transistors having hybrid crystalline semiconductor channel layer and methods of forming the same
US20220310610A1 (en) * 2021-03-25 2022-09-29 Intel Corporation Thin-film transistors and mim capacitors in exclusion zones

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6684769B2 (ja) * 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
US20200119085A1 (en) * 2018-10-10 2020-04-16 Glo Ab Vertical stacks of light emitting diodes and control transistors and method of making thereof

Also Published As

Publication number Publication date
US20200135930A1 (en) 2020-04-30
US20210225647A1 (en) 2021-07-22
US11587786B2 (en) 2023-02-21
CN111129019A (zh) 2020-05-08
US10991576B2 (en) 2021-04-27
US20230197445A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US10748901B2 (en) Interlayer via contacts for monolithic three-dimensional semiconductor integrated circuit devices
TW202018786A (zh) 半導體裝置
US10361306B2 (en) High acceptor level doping in silicon germanium
US10566430B2 (en) Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
CN108431953B (zh) 垂直晶体管制造和器件
JP7438237B2 (ja) 積層型縦型輸送電界効果トランジスタのためのハイブリッド・ゲート・スタック集積
CN100449784C (zh) 半导体器件及其制造方法
CN108231891A (zh) 半导体器件
US8916872B1 (en) Method of forming a stacked low temperature diode and related devices
US9721896B2 (en) Interconnection structure, fabricating method thereof, and semiconductor device using the same
US9202756B1 (en) Method of forming a stacked low temperature transistor and related devices
TWI553743B (zh) 半導體元件與其形成方法及電晶體的形成方法
TWI725539B (zh) 半導體裝置和製造半導體裝置的方法
US11876124B2 (en) Vertical transistor having an oxygen-blocking layer
WO2012167509A1 (zh) 一种半导体结构及其制造方法
US10170628B2 (en) Method for forming an extremely thin silicon-on-insulator (ETSOI) device having reduced parasitic capacitance and contact resistance due to wrap-around structure of source/drain regions
JP2022515592A (ja) 積層垂直輸送電界効果トランジスタのための２重輸送配向
KR102390076B1 (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스
KR102571378B1 (ko) 감소된 접촉 저항률을 갖는 멀티게이트 디바이스
US20240072133A1 (en) Backside and frontside contacts for semiconductor device
US20240222229A1 (en) Back side contacts for semiconductor devices
US20240063121A1 (en) Backside contact for semiconductor device
US20240105610A1 (en) Vertical-transport field-effect transistor with backside gate contact
KR20220103643A (ko) 다이오드 표면 손상 제어
CN103515232B (zh) 半导体结构及其制造方法