CN101345241A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101345241A
CN101345241A CNA2008100852383A CN200810085238A CN101345241A CN 101345241 A CN101345241 A CN 101345241A CN A2008100852383 A CNA2008100852383 A CN A2008100852383A CN 200810085238 A CN200810085238 A CN 200810085238A CN 101345241 A CN101345241 A CN 101345241A
Authority
CN
China
Prior art keywords
mentioned
semiconductor
semiconductor layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100852383A
Other languages
English (en)
Other versions
CN101345241B (zh
Inventor
小山英寿
加茂宣卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101345241A publication Critical patent/CN101345241A/zh
Application granted granted Critical
Publication of CN101345241B publication Critical patent/CN101345241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是提供一种3维结构的半导体装置，其能够在既避免制造工序的复杂化又高精度地把握在多个半导体层中分别形成的半导体元件的位置关系的同时来进行制造。准备作为透明衬底的SiC衬底(2)，在该SiC衬底(2)中形成布线(30、32)、晶体管(10)之后，在其上使GaN层(6)外延生长，接着，在GaN层(6)中形成布线(18、32)。以与布线(18、32)电连接的方式形成晶体管(20)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，公知有例如下述的专利文献1中所公开那样的将Si(硅)用作半导体材料的3维结构的半导体装置。根据专利文献1的技术，在半导体衬底上形成半导体集成电路，在该衬底上经层间膜进而形成Si层。而且，利用该Si层进而形成半导体集成电路，构成3维结构的半导体装置。
专利文献1：日本专利申请公开2006-203250号公报
专利文献2：日本专利申请公开平5-75018号公报
专利文献3：日本专利申请公开2000-150900号公报
专利文献4：日本专利申请公开2003-179233号公报
在形成3维结构的半导体装置时，优选在希望的位置上能够精度良好地形成各半导体层的半导体元件。特别是优选越是多层结构，越精度良好地进行各层间的结构的位置关系的把握。
但是，在上述以往的技术中，在形成3维结构的情况下，首先，在衬底上形成半导体元件，之后，进而层叠Si层。在这样的结构中，在层叠Si层时，衬底上的结构被Si层所覆盖。其结果是，不再能够实测出正确的位置关系，以高精度把握位置关系变得困难。
为了避免这样的问题，也可考虑在衬底上的Si层上形成半导体元件后通过构图从而去掉半导体元件以外的部分的手法。由此，就变得可以看到衬底上的半导体元件。但是，在使用该手法的情况下，会招致工序数的增加。
发明内容
本发明是为了解决上述这样的课题而做出的，其目的是提供一种3维结构的半导体装置，其能够在既避免制造工序的复杂化又高精度地把握在多个半导体层中分别形成的半导体元件的位置关系的同时来进行制造。
第1发明为了达成上述目的，是一种半导体装置，其特征在于，具备：第1半导体层；第1半导体元件，形成在上述第1半导体层中；第2半导体层，以与上述第1半导体元件重叠的方式层叠在上述第1半导体层上，由透明半导体材料构成；第2半导体元件，形成在上述第2半导体层中；以及布线，在上述第2半导体层内延伸并电连接上述第1、2半导体元件。
根据第1发明，因为以覆盖第1半导体元件的方式层叠的第2半导体层是由透明半导体材料形成的，所以能够透过该第2半导体层而光学式检测出第1半导体元件的位置。其结果是，能够在不招致制造工序的复杂化地高精度把握第1、2半导体元件的位置关系的同时，形成半导体装置。
附图说明
图1是本发明的实施方式1的半导体装置的剖面图。
具体实施方式
实施方式1
[实施方式1的结构]
图1是本发明的实施方式1的半导体装置的剖面图。在本实施方式中，作为一个例子，表示作为高频器件的半导体装置。本实施方式的半导体装置如图1所示具备作为透明衬底的SiC(碳化硅)衬底2。在SiC衬底2中形成有晶体管10。晶体管10具备栅电极12、源电极14、漏电极16。
在SiC衬底2上层叠有GaN(氮化镓)层6。GaN层6是以覆盖晶体管10的方式层叠的单晶透明半导体层。在GaN层6上还层叠有AlGaN层8。在AlGaN层8中形成有晶体管20。晶体管20具备：栅电极22、源电极24、漏电极26。在栅电极22的周围具备有绝缘膜28。
本实施方式的半导体装置具备布线18。布线18电连接晶体管10的漏电极16和晶体管20的漏电极26。布线18贯通GaN层6的内部而形成。此外，本实施方式的半导体装置具备：连接到晶体管10的源电极14的布线30、连接到晶体管20的源电极24的布线32。布线30、32也分别贯通AlGaN层8、GaN层6、SiC衬底2等的内部而形成。
这样，本实施方式的半导体装置具备：包含SiC衬底2、GaN层6、AlGaN层8的多层结构，而且是在该多层结构的不同层中分别具备晶体管10、20的3维结构的半导体装置。
本实施方式的半导体装置例如能够通过下述这样的工序来制造。首先，准备作为透明衬底的SiC衬底2，在该SiC衬底2上形成布线30、32、晶体管10。之后，在SiC衬底2上使GaN层6外延生长。接着，在GaN层6上形成布线18、32，以与这些布线18、32电连接的方式形成晶体管20。
再有，在使用了GaN的高频器件中，优选GaN的结晶结构是六方晶结构。因此，在本实施方式中，考虑到这一点，使成为基底的面的SiC衬底2的结晶面(或结晶结构)，作为使GaN层6成为六方晶结构那样的结构。
再有，本实施方式中的“透明”是指“实质上不吸收在现有的半导体制造中使用的曝光装置的晶片位置检测用激光光线的光”的意思。具体是，例如涉及本实施方式的透明半导体材料，可以是对处于可见光波长区域的光具有透光性的半导体材料。作为透明半导体材料的一个例子，可举出能隙(energy gap)为2.5eV以上，能够使用该透明半导体材料形成半导体器件的SiC、GaN、ZnO(氧化锌)等。
再有，在本实施方式的说明中，用语“能隙”按与“带隙(band gap)”、“禁带宽度(forbidden bandwidth)”相同的含义使用。即，在本实施方式的说明中，能够将能隙改写为带隙。
再有，在上述实施方式1中，SiC衬底2相当于上述第1发明中的“第1半导体层”，晶体管10相当于上述第1发明中的“第1半导体元件”，GaN层6以及AlGaN层8相当于上述第1发明中的“第2半导体层”，晶体管20相当于上述第1发明中的“第2半导体元件”，布线18相当于上述第1发明中的“布线”。
[实施方式1的效果]
下面，对上述说明的实施方式1的半导体装置所起到的效果进行说明。
在本实施方式中，使在SiC衬底2上形成的半导体层成为由透明半导体材料构成的GaN层6。由此，使用光学的手法就能透过GaN层6检测出晶体管10的位置。其结果是，能够在高精度地把握晶体管10、20的位置关系的同时，形成半导体装置。
也就是说，使用在现有半导体制造中使用的曝光装置的晶片位置检测结构，能够容易地识别在SiC衬底2上形成的晶体管10的位置。而且，能够正确地进行相对于晶体管10的晶体管20的定位。特别是，通过适当地选择透明半导体材料使其与现有的光学设备(例如，曝光装置的晶片位置检测用激光装置)的激光波长相匹配，从而不需要对该光学设备给予大幅的变更，就能够进行3维半导体装置的制造。
此外，根据本实施方式的半导体装置，作为衬底使用了SiC衬底2。因为SiC也是透明的，所以从没有形成晶体管10的面侧(从图1的纸面下方侧)能检测出晶体管10的位置。
此外，GaN等能隙(带隙)为2.5eV以上的透明半导体材料，通常具有半绝缘性的性质。这一点因为在本实施方式中成为GaN层6介于晶体管10、20之间的结构，所以在各层间能够确保良好的绝缘性。其结果是，能够得到同时兼备透光性和绝缘性的优越的3维结构的半导体装置。进而，根据这样的结构，即使省略用于使晶体管10、20绝缘的绝缘层(层间绝缘膜)，也能得到充分的绝缘性。由此，还有半导体装置的结构简单化、制造工序简略化的优点。
此外，如上所述，在本实施方式中，使GaN层6在SiC衬底2上生长。当制造3维结构的半导体装置时，优选多层堆起的各半导体层具备良好的结晶品质。
为了满足这样的要求，例如，有在半导体衬底上形成非晶或多晶的半导体层，之后对该半导体层进行再结晶化的技术。但是，在包含这样的再结晶工序的制造工序中，存在工序数增加并耗费时间的问题。
这一点根据实施方式1，因为通过结晶生长从而形成层叠在衬底上的半导体层，所以也能得到制造工序简略化的效果。特别是在本实施方式中，作为在SiC衬底2上生长的透明半导体层的材料，选择晶格常数(lattice constant)与SiC相近的GaN。由此，在SiC衬底2上使GaN层6外延生长，能够使GaN层6作为具有良好品质的单晶半导体层而形成。其结果是，能够省略用于再结晶化的繁杂的工序。
此外，本实施方式的半导体装置因为通过外延生长得到GaN层6，所以在GaN层6的任一个区域都具备良好的结晶性。因此，能够任意决定晶体管20的形成位置，能够以高自由度进行设计。
此外，在使用GaN或SiC材料形成半导体装置的情况下，通常在1000℃以上的温度进行制造。衬底的加热处理温度例如会对通过外延生长工序得到的结晶品质带来影响。因此，优选是能够在高加热处理温度下进行制造。这一点，在本实施方式中，因为使用了通常在1000℃以上的温度进行制造的GaN或SiC，所以能够在高温环境下制造。
再有，例如，在考虑主要是以Si形成3维结构的半导体装置的情况下(使用专利文献1的技术的情况下)，会产生对衬底的加热处理温度的制约。具体是，在专利文献1中，记载为900°左右是极限。这是因为在使用了Si的3维结构的情况下，由于过热会产生招致在衬底上形成的半导体元件性能下降等的弊病。
与此相比，本实施方式即使进行使衬底温度变为900°以上的那样的加热处理，SiC衬底2和晶体管10也不会被损坏。因此，本实施方式与专利文献1的技术相比，可以具备耐热性优越的结构。
如上所述，实施方式1的半导体装置通过使用作为透明半导体材料的SiC、GaN，从而可以具备高定位精度、良好的绝缘性、高耐热性、高结晶品质、避免工序的复杂化等许多在形成3维结构方面优选的条件。也就是说，根据实施方式1，不仅能够得到能获得高定位精度的效果，而且还能够得到从形成3维结构的半导体装置的观点出发的综合优越的效果。
再有，能够实现实施方式1那样的综合优越的3维结构半导体装置的材料，并不局限于SiC和GaN的组合。具体是，通过从SiC、GaN、ZnO中分别选择衬底以及透明半导体层的材料，从而能够得到与实施方式1同样的效果。例如，也可代替SiC衬底2而使用GaN衬底，做成GaN衬底和GaN层的组合。
[实施方式1的变形例]
以下，对实施方式1的变形例进行说明。
在实施方式1中，分别使用了作为衬底材料的SiC和作为在衬底上形成的透明半导体材料的GaN。由此，同时实现了得到高定位精度的思想(为了方便，区分为“第1思想”)、以及得到有关3维结构的半导体装置的综合优越的效果的思想(为了方便，区分为“第2思想”)。但是，本发明并不局限于此。
例如，能够单独仅仅使用第1思想。即，以为了得到高定位精度而使用透明半导体材料的观点，能够适当从广泛的选择项中选择透明半导体材料。在这种情况下，能够不被关于上述第2思想的制约(材料的种类、组合、制法、结晶结构等)所束缚地选择衬底以及半导体层的材料。
如上述那样，本实施方式中的“透明”是指“实质上不吸收在现有的半导体制造中使用的曝光装置的晶片位置检测用激光光线的光”的特定的光学特性。能够使用具备这样的特定光学特性的半导体材料。
此外，在实施方式1中，作为衬底使用了SiC衬底2。但是，本发明并不局限于此。在不需要来自衬底背面侧的透光性的情况下，也可使用由不透明的半导体材料(例如Si)构成的衬底。这是因为在这样的情况下，透过在衬底上形成的透明半导体层，也能够光学式检测出衬底上的结构。
此外，例如也可以使用透明的材料形成衬底，在该衬底上作为基底层形成Si层，在此基础上进而层叠GaN层。在这样的情况下，作为在透明衬底上形成的基底层的SiC层相当于上述第1发明中的“第1半导体层”，层叠于该SiC层上的GaN层相当于上述第1发明中的“第2半导体层”。
此外，实施方式1是同时实现了上述的第1思想和第2思想的结构。第2思想包含以(i)得到良好的绝缘性的思想、(ii)制造工序简略化的思想、(iii)得到高结晶品质的思想、(iv)得到高耐热性的思想等为代表的多个思想。实施方式1的半导体装置兼备基于这些第2思想的特征。但是，本发明并不局限于此。可以个别地利用包含在第2思想中的多个思想。例如，上述(i)～(iv)的各思想对应于需要，可以择一性或者组合使用。
例如，可以对第1思想仅组合(i)确保良好的绝缘性的思想，选择透明半导体材料。具体是，能够适当选择能隙(带隙)为2.5eV以上的其它的各种半导体材料。由此，能够得到良好绝缘性的确保、层间绝缘膜的省略等的益处。
此外，例如可以对第1思想组合(ii)利用了结晶生长的制造工序的简略化的思想或(iii)得到高结晶品质的思想。具体是，不受能隙的制约等实施方式1的材料选择思想所拘束，可以使用SiC、GaN以外的材料，通过结晶成长形成在衬底上形成的透明半导体层。由此，能够进行制造工序的简略化。特别是，通过选择晶格常数相近的透明半导体材料的组合，从而在衬底上使透明半导体层外延成长，能够得到具有良好结晶品质的3维结构的半导体装置。
此外，例如也可对第1思想仅组合第2思想中的(iv)得到高耐热性的思想。具体是，可以利用作为SiC、GaN以外的材料的、在通常的制造工艺中可以在高温下使用那样的透明半导体材料。
此外，虽然在实施方式1将GaN层6的结晶结构作为六方晶结构，但本发明并不局限于此。对应于所形成的半导体装置的种类、用途，可以选择在SiC衬底2上生长的半导体层的结晶结构。
在实施方式1中，布线18的形成在晶体管20形成前进行。但是，本发明并不局限于此。即使在形成晶体管20之后，再形成布线18也可。由此，能够任意地选择晶体管20的形成位置，能够以高自由度进行制造。
此外，通过使在SiC衬底2上生长的半导体层为多层，能够得到具备多层结构的3维半导体元件结构的装置。而且，通过使所形成的多层半导体层全部为透明材料，能够高精度且容易地进行各层的结构的对准。
再有，在本实施方式中，作为半导体元件的一个例子表示了晶体管10、20。但是，对形成在本发明的3维结构的半导体装置中的半导体元件的种类没有限定。能够在SiC衬底2、GaN层6、AlGaN层8中适当形成包含已成为公知技术的各种晶体管的半导体元件。
再有，如上所述，涉及本实施方式的半导体装置与专利文献1这样的使用Si的3维结构的半导体装置相比，还具备材料的选择性高的优点。

Claims (13)

1.一种半导体装置，其特征在于，具备：
第1半导体层；
第1半导体元件，形成在上述第1半导体层中；
第2半导体层，以与上述第1半导体元件重叠的方式层叠在上述第1半导体层上，由透明半导体材料构成；
第2半导体元件，形成在上述第2半导体层中；以及
布线，在上述第2半导体层内延伸并电连接上述第1、2半导体元件。
2.根据权利要求1所述的半导体装置，其特征在于，上述第1半导体层是使用透明半导体材料而形成的半导体衬底。
3.根据权利要求1所述的半导体装置，其特征在于，上述第2半导体层通过能隙为2.5eV以上的半导体材料形成。
4.根据权利要求2所述的半导体装置，其特征在于，上述第2半导体层通过能隙为2.5eV以上的半导体材料形成。
5.根据权利要求1所述的半导体装置，其特征在于，上述第2半导体层是由在上述第1半导体层上生长的上述透明半导体材料构成的结晶层。
6.根据权利要求2所述的半导体装置，其特征在于，上述第2半导体层是由在上述第1半导体层上生长的上述透明半导体材料构成的结晶层。
7.根据权利要求3所述的半导体装置，其特征在于，上述第2半导体层是由在上述第1半导体层上生长的上述透明半导体材料构成的结晶层。
8.根据权利要求4所述的半导体装置，其特征在于，上述第2半导体层是由在上述第1半导体层上生长的上述透明半导体材料构成的结晶层。
9.根据权利要求5所述的半导体装置，其特征在于，
上述第1半导体层是单晶层，
上述第2半导体层的晶格常数是按照使该第2半导体层能在上述第1半导体层上外延生长的程度而与该第1半导体层的晶格常数接近的值。
10.根据权利要求6所述的半导体装置，其特征在于，
上述第1半导体层是单晶层，
上述第2半导体层的晶格常数是按照使该第2半导体层能在上述第1半导体层上外延生长的程度而与该第1半导体层的晶格常数接近的值。
11.根据权利要求7所述的半导体装置，其特征在于，
上述第1半导体层是单晶层，
上述第2半导体层的晶格常数是按照使该第2半导体层能在上述第1半导体层上外延生长的程度而与该第1半导体层的晶格常数接近的值。
12.根据权利要求8所述的半导体装置，其特征在于，
上述第1半导体层是单晶层，
上述第2半导体层的晶格常数是按照使该第2半导体层能在上述第1半导体层上外延生长的程度而与该第1半导体层的晶格常数接近的值。
13.根据权利要求1至12的任一项所述的半导体装置，其特征在于，
上述第1半导体层使用SiC(碳化硅)、GaN(氮化镓)以及ZnO(氧化锌)中的任一种材料而形成，
上述第2半导体层使用SiC(碳化硅)、GaN(氮化镓)以及ZnO(氧化锌)中的任一种材料而形成。
CN2008100852383A 2007-07-11 2008-03-10 半导体装置 Active CN101345241B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007181806 2007-07-11
JP2007-181806 2007-07-11
JP2007181806A JP5298470B2 (ja) 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101345241A true CN101345241A (zh) 2009-01-14
CN101345241B CN101345241B (zh) 2011-06-08

Family

ID=40121632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100852383A Active CN101345241B (zh) 2007-07-11 2008-03-10 半导体装置

Country Status (5)

Country Link
US (1) US8008667B2 (zh)
JP (1) JP5298470B2 (zh)
CN (1) CN101345241B (zh)
DE (1) DE102008011799B4 (zh)
TW (1) TWI376728B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20130007597A (ko) 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2013004572A (ja) 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450444A (en) 1987-08-21 1989-02-27 Agency Ind Science Techn Manufacture of semiconductor device
JPH0770695B2 (ja) * 1989-03-27 1995-07-31 シャープ株式会社 炭化珪素半導体装置の製造方法
JPH0575018A (ja) 1991-02-26 1993-03-26 Ricoh Co Ltd 半導体装置及びその製造方法
US5525536A (en) 1991-12-26 1996-06-11 Rohm Co., Ltd. Method for producing SOI substrate and semiconductor device using the same
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
KR100583972B1 (ko) 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
KR100697693B1 (ko) * 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP2006203250A (ja) 2006-04-05 2006-08-03 Ftl:Kk ３次元半導体デバイスの製造方法
JP2008198675A (ja) * 2007-02-09 2008-08-28 Doshisha 積層型半導体集積装置

Also Published As

Publication number Publication date
US8008667B2 (en) 2011-08-30
DE102008011799B4 (de) 2011-07-28
DE102008011799A1 (de) 2009-01-15
CN101345241B (zh) 2011-06-08
JP5298470B2 (ja) 2013-09-25
JP2009021321A (ja) 2009-01-29
US20090014728A1 (en) 2009-01-15
TW200903591A (en) 2009-01-16
TWI376728B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
CN101345241B (zh) 半导体装置
US8212294B2 (en) Structure having silicon CMOS transistors with column III-V transistors on a common substrate
KR101186291B1 (ko) 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
US20150102466A1 (en) Semiconductor-on-insulator structure and method of fabricating the same
US9614026B2 (en) High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
US20170288055A1 (en) Aluminum Nitride Based Silicon-On-Insulator Substrate Structure
CN104756245B (zh) 具有提高的可靠性和工作寿命的半导体器件及其制造方法
TW201803015A (zh) 用於射頻應用之絕緣體上半導體底材
JP2000036620A (ja) 窒化物エピタキシのための多層インジウム含有窒化物緩衝層
US20150309255A1 (en) Semiconductor devices and methods of manufacturing the same
US9824885B2 (en) Method of fabricating double sided Si(Ge)/Sapphire/III-nitride hybrid structure
KR102210325B1 (ko) Ｃｍｏｓ 소자 및 그 제조 방법
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
TWI485886B (zh) 三族氮化物半導體之表面處理方法、三族氮化物半導體之製造方法、三族氮化物半導體以及三族氮化物半導體結構
TW202018786A (zh) 半導體裝置
JP4035971B2 (ja) 半導体結晶の製造方法
CN101093847A (zh) 半导体器件及其制造方法
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
JP2014160807A (ja) 空間的に閉じ込められた誘電体領域を含む半導体構造
JP2008218468A (ja) ３次元集積回路装置及びその製造方法
JP5146432B2 (ja) Ｉｉｉ族窒化物系化合物半導体のエピタキシャル成長方法及びｉｉｉ族窒化物系化合物半導体素子の製造方法
TW578275B (en) Semiconductor structure and device including a monocrystalline compound semiconductor layer formed overlying a compliant substrate and a method of forming the same
TW201914036A (zh) 半導體裝置及其製造方法
JP2010129963A (ja) 半導体装置の製造方法及び半導体装置
KR102156349B1 (ko) 표면 스트레스가 완화된 결정질의 탄화실리콘 박막 구조체 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant