TWI376728B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI376728B
TWI376728B TW096147378A TW96147378A TWI376728B TW I376728 B TWI376728 B TW I376728B TW 096147378 A TW096147378 A TW 096147378A TW 96147378 A TW96147378 A TW 96147378A TW I376728 B TWI376728 B TW I376728B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
semiconductor layer
substrate
sic
Prior art date
Application number
TW096147378A
Other languages
English (en)
Other versions
TW200903591A (en
Inventor
Koyama Hidetoshi
Kamo Yoshitaka
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200903591A publication Critical patent/TW200903591A/zh
Application granted granted Critical
Publication of TWI376728B publication Critical patent/TWI376728B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

1376728 九、發明說明： 【發明所屬之技術區域】 本發明係有關於一種半導體裝置。 【先前技術】 在習知技術中，如下述之特許文獻1所示，揭露以Si (石夕）為半導體材料之3次元構造的半導體裝置。根據特 许文獻1之技術的話，在半導體基板上形成半導體集積回 路’再於前述基板上隔著層間膜形成以層。而且，使用此
Sl層’並形成半導體集積回路，而構成3次元構造之半導 體裝置。 【特許文獻1】特開20 06-20 3250號公報 【特許文獻2】特開平5 - 7 5 01 8號公報 【特許文獻3】特開20 00- 1 50 900號公報 【特許文獻4】特開20 03- 1 79233號公報 【發明内容】 在形成3次元構造之半導體裝置之際，可以在良好的 精度下將各半導體層之半導體元件形成於所欲之位置。尤 其是’形成多層構造時更需要在良好的精度下把握各層間 之構造的位置關係。 但是，在上述習知技術中，於形成3次元構造之情況， 首先’在基板形成半導體元件，之後，進一步疊積Si層。 在上述構成中’於疊積Si層時，以Si層覆蓋基板上之構 造。結果，變得無法實測正確之位置關係，而難以在高精 度下把握位置關係。 2118-9303-PF 5 1376728 為了避免上述問@ . « . , „ 後，也可以考慮所形成半導體元件 之部分的手法=藉由圖案化製程移除半導體元件以外 θ ’可以看見基板上之半導體元件。在 使用此手法之情況下，招致步驟數之增加。 為了解決上述課題，此發明之目的係提供一種3次元 構造之半導體裝置，1 ，、中此丰導體裝置除了避免製造步 、复雜化亦可以在高精度下把握分別形成於複數個半 導體層之半導體元件的位置關係而進行製造。 為了達成上述目的，第丨發明係提供一種半導體裝 置’包括：第1半導體層；帛i半導體元件，形成於前述 第1半導體層；2半導體層’以與前述第i半導體元件重 疊之方式疊積於前述第i半導體層’1由透明半導體材料 構成；第2半導體元件，形成於前述第2半導體層；以及 配線，延伸至前述第2半導體體層内且與前述第i、2半導 體元件電性連接。 根據第1發明的話，由於以覆蓋第！半導體元件而疊 積之第2半導體層係由透明半導體材料形成的緣故，^ 此’可以透過前述第2半導體層而以光學的方式檢出第j 半導體元件之位置。結果，不會招致製造步驟之複雜化， 且可以咼精度地把握第1、2半導體元件之位置關係，而形 成半導體裝置。 【實施方式】 第1貫施例 [第1實施例之構成] 2118-9303-PF 6 !376728 第1圖係繪示本發明之第丨實施例之半導體裝置之剖 面圖。在本貫施例中，係顯示以作為高頻率元件之半導體 裝置的例子。如第丨圖所示，本實施例之半導體裝置係具 備透明基板之SiC(碳化石夕）基板2。在Sic基板2形成電 曰曰體10 〇電晶體10係具有閘極電極12、源極電極14、汲 極電極16。 -在SiC基板2疊積GaN (氮化）層6。―層6係以覆 蓋電：體10之方式而疊積之單結晶透明半導體層。在_ f 6還疊積A1GaN層8。在Α1_層8形成電晶體。電 晶體20係具備閘極電極22、源極電極24、汲極電極26。 閘極電極22之周圍係具備絕緣膜28。 本實施例之半導體裝置係具備配線18。配線18係與 電晶體ίο之汲極電極16、電晶體2〇之汲極電極26電性 連接。配線18係貫通―層6之内部而形成。另外，本實 施例之半導體裝置係具備與電晶體1〇之源極電極14接續 之配線30、或與電晶體2〇之源極電極24接續之配線μ。 配線3〇、32也分別貫通AIGaN層8、GaN層6、SiC基板2 等内部而形成。 如此一來，本實施例之半導體裝置乃是具備包含sic 基板2、GaN層6、以(^層8之多層構造，且在前述多層 構造之相異層分別具備電晶體1〇，之3次元構造 體裝置。
7如，本實施例之半導體裝置係可以藉由下列述步驟 而製造。首先，準備透明基板之SiC基板2，並在前述SK
2118-9303-PF 7 1376728 基板2上形成配線30、32、雷曰辟1Λ 电日日體10。此後，在yc基板 2之上蟲晶成長GaN層6 »接菩，Γ 牧有在GaN層6形成配線18、 32，並形成電晶體20以與配線丨 球U、32電性連接。 而且，在使用GaN之高頻率 ^ * 殒手70件中，以GaN之結晶構 ie為六方晶構造較佳。在本訾尬办丨+ 丰霄施例中，考慮到此點，將成 為下方之面之SiC基板2的杜曰而rβ 、〇日日面（或是結晶構造）作成 GaW層6疋六方晶構造的構造。 而且，本實施例中所謂「 # 「 透月」係指「既存之半導體 製造所用之曝光裝置之晶圓位 罝檢出用雷射光線之光實質 上不會被吸收」之特定光學特# 立 子付性的思思。具體而言，例如， 可以將本實施例之透明丰導奶 牛㈣材㈣成對於位在可見光波 長區域之光而言具有光透過性 牛導體材枓。以作為透明 導體材料之一例而言，例如有能量間隙為2.5eV以上且 使用此透明半導體材料而可以形成半導體元件力Μ、 GaN、ZnO (氧化鋅）等。 而且，本實施例之說明巾，所謂「能量間隙」之用語 係以與「能帶間隙」「禁制帶幅」相同意思而使用。二 之，在本實施例之說明中’也可以將「能量間隙」替二 「能帶間隙| 。 、而且，在上述第1實施例中，Sic基板2係相當於前 述第1發明之「第！半導體層」；電晶體10係二 第1發明之「第i半導體元件」；_層6及心二
=於：述……「第…導體層^電晶體別 '、目备於刖述第1發明之「第2半導體元件」；配線18係 2118-9303-PF 8 1376728 相當於前述第1發明之「配線」。 [第1實施例之效果] 以下，說明以上所述之第1實施例之半導體裝置的效 果0 在本實施例中，以Sic基板2上形成之半導體層作為 由透明半導體材料構成之GaN層6。藉此，使用光學的手 法’可以透過GaN層6而檢出電晶體丨〇之位置。結果，可 以一邊在高精度下把握電晶體1〇、2〇之位置關係，—邊形 成半導體裝置。 換言之，使用既存之半導體製造所用之曝光裝置之晶 圓位置檢出機構，可以容易識別在SiC基板2形成之電晶 體10之位置。而且’可以正確進行相對於電晶體i 〇之電 日日體20的位置決定。尤其是，藉由合於既存之光學設備（例 如’曝光裳置之晶圓位置檢出用雷射裝置）之光的波長而 適切地選擇透明半導體材料，不需在前述光學設備作大幅 的變更，即可進行3次元半導體裝置之製造。 另外，根據本實施例之半導體裝置的話，使用基 板2作為基板。由於Sic係透明 土 乃您故因此可以從電晶體 ίϋ未形成之面側（從第1 弟圈之紙面下方側）檢出電晶體10 之位置。 另外，U等能量間隙（能帶間隙）為2 5e 透明半導體材料通常具有半絕緣性 4 一…丄 < Γ生寶0關於此點，在 本貫她例中，由於變成在電晶體〗 +战上2 Μ之間夹著GaN層6 之構成的緣故，因此，可以確保各 示谷層間之良好絕緣性》結
2118-9303-PF 9 1376728 果，可以得到光透過性與絕緣性㈣兼備之優# ι欠元構 造的半導體裝置…，根據上述構成的#，即使省略了 用於使電晶體1G、20絕緣之絕緣層（層間絕緣膜），也可 以得到充分之絕緣性。因此，也有所謂半導體裝置之構造 簡化、製造步驟之簡化的優點。 另外’如上所述，在本實施财，於W基板2上成 長GaN層6。可以製造3次元構造之半導體裝置而多層 籲疊積之各半導體層係具備良好的結晶品質。 為了滿足要求，例如，有所謂在半導體基板上形成非 晶質或多結晶之半導體層，且之後再對此半導體層進行再 結晶化的技術。但是，在包含上述再結晶化步驟之製造步 驟令，有所謂步驟數增加與耗費時間的問題。 關於此點，根據第i實施例的話，由於藉由結晶成長 而形成疊積在基板上之半導體層的緣故，因此，可以得到 製造步驟簡略化的效果。尤其|，在本實施例中，以训 • 基板2上成長之透明半體層的材料而言，選擇與SiC晶格 常數接近之GaN。藉此，可以使GaN層6在SiC基板2上 磊晶成長，且形成GaN層6以作為具有良好品質之單結晶 半導體層。結果，可以省略用於再結晶化之煩雜步驟。 另外，由於本實施例之半導體裝置係藉由磊晶成長而 得到GaN層6的緣故，因此，即便在GaN層6之任一區域 也具備良好之結晶性。因此’可以任意定電晶體2〇之形成 位置’而可以在高的自由度下進行設計。 另外，在使用GaN或SiC等材料而形成半導體裝置之 2118-9303-PF 10 1376728 情況下’通常可以在i 〇〇〇〇c以上之溫度下進行製造。例如， 基板之加熱處理溫度會影響藉由磊晶成長步驟而得之結晶 品質。因此’可以在高的加熱處理溫度下製造。關於此點， 在本實施例中，由於使用通常可以在i00(rc以上之溫度下 製造之GaN或SiC的緣故，因此，可以在高溫環境下製造。 而且，例如，在主要考慮Si而形成3次元構造之半導 體裝置的情況（使用特許文獻1之技術的情況）下，不會 對基板之加熱處理溫度產生制約。具體而言，在特許文獻 1中’記載了 900°C左右之極限。這是因為在使用si之3 次兀構造的情況下’由於過熱的緣故，而產生形成於基板 之半導體元件之性能降低的弊害。 相對地’本實施例即使進行基板溫度為9〇〇〇c以上之 加熱處理也不會損壞S i C基板2與電晶體1 〇。因此，本實 施例相較於特許文獻1之技術而言係具備優異耐熱性之構 造° 如以上說明所述，第1實施例之半導體裝置係藉由使 用S1C、GaN作為透明半導體材料，而可以形成具有下列條 件之3次元構造，例如，高的位置決定精度、良好的絕緣 性、高耐熱性、高的結晶品質、步驟之複雜化之避免。總 之，根據第1實施例的話，不僅可以得到所謂高的位置決 疋精度的效果，另外，從形成3次元構造之半導體裝置的 觀點來看，亦可得到總合的優異效果。 而且，如第1實施例所述，總合來說，可以實現優異 之3次元構造之半導體裝置的材料並不限於SiC與gj之 2118-9303-PF 11 1376728 組合。具體而言，藉由從SiC、GaN、ZnO選擇基板及透明 半導體層之材料，可以得到與第1實施例同樣之效果。例 如，也可以使用GaN基板以取代SiC基板2，而作成GaN 基板與GaN層之組合。 [第1實施例之變形例] 以下，說明第1實施例之變形例。 在第1實施例中，分別以SiC作為基板之材料，且以 GaN作為基板上形成之透明半導體材料。藉此，所謂高的 位置決定精度之思想（為了方便說明，區分為「第i思 想」）、所s胃關於3次元構造之半導體裝置的總合優異效 果之思想（為了方便說明，區分為「第2之思想」）得以 同時實現。但是’本發明並不限定於此。 例如，可以單獨用第1思想。換句話說，以所謂使用 應可得到高的位置決定精度之透明半導體材料的觀點而 言，可以廣泛的選項之中選擇適宜、透明的半導體材料。 在此種情況下’可以不拘泥於與上述帛2思想相關之制約 (材料之種類、組合、製法、結晶構造等），巾選擇基板 及半導體層之材料。 土 如上所述，本實施例中所謂「透明」係指「既存之本 導體製造所用之曝光裝置之晶圓位置檢出用雷射光線之： 實質上不會被吸收」之特；^光學特性的意思。可以使用且 備上述特定光學特性的半導體材料。 一 另外，在第1實施例中，使用Sic基板 但是’本發明並不限定於此马基板。 不要求來自基板背面側之
2118-9303-PF 12 1376728 光透過性的情況下’也可以使用由不透明的半導體材料（例 如，Si)構成的基板》在此種情況下，也可以透過基板上 开> 成之透明半導體層，而以光學的方式檢出基板上之構造。 另外，例如，也可以使用透明的材料而形成基板，並 在此基板上形成si c層作為下方層，並進一步疊積GaN層。 在此種情況下，形成於透明基板上且作為下方層之SiC層 係相當於前述第1發明之「第〗半導體層」；疊積於前述
SiC層之GaN係相當於前述第J發明之「第2之半導體層」。 另外，第1實施例係成為既述之第】思想與第2思想 同時實現的構h第2思想係由⑴得到良好的絕緣性之 思想、（ii)製造步驟簡略化之思想' (iu)得到高品質 之思想、（IV)得到高耐熱性之思想開始，且包含複數個 思想。第1實施例之半導體裝置係兼備基於上述第2思想 之特徵。但是’本發明並不限定於此。可以個別利用含： 第2思想之複數個思想。例#，可以因應需要而選擇上述 (1)〜（lv)之各種思想之一或將其組合而利用。 例如’可以在第！思想内加人⑴良確保好的絕緣性 之思想’並選擇透明的半導體材料。具體而言，可以適告 地選擇能量間隙（能帶間隙）為2·—上之其它種種： 牛導體材料。藉此，可以得到良好的絕緣性之確保、 絕緣膜之省略等利益。 曰 ㈣另1:二如，τ以在第1思想内加入（u)利用結晶 成長之Ik ^驟之簡略化的思相 i 的思想。具體而古，不杓Γ…曰 、-口晶品質 °不拘泥在受能量間隙制約之第i實施
2118-9303-PF 13 1376728 例之材料選擇的思想，使用Sic、GaN以外之鉍社 ^ 何料，可以萨 由使基板上形成之透明半導體層結晶成長而形成。製造= 驟之簡略化行。尤其是，藉由選擇晶格常數相近之透明半 導體材料之組合，可以在基板上磊晶成長透明半導體層， 而可以得到具有良好結晶品質之3次元構造的半導體裝 置。 、 另外，例如，也可以在第i思想内僅加入第2思想中 之（i v )得到高耐熱性的思想。具體而言，可以利用、
GaN以外的材料，亦即在通常之製造程序中於高溫下使用 之透明半導體材料。 另外，在第1實施例巾，雖然將―層6之結晶構造 作成六方晶構造，但是，本發明並不限定於此。也可以因 應形成之半導體裝置的種類、用途，而選擇在SiC基板2 上成長之半導體層的結晶構造。 β在第1實施例中，於電晶體20形成前形成配線18。 但是’本發明並不限定於此。也可以在電晶體⑼形成後， 形成配'線18。藉此，可以任意選擇電晶冑2〇之形成位置， 且可以在高的自由度下進行製造。 另外，藉由將成長於SiC基板2上之半導體層作成複 數層’可以得到具備多層構造之3次元半導體元件構造的 裝置而且，藉由將形成之多層半導體層全部作成透明材 料，可以在高的精度下容易地對準各層構造的位置。 而且，在本實施例中，以電晶體〗〇、2〇作為半導體元 牛之例但又，並不限定於在本發明之3次元構造之半
2118-9303-PF 14 1376728 導體裝置所形成之半導體元件的種類。可以將公知技術之 包含種種電晶體的半導體元件適當地形成於Si C基板2、
GaN 層 6、AlGaN 層 8。 而且，如上述說明一樣，相較於特許文獻丨之使用矽 之3次元構造的半導體裝置而言，本實施例之半導體敦置 係具備材料之選擇性高的優點。 【圖式簡單說明】
[圖1 ]本發明之第1實施例之半導體裝 【主要元件符號說明】 置之剖面圖 2〜SiC基板
6〜GaN層 8 ‘ AlGaN 層 10 、2 0〜 電 a 曰曰 體 12 、η〜 閘 極 電 極 14 、24〜 源·極 電 極 16 、2 6〜 汲 極 電 極 18 〜配線 28 〜絕緣膜 30 、32〜 配 線 2118-9303-PF 15

Claims (1)

1376728 "· 第 096147378 號 办 101年2月9日修正替換頁 十、申請專利範圍： 1. 一種半導體裝置，包括： • 第1半導體層； 半導體元件，形成於前述^半導體層； 田:半導體層，以與前述第1半導體元件重疊之方式 豐積於刖述第1半導體居，曰ώ 牛㈣層’且由透明半導體材料構成； 第2 +導體元件，形成於前述第2半導體層；以及
配線’延伸至前述第2半導體層内且與前述第卜2半 導體元件的電極電性連接； 於前述第1半導體層與前述第2半導體層疊積而成的 結構中’刖述第1 I導體元件的前述電極係形成於前述第 1半導體層的表面’且前述帛1半導體元件的該電極被前 述第2半導體層所覆蓋’前述第2半導體元件的前述電極 係形成於前述第2半導體層的表面； 前述第2半導體層係藉由能量間隙為2. 5eV以上的半 導體材料形成；以及 前述第2半導體層介於前述第丨半導體元件與前述第 2半導體元件之間，且前述第丨半導體元件與前述第2半 導體元件之間無絕緣膜存在。 2·如申請專利範圍第1項所述的半導體裝置，其中， 前述第1半導體層為使用透明半導體材料而形成之半導體 基板。 3.如申請專利範圍第1項所述的半導體裝置，其中， 前述第2半導體層係由成長前述第1半導體層上之前述透 2118-9303-PF2 1376728 -· 101年2月9日修正替換頁 • 第 096M7378 號 m 明半導體材料所組成的結晶層。 4.如申請專利範圍第3項所述的半導體裝置，其中 前述第1半導體層為單結晶層； 前述第2半導體層之晶格常數係前述第工半導體層之 晶格常數的近似值，而前述近似值係使前述第2半導體層 磊晶成長於前述第1半導體層上之程度。 曰 ，…5.如申請專利範圍第1項所述的半導體裝置，前述第 W導 =係使用^ (碳化石夕）、Μ (氮化鎵）及Zn() (乳化鋅）之任一丨個材料而形成； 月〗述第2半導體層係使用Sic (碳 蘇）及_(氧化鋅）之任—i個材料而形^⑽（氮化 6.如申請專利範圍第！項所述 述第2半導體層盥前”. 守職置’其中前 7如申&直’〜丨半導體層由不同的材料所構成。 述第範圍帛1項所述的半導體裝置，其中前 述第2丰導體元件與前述第1半導體元件為電晶體』 2118-9303-PF2 17
TW096147378A 2007-07-11 2007-12-12 Semiconductor device TWI376728B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007181806A JP5298470B2 (ja) 2007-07-11 2007-07-11 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200903591A TW200903591A (en) 2009-01-16
TWI376728B true TWI376728B (en) 2012-11-11

Family

ID=40121632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096147378A TWI376728B (en) 2007-07-11 2007-12-12 Semiconductor device

Country Status (5)

Country Link
US (1) US8008667B2 (zh)
JP (1) JP5298470B2 (zh)
CN (1) CN101345241B (zh)
DE (1) DE102008011799B4 (zh)
TW (1) TWI376728B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405747B (zh) * 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
KR20130007597A (ko) 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
JP2014170872A (ja) * 2013-03-05 2014-09-18 Toyota Industries Corp 半導体ウェハおよび半導体ウェハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450444A (en) 1987-08-21 1989-02-27 Agency Ind Science Techn Manufacture of semiconductor device
JPH0770695B2 (ja) * 1989-03-27 1995-07-31 シャープ株式会社 炭化珪素半導体装置の製造方法
JPH0575018A (ja) 1991-02-26 1993-03-26 Ricoh Co Ltd 半導体装置及びその製造方法
US5525536A (en) * 1991-12-26 1996-06-11 Rohm Co., Ltd. Method for producing SOI substrate and semiconductor device using the same
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
KR100583972B1 (ko) * 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
KR100697693B1 (ko) * 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP2006203250A (ja) 2006-04-05 2006-08-03 Ftl:Kk ３次元半導体デバイスの製造方法
JP2008198675A (ja) * 2007-02-09 2008-08-28 Doshisha 積層型半導体集積装置

Also Published As

Publication number Publication date
JP5298470B2 (ja) 2013-09-25
JP2009021321A (ja) 2009-01-29
CN101345241B (zh) 2011-06-08
US8008667B2 (en) 2011-08-30
CN101345241A (zh) 2009-01-14
DE102008011799A1 (de) 2009-01-15
TW200903591A (en) 2009-01-16
DE102008011799B4 (de) 2011-07-28
US20090014728A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
TWI376728B (en) Semiconductor device
US20170213822A1 (en) Semiconductor Device Structure and Method
JP5721351B2 (ja) 半導体装置
JP5344037B2 (ja) 炭化珪素基板および半導体装置
TWI466256B (zh) 絕緣體上半導體金屬結構、形成該等結構之方法、及包括該等結構之半導體裝置
DE102013108946B4 (de) Halbleitervorrichtung
TW200832702A (en) Strained transistor with optimized drive current and method of forming
US20060267017A1 (en) Semi-conductor-on-insulator structure, semiconductor devices using the same and method of manufacturing the same
TW201232774A (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
TW200811913A (en) Multilayered semiconductor wafer and process for manufacturing the same
TW201218261A (en) Semiconductor wafer and method of manufacturing semiconductor device
TW201251008A (en) Group III-N HEMT with a floating substrate region and a grounded substrate region
TW201803015A (zh) 用於射頻應用之絕緣體上半導體底材
US20110147814A1 (en) Semiconductor device manufacturing method and semiconductor device
TW201123268A (en) Silicon carbide substrate production method and silicon carbide substrate
TW201126663A (en) Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom
WO2011030661A1 (ja) 半導体装置および半導体装置の製造方法
TW201244031A (en) Semiconductor device with resistance circuit
CN105593979A (zh) 半导体装置及其制造方法
US7915700B2 (en) Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof
TW201044445A (en) Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device and method for manufacturing electronic device
TW550640B (en) Structure and method for fabricating semiconductor structures and devices for detecting chemical reactant
TWI375982B (en) Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate
TW201834029A (zh) 半導體裝置及半導體裝置之製造方法
CN103946969A (zh) 绝缘体上半导体结构及其制造方法