JP2008543049A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008543049A5 JP2008543049A5 JP2008513466A JP2008513466A JP2008543049A5 JP 2008543049 A5 JP2008543049 A5 JP 2008543049A5 JP 2008513466 A JP2008513466 A JP 2008513466A JP 2008513466 A JP2008513466 A JP 2008513466A JP 2008543049 A5 JP2008543049 A5 JP 2008543049A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion
- semiconductor
- substrate
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (5)
- 基板の第1表面の内部に形成される複数の金属パッド、前記基板の反対側の第2表面に形成される接着/メッキ層、及び前記接着/メッキ層の表面に形成される金層を含む半導体ウェハ積層構造を設ける工程と、
前記金層、前記接着/メッキ層、及び前記基板の複数のエッジ部分を露出させるべく、前記金層を前記半導体ウェハ積層構造のダイシングストリート領域でエッチングする工程と、
エッジシールを前記接着/メッキ層及び前記金層の前記露出エッジ部分の周りに形成する工程と、
前記半導体積層構造を前記ダイシングストリート領域でダイシングして半導体チップを画定する工程と、
前記チップを支持構造に接着させる工程とを備える、半導体パッケージの製造方法。 - エッジシールを形成する工程では、バリアメタル層を反対側の前記第2表面に堆積させる、請求項1記載の半導体パッケージの製造方法。
- バリアメタル層を堆積させる工程では、チタン層、ニッケル−バナジウム層、及び金層により構成されるバリアメタル層をスパッタリング法により形成し、そしてバリアメタル層の金は、前記接着/メッキ層の表面に形成される金層よりも小さい割合で存在する、請求項2記載の半導体パッケージの製造方法。
- 基板の第1表面の内部に形成される複数の金属パッド、及び複数の金属パッドに位置整合して形成される複数のサーマルビアを有する半導体積層構造を設ける工程と、
接着/メッキ層を、基板の反対側の第2表面に、サーマルビアの中にまで延びるように堆積させる工程と、
金層を接着/メッキ層の上に、サーマルビアの中にまで延びるように堆積させる工程と、
金層、接着/メッキ層、及び基板のエッジを露出させるべく、金層を半導体積層構造のダイシングストリート領域でダイシングする工程と、
エッジシールを、金層及び接着/メッキ層の露出エッジ部分の周りにバリアメタル層を使用して形成する工程と、
半導体積層構造をダイシングストリート領域でダイシングする工程と、
半導体積層構造を支持構造に半田付けして半導体パッケージを形成する工程とを備える、半導体パッケージの製造方法。 - 半導体チップと、そして半導体チップに半田付けされる支持構造とを備える半導体パッケージであって、半導体チップは、
基板と、
基板の第1表面の内部に形成される少なくとも一つの金属パッドと、
基板の第1表面とは反対側の第2表面に形成され、かつエッジ部分を有する接着/メッキ層と、
接着/メッキ層の上に形成され、かつエッジ部分を有する金層と、
金層の表面に形成されるバリアメタル層と、を有し、
バリアメタル層によってエッジシールが、金層のエッジ部分、及び接着/メッキ層のエッジ部分の周りに形成される、半導体パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/140,351 | 2005-05-26 | ||
US11/140,351 US7339267B2 (en) | 2005-05-26 | 2005-05-26 | Semiconductor package and method for forming the same |
PCT/US2006/010745 WO2006127107A2 (en) | 2005-05-26 | 2006-03-24 | Semiconductor package and method for forming the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008543049A JP2008543049A (ja) | 2008-11-27 |
JP2008543049A5 true JP2008543049A5 (ja) | 2009-05-07 |
JP5300470B2 JP5300470B2 (ja) | 2013-09-25 |
Family
ID=37452517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008513466A Expired - Fee Related JP5300470B2 (ja) | 2005-05-26 | 2006-03-24 | 半導体パッケージ及び同パッケージを形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7339267B2 (ja) |
JP (1) | JP5300470B2 (ja) |
CN (1) | CN100539008C (ja) |
TW (1) | TWI433279B (ja) |
WO (1) | WO2006127107A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7949601B2 (en) | 2007-04-21 | 2011-05-24 | Hartford Fire Insurance Company | Method and system for providing minimum contract values in an annuity with lifetime benefit payments |
DE102009044086A1 (de) * | 2009-09-23 | 2011-03-24 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil |
US8680674B2 (en) | 2012-05-31 | 2014-03-25 | Freescale Semiconductor, Inc. | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
US9093429B2 (en) | 2012-06-27 | 2015-07-28 | Freescale Semiconductor, Inc. | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
US9875987B2 (en) | 2014-10-07 | 2018-01-23 | Nxp Usa, Inc. | Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices |
US9589860B2 (en) * | 2014-10-07 | 2017-03-07 | Nxp Usa, Inc. | Electronic devices with semiconductor die coupled to a thermally conductive substrate |
US9698116B2 (en) | 2014-10-31 | 2017-07-04 | Nxp Usa, Inc. | Thick-silver layer interface for a semiconductor die and corresponding thermal layer |
CN107579032B (zh) * | 2017-07-27 | 2019-04-09 | 厦门市三安集成电路有限公司 | 一种化合物半导体器件的背面制程方法 |
JP7168280B2 (ja) * | 2018-06-26 | 2022-11-09 | 住友電工デバイス・イノベーション株式会社 | 半導体装置、および、半導体チップの搭載方法 |
CN110767604B (zh) * | 2019-10-31 | 2022-03-18 | 厦门市三安集成电路有限公司 | 化合物半导体器件和化合物半导体器件的背面铜制程方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3881884A (en) * | 1973-10-12 | 1975-05-06 | Ibm | Method for the formation of corrosion resistant electronic interconnections |
JPH01123418A (ja) * | 1987-11-09 | 1989-05-16 | Nec Corp | 半導体装置の製造方法 |
US5027189A (en) * | 1990-01-10 | 1991-06-25 | Hughes Aircraft Company | Integrated circuit solder die-attach design and method |
US5156998A (en) * | 1991-09-30 | 1992-10-20 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes |
JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
US6140703A (en) * | 1996-08-05 | 2000-10-31 | Motorola, Inc. | Semiconductor metallization structure |
US6040239A (en) * | 1997-08-22 | 2000-03-21 | Micron Technology, Inc. | Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication |
JP4438133B2 (ja) * | 1999-08-19 | 2010-03-24 | シャープ株式会社 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
US6312830B1 (en) * | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
US6960824B1 (en) * | 2000-11-15 | 2005-11-01 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier |
JP2003045875A (ja) * | 2001-07-30 | 2003-02-14 | Nec Kagobutsu Device Kk | 半導体装置およびその製造方法 |
US6607941B2 (en) * | 2002-01-11 | 2003-08-19 | National Semiconductor Corporation | Process and structure improvements to shellcase style packaging technology |
KR100611778B1 (ko) * | 2002-09-24 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체장치 제조방법 |
-
2005
- 2005-05-26 US US11/140,351 patent/US7339267B2/en active Active
-
2006
- 2006-03-24 WO PCT/US2006/010745 patent/WO2006127107A2/en active Application Filing
- 2006-03-24 JP JP2008513466A patent/JP5300470B2/ja not_active Expired - Fee Related
- 2006-03-24 CN CNB2006800182164A patent/CN100539008C/zh not_active Expired - Fee Related
- 2006-04-17 TW TW095113584A patent/TWI433279B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008543049A5 (ja) | ||
KR100510154B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3908157B2 (ja) | フリップチップ型半導体装置の製造方法 | |
CN100468713C (zh) | 半导体晶片焊料凸块结构及其制造方法 | |
JP5693375B2 (ja) | 半導体発光素子 | |
TWI376022B (en) | Semiconductor package structure and method of fabricating the same | |
WO2006127107A3 (en) | Semiconductor package and method for forming the same | |
JP2007158133A5 (ja) | ||
WO2007117805A3 (en) | Method of separating semiconductor dies | |
JP2006521703A5 (ja) | ||
JP2015191968A (ja) | 配線基板 | |
JP2005235860A5 (ja) | ||
WO2008149322A3 (en) | Mount for a semiconductor light emitting device | |
JP2009283484A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の実装構造 | |
TWI430717B (zh) | 基板結構、半導體裝置陣列及其半導體裝置 | |
JP4604641B2 (ja) | 半導体装置 | |
JP2011155149A5 (ja) | ||
TWI536516B (zh) | 具有散熱結構之半導體封裝及其製造方法 | |
TW200837918A (en) | Surface structure of package substrate and method for manufacturing the same | |
JP2011258664A (ja) | 配線基板及び配線基板の製造方法 | |
TWI246733B (en) | Fabrication method of under bump metallurgy structure | |
TWI446842B (zh) | 承載件及無核心封裝基板之製法 | |
US7999395B1 (en) | Pillar structure on bump pad | |
TWI402003B (zh) | 軟性多層基板之金屬層結構及其製造方法 | |
TW200828535A (en) | Heat-dissipating-type chip and fabrication method thereof and package structure |