JP2008535265A - 半導体接合を画定する領域を有する超格子を有する半導体素子 - Google Patents

半導体接合を画定する領域を有する超格子を有する半導体素子 Download PDF

Info

Publication number
JP2008535265A
JP2008535265A JP2008504406A JP2008504406A JP2008535265A JP 2008535265 A JP2008535265 A JP 2008535265A JP 2008504406 A JP2008504406 A JP 2008504406A JP 2008504406 A JP2008504406 A JP 2008504406A JP 2008535265 A JP2008535265 A JP 2008535265A
Authority
JP
Japan
Prior art keywords
semiconductor
superlattice
layers
layer
energy band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008504406A
Other languages
English (en)
Inventor
メアーズ，ロバート，ジェイ
スティーヴンソン，ロバート，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atomera Inc
Original Assignee
Mears Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mears Technologies Inc filed Critical Mears Technologies Inc
Publication of JP2008535265A publication Critical patent/JP2008535265A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8254—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using II-VI technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Abstract

半導体素子は、各々が複数の層からなる複数の群を積層された状態で有する超格子を有して良い。その超格子の複数の層からなる群の各々は、基礎となる半導体部分を画定する、複数の積層された基礎となる半導体分子層、及びその上にエネルギーバンド修正層を有して良い。そのエネルギーバンド修正層は、隣接する基礎となる半導体部分の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有して良い。その超格子は、その内部に、少なくとも1の半導体接合を画定する少なくとも1対の相反する符号の電荷がドーピングされた領域をさらに有して良い。

Description

本発明は、半導体分野に関し、より具体的には、エネルギーバンドエンジニアリングに基づいて改善された特性を有する半導体、及びそれに関連する方法に関する。
たとえば荷電キャリアの移動度の改善のような、半導体素子の性能を改善する構造及び方法が提案されてきた。たとえば特許文献1は、シリコン、シリコン-ゲルマニウム、及び緩和したシリコンからなる歪み材料層について開示している。それらの材料層は、性能の劣化を引き起こさないように不純物を含まない領域をも有する。上部のシリコン層に2軸歪みが発生した結果、キャリア移動度が変化する。それにより、より高速及び/又はより低消費電力の素子が可能となる。特許文献2は、同様の歪みシリコン技術に基づいたCMOSインバータについて開示している。
特許文献3は、シリコン及びシリコン層間に挟まれた炭素層を有することで、第2シリコン層の伝導帯及び価電子帯が引っ張り歪みの影響を受ける、半導体素子について開示している。より小さな有効質量を有し、かつゲート電極に印加される電場によって誘起される電子が第2シリコン層に閉じこめられるので、n-チャネルMOSFETはより高い移動度を有すると考えられる。
特許文献4は、8層未満である複数の層であって、分数比又は2元の化合物半導体層を有する複数の層が、交互にエピタキシャル成長した、超格子について開示している。主として電流が流れる方向は、超格子層に対して垂直である。
特許文献5は、超格子中での合金散乱を減少させることで高移動度が実現されるSi-Ge短周期超格子について開示している。この方針に沿って、特許文献6は、シリコンと第2材料の合金を有するチャネル層を有するMOSFETであって、前記第2材料は、チャネル層が引っ張り歪みを受けた状態になるような割合で、前記シリコン格子中に置換された状態で存在することで、移動度が改善されたMOSFETについて開示している。
特許文献7は、2のバリヤ領域及び前記バリヤ層の間に挟まれたエピタキシャル成長した半導体薄膜を有する量子井戸について開示している。各バリヤ領域は、一般に2から6分子層の範囲の厚さを有するSiO2/Siの繰り返し層で構成される。かなり厚いシリコン部分は、バリヤ間に挟まれている。
ツー(Tsu)による「シリコンナノ構造素子での現象(“Phenomena in silicon nanostructure device”)」という題名が付けられた非特許文献1は、シリコン及び酸素からなる半導体-原子超格子(SAS)について開示している。Si/O超格子は、シリコン量子素子及び発光素子として有用であるものとして開示されている。特に、緑色エレクトロルミネッセンスダイオード構造が、構築及びテストされた。ダイオード構造での電流は、垂直、つまりSASの層に垂直に流れる。開示されたSASは、たとえば酸素原子及びCO分子のような吸着種によって分離された半導体層を有して良い。吸着した酸素分子層上でのシリコンの成長は、かなりの低欠陥密度でのエピタキシャル成長と言える。一のSAS構造は、約8原子層のシリコンである厚さ1.1nmのシリコン部分を有し、他のSAS構造は、このシリコンの2倍の厚さを有する。ルオ(Luo)他による「直接遷移型発光シリコンの化学的設計(“Chemical Design of Direct-Gap Light-Emitting Silicon”)」という題名が付けられた非特許文献2は、ツーが作製した発光SAS構造についてさらに論じている。
特許文献8は、薄いシリコン及び酸素、炭素、窒素、リン、アンチモン、ヒ素又は水素で構成されることで、格子を垂直に流れる電流を4桁よりも減少させるバリヤについて開示している。絶縁層/バリヤ層は、低欠陥のシリコンを、その絶縁層上にエピタキシャル成長させることを可能にする。
特許文献9は、非周期フォトニックバンドギャップ(APBG)構造の原理が、電子バンドギャップエンジニアリングに合致するということを開示している。特にその出願は、たとえばバンド最小値の位置、有効質量等の材料パラメータを調節することで、所望のバンド構造特性を有する新たな非周期材料が得られる、ということを開示している。たとえば伝導率、熱伝導率、誘電率、又は透磁率のような他のパラメータもまた、材料設計を可能にするものとして開示されている。
材料工学で、半導体素子中の荷電キャリアの移動度を増大させるために、かなりの努力がなされてきたにもかかわらず、依然として大きな改善が必要とされている。移動度が向上することで、素子の速度は増大し、かつ/又は素子の電力消費は減少すると考えられる。移動度が大きくなることで、素子の特徴部位を小さくし続けながらも、素子の性能を維持することができる。
米国特許出願公開第2003/0057416号明細書 米国特許出願公開第2003/0034529号明細書 米国特許第6472685号明細書 米国特許第4937204号明細書 米国特許第5357119号明細書 米国特許第5683934号明細書 米国特許第5216262号明細書 国際公開第2002/103767号パンフレット 英国特許出願第2347520号明細書 国際公開第2006/107735号パンフレット 国際公開第2006/107897号パンフレット 米国特許第7045377号明細書 ツー(Tsu)、Applied Physics and Materials Science & Processing誌、pp.391-402、2000年9月6日オンライン出版 ルオ(Luo)他、Physical Review Letters誌、第89巻、2002年8月12日
上記の背景の観点より、本発明の目的は、たとえば比較的高い荷電キャリア移動度を有する半導体素子の提供である。
本発明に従った上記及び他の目的、特徴、及び利点は、各々が複数の層からなる複数の群を積層された状態で有する超格子を有する半導体素子によって供される。その超格子の複数の層からなる群の各々は、基礎となる半導体部分を画定する、複数の積層された基礎となる半導体分子層、及びその上にエネルギーバンド修正層を有して良い。そのエネルギーバンド修正層は、隣接する基礎となる半導体部分の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有して良い。その超格子は、その内部に、少なくとも1の半導体接合を画定する少なくとも1対の相反する符号の電荷がドーピングされた領域をさらに有して良い。従ってその半導体素子は、多数の用途において有利に用いることができる。例として、係る用途には、電界効果型又はバイポーラトランジスタ、光学素子等が含まれて良い。
その少なくとも1対の相反する符号のドーピングがなされた領域は、相互に直接接触する第1領域及び第2領域を有して良い。あるいはその代わりに、第1領域と第2領域とは、互いに間隔が設けられても良い。その少なくとも1対の相反する符号のドーピングがなされた領域はたとえば、その少なくとも1の半導体接合が横方向に延びるように、垂直方向に配置されても良いし、又は、その少なくとも1の半導体接合が縦方向に延びるように、水平方向に配置されても良い。
各エネルギーバンド修正層は、酸素、窒素、フッ素、及び炭素-酸素のような非半導体を有して良い。しかも、各エネルギーバンド修正層は、単分子層の厚さであって良く、かつ各基本となるシリコン部分は8分子層の厚さ未満であって良い。その超格子はさらに、複数の層からなる群のうちの最上部に位置する群上に基本となる半導体キャップ層を有して良い。しかも、基本となる半導体部分の全てが同一の層数の分子層厚さであって良い。又は、基本となる半導体部分の少なくとも一部が、異なる層数の分子層厚さであって良い。あるいは、基本となる半導体部分の全てが、異なる層数の分子層厚さであって良い。
ここで本発明について、好適実施例が図示されている添付の図を参照しながら十分に説明する。しかし本発明は、多くの異なる形態での実施が可能であり、本明細書で記載されている実施例に限定されるものと解してはならない。むしろこれらの実施例は、この開示が十分かつ完全となり、そして本発明の技術的範囲を当業者に十分伝えられるように、供されている。本明細書全体を通して、同一参照番号は同一素子を指すものとし、ダッシュ記号は、代替実施例中の同様な素子を指すのに用いられる。
本発明は、原子又は分子レベルで半導体材料の特性を制御することによる、半導体素子の性能の改善に関する。さらに本発明は、半導体素子の伝導経路中に用いられる改善された材料の特定、作製、及び利用に関する。
出願人らは、本明細書に記載された特定の超格子が荷電キャリアの有効質量を減少させ、かつそれによって荷電キャリアの移動度が大きくなる、という仮説を立てる。ただし出願人らはその仮説に固執しているわけではない。有効質量は、参考文献中にある様々な定義によって記述される。有効質量が改善されたことを示す指標として、出願人らは、“伝導性逆有効質量テンソル(conductivity reciprocal effective mass tensor)”、Me -1及びMh -1を用いた。電子についての伝導性逆有効質量テンソルMe -1及び正孔についての伝導性逆有効質量テンソルMh -1は、それぞれ以下のように定義される。
Figure 2008535265
Figure 2008535265
 ここでfはフェルミ-ディラック分布関数、EFはフェルミエネルギー、Tは温度、E(k,n)は波数ベクトルk及びn番目のエネルギーバンドに対応する状態での電子のエネルギー、指数i及びjはガリレオ座標x,y,及びzを意味し、積分はブリュアンゾーン(B.Z.)全体で取られ、かつ総和は、電子のフェルミエネルギーよりも高いエネルギーを有するバンドについて、及び正孔のフェルミエネルギーよりも低いエネルギーを有するバンドについて、それぞれ取られている。
出願人らによる伝導性逆有効質量テンソルの定義は、材料の伝導性についてのテンソル成分が、伝導性逆有効質量テンソルの対応する成分が大きくなることで、大きくなるようなものである。繰り返しになるが、出願人らは、本明細書に記載されている超格子が、伝導性逆有効質量テンソルの値を、たとえば好適方向での荷電キャリア輸送が典型とする、材料の伝導特性が改善されるように設定する、という仮説を立てた。ただし出願人らはその仮説に固執しているわけではない。適当なテンソル要素の逆数は、伝導性有効質量と呼ばれる。換言すれば、半導体材料の構造を評価するため、意図したキャリア輸送方向について計算された上述の電子/正孔についての伝導性有効質量を用いて、改善された材料が識別される。
上述の指標を用いることで、特定目的のために改善されたバンド構造を有する材料を選択することができる。図1を参照すると、そのような例の1つが、内部で半導体接合23を画定する1対の反対電荷の電荷がドーピングされた領域21,22を有する超格子25を有する半導体素子20である。図示された例では、第1領域21がp型の伝導性を有し、かつ第2領域22はn型の伝導性を有することで、p/n接合23が形成される。半導体素子20のp/n接合構造によって、当該半導体素子20は、多数の用途において有利に用いられることが可能となる。例として、係る用途には、電界効果型又はバイポーラトランジスタ、光学素子等が含まれて良い。このことは当業者には明らかなことである。
図示された例では、第1領域21及び第2領域22は、相互に直接接触している。第1領域及び第2領域はまた、その少なくとも1の半導体接合が基本的に垂直方向に延びるように、横方向（つまり並んで）に配置されても良い。別な配置では、図2に図示されているように、第1領域21及び第2領域22は、その少なくとも1の半導体接合が基本的に水平方向に延びるように、縦方向に配置されても良い。
ここで図3を参照しながらさらに別な配置について説明する、半導体素子20’’はまた、超格子に隣接する半導体層24’’をも有して良い。図示された例では、半導体層24’’は、超格子25’’の上に位置している。しかし他の実施例では、半導体層24’’は、超格子の下、又は超格子の横に隣接しても良い。このことは当業者には明らかなことである。ここで、p型ドーパントは超格子25’’全体に広がり、かつn型ドーパントは半導体層24’’全体に広がっている。とはいえ他の実施例では、ドーパントは、わずか一部を占めても良い。
さらに他の配置では、第1領域21と第2領域22とは、互いに間隔が設けられて良い。より詳細に図4を参照すると、半導体素子20’’’は、p型ドーパントを有する半導体層24’’’とn型ドーパントを有する半導体層26’’’との間に中性の半導体層26’’’を有するp-i-n構造を有する。当然のこととして、中性領域はまた、n領域及びp領域の両方が超格子25中に存在する場合に用いられても良い。そのような場合とはたとえば、当該素子20,20’の第1領域21,21’と第2領域22,22’との間に設けられる場合である。
実施例によっては、多数の半導体接合を供するために、多数の対の相反する符号の電荷がドーピングされた領域21,22が用いられて良いことに留意して欲しい。さらに第1領域21又は第2領域22のうちの2以上が、pnp又はnpn構造を供するために用いられる相反する符号の電荷がドーピングされた領域と共に用いられて良い。このことは当業者には明らかなことである。また第1領域21及び第2領域22は、必ずしも垂直又は水平方向に配置されなくても良いことも分かる。つまり領域21,22は第1対角方向に備えられて良く、それによって半導体接合23は、第1対角方向を横切る第2対角方向に延びる。これはたとえば、角度をつけたドーパント注入を用いて行われて良い。このことは当業者には明らかなことである。
ここで加えて図5及び図6を参照すると、構造又は材料は、超格子25の形態である。その構造は、原子又は分子レベルで制御され、かつ既知の原子又は分子層堆積法を用いて作製されて良い。図5の概略的断面図を詳細に参照することで理解できるように、超格子25は、積層した状態で配置されている複数の層からなる群45a-45nを有する。
超格子25の複数の層からなる群45a-45nの各々は、各対応する基本となる半導体部分46a-46nを画定する、複数の積層された基本となる半導体分子層46、及びその上にエネルギーバンド修正層50を有する。エネルギーバンド修正層50は、わかりやすくするため、図5では点刻されて図示されている。
図示されているように、エネルギーバンド修正層50は、隣接する基本となる半導体部分の結晶格子内部に束縛された1層の非半導体分子層を有する。他の実施例では、2層以上の非半導体層を用いることも可能である。非半導体分子又は半導体分子について言及する際には、分子層に用いられる材料が、バルクの状態で形成されたときの非半導体又は半導体である、ことを意味することに留意して欲しい。つまりたとえば半導体のような材料の1分子層は、必ずしもバルク又は比較的厚い状態で形成されたときの同じ特性を示さなくても良い。これは当業者には明らかなことである。
出願人らは、エネルギーバンド修正層50及び隣接する基本となる半導体部分46a-46nによって、超格子25は、それらが存在しなかった従来技術よりも、荷電キャリアの適切な伝導性有効質量が、平行な層の方向において小さくなる、という仮説を立てた。ただし出願人らはその仮説に固執しているわけではない。別の考え方をすると、この平行方向は、積層方向に対して垂直である。バンド修正層50はまた、超格子25が共通のエネルギーバンド構造を有するようにして良い。
しかもこの構造はまた、超格子25の上及び下に位置する層間でのドーパント及び/又は材料の流出に対するバリヤとしても有利に機能する。よってこれらの特性によって、超格子25は、高誘電率材料がチャネル領域へ流出するのを減少させるだけではなく、意図しない散乱効果を減少させることで素子の移動度を改善する、高誘電率誘電体用の界面を供することが可能となる。このことは当業者には明らかなことである。
また、たとえば図示されているMOSFET20のような半導体素子は、従来技術よりも小さな伝導性有効質量に基づいて、より大きな荷電キャリア移動度を享受する、という仮説を立てた。実施例によっては、本発明によって実現されるバンドエンジニアリングの結果として、超格子25はさらに、実質的に直接遷移型のバンドギャップを有して良い。直接遷移型のバンドギャップは、たとえば光電子素子にとって特に有利であると考えられる。これについては以降で詳述する。
当業者にとって明らかであるように、MOSFET20のソース領域22/ドレイン領域23、及びゲート35は、超格子を介した荷電キャリアの輸送を、積層された群45a-45nの層に対して平行な方向で引き起こす、領域と考えられている。他のそのような領域もまた、本発明では考えられる。
図示されているように、超格子25は、上側の層の群45n上にキャップ層52をも有する。キャップ層52は、複数の基本となる半導体分子層46を有して良い。キャップ層52は、2から100層の基本となる半導体を有して良く、より好適には10から50分子層を有する。
各基本となる半導体部分46a-46nは、IV族半導体、III-V族半導体、及びII-VI族半導体からなる群から選択される基本となる半導体を有して良い。当然のこととして、IV族半導体という語は、IV-IV族半導体をも含む。これは当業者には明らかなことである。より具体的には、基本となる半導体は、たとえばシリコン及びゲルマニウムのうちの少なくとも1を有して良い。
各エネルギーバンド修正層50は、たとえば酸素、窒素、フッ素、及び炭素-酸素からなる群から選択される非半導体を有して良い。非半導体はまた、次の層を堆積している間も熱的に安定であるので、作製上の補助となる。他の実施例では、非半導体は、所与の半導体プロセスとの相性が良い別の無機元素若しくは有機元素又は化合物であって良い。これは当業者には明らかなことである。より詳細には、基本となる半導体は、たとえばシリコン及びゲルマニウムのうちの少なくとも1を有して良い。
“分子層”という語は、単一原子層及び単一分子層をも含むことを意味していることに留意すべきである。また単一分子層によって供されるエネルギーバンド修正層50は、全ての可能なサイトが占められていない分子層をも含むことを意味していることに留意すべきである。たとえば図3の原子スケールの図を詳細に参照すると、基本となる半導体材料としてシリコンが、そしてエネルギーバンド修正材料として酸素が用いられている、4/1繰り返し構造が図示されている。酸素についての可能なサイトは、わずか半分しか占められていない。
他の実施例及び/又は各異なる材料では、当業者には明らかなことであるように、このように1/2が占められるというのは、必ずしも問題となるわけではない。特にこの概略図中にさえも、所与の分子層中の個々の酸素原子が、平面に沿って厳密な位置に存在していないことが分かる。これは当業者にとっては明らかなことである。例として、好適な占有範囲は、可能な酸素の全サイトの約1/8から1/2である。とはいえ、実施例によっては他の数が用いられても良い。
シリコン及び酸素は、従来の半導体プロセスにおいて、現状で広範に用いられている。従って製造者らは、本明細書に記載されているこれらの材料をすぐに用いることができる。原子又は分子堆積もまた、現在広く用いられている。従って本発明に従った超格子25を含む半導体素子は、すぐに導入され、かつ実施可能である。これは当業者には明らかなことである。
たとえばSi/O超格子のような超格子については、たとえばシリコン分子層数は、7層以下であることが望ましく、それにより超格子のエネルギーバンドは、全体的に共通又は比較的均一となることで所望の利点を実現する、という仮説を立てた。しかし実施例によっては8層以上の層が用いられて良い。図2及び図3に図示されている、Si/Oの4/1繰り返し構造は、X方向における電子及び正孔の移動度が改善されていることを示すようにモデル化された。たとえば電子についての計算された伝導性有効質量は0.26（バルクシリコンでは等方的である）、X方向における4/1SiO超格子では、電子の有効質量は0.12となるので、比は0.46となる。同様に、正孔について計算すると、バルクシリコンでは0.36の値が得られ、4/1のSi/O超格子では0.16の値が得られる。その結果、比は0.44となる。
そのような方向の選択性という特徴は、特定の半導体素子では望ましいが、他の素子は、複数の層からなる群に平行な如何なる方向での移動度が、より均一に増大することによる利点を享受するだろう。電子と正孔の両方の移動度を増大させることが有利なこともあれば、又はこれらの種類の荷電キャリアのうちの1種類だけの移動度を増大させることが有利な場合もある。これは当業者には明らかなことである。
超格子25に係る4/1のSi/O実施例についての小さな伝導性有効質量は、従来技術に係る伝導性有効質量の2/3未満である。このことは、電子と正孔の両方に当てはまる。当然のこととして、超格子25は、その中に含まれる少なくとも1種類の伝導性ドーパントをさらに有して良い。このことは当業者には明らかなことである。
ここでさらに図7を参照すると、本発明の実施例に従った、様々な特性を有する超格子25’の別な実施例が記載されている。この実施例では、3/1/5/1の繰り返しパターンが図示されている。より詳細には、最底部の基本となる半導体部分46a’は3分子層を有し、最底部の次に位置する基本となる半導体部分46b’は5分子層を有する。このパターンは、超格子25’全体にわたって繰り返されている。エネルギーバンド修正層50’はそれぞれ、1分子層を有して良い。Si/Oを有するそのような超格子25’にとっては、荷電キャリア移動度の改善は、層の面内配向に独立している。具体的な言及のない図7の他の素子は、先に図5を参照して論じたものと同一であるため、ここでさらに論じる必要はない。
素子の実施例の中には、超格子の基本となる半導体部分全ては、同一の分子層数厚さであって良い。別な素子の実施例では、少なくとも一部の基本となる半導体部分が異なる層数の分子層厚さであって良い。また別な素子の実施例では、超格子の基本となる半導体部分全てが、異なる層数の分子層厚さであって良い。
図8A-8Cでは、密度汎関数理論(DFT)を用いて計算されたバンド構造が与えられている。DFTがバンドギャップの絶対値を小さく見積もってしまうことは当業者にはよく知られている。従ってギャップより上のすべてのバンドは、適切な“シザーズ補正(scissors correction)”によってシフトされるだろう。しかしバンドの形状は、かなりの信頼性があることが知られている。縦軸のエネルギーは、この観点を考慮した上で解釈されなければならない。
図8Aは、γ点(G)について計算されたバルクシリコンのバンド構造（連続線で表されている）と図5-6に図示されている4/1のSi/O超格子25のバンド構造（破線で表されている）を表す。図中に示されている方向は、4/1のSi/O構造のユニットセルを意味しており、Siについて通常用いられるユニットセルを表しているわけではない。とはいえ、図中の(001)方向は、Siについて従来用いられるユニットセルの(001)方向に対応するので、予想されるSiの伝導帯の最小値の位置を示す。図中の(100)及び(010)方向は、Siについて従来用いられるユニットセルの(110)方向及び(110)方向に対応する。図に記載されているシリコンのバンドは、4/1のSi/O構造についての適切な逆格子方向でのバンドを表すために折りたたまれていることは、当業者には明らかなことである。
バルクシリコン(Si)とは対照的に、4/1のSi/O構造の伝導帯の最小値がγ点に位置する一方で、価電子帯の最大値は、我々がZ点と呼んでいる、(001)方向でのブリュアンゾーン端部に位置しているのが分かる。付加された酸素層によって導入される摂動によるバンド分裂のため、4/1のSi/O構造の伝導帯最小値の曲率は、Siの伝導帯最小値の曲率よりも大きくなっているのも分かるだろう。
図8Bは、Z点について計算されたバルクシリコンのバンド構造（連続線で表されている）と4/1のSi/O超格子25のバンド構造（破線で表されている）を表す。この図は、(100)方向での価電子帯の曲率が改善されていることを示している。
図8Cは、γ点及びZ点について計算されたバルクシリコンのバンド構造（連続線で表されている）と図7の超格子25’の5/1/3/1のSi/O構造のバンド構造（破線で表されている）を表す。5/1/3/1のSi/O構造が有する対称性のため、(100)方向について計算されたバンド構造と(010)方向について計算されたバンド構造とは等価である。よって伝導性有効質量及び移動度は、層に平行、つまり(001)積層方向に対して垂直な面内で等方的であることが予想される。5/1/3/1のSi/O構造の例では、伝導帯最小値と価電子帯最大値の両方が、Z点又はその付近に位置していることを明記しておく。
たとえ曲率の増大が有効質量の減少を示すとはいえ、伝導性逆有効質量テンソルを介して、適切な比較及び区別を行って良い。これにより、出願人らは、5/1/3/1の超格子25’が実質的に直接遷移型のバンドギャップであるという仮説をさらに立てた。当業者には明らかな通り、光学遷移についての適切な行列要素は、直接遷移型バンドギャップと間接遷移型バンドギャップとの振る舞いを区別する別な指標である。
本発明の方法態様は、半導体素子20の作製であり、各々が複数の層からなる複数の群を積層された状態で有する超格子を作製する手順を有して良い。その超格子の複数の層からなる群45の各々は、基礎となる半導体部分を画定する、複数の積層された基礎となる半導体分子層46、及びその上にエネルギーバンド修正層50を有して良い。そのエネルギーバンド修正層50は、隣接する基礎となる半導体部分46の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有して良い。当該方法は、少なくとも1の半導体接合を画定する少なくとも1対の相反する符号の電荷がドーピングされた領域21,22を超格子25中に形成する手順をさらに有して良い。
本発明の他の関連する方法態様は、超格子25’’に隣接する半導体層24’’を形成する工程を有して良い。その半導体層24’’は、内部に第1伝導型（図3に図示されている例ではn型）ドーパントを有する少なくとも1の第1領域を有する。第2伝導型（図3に図示されている例ではp型）ドーパントを有する少なくとも1の第2領域は、超格子中に形成されて良い。そのように少なくとも1の第１領域と共に、少なくとも1の第2領域が形成されることで、少なくとも1の半導体接合が画定される。
本発明の他の特徴は、同時係属中である、特許文献10、特許文献11、及び特許文献12に見いだすことができる。
上記説明及び関連する図に示される教示による利益を有する当業者には、本発明の修正型及び他の実施例が数多く思いつく。従って、本発明は開示された特定の実施例に限定されてはならず、かつ修正型及び変化型は「特許請求の範囲」の請求項の技術的範囲内に含まれることに留意して欲しい。
本発明に従った半導体素子の一部の様々な実施例の概略的断面図である。 本発明に従った半導体素子の一部の様々な実施例の概略的断面図である。 本発明に従った半導体素子の一部の様々な実施例の概略的断面図である。 本発明に従った半導体素子の一部の様々な実施例の概略的断面図である。 図1に図示された超格子をかなり拡大した概略的断面図である。 図1に図示された超格子の一部の原子スケールでの概略的斜視図である。 図1の素子で利用可能な超格子の別な実施例をかなり拡大した概略的断面図である。 従来技術としてのバルクシリコンについてγ点(G)で計算されたバンド構造のグラフと、図1,5及び6に図示された4/1のSi/O超格子についてγ点(G)で計算されたバンド構造のグラフである。 従来技術としてのバルクシリコンについてZ点で計算されたバンド構造のグラフと、図1,5及び6に図示された4/1のSi/O超格子についてZ点で計算されたバンド構造のグラフである。 従来技術としてのバルクシリコンについてγ点(G)とZ点の両方で計算されたバンド構造のグラフと、図7に図示された5/1/3/1のSi/O超格子についてγ点(G)とZ点の両方で計算されたバンド構造のグラフである。

Claims (20)

  1. 各々が複数の層からなる複数の群を積層された状態で有する超格子を有する半導体素子であって、
    前記超格子の複数の層からなる群の各々は、基礎となるシリコン部分を画定する、複数の積層された基礎となるシリコン分子層、及びその上にエネルギーバンド修正層を有し、
    前記エネルギーバンド修正層は、隣接する基礎となるシリコン部分の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有し、かつ
    前記超格子は、その内部に、少なくとも1の半導体接合を画定する少なくとも1対の相反する符号の電荷がドーピングされた領域を有する、
    半導体素子。
  2. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、互いに直接接触する第1領域及び第2領域を有する、請求項1に記載の半導体素子。
  3. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、互いに間隔を設けている第1領域及び第2領域を有する、請求項1に記載の半導体素子。
  4. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、前記少なくとも1の半導体接合が横方向に延びるように、垂直方向に配置される、請求項1に記載の半導体素子。
  5. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、前記少なくとも1の半導体接合が基本的に縦方向に延びるように、水平方向に配置される、請求項1に記載の半導体素子。
  6. 各エネルギーバンド修正層が酸素を有する、請求項1に記載の半導体素子。
  7. 各エネルギーバンド修正層が、酸素、窒素、フッ素、及び炭素-酸素からなる群から選択される非半導体を有する、請求項1に記載の半導体素子。
  8. 各エネルギーバンド修正層が単分子層の厚さである、請求項1に記載の半導体素子。
  9. 各基本となる半導体部分が、8分子層の厚さ未満である、請求項1に記載の半導体素子。
  10. 前記超格子がさらに、複数の層からなる群のうち最上部に位置する群の上に基本となる半導体キャップ層を有する、請求項1に記載の半導体素子。
  11. 前記基本となる半導体部分の全てが、同一分子層数の厚さである、請求項1に記載の半導体素子。
  12. 前記基本となる半導体部分の一部が、異なる分子層数の厚さである、請求項1に記載の半導体素子。
  13. 各々が複数の層からなる複数の群を積層された状態で有する超格子を有する半導体素子であって、
    前記超格子の複数の層からなる群の各々は、基礎となるシリコン部分を画定する、複数の積層された基礎となるシリコン分子層、及びその上にエネルギーバンド修正層を有し、
    前記エネルギーバンド修正層は、隣接する基礎となるシリコン部分の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有し、かつ
    前記超格子は、その内部に、少なくとも1の半導体接合を画定する、相互に直接接触した少なくとも1対の相反する符号の電荷がドーピングされた領域を有する、
    半導体素子。
  14. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、前記少なくとも1の半導体接合が横方向に延びるように、垂直方向に配置される、請求項13に記載の半導体素子。
  15. 前記少なくとも1対の相反する符号の電荷がドーピングされた領域が、前記少なくとも1の半導体接合が基本的に縦方向に延びるように、水平方向に配置される、請求項13に記載の半導体素子。
  16. 各エネルギーバンド修正層が単分子層の厚さである、請求項13に記載の半導体素子。
  17. 各基本となるシリコン部分が、8分子層の厚さ未満である、請求項13に記載の半導体素子。
  18. 前記超格子がさらに、複数の層からなる群のうち最上部に位置する群の上に基本となる半導体キャップ層を有する、請求項13に記載の半導体素子。
  19. 前記基本となるシリコン部分の全てが、同一分子層数の厚さである、請求項13に記載の半導体素子。
  20. 前記基本となるシリコン部分の少なくとも一部が、異なる分子層数の厚さである、請求項13に記載の半導体素子。
JP2008504406A 2005-04-01 2006-03-29 半導体接合を画定する領域を有する超格子を有する半導体素子 Pending JP2008535265A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/097,433 US7045813B2 (en) 2003-06-26 2005-04-01 Semiconductor device including a superlattice with regions defining a semiconductor junction
PCT/US2006/011819 WO2006107733A1 (en) 2005-04-01 2006-03-29 Semiconductor device including a superlattice with regions defining a semiconductor junction

Publications (1)

Publication Number Publication Date
JP2008535265A true JP2008535265A (ja) 2008-08-28

Family

ID=36636913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504406A Pending JP2008535265A (ja) 2005-04-01 2006-03-29 半導体接合を画定する領域を有する超格子を有する半導体素子

Country Status (8)

Country Link
US (1) US7045813B2 (ja)
EP (1) EP1872404A1 (ja)
JP (1) JP2008535265A (ja)
CN (1) CN101189727A (ja)
AU (1) AU2006232168A1 (ja)
CA (1) CA2603477A1 (ja)
TW (1) TWI296441B (ja)
WO (1) WO2006107733A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294848B2 (en) * 2005-05-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting Group IV semiconductor devices
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
EP3072158A1 (en) 2013-11-22 2016-09-28 Atomera Incorporated Vertical semiconductor devices including superlattice punch through stop layer and related methods
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3284106B1 (en) 2015-05-15 2021-12-22 Atomera Incorporated Methods of forming semiconductor devices with superlattice layers providing halo implant peak confinement
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2017197108A1 (en) 2016-05-11 2017-11-16 Atomera Incorporated Dram architecture to reduce row activation circuitry power and peripheral leakage and related methods
US10170604B2 (en) 2016-08-08 2019-01-01 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers
US10107854B2 (en) 2016-08-17 2018-10-23 Atomera Incorporated Semiconductor device including threshold voltage measurement circuitry
TWI723262B (zh) 2017-05-16 2021-04-01 美商安托梅拉公司 包含超晶格作為吸除層之半導體元件及方法
US10056477B1 (en) * 2017-05-24 2018-08-21 Palo Alto Research Center Incorporated Nitride heterojunction bipolar transistor with polarization-assisted alloy hole-doped short-period superlattice emitter or collector layers
US10636879B2 (en) 2017-06-13 2020-04-28 Atomera Incorporated Method for making DRAM with recessed channel array transistor (RCAT) including a superlattice
US10109479B1 (en) 2017-07-31 2018-10-23 Atomera Incorporated Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice
WO2019036572A1 (en) 2017-08-18 2019-02-21 Atomera Incorporated SEMICONDUCTOR DEVICE AND METHOD COMPRISING NON-MONOCRYSTALLINE OCCLUSIONS ADJACENT TO AN ITS SUPER-NETWORK INTERFACE
US10529757B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated CMOS image sensor including pixels with read circuitry having a superlattice
US10608043B2 (en) 2017-12-15 2020-03-31 Atomera Incorporation Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10461118B2 (en) 2017-12-15 2019-10-29 Atomera Incorporated Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10396223B2 (en) 2017-12-15 2019-08-27 Atomera Incorporated Method for making CMOS image sensor with buried superlattice layer to reduce crosstalk
US10608027B2 (en) 2017-12-15 2020-03-31 Atomera Incorporated Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10615209B2 (en) 2017-12-15 2020-04-07 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10304881B1 (en) 2017-12-15 2019-05-28 Atomera Incorporated CMOS image sensor with buried superlattice layer to reduce crosstalk
US10355151B2 (en) 2017-12-15 2019-07-16 Atomera Incorporated CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10361243B2 (en) 2017-12-15 2019-07-23 Atomera Incorporated Method for making CMOS image sensor including superlattice to enhance infrared light absorption
US10529768B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated Method for making CMOS image sensor including pixels with read circuitry having a superlattice
US10276625B1 (en) 2017-12-15 2019-04-30 Atomera Incorporated CMOS image sensor including superlattice to enhance infrared light absorption
US10367028B2 (en) 2017-12-15 2019-07-30 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
WO2019173668A1 (en) 2018-03-08 2019-09-12 Atomera Incorporated Semiconductor device including enhanced contact structures having a superlattice and related methods
US10468245B2 (en) 2018-03-09 2019-11-05 Atomera Incorporated Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10727049B2 (en) 2018-03-09 2020-07-28 Atomera Incorporated Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
WO2019199923A1 (en) 2018-04-12 2019-10-17 Atomera Incorporated Semiconductor device and method including vertically integrated optical and electronic devices and comprising a superlattice
US11664459B2 (en) 2018-04-12 2023-05-30 Atomera Incorporated Method for making an inverted T channel field effect transistor (ITFET) including a superlattice
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
US10847618B2 (en) 2018-11-16 2020-11-24 Atomera Incorporated Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance
US10840336B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
US10840335B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance
US10854717B2 (en) 2018-11-16 2020-12-01 Atomera Incorporated Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US10818755B2 (en) 2018-11-16 2020-10-27 Atomera Incorporated Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10580867B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
US10580866B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10593761B1 (en) 2018-11-16 2020-03-17 Atomera Incorporated Method for making a semiconductor device having reduced contact resistance
US10840337B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making a FINFET having reduced contact resistance
US11329154B2 (en) 2019-04-23 2022-05-10 Atomera Incorporated Semiconductor device including a superlattice and an asymmetric channel and related methods
US10879357B1 (en) 2019-07-17 2020-12-29 Atomera Incorporated Method for making a semiconductor device having a hyper-abrupt junction region including a superlattice
US10937868B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making semiconductor devices with hyper-abrupt junction region including spaced-apart superlattices
US10840388B1 (en) 2019-07-17 2020-11-17 Atomera Incorporated Varactor with hyper-abrupt junction region including a superlattice
US10937888B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices
US10825901B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including a superlattice
US10825902B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Varactor with hyper-abrupt junction region including spaced-apart superlattices
US11183565B2 (en) 2019-07-17 2021-11-23 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
US10868120B1 (en) 2019-07-17 2020-12-15 Atomera Incorporated Method for making a varactor with hyper-abrupt junction region including a superlattice
US11437486B2 (en) 2020-01-14 2022-09-06 Atomera Incorporated Methods for making bipolar junction transistors including emitter-base and base-collector superlattices
US11177351B2 (en) 2020-02-26 2021-11-16 Atomera Incorporated Semiconductor device including a superlattice with different non-semiconductor material monolayers
US11302823B2 (en) 2020-02-26 2022-04-12 Atomera Incorporated Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers
US11075078B1 (en) 2020-03-06 2021-07-27 Atomera Incorporated Method for making a semiconductor device including a superlattice within a recessed etch
US11469302B2 (en) 2020-06-11 2022-10-11 Atomera Incorporated Semiconductor device including a superlattice and providing reduced gate leakage
US11569368B2 (en) 2020-06-11 2023-01-31 Atomera Incorporated Method for making semiconductor device including a superlattice and providing reduced gate leakage
US11837634B2 (en) 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
WO2022187462A1 (en) 2021-03-03 2022-09-09 Atomera Incorporated Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice and associated methods
US11923418B2 (en) 2021-04-21 2024-03-05 Atomera Incorporated Semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
US11810784B2 (en) 2021-04-21 2023-11-07 Atomera Incorporated Method for making semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers
US11682712B2 (en) * 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers
US11631584B1 (en) 2021-10-28 2023-04-18 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to define etch stop layer
US11721546B2 (en) 2021-10-28 2023-08-08 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121378A (ja) * 1988-09-06 1990-05-09 General Motors Corp (Gm) 磁界センサ
JPH0480713A (ja) * 1990-07-23 1992-03-13 Nippon Telegr & Teleph Corp <Ntt> 超格子光スイッチ
JP2000133798A (ja) * 1998-10-23 2000-05-12 Canare Electric Co Ltd 量子波干渉層を有した電界効果トランジスタ
WO2005013371A2 (en) * 2003-06-26 2005-02-10 Rj Mears, Llc Semiconductor device including band-engineered superlattice
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485128A (en) * 1981-11-20 1984-11-27 Chronar Corporation Bandgap control in amorphous semiconductors
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US4594603A (en) * 1982-04-22 1986-06-10 Board Of Trustees Of The University Of Illinois Semiconductor device with disordered active region
JPS6127681A (ja) 1984-07-17 1986-02-07 Res Dev Corp Of Japan 超格子構造のチヤネル部をもつ電界効果トランジスタ
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61145820A (ja) 1984-12-20 1986-07-03 Seiko Epson Corp 半導体薄膜材料
JPS61210679A (ja) * 1985-03-15 1986-09-18 Sony Corp 半導体装置
JPS61220339A (ja) 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
JPS62219665A (ja) 1986-03-20 1987-09-26 Fujitsu Ltd 超格子薄膜トランジスタ
US4908678A (en) * 1986-10-08 1990-03-13 Semiconductor Energy Laboratory Co., Ltd. FET with a super lattice channel
GB2223351A (en) * 1988-09-28 1990-04-04 Philips Electronic Associated A method of manufacturing a semiconductor device having waveguide structure
US5081513A (en) * 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
US5216262A (en) * 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
JPH0643482A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 空間光変調素子およびその製造方法
US5357119A (en) * 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5606177A (en) * 1993-10-29 1997-02-25 Texas Instruments Incorporated Silicon oxide resonant tunneling diode structure
US5466949A (en) * 1994-08-04 1995-11-14 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US5627386A (en) * 1994-08-11 1997-05-06 The United States Of America As Represented By The Secretary Of The Army Silicon nanostructure light-emitting diode
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5577061A (en) * 1994-12-16 1996-11-19 Hughes Aircraft Company Superlattice cladding layers for mid-infrared lasers
FR2734097B1 (fr) * 1995-05-12 1997-06-06 Thomson Csf Laser a semiconducteurs
US6326650B1 (en) * 1995-08-03 2001-12-04 Jeremy Allam Method of forming a semiconductor structure
US6344271B1 (en) * 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
EP0843361A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
JPH10173177A (ja) * 1996-12-10 1998-06-26 Mitsubishi Electric Corp Ｍｉｓトランジスタの製造方法
WO1998026316A1 (en) * 1996-12-13 1998-06-18 Massachusetts Institute Of Technology Tunable microcavity using nonlinear materials in a photonic crystal
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
US6255150B1 (en) * 1997-10-23 2001-07-03 Texas Instruments Incorporated Use of crystalline SiOx barriers for Si-based resonant tunneling diodes
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP3547037B2 (ja) * 1997-12-04 2004-07-28 株式会社リコー 半導体積層構造及び半導体発光素子
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
US6888175B1 (en) 1998-05-29 2005-05-03 Massachusetts Institute Of Technology Compound semiconductor structure with lattice and polarity matched heteroepitaxial layers
RU2142665C1 (ru) * 1998-08-10 1999-12-10 Швейкин Василий Иванович Инжекционный лазер
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
JP3592981B2 (ja) * 1999-01-14 2004-11-24 松下電器産業株式会社 半導体装置及びその製造方法
EP1168539B1 (en) * 1999-03-04 2009-12-16 Nichia Corporation Nitride semiconductor laser device
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6281532B1 (en) * 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US6570898B2 (en) 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
US6501092B1 (en) * 1999-10-25 2002-12-31 Intel Corporation Integrated semiconductor superlattice optical modulator
RU2173003C2 (ru) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6521549B1 (en) 2000-11-28 2003-02-18 Lsi Logic Corporation Method of reducing silicon oxynitride gate insulator thickness in some transistors of a hybrid integrated circuit to obtain increased differential in gate insulator thickness with other transistors of the hybrid circuit
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6831292B2 (en) * 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6853014B2 (en) * 2002-10-25 2005-02-08 The University Of Connecticut Optoelectronic circuit employing a heterojunction thyristor device that performs high speed sampling
US7023010B2 (en) * 2003-04-21 2006-04-04 Nanodynamics, Inc. Si/C superlattice useful for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121378A (ja) * 1988-09-06 1990-05-09 General Motors Corp (Gm) 磁界センサ
JPH0480713A (ja) * 1990-07-23 1992-03-13 Nippon Telegr & Teleph Corp <Ntt> 超格子光スイッチ
JP2000133798A (ja) * 1998-10-23 2000-05-12 Canare Electric Co Ltd 量子波干渉層を有した電界効果トランジスタ
WO2005013371A2 (en) * 2003-06-26 2005-02-10 Rj Mears, Llc Semiconductor device including band-engineered superlattice
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice

Also Published As

Publication number Publication date
WO2006107733A1 (en) 2006-10-12
CN101189727A (zh) 2008-05-28
TW200701452A (en) 2007-01-01
AU2006232168A1 (en) 2006-10-12
EP1872404A1 (en) 2008-01-02
CA2603477A1 (en) 2006-10-12
US20050167653A1 (en) 2005-08-04
TWI296441B (en) 2008-05-01
AU2006232168A2 (en) 2008-02-21
US7045813B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
JP2008535265A (ja) 半導体接合を画定する領域を有する超格子を有する半導体素子
JP2008538052A (ja) 半導体接合を画定するドーピングされた領域を有する超格子及び隣接する半導体層を有する半導体素子
TWI700831B (zh) 包含具超晶格之共振穿隧二極體結構之半導體元件及其相關方法
CN111133582B (zh) 具有通过对超晶格退火形成的包埋绝缘层的半导体器件的制造方法
CN107112354B (zh) 包括超晶格和替换金属栅极结构的半导体装置和相关方法
CN106104805B (zh) 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
CN105900241B (zh) 包括超晶格耗尽层堆叠的半导体装置和相关方法
JP2008547241A (ja) 堆積途中でアニーリングを行うことによってバンドが設計された超格子を有する半導体素子の作製方法
WO2006107705A1 (en) Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
JP2008543053A (ja) 実質的にドーピングされていない層からなる少なくとも１の群を有する超格子を含む半導体素子
JP2009500874A (ja) 非半導体モノレイヤーを有するチャネルを含む半導体デバイス、及びその製造方法
CN117413341A (zh) 包括超晶格和富集硅28外延层的半导体器件及相关方法
JP2008544581A (ja) 絶縁体上半導体（ｓｏｉ）構造を有し且つ薄い半導体層上の超格子を含む半導体デバイス、及びその製造方法
JP2009535861A (ja) ドーパントを阻止する超格子を有する半導体素子及び関連方法
US20230411491A1 (en) Methods for making semiconductor devices with superlattice and embedded quantum dots
JP2009510726A (ja) 超格子領域を含む電界効果半導体デバイス
JP2009536463A (ja) 超格子チャネルを有する浮遊ゲートメモリセルを含む半導体素子及び関連方法
JP2009500873A (ja) 少なくとも一対の空間的に隔てられた応力領域間に歪み超格子を含む半導体デバイス、及びその製造方法
WO2024054282A9 (en) Semiconductor devices with embedded quantum dots and related methods
TW202310407A (zh) 含提供金屬功函數調諧之超晶格之半導體元件及相關方法
TW202413266A (zh) 具埋入式量子點的半導體元件及相關方法
CN117616580A (zh) 包括提供金属功函数调整的超晶格的半导体器件和相关方法
JP2009500871A (ja) 歪み超格子とその上の応力層とを含む半導体デバイス、及びその製造方法
JP2009500870A (ja) 応力層上に歪み超格子層を含む半導体デバイス、及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221