JP2000133798A - 量子波干渉層を有した電界効果トランジスタ - Google Patents

量子波干渉層を有した電界効果トランジスタ

Info

Publication number
JP2000133798A
JP2000133798A JP10302789A JP30278998A JP2000133798A JP 2000133798 A JP2000133798 A JP 2000133798A JP 10302789 A JP10302789 A JP 10302789A JP 30278998 A JP30278998 A JP 30278998A JP 2000133798 A JP2000133798 A JP 2000133798A
Authority
JP
Japan
Prior art keywords
layer
quantum
effect transistor
thickness
wave interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10302789A
Other languages
English (en)
Other versions
JP3442668B2 (ja
Inventor
Hiroyuki Kano
浩之 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canare Electric Co Ltd
Original Assignee
Canare Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canare Electric Co Ltd filed Critical Canare Electric Co Ltd
Priority to JP30278998A priority Critical patent/JP3442668B2/ja
Priority to EP99121148A priority patent/EP0996168A3/en
Priority to US09/425,735 priority patent/US6479842B1/en
Publication of JP2000133798A publication Critical patent/JP2000133798A/ja
Application granted granted Critical
Publication of JP3442668B2 publication Critical patent/JP3442668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/755Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y10S977/759Quantum well dimensioned for intersubband transitions, e.g. for use in unipolar light emitters or quantum well infrared photodetectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/755Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y10S977/76Superlattice with graded effective bandgap, e.g. "chirp-graded" superlattice
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】電界効果トランジスタにおいて、ソースからの
電流のドレイン以外への漏れを防ぐこと。 【解決手段】第1層と第1層よりもバンド幅の広い第2
層とを多重周期で積層した量子波干渉層を、チャネルに
隣接した領域に有する電界効果トランジスタにおいて、
第1層と第2層の厚さを第2層の最低エネルギレベル付
近にあるキャリアの各層における量子波の波長の4分の
1の奇数倍に設定した。この量子波干渉層はキャリアの
反射層として作用するので、ソースからの電流のドレイ
ン以外への漏れを防ぐことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子又は正孔から成
るキャリアを効率良く反射させるための量子波干渉層を
有する電界効果トランジスタ(FET)に関する。特に
金属/半導体ショットキー接合電界効果トランジスタ
(MESFET)、金属/酸化物/半導体電界効果トラ
ンジスタ(MOSFET)、高電子移動度トランジスタ
(HEMT)において、キャリアをチャネル領域に閉じ
込め、他の領域に漏れようとするキャリアを反射させ、
キャリアの効率の良い利用を可能とすることができる。
【0002】
【従来の技術】従来、LSI上の複数のMOSFETに
おいて、トランジスタを形成するソース(S)とドレイ
ン(D)以外のトランジスタのドレイン(D’)への、
ソース(S)からの漏れ電流を防ぐ手段はあまり知られ
ていない。こういった手段が容易でないのは、チャネル
(C)領域を挟むよう形成された上下のゲート領域に電
圧をかけるため、下部ゲート領域に不純物を添加した半
導体を使用するためである。
【0003】
【発明が解決しようとする課題】ところで、JJAP L
etters Vol.29,No.11(1990年) L1977-L1980 に記載され
たように、レーザダイオードにおいてクラッド層に多重
量子井戸障壁を設けることで、キャリアを反射させるこ
とが提案されている。しかし、この文献では、キャリア
の運動エネルギをどのような値とするかは明示されてい
ない。この文献の文脈からは、運動エネルギとしてバン
ドギャップエネルギを代用したものと想像できるが、そ
れにより指摘された第1層と第2層との最適な厚さは、
本発明者らが最適とする厚さに対して1/4〜1/6で
ある。即ち、この文献の示す第1層と第2層の厚さで
は、キャリアの反射の効果が十分ではないという問題が
残されている。
【0004】そこで、本発明者らは、多重量子井戸構造
を光の多重反射における誘電体多層膜に対応させて、キ
ャリアの量子波が多重量子井戸構造により多重反射され
ると考えた。そして、この反射によりキャリアの通電の
際のしきい電圧を大きくできることを見いだし、量子波
干渉層の最適構造を創作した。従って、本発明の目的
は、最適構造の量子波干渉層を、チャネルに隣接した下
部ゲート領域に設けることで、通電の際のしきい電圧を
大きくした、新規接合構造を有する電界効果トランジス
タを提供することである。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、第1層と第1層よりもバンド幅の広い第2層とを多
重周期で積層した量子波干渉層を、チャネルに隣接した
領域に有する電界効果トランジスタにおいて、第1層と
第2層の厚さを第2層の最低エネルギレベル付近にある
キャリアの各層における量子波の波長の4分の1の奇数
倍に設定したことを特徴とする。
【0006】請求項2に記載の発明は、第1層と第1層
よりもバンド幅の広い第2層とを多重周期で積層した量
子波干渉層を、チャネルに隣接した領域に有する電界効
果トランジスタにおいて、第1層と第2層の厚さをキャ
リアの各層における量子波の波長の4分の1の奇数倍に
設定し、第1層と第2層との境界には、第1層と第2層
の厚さに比べて充分に薄く、エネルギバンドを急変させ
るδ層が設けられていることを特徴とする。
【0007】請求項3に記載の発明は、第1層の厚さD
Wと第2層の厚さDBを次のように設定したことを特徴と
する。
【数1】 DW=nWλW/4=nWh/4[2mW(E+V)]1/2 …(1)
【数2】 DB=nBλB/4=nBh/4(2mBE)1/2 …(2) 但し、hはプランク定数、mWは第1層におけるキャリ
アの有効質量、mBは第2層におけるキャリアの有効質
量、Eは第2層に流入された、第2層の最低エネルギレ
ベル付近におけるキャリアの運動エネルギ、Vは第1層
に対する第2層のバンド電位差、nW、nBは奇数であ
る。
【0008】請求項4の発明は、第1層と第1層よりも
バンド幅の広い第2層との多重周期から成る量子波干渉
層を次のように形成したことを特徴とする。第1層、第
2層を、それぞれ、厚さDWk,DBkで任意周期Tkだけ
繰り返して部分量子波干渉層Ikとする。但し、
【数3】 DWk=nWkλWk/4=nWkh/4[2mWk(Ek+V)]1/2 …(3)
【数4】 DBk=nBkλBk/4=nBkh/4(2mBkk)1/2 …(4) ここで、Ekは第2層に流入されるキャリアの運動エネ
ルギの複数の異なる値、mWkは第1層における運動エネ
ルギEkを有するキャリアの有効質量、mBkは第2層に
おける運動エネルギEk+Vを有するキャリアの有効質
量、nWk、nBkは奇数である。このように形成された部
分量子波干渉層IkをI1,…,Ijと、kの最大値jだけ
直列接続して量子波干渉層が形成される。
【0009】請求項5の発明は、(4),(3)式で決
定される厚さ(DBk,DWk)の(第2層,第1層)を、(D
B1,DW1),…,(DBk,DWk),…,(DBj,DWj)と積
層し、部分量子波干渉層とする。この部分量子波干渉層
を任意周期繰り返して量子波干渉層が形成される。
【0010】請求項6の発明は、上記のように形成され
た第1層と第2層との境界に、第1層と第2層の厚さに
比べて充分に薄く、エネルギバンドを急変させるδ層を
設けたことを特徴とする。
【0011】請求項7の発明は、量子波干渉層をキャリ
アを反射させる反射層として作用させることを特徴とす
る。請求項8の発明は、量子波干渉層の量子波の入射端
はキャリアのトンネル伝導を禁止するに十分な厚さの第
2層が形成されていることを特徴とする。
【0012】
【発明の作用及び効果】〔請求項1、3の発明〕本発明
の特徴である量子波干渉層の原理を次に説明する。図1
は、電界効果トランジスタの反転層(チャネル)下のp
層に形成された、バンド幅の異なる層の多重層構造の伝
導帯を示している。チャネルにおいて少数キャリアであ
る電子がソースからドレインへ流れる。この時、電子が
チャネルの下のp層へ漏れる時の伝導を考察する。即
ち、図上左から右方向に伝導するとする。伝導に寄与す
る電子は、第2層Bの伝導帯の底付近に存在する電子と
考えられる。この電子の運動エネルギをEとする。する
と、第2層Bから第1層Wに伝導する電子は第2層Bか
ら第1層Wへのバンド電位差Vにより加速されて、第1
層Wにおける運動エネルギはE+Vとなる。又、第1層
Wから第2層Bへ伝導する電子は第1層Wから第2層B
へのバンド電位差Vにより減速されて、第2層Bにおけ
る電子の運動エネルギはEに戻る。伝導電子の運動エネ
ルギは、多重層構造のポテンシャルエネルギによりこの
ような変調を受ける。
【0013】一方、第1層Wと第2層Bの厚さが電子の
量子波長と同程度となると、電子は波動として振る舞
う。電子の量子波は電子の運動エネルギを用いて、
(1)、(2)式により求められる。さらに、波の反射
率Rは第2層B、第1層Wにおける量子波の波数ベクト
ルをKB,KWとする時、次式で求められる。
【数5】 R=(|KW|−|KB|)/(|KW|+|KB|) =[{mW(E+V)}1/2−(mBE)1/2]/[{mW(E+V)}1/2+(mBE)1/2] =[1-{mBE/mW(E+V)}1/2]/[1+{mBE/mW(E+V)}1/2]…(5) 又、mB=mWと仮定すれば、反射率は次式で表される。
【数6】 R=[1−{E/(E+V)}1/2]/[1+{E/(E+V)}1/2] …(6) E/(E+V)=xとおけば、(6)式は次式のように変
形できる。
【数7】 R=(1−x1/2)/(1+x1/2) …(7) この反射率Rのxに対する特性は図2のようになる。
【0014】又、第2層Bと第1層WがそれぞれS層多
重化された場合の量子波の入射端面での反射率RSは次
式で与えられる。
【数8】 RS=[(1−xS)/(1+xS)]2 …(8) x≦0.1の時R≧0.52となり、そのためのE,Vの関係
【数9】 E≦V/9 …(9) となる。第2層Bにおける伝導電子の運動エネルギEは
伝導帯の底付近であることから、(9)式の関係が満足
され、第2層Bと第1層Wとの境界での反射率Rは52
%以上となる。このような多重量子井戸構造により、p
層へ注入される電子の量子波を効率良く反射させること
ができる。
【0015】又、xを用いて第2層Bの厚さの第1層W
の厚さに対する比DB/DWは次式で求められる。
【数10】 DB/DW=[mW/(mBx)]1/2 …(10)
【0016】このような量子波干渉層をチャネル下のp
層に形成した電界効果トランジスタにおいて、チャネル
をソースからドレインへ流れる電子の運動エネルギは上
記の量子波干渉層の厚さの設計に用いられた運動エネル
ギを越えることはない。よって電子の反射が起こり、電
子によるチャネル下のp層への漏れ電流は流れない。
【0017】又、価電子帯においても、エネルギレベル
が周期的に変動するが、バンド電位差Vが伝導帯のバン
ド電位差と異なること、第1層W、第2層Bにおける正
孔の有効質量が電子の有効質量と異なること等のため、
電子に対して反射率を高くするように設定された第1層
Wと第2層Bの幅の設定値は正孔に対する高反射率が得
られる条件にはならない。よって、上記の構造の量子波
干渉層は、電子だけを反射させ正孔を反射させないよう
にすることができる。
【0018】又、逆に、価電子帯のバンド電位差及び正
孔の有効質量を用いて、上述と同様の議論により第1層
W、第2層Bの厚さを設計することで、チャネル領域を
n層とした電界効果トランジスタにおいて量子波干渉層
をチャネル下のn層に設け、チャネルを流れる正孔だけ
を反射させ電子を透過させる層とすることもできる。
【0019】〔請求項4の発明〕図3に示すように、複
数の運動エネルギEkのそれぞれに対して部分量子波干
渉層Ikを形成しても良い。各部分量子波干渉層Ik
(3)、(4)式で決定される厚さの第1層Wと第2層
Bとを(DWk,DBk)を1組としてTk周期分多重化して形
成される。この部分量子波干渉層IkをI1〜Ijまで、
設定した電子の運動エネルギの数だけ直列に設けて量子
波干渉層を形成しても良い。図3に示すように、各運動
エネルギEkを有する電子は、各部分量子波干渉層Ik
反射されることになり、運動エネルギがE1〜Ejの範囲
にある電子を効率良く反射させることができる。運動エ
ネルギの間隔を細かく設定すれば、各部分量子波干渉層
kにおける第1層W又は第2層Bの厚さ(DWk,DBk)は
kに対してほぼ連続して変化することになる。
【0020】〔請求項5の発明〕図4に示すように、
(3)、(4)式で決定される厚さ(DWk,DBk)に関し
て、厚さ(DW1,DB1),…,(DWk,DBk),…(DWj,DBj)で
多重化した部分量子波干渉層を任意個数分だけ直列接続
しても良い。このように配列しても、運動エネルギがE
1〜Ejの範囲にある電子を効率良く反射させることがで
きる。運動エネルギの間隔を細かく設定すれば、各第1
層W又は各第2層Bの厚さはほぼ連続して変化すること
になる。
【0021】〔請求項2、6の発明〕図5に示すよう
に、第1層Wと第2層Bとの境界において、エネルギバ
ンドを急変させる厚さが第1層W、第2層Bに比べて十
分に薄いδ層を設けても良い。境界での反射率は(7)
式で得られるが、境界にδ層を設けることで、バンド電
位差Vを大きくすることができx値が小さくなる。x値
が小さいことから反射率Rが大きくなるためと考えられ
る。また、別の効果として、製造技術上の問題から生じ
る層間のバンドギャップを急峻にするためとも考えられ
る。δ層を形成しないとき、積層時に第1層Wと第2層
Bの成分が層間で一部混合し、急峻なバンドギャップが
得られないが、層間にδ層を形成するときは、成分が層
間で一部混合したとしても、δ層を形成しないときに比
較し、急峻なバンドギャップが得られると考える。
【0022】このδ層は、図5(a)に示すように、各
第1層Wの両側の境界に設けられているが、片側の境界
だけに設けても良い。又、δ層は、図5(a)に示すよ
うに、境界に第2層Bのバンドの底の電位よりもさらに
高いバンド電位が形成されるように設けているが、図5
(b)に示すように、境界に第1層Wの底よりもさらに
低い底を有するバンドを有するように形成しても良い。
さらに、図5(c)に示すように、境界に第2層Bより
も高いエネルギレベルを有し第1層Wよりも低いエネル
ギレベルを有する2つのδ層を形成しても良い。このよ
うにすることで、第1層Wと第2層Bとの境界での量子
波の反射率を大きくすることができ、多重層に形成した
場合に全体での量子波の反射率を大きくすることができ
る。
【0023】〔請求項7の発明〕量子波干渉層をキャリ
アを反射させる反射層として用いるもので、キャリアを
効率良く反射層の前のチャネルに閉じ込めることができ
る。
【0024】〔請求項8の発明〕量子波干渉層の入射端
面側の1つの第2層B0だけを厚く形成することで、共
鳴トンネル伝導を防止し、キャリアの反射を効果的に行
うことができる。
【0025】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。なお本発明は下記実施例に限定され
るものではない。
【0026】〔第1実施例〕ダイオードについて、まず
説明する。図6は量子波干渉層をp層に形成したpn接
合素子の断面図である。GaAsから成る基板10の上に、
n-GaAsから成る厚さ0.3μm、電子濃度2×1018/cm3のバ
ッファ層12が形成され、その上にn-Ga0.51In0.49Pか
ら成る厚さ0.1μm、電子濃度2×1018/cm3のn形コンタ
クト層14が形成されている。n形コンタクト層14の
上には、n-Al0.51In0.49Pから成る厚さ0.5μm、電子濃
度1×1018/cm3のn層16が形成され、その上にはAl
0.51In0.49Pから成る厚さ0.6μmのp層18が形成され
ている。さらに、そのp層18の中に量子波干渉層であ
る電子反射層20が形成されている。尚、電子反射層2
0の入射端面側のp層18aは厚さ0.1μm、正孔濃度1
×1017/cm3であり、電子反射層20の出射端面側のp層
18bは厚さ0.5μm、正孔濃度1×1018/cm3である。そ
して、p層18bの上にp-Ga0.51In0 .49Pから成る厚さ
0.1μm、正孔濃度2×1018/cm3の第2p形コンタクト層
22とp-GaAsから成る厚さ0.1μm、正孔濃度2×1018/cm
3の第1p形コンタクト層24が形成されている。さら
に、基板10の裏面には厚さ0.2μmのAu/Geから成る電
極26が形成され、第1p形コンタクト層24の上には
厚さ0.2μmのAu/Znから成る電極28が形成されてい
る。尚、基板10は、2インチ径の大きさであり、基板
の主面は面方位(100)に対して15°方位[011]方向にオフ
セットしている。
【0027】このpn接合素子は、ガスソースMBE法
により製造された。ガスソースMBE法は、結晶のエレ
メント材料全てを固体ソースから供給する従来形のMB
E法とは異なり、V族元素(As,P)等をガス状原料(AsH3,
PH3)の熱分解により供給し、III族エレメント(In,Ga,A
l)は固体ソースから供給する超高真空下の分子線結晶成
長法である。なお、有機金属ガス気相成長法(MOCV
D)を用いることもできる。
【0028】電子反射層(量子波干渉層)20は、図7
に示すように、第1層Wにp-Ga0.51In0.49P、第2層B
にp-Al0.51In0.49Pを用いた15周期の多重量子構造で
あり、第1層Wと第2層Bの境界にp-Al0.33Ga0.33In
0.33Pから成るδ層が形成されている。厚さの条件は上
記した(1)、(2)式で決定され、最初の第2層B0
(p層18a)の厚さはキャリアのトンネル伝導を防止
できる程の厚さに設計されている。又、δ層の厚さは、
1.3nmである。図7のエネルギダイヤグラムでは、n層
16とp層18aと電子反射層20が図示されている。
図7(a)は電圧が印加されていない状態を示し、
(b)は電圧Vが印加された状態を示している。このよ
うな構造とすることで、このpn接合素子に順方向に電
圧を印加すると、n層16からp層18に注入された電
子は電子反射層20により効果的に反射され、電子はp
層に注入されない。さらに、電圧を増加させて注入され
る電子の運動エネルギが電子反射層20を設計した運動
エネルギEを大きく越えると、この電子反射層20が電
子を反射しなくなり、電子を通過させるようになる。こ
の結果、V−I特性は印加電圧があるしきい値を越える
まではほとんど0である。
【0029】又、価電子帯においても、多重量子井戸構
造が形成されるが、この構造では電子が効果的に反射さ
れるように第1層Wと第2層Bの厚さの条件が決定され
ているので、正孔はこの多重量子井戸構造では反射され
ない。よって、p層18bからの正孔はこの電子反射層
20を通過して、n層16に達する。
【0030】第1層Wと第2層Bの厚さを各種変化させ
てV−I特性を測定した。第2層Bの厚さを7nmにし
て、第1層Wの厚さを各種変化させてV−I特性を測定
した。第1層Wの厚さが5nmの時にしきい値電圧は最大
となった。次に、第1層Wの厚さを5nmにして、第2層
Bの厚さを各種変化させてV−I特性を測定した。第2
層Bの厚さが7nmの時にしきい値電圧は最大となった。
このように、電子反射層20は第1層Wの厚さを5nm、
第2層Bの厚さを7nmにする時にpn接合素子のしきい
値電圧は最大となった。
【0031】このしきい値電圧が最大となるpn接合素
子の測定されたV−I特性Bを図8、図9に示す。又、
比較のため、電子反射層20だけが存在しないpn接合
素子を製造し、そのV−I特性Aも測定した。図8は、
電流が急激に立ち上がる前の領域を示している。本実施
例のpn接合素子の電流が従来形のpn接合素子に比べ
て電流が抑制されていることが理解される。又、V−I
特性Aと、V−I特性Bの対数表示である図8上のグラ
フ間距離を示したものがCである。約2Vで最大の電流
抑制(約100分の1)が実現されていることが理解さ
れる。この約2Vを印加した時に第2層Bを越える程度
のエネルギ(この2Vからp層−n層間での疑フェルミ
エネルギ準位の差を差し引いた電位エネルギ)が第1層
Wと第2層Bの厚さの設計に用いられたp層に注入され
る電子の運動エネルギEに対応していると考えられる。
図9は直線目盛りで表されたV−I特性である。本実施
例のpn接合素子のしきい値電圧は、従来のpn接合素
子のしきい値電圧に比べて50%程度増加した。
【0032】これは、電界効果トランジスタにおいて、
上記のような電子を反射する量子波干渉層をn形に反転
したチャネルの下に形成し、ソースから流れる電子によ
る電流のドレイン以外への漏れ電流を抑えることが可能
であることを意味する。即ち、本発明により、従来の電
界効果トランジスタよりも絶縁効果の高い電界効果トラ
ンジスタが作製可能となる。
【0033】また、別のpn接合素子として、図10に
示すように、図6のpn接合素子と同様の電子反射層2
0がp層18に形成され、上記の理論を正孔に適用して
設計された正孔反射層30がn層16に形成されてい
る。電子の量子波入射端面のp層18aが電子のトンネ
ル電流を阻止するに十分な厚さがあるように、正孔の量
子波入射端面のn層16aは正孔のトンネル電流を阻止
するに十分な厚さがある。この正孔反射層30も電子反
射層20と構造的には同一であり、正孔を効果的に反射
させるために、第1層Wの厚さは1.0nm、第2層Bの厚
さは1.2nmとした。このように電子反射層20と正孔反
射層30とを形成することで、第1実施例のpn接合素
子に比べて更にしきい値電圧が増加した。
【0034】これは、電界効果トランジスタにおいて、
上記のような正孔を反射する量子波干渉層をp形に反転
したチャネルに隣接して形成し、ソースから流れる正孔
による電流のドレイン以外への漏れ電流を抑えることが
可能であることを意味する。即ち、本発明により、従来
の電界効果トランジスタよりも絶縁効果の高い電界効果
トランジスタが作製可能となる。
【0035】図11に、本発明にかかるMOSFETの
具体的な一実施例を示す。このMOSFETは、p形シ
リコン基板に、n形にドープしたソース領域、ドレイン
領域を設け、その間をチャネル領域としたものである。
【0036】図11のMOSFETは次のように製造さ
れた。p形シリコン基板32上に、電子反射層34、p
形シリコン層36がガスソースMBEにより順次形成さ
れた。次に、ソース領域、ドレイン領域を形成するた
め、p形シリコン層36表面よりドナーをドープした。
これにより、n形にドープされた、ソース領域38Sと
ドレイン領域38Dが形成された。ソース領域38S及
びドレイン領域38Dは、一部電子反射層34の領域ま
で及んだ。次に、ソース領域38S及びドレイン領域3
8Dに電極を形成する部分を残し、p形シリコン層36
表面上に絶縁層(SiO2層)40が形成された。このう
ち、チャネル領域36C上部に形成されたゲート絶縁層
40G上に、金属層42Gが形成された。また、ソース
領域38S、ドレイン領域38D、及びp形シリコン基
板32上の裏面にはそれぞれ電極46S、48D、50
が形成された。電極46S、50は接地され、金属層4
2Gには電位差VGが、電極50には電位差VDが印加され
た。
【0037】電子反射層34は次のように形成された。
第1層Wとして厚さ2.0nmシリコンゲルマニウム炭素(Si
Ge0.3Cx)、第2層Bとして6.8nmのシリコンゲルマニウ
ム炭素(SiGe0.1Cx)が形成された。尚、炭素の組成比x
は、0.01≦x≦0.03である。第1層Wと第2層Bの間に
はδ層が形成された。なお、第1層Wと第2層Bの厚さ
は、キャリアを電子として本発明の論理により算出され
たものである。
【0038】図11のMOSFETは絶縁層40G直下
のチャネル領域36Cに、反転層のチャネルを形成して
少数キャリア(電子)を伝導させる素子である。ゲート
電圧VGが大きくなるとこの反転層におけるキャリア(電
子)がオーバフローしS/N比が低下する。そこで、図
11に示すように、チャネルの下側にSiGe0.1Cxの第2
層BとSiGe0.3Cxの第1層Wの多重周期から成る上記構
造の電子反射層(量子波干渉層)34を設けることで、
キャリアを狭いチャネルに閉じ込めることができる。δ
層として、図の5(c)のようなバンドギャップを形成
するよう、SiGe 0.3Cxの第1層WとSiGe0.1Cxの第2層B
の境界に、SiGe0.1Cxの第2層Bよりも高いエネルギレ
ベルを有するSi層と、SiGe0.3Cxの第1層Wよりも低い
エネルギレベルを有するGe層の2つのδ層を形成した。
図11では合わせて単にδ層とした。このMOSFET
のエネルギダイヤグラムを図12に示す。この結果、チ
ャネルにおけるキャリアのオーバフローを防止すること
ができ、S/N比の向上、応答速度の向上、駆動電力の
低下を実現することができる。
【0039】なお、δ層は、図5(a)に示すように、
境界に第2層Bのバンドの底の電位よりもさらに高いバ
ンド電位が形成されるようにのみ設けても、図5(b)
に示すように、境界に第1層Wの底よりもさらに低い底
を有するバンドをのみ有するように形成しても良い。ま
た、図5では両側の境界に設けられているものを示した
が、片側の境界だけに設けても良く、また、第2層Bの
バンドの底の電位よりもさらに高いバンド電位と第1層
Wの底よりもさらに低い底を有するバンドをを交互に設
けてもよい。
【0040】上記実施例では金属/酸化物/半導体電界
効果トランジスタ(MOSFET)に量子波干渉層を形
成した例を示したが、本発明の適用はこれに限定されな
い。本発明は金属/半導体ショットキー接合電界効果ト
ランジスタ(MESFET)、高電子移動度トランジス
タ(HEMT)等、他の電界効果トランジスタ(FE
T)に関しても、絶縁効果を有する。
【0041】本発明は、高いしきい値電圧を持つ量子波
干渉層を半導体素子構造に設けることで漏れ電流を防ぐ
ものであり、電界効果トランジスタ以外の半導体素子に
おいても適用できる。特に大規模集積回路(LSI)及
び類似構造の様々な装置において、単位素子間の絶縁を
良好とすることができる。
【0042】又、上記実施例では、Si/Geの他、量子波
干渉層をGa0.51In0.49PとAl0.51In0. 49Pとで構成し、δ
層をAl0.33Ga0.33In0.33Pで構成したが、4元系のAlxGa
yIn1- x-yP或いはAlxGayIn1-x-yAs(0≦x,y,x+y≦1の任意
の値)で組成比を異にして形成しても良い。さらに、量
子波干渉層は、他のIII族-V族化合物半導体、II族-VI族
化合物半導体、Si/Ge、その他の異種半導体の多重接合
で構成することが可能である。具体的には下記のような
組み合わせが望ましい。尚、バンド幅の広い層/バンド
幅の狭い層//基板を意味し、x、yは明記していない場
合は、それぞれ0<x,y<1の任意の値である。 <1> AlxIn1-xP/GayIn1-yP//GaAs <2> AlxGa1-xAs/GaAs//GaAs <3> GaxIn1-xP/InP//InP <4> GaxIn1-xP/GayIn1-yAs//GaAs <5> AlAs/AlxGa1-xAs//GaAs 0.8≦x≦0.9 <6> InP/GaxIn1-xAsyP1-y//GaAs <7> Si/SiGex//任意 0.1≦x≦0.3 <8> Si/SiGexCy//任意 0.1≦x≦0.3, 0<y≦0.1 <9> Alx1Gay1In1-x1-y1N/Alx2Gay2In1-x2-y2N//Si,SiC,GaN,サファイア 0≦x1,x2,y1,y2,x1+y1,x2+y2≦1
【図面の簡単な説明】
【図1】本発明の概念を説明するための説明図。
【図2】第2層におけるキャリアの運動エネルギの第1
層における運動エネルギに対する比xに対する反射率R
の関係を示した特性図。
【図3】本発明の概念を説明するための説明図。
【図4】本発明の概念を説明するための説明図。
【図5】本発明の概念を説明するための説明図。
【図6】本発明の具体的な一実施例に係るpn接合素子
の構造を示した断面図。
【図7】その実施例に係るpn接合素子のエネルギダイ
ヤグラム。
【図8】その実施例に係るpn接合素子のV−I特性の
測定図。
【図9】その実施例に係るpn接合素子のV−I特性の
測定図。
【図10】他の実施例に係るpn接合素子の構造を示し
た断面図。
【図11】本発明の具体的な一実施例に係る、ソース領
域、ドレイン領域がn層であるMOSFETの構造を示
した断面図。
【図12】そのMOSFETのエネルギダイヤグラム。
【符号の説明】
10…基板 12…バッファ層 14…n形コンタクト層 16…n層 18…p層 20、34…電子反射層 22…第2p形コンタクト層 24…第1p形コンタクト層 26、28…電極 30…正孔反射層 32…p形シリコン基板 36…p形シリコン層 36C…チャネル領域 38S、38D…n形にドープされた、ソース領域とド
レイン領域 40、40G…酸化珪素層(絶縁層) 42G…金属層 46S、48D、50…電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/80 A

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1層と第1層よりもバンド幅の広い第
    2層とを多重周期で積層した量子波干渉層を、チャネル
    に隣接した領域に有する電界効果トランジスタにおい
    て、 前記第1層と前記第2層の厚さを第2層の最低エネルギ
    レベル付近にあるキャリアの各層における量子波の波長
    の4分の1の奇数倍に設定したことを特徴とする量子波
    干渉層を有した電界効果トランジスタ。
  2. 【請求項2】 第1層と第1層よりもバンド幅の広い第
    2層とを多重周期で積層した量子波干渉層を、チャネル
    に隣接した領域に有する電界効果トランジスタにおい
    て、 前記第1層と前記第2層の厚さをキャリアの各層におけ
    る量子波の波長の4分の1の奇数倍に設定し、 前記第1層と前記第2層との境界には、前記第1層と前
    記第2層の厚さに比べて充分に薄く、エネルギバンドを
    急変させるδ層が設けられていることを特徴とする電界
    効果トランジスタ。
  3. 【請求項3】 前記第1層における前記量子波の波長λ
    WはλW=h/[2mW(E+V)]1/2で決定され、前記第2
    層における前記量子波の波長λBはλB=h/(2mBE)
    1/2で決定され、前記第1層の厚さDWはDW=nWλW
    4、前記第2層の厚さDBはDB=nBλB/4で決定され
    る、但し、hはプランク定数、mWは第1層におけるキ
    ャリアの有効質量、mBは第2層におけるキャリアの有
    効質量、Eは第2層に流入された、第2層の最低エネル
    ギレベル付近におけるキャリアの運動エネルギ、Vは第
    1層に対する第2層のバンド電位差、nW、nBは奇数で
    あることを特徴とする請求項1又は2に記載の量子波干
    渉層を有した電界効果トランジスタ。
  4. 【請求項4】 第1層と第1層よりもバンド幅の広い第
    2層とを多重周期で積層した量子波干渉層を、チャネル
    に隣接した領域に有する電界効果トランジスタにおい
    て、 前記第2層に流入されるキャリアの運動エネルギを複数
    の異なる値Ek、前記第1層におけるその各運動エネル
    ギをEk+Vとし、第2層、第1層の各エネルギに対応
    した各量子波長をλBk,λWkとする時、第2層、第1層
    をnBkλBk/4、nWkλWk/4の厚さで、Tk周期繰り
    返された部分量子波干渉層Ikが前記値E kの数だけ繰り
    返し形成された、但し、nWk、nBkは奇数、量子波干渉
    層を有することを特徴とする電界効果トランジスタ。
  5. 【請求項5】 第1層と第1層よりもバンド幅の広い第
    2層とを多重周期で積層した量子波干渉層を、チャネル
    に隣接した領域に有する電界効果トランジスタにおい
    て、 前記第2層に流入されるキャリアの運動エネルギを複数
    の異なる値Ek、前記第1層におけるその各運動エネル
    ギをEk+Vとし、第2層、第1層の各エネルギに対応
    した各量子波長をλBk,λWkとする時、第2層、第1層
    を厚さ(nB1λB 1/4,nW1λW1/4),…,(nBkλBk
    /4,nWkλWk/4),…,(nBjλBj/4,nWjλWj
    4)で形成した部分量子波干渉層を任意周期繰り返して
    形成された、但し、nWk、nBkは奇数、量子波干渉層を
    有することを特徴とする電界効果トランジスタ。
  6. 【請求項6】 前記第1層と前記第2層との境界には、
    前記第1層と前記第2層の厚さに比べて充分に薄く、エ
    ネルギバンドを急変させるδ層が設けられていることを
    特徴とする請求項1又は請求項3乃至請求項5のいずれ
    か1項に記載の電界効果トランジスタ。
  7. 【請求項7】 前記量子波干渉層は前記キャリアを反射
    させる反射層として作用することを特徴とする請求項1
    乃至請求項6のいずれか1項に記載の量子波干渉層を有
    した電界効果トランジスタ。
  8. 【請求項8】 前記量子波干渉層の量子波の入射端はキ
    ャリアのトンネル伝導を禁止するに十分な厚さの第2層
    が形成されていることを特徴とする請求項1乃至請求項
    7のいずれか1項に記載の電界効果トランジスタ。
JP30278998A 1998-10-23 1998-10-23 量子波干渉層を有した電界効果トランジスタ Expired - Fee Related JP3442668B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30278998A JP3442668B2 (ja) 1998-10-23 1998-10-23 量子波干渉層を有した電界効果トランジスタ
EP99121148A EP0996168A3 (en) 1998-10-23 1999-10-22 Field-effect transistor having a multiple quantum barrier structure
US09/425,735 US6479842B1 (en) 1998-10-23 1999-10-22 Field effect transistor with a quantum-wave interference layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30278998A JP3442668B2 (ja) 1998-10-23 1998-10-23 量子波干渉層を有した電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2000133798A true JP2000133798A (ja) 2000-05-12
JP3442668B2 JP3442668B2 (ja) 2003-09-02

Family

ID=17913151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30278998A Expired - Fee Related JP3442668B2 (ja) 1998-10-23 1998-10-23 量子波干渉層を有した電界効果トランジスタ

Country Status (3)

Country Link
US (1) US6479842B1 (ja)
EP (1) EP0996168A3 (ja)
JP (1) JP3442668B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535265A (ja) * 2005-04-01 2008-08-28 メアーズ テクノロジーズ, インコーポレイテッド 半導体接合を画定する領域を有する超格子を有する半導体素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690035B1 (en) * 2000-03-03 2004-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an active region of alternating layers
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
EP2978013A4 (en) * 2013-03-18 2016-11-09 Fujitsu Ltd SEMICONDUCTOR COMPONENT

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666519B2 (ja) * 1986-08-14 1994-08-24 東京工業大学長 超格子構造体
US4914488A (en) * 1987-06-11 1990-04-03 Hitachi, Ltd. Compound semiconductor structure and process for making same
CA2003134C (en) * 1988-11-16 1995-02-07 Thomas K. Gaylord Solid state, quantum mechanical, electron and hole wave devices
US5789760A (en) * 1992-05-08 1998-08-04 The Furukawa Electric Co., Ltd. Multiquantum barrier Schottky junction device
EP0569259A3 (en) * 1992-05-08 1995-03-01 Furukawa Electric Co Ltd Multiple quantum barrier field effect transistor.
US5932890A (en) * 1992-05-08 1999-08-03 The Furukawa Electric Co., Ltd. Field effect transistor loaded with multiquantum barrier
JPH0888434A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 半導体レーザ,及びその製造方法
JP3014339B2 (ja) * 1997-04-25 2000-02-28 カナレ電気株式会社 量子波干渉層を有した半導体素子
JP2000124443A (ja) * 1998-10-21 2000-04-28 Canare Electric Co Ltd エネルギバンド急変層を有した半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535265A (ja) * 2005-04-01 2008-08-28 メアーズ テクノロジーズ, インコーポレイテッド 半導体接合を画定する領域を有する超格子を有する半導体素子

Also Published As

Publication number Publication date
EP0996168A2 (en) 2000-04-26
EP0996168A3 (en) 2004-01-14
US6479842B1 (en) 2002-11-12
JP3442668B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
JP3014339B2 (ja) 量子波干渉層を有した半導体素子
US6878975B2 (en) Polarization field enhanced tunnel structures
US20070227588A1 (en) Enhanced tunnel junction for improved performance in cascaded solar cells
US6664561B2 (en) Light-receiving device with quantum-wave interference layers
JP3442668B2 (ja) 量子波干渉層を有した電界効果トランジスタ
US6222205B1 (en) Layered semiconductor structure for lateral current spreading, and light emitting diode including such a current spreading structure
JP3014341B2 (ja) 量子波干渉層を有したダイオード
JP3014364B2 (ja) 量子波干渉層を有した半導体素子
JP3014340B2 (ja) 量子波干渉層を有したダイオード
JP3466526B2 (ja) 量子波干渉層を有するトランジスタ
JP3014389B2 (ja) 量子波干渉層を有した受光素子
JP3014363B2 (ja) 量子波干渉層を有した半導体素子
JP2000124443A (ja) エネルギバンド急変層を有した半導体素子
JP3377950B2 (ja) 量子波干渉層を有する発光素子
JP2000114601A (ja) 量子波干渉層を有した半導体素子及び半導体素子を構成する量子波干渉層の設計方法
JP2000133655A (ja) 量子波干渉層を有するトランジスタ
JP3014361B2 (ja) 量子波干渉層を有した可変容量素子
JPH0541355A (ja) 変調半導体材料およびそれを用いた半導体装置
EP1011147A2 (en) Transistors having a quantum-wave interference layer
JP2001068793A (ja) 量子波干渉層を有した半導体素子
EP1011150A2 (en) Light-receiving device with quantum-wave interference layers
JP3544160B2 (ja) 量子波干渉層を有した受光素子
JP2000138382A (ja) 量子波干渉層を有したダイオ―ド及びダイオ―ドを構成する量子波干渉層の設計方法
JP2000106474A (ja) 量子波干渉層を有した半導体素子及び半導体素子を構成する量子波干渉層の設計方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees