JPS61145820A - 半導体薄膜材料 - Google Patents
半導体薄膜材料Info
- Publication number
- JPS61145820A JPS61145820A JP26941584A JP26941584A JPS61145820A JP S61145820 A JPS61145820 A JP S61145820A JP 26941584 A JP26941584 A JP 26941584A JP 26941584 A JP26941584 A JP 26941584A JP S61145820 A JPS61145820 A JP S61145820A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- thin film
- super
- light
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は超格子構造を用いた半導体材料に関するもので
ある。
ある。
従来の硅素(Sl)を用いた超格子構造の半導体材料は
例えば文献@Electron mobilityen
hancement in epitazitia
l multilayer Si −8i4−一@Z
alloy films on (100) 81
’ Appl −Phys、Lett 、41 (5)
、 1982 に見られるように、Slのエピタキ
シャル薄層と811−2Gel:混晶系薄層を順次積層
して形成されるものでありた。このような超格子構造を
形成することにより電子及び正孔の有効質量は減少し、
界面方向の移動度が増大することが示されている。また
Slのバンド間遷移は間接型であるのに対して!1i−
8il−。
例えば文献@Electron mobilityen
hancement in epitazitia
l multilayer Si −8i4−一@Z
alloy films on (100) 81
’ Appl −Phys、Lett 、41 (5)
、 1982 に見られるように、Slのエピタキ
シャル薄層と811−2Gel:混晶系薄層を順次積層
して形成されるものでありた。このような超格子構造を
形成することにより電子及び正孔の有効質量は減少し、
界面方向の移動度が増大することが示されている。また
Slのバンド間遷移は間接型であるのに対して!1i−
8il−。
Go、r 超格子構造には直接型遷移の遷移確率が増え
、発光素子としての可能性も期待できる。
、発光素子としての可能性も期待できる。
しかし前述の従来技術では、Siと51x−xGe&
を積層するためには、両層の格子定数が近くなければ、
結晶性のよい薄膜成長はできない。
を積層するためには、両層の格子定数が近くなければ、
結晶性のよい薄膜成長はできない。
即ち、Slの格子定数は!L43Xであり、Goの格子
定数は翫66にであるので、格子整合させるためにはS
i 1−2GU Z 層の2の値はn、1以下程度に
おさえる必要がある。その為、SlとS i 1−。
定数は翫66にであるので、格子整合させるためにはS
i 1−2GU Z 層の2の値はn、1以下程度に
おさえる必要がある。その為、SlとS i 1−。
Gos の間のバンドギャップ差が小さくなり、超格
子構造にする効果が小さいという問題点を有する。
子構造にする効果が小さいという問題点を有する。
また8 L −8411−2G@Z超格子構造では発光
性も期待できるが、発光したとしても発光波長はt1μ
馬より長く、可視域波長の光は発光しないという問題点
を有する。
性も期待できるが、発光したとしても発光波長はt1μ
馬より長く、可視域波長の光は発光しないという問題点
を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、結晶性が良く、高移動度であり
、可視域の発光性の高い半導体材料を提供するところ′
にある。
の目的とするところは、結晶性が良く、高移動度であり
、可視域の発光性の高い半導体材料を提供するところ′
にある。
本発明の半導体材料は、超格子構造の半導体材料におい
て81から成る単結晶薄膜とガリウムリン(Gap)化
合物からなる単結晶薄膜を順次積層して超格子構造とし
たことを特徴とする。
て81から成る単結晶薄膜とガリウムリン(Gap)化
合物からなる単結晶薄膜を順次積層して超格子構造とし
たことを特徴とする。
〔作用〕
本発明の上記の構成によれば、slの格子定数は五43
裏であり、GaPの格子定数は翫451であり、格子定
数が近接している為、超格子構造を形成する際、Si層
、GaP層が結晶性よくエピタキシャル成長をする。更
に、Slのバンドギャップ(mG)は、1.12eV、
%GaPのICGは2.24・Vであるため超格子間の
KGの差が大きく、移動度の増大、発光遷移確率の増大
が大きい更に、81.GaP共に間接遷移型の半導体で
あるが、超格子構造とすることで両層のバンドで直接遷
移型の遷移確率が生じ、1.1μ溝の波長の赤外域の発
光、5ssoXの波長の可視域の発光をし得る発光材料
となる。
裏であり、GaPの格子定数は翫451であり、格子定
数が近接している為、超格子構造を形成する際、Si層
、GaP層が結晶性よくエピタキシャル成長をする。更
に、Slのバンドギャップ(mG)は、1.12eV、
%GaPのICGは2.24・Vであるため超格子間の
KGの差が大きく、移動度の増大、発光遷移確率の増大
が大きい更に、81.GaP共に間接遷移型の半導体で
あるが、超格子構造とすることで両層のバンドで直接遷
移型の遷移確率が生じ、1.1μ溝の波長の赤外域の発
光、5ssoXの波長の可視域の発光をし得る発光材料
となる。
第1図は、本発明の実施例における8l−GaP超格子
構造の半導体材料の主要断面図である。
構造の半導体材料の主要断面図である。
単結晶シリコン基板(101)の(100)面上に、
5i(102)、GNP(10!S)を交互に順次積層
する。!ii、GsPの層厚は薄い程望ましいが、材料
製作可能な範囲では、約20X以上である。薄膜の製造
方法には、化学ffi論的気相成長方法(CVD法)を
用い、反応管の中に設置された81基板を誘導加熱法に
より、900〜1000℃に加熱し、最初にモノシラン
(1911i、)ガスを、水素、ヘリウム、アルゴン等
のキャリアガスと共に反応管中に導入し、191薄膜を
エピタキシャル成長させる。所定時間後、(01!、
)、Gaw (0*Hm )s Ga等の有機金属化合
物の蒸気と、アオスフィン(PlKm)ガスあるいは(
Olis)s″P等の有機金属化合物の蒸気を水素、ヘ
リウム、アルゴン等のキャリアガスと共に反応管中に導
入しGaF薄膜をエピタキシャル成長させる。これらの
操作を交互に繰り返して超格子構造の半導体材料を得る
ことができた。この薄膜は格子整合しているために、結
晶性が良く、電子移動度が単層の81薄膜の移動度の1
0倍程度に向上した。更に、フォトルミ車ッセンス法に
よる測定では1.12・V、の赤外部と、2.24eV
の可視部の発光が148され1間接遷移型から直接遷移
型へのバンド間遷移の確率が発生したことが確認された
。これらのことは、1g2図に示すように、膜厚方向に
、バンドギャップの繰り返しが生ずるため、結晶の対称
性が膜厚方向に低下するため、直接遷移型の一〇 バンドが混合するために起こり、更に電子の有効質量が
減少するためである。
5i(102)、GNP(10!S)を交互に順次積層
する。!ii、GsPの層厚は薄い程望ましいが、材料
製作可能な範囲では、約20X以上である。薄膜の製造
方法には、化学ffi論的気相成長方法(CVD法)を
用い、反応管の中に設置された81基板を誘導加熱法に
より、900〜1000℃に加熱し、最初にモノシラン
(1911i、)ガスを、水素、ヘリウム、アルゴン等
のキャリアガスと共に反応管中に導入し、191薄膜を
エピタキシャル成長させる。所定時間後、(01!、
)、Gaw (0*Hm )s Ga等の有機金属化合
物の蒸気と、アオスフィン(PlKm)ガスあるいは(
Olis)s″P等の有機金属化合物の蒸気を水素、ヘ
リウム、アルゴン等のキャリアガスと共に反応管中に導
入しGaF薄膜をエピタキシャル成長させる。これらの
操作を交互に繰り返して超格子構造の半導体材料を得る
ことができた。この薄膜は格子整合しているために、結
晶性が良く、電子移動度が単層の81薄膜の移動度の1
0倍程度に向上した。更に、フォトルミ車ッセンス法に
よる測定では1.12・V、の赤外部と、2.24eV
の可視部の発光が148され1間接遷移型から直接遷移
型へのバンド間遷移の確率が発生したことが確認された
。これらのことは、1g2図に示すように、膜厚方向に
、バンドギャップの繰り返しが生ずるため、結晶の対称
性が膜厚方向に低下するため、直接遷移型の一〇 バンドが混合するために起こり、更に電子の有効質量が
減少するためである。
以上述べたように本発明によれば、次のような効果を有
する。
する。
NElに、高移動度の半導体材料を81基板を用いて製
造できることである。従って、高速の集積回路の製造に
適し、且つ結晶性が良く安価な基板材料であるので、歩
留シ、製造コストの面でも有利である。
造できることである。従って、高速の集積回路の製造に
適し、且つ結晶性が良く安価な基板材料であるので、歩
留シ、製造コストの面でも有利である。
ts2に、格子定数の合った半導体を積層するので成長
膜の結晶性が良く、このことがデバイスに形成した場合
の信頼性を著しく向上させる。
膜の結晶性が良く、このことがデバイスに形成した場合
の信頼性を著しく向上させる。
第5に、SiとGaPという共に間接遷移型の半導体を
積層して、直接遷移型の遷移確率を発生させるので、単
層S1あるいは単層GaPでは決りして得られなかりた
発光素子が製造可能となり更に、更に1素子で赤外と可
視部の2波長の発光が可能である。その為、本発明の半
導体材料は、赤外、可視部共に発振可能な半導体レーザ
を製造一 することが可能である。
積層して、直接遷移型の遷移確率を発生させるので、単
層S1あるいは単層GaPでは決りして得られなかりた
発光素子が製造可能となり更に、更に1素子で赤外と可
視部の2波長の発光が可能である。その為、本発明の半
導体材料は、赤外、可視部共に発振可能な半導体レーザ
を製造一 することが可能である。
第1図は本発明の牛導体材料の一実施例を示す主要断面
図。 第2図(α)(j)は第1図の牛導体材料のエネルギー
バンド構成図。 (101)−・・・・・シリコン基板 (102)−−−−−・S1工ピタキシヤル層(10S
)・−−−−−G a P:cビタキシャル層(20
1)・・・・−GaP伝導帯エネルギーレベル(202
)・・・・・−8i伝allfJ−ネルギーレベル(2
05ン・・・・・・G a P(illiig子帯エネ
ルギーレベル (204)・・・・・・Si価電子帯エネルギーレベル
以上
図。 第2図(α)(j)は第1図の牛導体材料のエネルギー
バンド構成図。 (101)−・・・・・シリコン基板 (102)−−−−−・S1工ピタキシヤル層(10S
)・−−−−−G a P:cビタキシャル層(20
1)・・・・−GaP伝導帯エネルギーレベル(202
)・・・・・−8i伝allfJ−ネルギーレベル(2
05ン・・・・・・G a P(illiig子帯エネ
ルギーレベル (204)・・・・・・Si価電子帯エネルギーレベル
以上
Claims (1)
- 第1の半導体薄膜と第2の半導体薄膜を順次積層して成
る超格子構造の半導体材料において、前記第1の半導体
薄膜が硅素から成る単結晶薄膜であり、前記第2の半導
体薄膜がガリウムリン化合物から成る単結晶薄膜である
ことを特徴とする半導体薄膜材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26941584A JPS61145820A (ja) | 1984-12-20 | 1984-12-20 | 半導体薄膜材料 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26941584A JPS61145820A (ja) | 1984-12-20 | 1984-12-20 | 半導体薄膜材料 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61145820A true JPS61145820A (ja) | 1986-07-03 |
Family
ID=17472096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26941584A Pending JPS61145820A (ja) | 1984-12-20 | 1984-12-20 | 半導体薄膜材料 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61145820A (ja) |
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897367A (en) * | 1988-03-18 | 1990-01-30 | Fujitsu Limited | Process for growing gallium arsenide on silicon substrate |
US4963508A (en) * | 1985-09-03 | 1990-10-16 | Daido Tokushuko Kabushiki Kaisha | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice |
US6830964B1 (en) | 2003-06-26 | 2004-12-14 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US6833294B1 (en) | 2003-06-26 | 2004-12-21 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US6993222B2 (en) | 1999-03-05 | 2006-01-31 | Rj Mears, Llc | Optical filter device with aperiodically arranged grating elements |
US7018900B2 (en) | 2003-06-26 | 2006-03-28 | Rj Mears, Llc | Method for making a semiconductor device comprising a superlattice channel vertically stepped above source and drain regions |
US7045377B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7045813B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
US7123792B1 (en) | 1999-03-05 | 2006-10-17 | Rj Mears, Llc | Configurable aperiodic grating device |
US7202494B2 (en) | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
US7227174B2 (en) | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7229902B2 (en) | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
US7446002B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
US7491587B2 (en) | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
US7514328B2 (en) | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
US7517702B2 (en) | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
US7531850B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US7531828B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
US7531829B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7535041B2 (en) | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7586116B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US7586165B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
US7598515B2 (en) | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
US7612366B2 (en) | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
US7700447B2 (en) | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
US7812339B2 (en) | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
US7863066B2 (en) | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US9899479B2 (en) | 2015-05-15 | 2018-02-20 | Atomera Incorporated | Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods |
US9972685B2 (en) | 2013-11-22 | 2018-05-15 | Atomera Incorporated | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US10381242B2 (en) | 2017-05-16 | 2019-08-13 | Atomera Incorporated | Method for making a semiconductor device including a superlattice as a gettering layer |
-
1984
- 1984-12-20 JP JP26941584A patent/JPS61145820A/ja active Pending
Cited By (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4963508A (en) * | 1985-09-03 | 1990-10-16 | Daido Tokushuko Kabushiki Kaisha | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice |
US4897367A (en) * | 1988-03-18 | 1990-01-30 | Fujitsu Limited | Process for growing gallium arsenide on silicon substrate |
US6993222B2 (en) | 1999-03-05 | 2006-01-31 | Rj Mears, Llc | Optical filter device with aperiodically arranged grating elements |
US7123792B1 (en) | 1999-03-05 | 2006-10-17 | Rj Mears, Llc | Configurable aperiodic grating device |
US7435988B2 (en) | 2003-06-26 | 2008-10-14 | Mears Technologies, Inc. | Semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel |
US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
US6878576B1 (en) | 2003-06-26 | 2005-04-12 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US6891188B2 (en) | 2003-06-26 | 2005-05-10 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US6897472B2 (en) | 2003-06-26 | 2005-05-24 | Rj Mears, Llc | Semiconductor device including MOSFET having band-engineered superlattice |
US6927413B2 (en) | 2003-06-26 | 2005-08-09 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US6952018B2 (en) | 2003-06-26 | 2005-10-04 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US6958486B2 (en) | 2003-06-26 | 2005-10-25 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US7018900B2 (en) | 2003-06-26 | 2006-03-28 | Rj Mears, Llc | Method for making a semiconductor device comprising a superlattice channel vertically stepped above source and drain regions |
US7034329B2 (en) | 2003-06-26 | 2006-04-25 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice having 3/1-5/1 germanium layer structure |
US7033437B2 (en) | 2003-06-26 | 2006-04-25 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US7045377B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7045813B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
US7071119B2 (en) | 2003-06-26 | 2006-07-04 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice having 3/1-5/1 germanium layer structure |
US7109052B2 (en) | 2003-06-26 | 2006-09-19 | Rj Mears, Llc | Method for making an integrated circuit comprising a waveguide having an energy band engineered superlattice |
US7202494B2 (en) | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
US7227174B2 (en) | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7229902B2 (en) | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
US7265002B2 (en) | 2003-06-26 | 2007-09-04 | Rj Mears, Llc | Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel |
US7279701B2 (en) | 2003-06-26 | 2007-10-09 | Rj Mears, Llc | Semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
US7288457B2 (en) | 2003-06-26 | 2007-10-30 | Rj Mears, Llc | Method for making semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
US7303948B2 (en) | 2003-06-26 | 2007-12-04 | Mears Technologies, Inc. | Semiconductor device including MOSFET having band-engineered superlattice |
US7446334B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Electronic device comprising active optical devices with an energy band engineered superlattice |
US7436026B2 (en) | 2003-06-26 | 2008-10-14 | Mears Technologies, Inc. | Semiconductor device comprising a superlattice channel vertically stepped above source and drain regions |
US6830964B1 (en) | 2003-06-26 | 2004-12-14 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US7446002B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
US7432524B2 (en) | 2003-06-26 | 2008-10-07 | Mears Technologies, Inc. | Integrated circuit comprising an active optical device having an energy band engineered superlattice |
US7491587B2 (en) | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
US6833294B1 (en) | 2003-06-26 | 2004-12-21 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US7531850B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US7531828B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
US7531829B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7535041B2 (en) | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7586116B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US7586165B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
US7598515B2 (en) | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
US7612366B2 (en) | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
US7514328B2 (en) | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
US7517702B2 (en) | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
US7718996B2 (en) | 2006-02-21 | 2010-05-18 | Mears Technologies, Inc. | Semiconductor device comprising a lattice matching layer |
US7700447B2 (en) | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US8389974B2 (en) | 2007-02-16 | 2013-03-05 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US7863066B2 (en) | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
US7812339B2 (en) | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
US9972685B2 (en) | 2013-11-22 | 2018-05-15 | Atomera Incorporated | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US10170560B2 (en) | 2014-06-09 | 2019-01-01 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US10084045B2 (en) | 2014-11-25 | 2018-09-25 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US9899479B2 (en) | 2015-05-15 | 2018-02-20 | Atomera Incorporated | Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods |
US9941359B2 (en) | 2015-05-15 | 2018-04-10 | Atomera Incorporated | Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods |
US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
US10381242B2 (en) | 2017-05-16 | 2019-08-13 | Atomera Incorporated | Method for making a semiconductor device including a superlattice as a gettering layer |
US10410880B2 (en) | 2017-05-16 | 2019-09-10 | Atomera Incorporated | Semiconductor device including a superlattice as a gettering layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61145820A (ja) | 半導体薄膜材料 | |
US7622398B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
CN104810442B (zh) | 一种发光二极管外延片及其生长方法 | |
JPH0812844B2 (ja) | ▲iii▼−v族化合物半導体およびその形成方法 | |
JPH0468579A (ja) | 化合物半導体発光素子 | |
JPH03203388A (ja) | 半導体発光素子およびその製造方法 | |
JPH03119760A (ja) | 半導体素子とその製造方法 | |
JPH11145514A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
Mizerov et al. | Features of the initial stage of GaN growth on Si (111) substrates by nitrogen-plasma-assisted molecular-beam epitaxy | |
JP2000091234A (ja) | 窒化物系iii−v族化合物半導体の製造方法 | |
US7675069B2 (en) | InAlGaN emitting light in ultraviolet short-wavelength region and process for preparing the same as well as ultraviolet light-emitting device using the same | |
US20170200806A1 (en) | Epitaxial Substrate for Semiconductor Device and Method for Manufacturing Same | |
JPWO2017077805A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
TW201926582A (zh) | 氮化物半導體結構 | |
JP2768742B2 (ja) | バイポーラトランジスタ | |
JP2001119065A (ja) | p型窒化物半導体及びその製造方法 | |
JP2717521B2 (ja) | 半導体複合構造を持つ電子部品 | |
JPH0548145A (ja) | 光半導体装置およびその製造方法 | |
TW559899B (en) | Forming method for semiconductor layer and semiconductor element | |
TWI602248B (zh) | 氮化物半導體結構 | |
CN100461339C (zh) | 化合物半导体器件、化合物半导体器件的制造方法以及二极管 | |
JP5646914B2 (ja) | トンネル接合素子の製造方法 | |
Amano | Progress and Prospect of growth of wide-band-gap group iii nitrides | |
JP2001320089A (ja) | GaN系発光素子およびその作成方法 | |
JP3109149B2 (ja) | 化合物半導体結晶成長方法 |