TW201926582A - 氮化物半導體結構 - Google Patents

氮化物半導體結構 Download PDF

Info

Publication number
TW201926582A
TW201926582A TW106140432A TW106140432A TW201926582A TW 201926582 A TW201926582 A TW 201926582A TW 106140432 A TW106140432 A TW 106140432A TW 106140432 A TW106140432 A TW 106140432A TW 201926582 A TW201926582 A TW 201926582A
Authority
TW
Taiwan
Prior art keywords
metal nitride
nitride film
aluminum
nitride
metal
Prior art date
Application number
TW106140432A
Other languages
English (en)
Other versions
TWI631668B (zh
Inventor
林昆泉
劉進祥
蕭佑霖
Original Assignee
聯鈞光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯鈞光電股份有限公司 filed Critical 聯鈞光電股份有限公司
Priority to TW106140432A priority Critical patent/TWI631668B/zh
Priority to US15/869,057 priority patent/US10418240B2/en
Application granted granted Critical
Publication of TWI631668B publication Critical patent/TWI631668B/zh
Publication of TW201926582A publication Critical patent/TW201926582A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種氮化物半導體結構，包括基板、氮化物半導體層以及位於基板以及氮化物半導體層之間的緩衝疊層。所述緩衝疊層包括重複堆疊的多個金屬氮化物複合層，其中每個金屬氮化物複合層是依序由第一、第二以及第三金屬氮化物薄膜所組成或者依序由第一、第三、第二以及第三金屬氮化物薄膜所組成。所述第一金屬氮化物薄膜的鋁濃度大於第三金屬氮化物薄膜的鋁濃度，且第三金屬氮化物薄膜的鋁濃度大於第二金屬氮化物薄膜的鋁濃度。

Description

氮化物半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種氮化物半導體結構。
以氮化鎵為基底的化合物形成的半導體元件由於具有高耐熱性、高崩潰電壓（breakdown voltage）、高電子飽和速度、高電流密度，其可以在高頻率下運作、並提供較高的功率，因此不論在汽車電子、電源管理系統、照明、工業設備、可攜式產品、通信設備、消費類電子產品內都具有極高的發展潛力。
然而，現有用以成長含氮半導體的基板例如是藍寶石基板，其晶格大小並無法與氮化鎵的晶格匹配，因此在成長含氮半導體時容易形成缺陷或裂痕，進而無法製作良好的含氮半導體。另一方面，現有的特製基板的晶格大小雖然可以與氮化鎵的晶格大小匹配，但其價格極高，進而會導致含氮半導體裝置的整體製程不符成本。因此，如何在普遍使用的基板上成長良好的含氮半導體元件仍是人們欲解決的主要課題之一。
本發明提供一種氮化物半導體結構，其具有良好的晶格品質。
本發明的氮化物半導體結構包括基板、氮化物半導體層以及位於基板以及氮化物半導體層之間的緩衝疊層。所述緩衝疊層包括重複堆疊的多個金屬氮化物複合層，其中每個金屬氮化物複合層是依序由第一、第二以及第三金屬氮化物薄膜所組成。第一金屬氮化物薄膜的鋁濃度大於第三金屬氮化物薄膜的鋁濃度，且第三金屬氮化物薄膜的鋁濃度大於第二金屬氮化物薄膜的鋁濃度。
本發明的另一種氮化物半導體結構包括基板、氮化物半導體層以及位於基板以及氮化物半導體層之間的緩衝疊層。所述緩衝疊層包括重複堆疊的多個金屬氮化物複合層，其中每個金屬氮化物複合層是依序由第一、第三、第二以及第三金屬氮化物薄膜所組成。第一金屬氮化物薄膜的鋁濃度大於第三金屬氮化物薄膜的鋁濃度，且第三金屬氮化物薄膜的鋁濃度大於第二金屬氮化物薄膜的鋁濃度。
在本發明的各個實施例中，上述第二金屬氮化物薄膜包括氮化鋁鎵、氮化鎵、氮化鋁銦或氮化鋁銦鎵；上述第一金屬氮化物薄膜包括氮化鋁、氮化鋁銦、氮化鋁鎵或氮化鋁銦鎵；上述第三金屬氮化物薄膜包括氮化鋁鎵、氮化鋁銦或氮化鋁銦鎵。
在本發明的各個實施例中，上述第一金屬氮化物薄膜的厚度在1000 nm以下、上述第二金屬氮化物薄膜的厚度在1000 nm以下、上述第三金屬氮化物薄膜的厚度在1000 nm以下。
在本發明的各個實施例中，上述第一、第二、第三金屬氮化物薄膜各自具有一致的鋁濃度。
在本發明的各個實施例中，上述第一、第二、第三金屬氮化物薄膜各自具有不同的鋁濃度。
在本發明的各個實施例中，上述第一、第二、第三金屬氮化物薄膜的鋁濃度各自是以線性、指數型或曲線型變化。
在本發明的各個實施例中，上述緩衝疊層含有2至200層的所述金屬氮化物複合層。
在本發明的各個實施例中，上述基板的材料包括矽。
在本發明的各個實施例中，上述氮化物半導體結構還可包括磊晶層，位在基板以及緩衝疊層之間。
在本發明的各個實施例中，上述磊晶層包括氮化鋁層或者氮化鋁加氮化鋁鎵的疊層。
基於上述，本發明在基板以及氮化物半導體層之間設有緩衝疊層，且緩衝疊層包括重複堆疊的多個金屬氮化物複合層，且這些金屬氮化物複合層都有具備特定鋁濃度變化的多層金屬氮化物薄膜，所以能大幅改善基板以及氮化物半導體層之間晶格不匹配的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明的實施例的氮化物半導體結構例如是一種半導體功率元件（power device）或發光元件（light emitting device），本發明並不限於上述這些應用領域。
圖1是依照本發明的一實施例的一種氮化物半導體結構的示意圖。
請參照圖1，本實施例的氮化物半導體結構包括基板100、緩衝疊層102與氮化物半導體層104。緩衝疊層102是位於基板100及氮化物半導體層104之間，用以改善基板100以及氮化物半導體層104之間晶格不匹配的問題。所述氮化物半導體層104例如是由多個半導體層形成，其中包括有第一型摻雜半導體層、第二型摻雜半導體層以及主動層等，且氮化物半導體層104的材料例如是由氮化鎵(GaN)與氮化鋁鎵(AlGaN)所形成。基板100例如是材料包含矽的矽基板，且基板100提供(111)結晶面供緩衝疊層102成長。所述緩衝疊層102包括重複堆疊的多個金屬氮化物複合層，且緩衝疊層102連接基板100以及氮化物半導體層104。
圖2是圖1的區域A的局部放大示意圖。在圖2中顯示的是緩衝疊層102中的金屬氮化物複合層200，且每個金屬氮化物複合層200是依序由第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206所組成。也就是說，在每個個金屬氮化物複合層200中，第一金屬氮化物薄膜202較其他兩層靠近基板100，第三金屬氮化物薄膜206則遠離基板100，而第二金屬氮化物薄膜204位於第一金屬氮化物薄膜202和第三金屬氮化物薄膜206之間。在本實施例中，第一金屬氮化物薄膜202的鋁濃度大於第三金屬氮化物薄膜206的鋁濃度，且第三金屬氮化物薄膜206的鋁濃度大於第二金屬氮化物薄膜204的鋁濃度。上述第二金屬氮化物薄膜204例如氮化鋁鎵、氮化鎵、氮化鋁銦、氮化鋁銦鎵等。上述第一金屬氮化物薄膜202例如氮化鋁、氮化鋁銦、氮化鋁鎵、氮化鋁銦鎵等。上述第三金屬氮化物薄膜206例如氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵等。
如上所述，由於本實施例的氮化物半導體結構具有緩衝疊層102配置於基板100以及氮化物半導體層104之間，且緩衝疊層102包括多個金屬氮化物複合層200，這些金屬氮化物複合層200如圖2所示各自包括三個金屬氮化物薄膜202、204、206，且這三個金屬氮化物薄膜202、204、206的鋁濃度自基板100往氮化物半導體層104依序呈現高濃度、低濃度、中濃度，因此可以適度的調整晶格大小供氮化物半導體層104成長。
具體來說，在本實施例中，第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206各自具有一致的鋁濃度，但本發明不限於此。在本發明的其他實施例中，上述的第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206各自的鋁濃度可以是以線性變化、指數型變化或曲線型變化的方式沿厚度方向分佈。
請再度參照圖2，本實施例的第一金屬氮化物薄膜202的厚度t1、第二金屬氮化物薄膜204的厚度t2以及第三金屬氮化物薄膜206的厚度t3均在1000 nm以下。因此，單一層金屬氮化物複合層200的厚度T不會超過3000nm。至於緩衝疊層102中所含的金屬氮化物複合層200的數量，例如落在2層至100層的範圍內，但本發明不限於此。此外，在基板100及緩衝疊層102之間還可包括一層磊晶層（未繪示），例如氮化鋁(AlN)層或者氮化鋁加氮化鋁鎵(AlGaN)的疊層。
本實施例的緩衝疊層102例如是以有機金屬化學氣相沈積法（Metal-organic Chemical Vapor Deposition, MOCVD）形成。以氮化鋁銦鎵為例，若是基板100為矽基板，可在MOCVD的反應腔體中將基板100加熱至攝氏1100度以上以去除表面上的氧化物，接著通入氨（Ammonia, NH3 ）、三甲基鋁（Trimethylaluminum, TMAl）來成長磊晶層，再通入NH3 、H2 、N2 、三甲基鎵（Trimethylgallium, TMGa）、TMAl與三甲基銦（Trimethylindium, TMIn）來依序形成第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206（均為氮化鋁銦鎵薄膜），其中MOCVD腔體的溫度是維持在攝氏950度以上。上述的磊晶層、第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206的厚度可以藉由調整成長的時間來控制。
另一方面，第一金屬氮化物薄膜202、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206中的鋁濃度變化還可藉由通入的氣體比例來控制，藉以形成具有良好緩衝功能的緩衝疊層102。本實施例的金屬氮化物複合層200是藉由重複進行上述的方法完成的。
圖3是依照本發明的另一實施例的一種氮化物半導體結構的局部放大示意圖，其中採用與圖1~2相同的元件符號來表示相同或近似的元件，並且省略了部分構件與相同技術內容的說明。
請參照圖3，本實施例的氮化物半導體結構包括基板100、氮化物半導體層(未繪出)以及緩衝疊層102。與上一實施例不同處在於，所述緩衝疊層102中的每個金屬氮化物複合層200是依序由第一金屬氮化物薄膜202、第三金屬氮化物薄膜300、第二金屬氮化物薄膜204以及第三金屬氮化物薄膜206所組成。也就是說，在第一金屬氮化物薄膜202與第二金屬氮化物薄膜204之間家設一層第三金屬氮化物薄膜300，其中第一金屬氮化物薄膜202的鋁濃度大於第三金屬氮化物薄膜206與300的鋁濃度，且第三金屬氮化物薄膜206與300的鋁濃度均大於第二金屬氮化物薄膜204的鋁濃度。上述第三金屬氮化物薄膜206與300可具有相同的鋁濃度；或者具有不同的鋁濃度，但是都小於第一金屬氮化物薄膜202的鋁濃度，且大於第二金屬氮化物薄膜204的鋁濃度。至於其他技術內容，可參考上一實施例，故不再贅述。
綜上所述，本發明的實施例的氮化物半導體結構包括緩衝疊層配置於基板以及氮化物半導體層之間，且緩衝疊層包括多個金屬氮化物複合層，每一個金屬氮化物複合層包括至少三層的金屬氮化物薄膜，且金屬氮化物薄膜的鋁濃度自基板往氮化物半導體層依序呈現“高濃度、低濃度、中濃度”或“高濃度、中濃度、低濃度、中濃度”，因此可以大幅改善基板以及氮化物半導體層之間晶格不匹配的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧緩衝疊層
104‧‧‧氮化物半導體層
200‧‧‧金屬氮化物複合層
202‧‧‧第一金屬氮化物薄膜
204‧‧‧第二金屬氮化物薄膜
206、300‧‧‧第三金屬氮化物薄膜
T、t1、t2、t3‧‧‧厚度
圖1是依照本發明的一實施例的一種氮化物半導體結構的示意圖。 圖2是圖1的區域A的局部放大示意圖。 圖3是依照本發明的另一實施例的一種氮化物半導體結構的局部放大示意圖。

Claims (11)

  1. 一種氮化物半導體結構，包括： 基板； 氮化物半導體層，位於所述基板上；以及 緩衝疊層，位於所述基板以及所述氮化物半導體層之間，所述緩衝疊層包括重複堆疊的多數個金屬氮化物複合層，其中每一個所述金屬氮化物複合層是依序由第一金屬氮化物薄膜、第二金屬氮化物薄膜以及第三金屬氮化物薄膜所組成，且所述第一金屬氮化物薄膜的鋁濃度大於所述第三金屬氮化物薄膜的鋁濃度，且所述第三金屬氮化物薄膜的鋁濃度大於所述第二金屬氮化物薄膜的鋁濃度。
  2. 一種氮化物半導體結構，包括： 基板； 氮化物半導體層，位於所述基板上；以及 緩衝疊層，位於所述基板以及所述氮化物半導體層之間，所述緩衝疊層包括重複堆疊的多數個金屬氮化物複合層，其中每一個所述金屬氮化物複合層是依序由第一金屬氮化物薄膜、第三金屬氮化物薄膜、第二金屬氮化物薄膜以及第三金屬氮化物薄膜所組成，且所述第一金屬氮化物薄膜的鋁濃度大於所述第三金屬氮化物薄膜的鋁濃度，且所述第三金屬氮化物薄膜的鋁濃度大於所述第二金屬氮化物薄膜的鋁濃度。
  3. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述第二金屬氮化物薄膜包括氮化鋁鎵、氮化鎵、氮化鋁銦或氮化鋁銦鎵，所述第一金屬氮化物薄膜包括氮化鋁、氮化鋁銦、氮化鋁鎵或氮化鋁銦鎵，所述第三金屬氮化物薄膜包括氮化鋁鎵、氮化鋁銦或氮化鋁銦鎵。
  4. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述第一金屬氮化物薄膜的厚度在1000 nm以下，所述第二金屬氮化物薄膜的厚度在1000 nm以下，且所述第三金屬氮化物薄膜的厚度在1000 nm以下。
  5. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述第一金屬氮化物薄膜、所述第二金屬氮化物薄膜、所述第三金屬氮化物薄膜各自具有一致的鋁濃度。
  6. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述第一金屬氮化物薄膜、所述第二金屬氮化物薄膜、所述第三金屬氮化物薄膜各自具有不同的鋁濃度。
  7. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述第一金屬氮化物薄膜、所述第二金屬氮化物薄膜以及所述第三金屬氮化物薄膜的鋁濃度各自是以線性、指數型或曲線型變化。
  8. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述緩衝疊層含有2至200層的所述金屬氮化物複合層。
  9. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，其中所述基板的材料包括矽。
  10. 如申請專利範圍第1項或第2項所述的氮化物半導體結構，更包括磊晶層，位於所述基板以及所述緩衝疊層之間。
  11. 如申請專利範圍第10項所述的氮化物半導體結構，其中所述磊晶層包括氮化鋁層或者氮化鋁加氮化鋁鎵的疊層。
TW106140432A 2017-11-22 2017-11-22 氮化物半導體結構 TWI631668B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106140432A TWI631668B (zh) 2017-11-22 2017-11-22 氮化物半導體結構
US15/869,057 US10418240B2 (en) 2017-11-22 2018-01-12 Nitride semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106140432A TWI631668B (zh) 2017-11-22 2017-11-22 氮化物半導體結構

Publications (2)

Publication Number Publication Date
TWI631668B TWI631668B (zh) 2018-08-01
TW201926582A true TW201926582A (zh) 2019-07-01

Family

ID=63959589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140432A TWI631668B (zh) 2017-11-22 2017-11-22 氮化物半導體結構

Country Status (2)

Country Link
US (1) US10418240B2 (zh)
TW (1) TWI631668B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
TWI774596B (zh) * 2021-10-29 2022-08-11 環球晶圓股份有限公司 半導體磊晶結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US7910937B2 (en) 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP5383974B2 (ja) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP4592742B2 (ja) 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5634681B2 (ja) 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9233844B2 (en) * 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
US9112077B1 (en) 2014-04-28 2015-08-18 Industrial Technology Research Institute Semiconductor structure
TWI550921B (zh) * 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
TWI602248B (zh) 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構

Also Published As

Publication number Publication date
US10418240B2 (en) 2019-09-17
TWI631668B (zh) 2018-08-01
US20190157080A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
WO2006080376A1 (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
WO2016009577A1 (ja) 窒化物半導体層の成膜方法及び半導体装置の製造方法
TWI631668B (zh) 氮化物半導體結構
CN109378373B (zh) 基于h-BN电子阻挡层的高效深紫外发光二极管及制备方法
JP2007227671A (ja) 発光素子
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
US20230215924A1 (en) Novel buffer layer structure to improve gan semiconductors
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JPH09249499A (ja) Ｉｉｉ族窒化物半導体のエピタキシャル成長方法
US8623747B1 (en) Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
JPH11340147A (ja) 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
TWI602248B (zh) 氮化物半導體結構
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR100508141B1 (ko) 질화물막의 제조방법
JP3876323B2 (ja) 窒化インジウムアルミニウム半導体の結晶成長方法
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
CN104838475B (zh) 生长氮化镓基半导体层的方法及用其制造发光器件的方法
Nishinaka et al. Surface morphology control of nonpolar m‐plane AlN homoepitaxial layers by flow‐rate modulation epitaxy