JPH03119760A - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法

Info

Publication number
JPH03119760A
JPH03119760A JP1257233A JP25723389A JPH03119760A JP H03119760 A JPH03119760 A JP H03119760A JP 1257233 A JP1257233 A JP 1257233A JP 25723389 A JP25723389 A JP 25723389A JP H03119760 A JPH03119760 A JP H03119760A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
crystal
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1257233A
Other languages
English (en)
Other versions
JPH0828498B2 (ja
Inventor
Hideaki Kinoshita
木之下　秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1257233A priority Critical patent/JPH0828498B2/ja
Priority to US07/589,008 priority patent/US5093696A/en
Priority to KR1019900015372A priority patent/KR940005740B1/ko
Priority to EP90118867A priority patent/EP0423535B1/en
Priority to DE69029453T priority patent/DE69029453T2/de
Publication of JPH03119760A publication Critical patent/JPH03119760A/ja
Publication of JPH0828498B2 publication Critical patent/JPH0828498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02477—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体基板上に形成された化合物半導体から成
る単層又は多層の半導体層を機能層とする半導体素子と
その製造方法に関するもので、ダイオード、トランジス
タ等のエレトロニクス素子、ＬＥＤ、ＬＤ、光導波路等
の光学素子及びセンサー等の機能素子として広く使用さ
れるものである。
（従来の技術） 半導体基板上に機能層（動作層）となる半導体層を形成
する技術としては、大きく分けて拡散、イオン注入、酸
化等を中心とするプレーナ技術と、液相成長（ＬＰＥ）
や気相成長（ＶＰＥ、ＣＶＤを含む）を中心とするエピ
タキシャル成長技術とがある。　この中で特に化合物半
導体を中心として、半導体基板上に異なった組成の半導
体結晶或いは混晶を形成することが可能な技術としてエ
ピタキシャル成長技術があり、組成の異なるヘテロ接合
層を必要とするＨＥＭＴ　（ハイエレクトロンモビリテ
ィトランジスタ）やＨＢＴ　（ヘテロバイポーラトラン
ジスタ）等のエレクトロニクス素子やＬＥＤ　（発光ダ
イオード）、ＬＤ（レーザダイオード）、ＰＤ（フォト
ダイオード）、光導波路等の光学素子の製造技術として
広く使われている。
エピタキシャル成長技術としては、液相成長（ＬＰＥ）
法、ハロゲン輸送法を用いた気相成長（ＶＰＥ）法の他
、材料の選択性が広く、かつ微細な構造を作成すること
が可能な有機金属を用いた気相成長（ＭＯＶＰＥ）法や
分子線エピタキシャル（ＭＢＥ）法、更にそれらを応用
した有機金属を用いた分子線エピタキシャル（ＭＯＭＢ
Ｅ）法、原子層エピタキシャル（ＡＬＥ＞法、原料の分
解エネルギーとして熱の代わりに光を用いる光励起（Ｐ
ｈｏｔｏｃｈｅｌｉｃａｌ　Ｖ　Ｐ　Ｅ　）法等がある
。
従来の半導体プロセス技術における問題点として、半導
体基板上に、基板面に垂直な方向に組成の異なる層を積
層することは容易にできるが、基板表面と平行方向に異
なる組成領域を持つ層を積層することは難しいという点
が挙げられる。　このことを説明するために、半導体基
板上に簡単な光導波路を形成する場合について例をあげ
る。
半導体基板上に光導波路を形成するためには、光導波路
となる半導体領域を、その領域よりも屈折率の低いクラ
ッド（光閉じ込め）と呼ばれる領域によって取り囲んだ
構造を作製する。　第１１図は半導体基板上に形成した
光導波路の一例を示す斜視図である。　第１１図（ａ）
は、基板１上に、この表面と平行方向に、光導波層２と
これを挟むクラッド層３を形成した例であり、同図＜ｂ
＞は、基板１の面に垂直な方向に、先導波層２とその上
下を挟むクラッド層３を積層した例であり、同図（ｃ）
は基板１の表面と平行方向及び垂直方向に、光導波層２
とクラッド層３及び３′を形成し、光導波層（端面を除
く）をクラッド層で包んだ例である。　従って、第１１
図（ｃ）のような構造によって、半導体基板１上に、光
導波層２のＯｎ域内に光を導波することが可能である。
　ここで第１１図（ｃ）の構造は、第１１図（ａ）及び
（ｂ）の各々の構造の組み合わせであることが容易にわ
かる。
通常半導体結晶を用いて光導波路を形成する場合、以下
のような条件を満たすことが必要である。
（ａ　）光導波層の屈折率がクラッド層の屈折率に対し
て、光を閉じ込めるのに十分な程度大きいこと。
（ｂ　）光導波層とクラッド層の双方が、半導体基板上
に単結晶として形成することが可能なこと。
＜ａ　＞、（ｂ　）の条件を満たす方法としては、例え
ば■−ｖ族ないしは■−■族化合物半導体の混晶を用い
るのが一般的である。　これは、混晶の場合、構成元素
の組成を変えることによって、格子定数、バンドギャッ
プエネルギー（Ｅｇ）を制御することができ、更にその
屈折率はバンドギャップエネルギーと相関するという性
質があるためである（Ｅｇが大きくなると共に、屈折率
は減少する）。
第１１図（ａ＞、（ｂ）のような構造を形成するプロセ
ス方法について説明する。　まず第１１図（ｂ）につい
ては、半導体のエピタキシャル成長技術によって容易に
形成することができる。
即ち、半導体基板１上に、液相法（ＬＰＥ）ないしは気
相法（ＶＰＥ）等のエピタキシャル成長技術によって、
クラッド層３、光導波層２、クラッド層３を順次結晶成
長していく、　この際、各層の厚さを数μｍ以下の厚さ
で正確に制御する必要がある場合には、有機金属を用い
た気相成長（ＭＯＶＰＥ）法や分子線エピタキシャル（
ＭＢＥ）法が有効である。
一方、第１１図（ａ）については第１２図に示すような
方法で作成する。　即ち、半導体基板１上に、エピタキ
シャル成長技術によって光導波層２を結晶成長する（第
１２図（ａ））。　次に先導波層２上にｓｉｏ２ｇ等か
らなるマスク４をＰＥＰプロセス（光蝕刻法）によって
バターニング形成しく同図（ｂ））、マスク４でおおわ
れた以外の光導波層２をエツチングで除去する（同図（
ｃ））、　　その後、エツチングにより露出した半導体
基板１上に、エピタキシャル成長技術によりクラッド層
３を選択成長しく同図（ｄ））、光導波層２上のマスク
４を除去する（同図（ｅ））。
しかしこのような工程で第１１図（ａ）のような光導波
路構造を作成する場合、次のような問題点がある。　第
１に、第１２図（ｃ）に示す工程において、エツチング
により露出しな光導波層２の側面が、エツチングによる
ダメージやサイドエツチング効果を受け、或いは材料に
よっては露出面が酸化される等して、純粋な結晶面が出
にくいこと、第２に、第１２図（ｄ）の選択エピタキシ
ャル成長の際、光導波層２の側面への結晶成長では通常
平坦に埋め込むことは難しく、不連続面を生じ易いこと
である。　以上２つの問題により、先導波層２とクラッ
ド層３の接する界面には、不連続面や欠陥等が存在し、
光導波路の場合には、この部分で光の吸収や散乱が起こ
り伝送損失を大きくする。　更に第３の問題点として、
第１２図（ｄ）に示すようなマスク部分とそれ以外の部
分の選択エピタキシャル成長は、一般には敗しく特定の
条件でしかできない点がある。
以上、光導波路の例で述べたが、半導体素子において一
般的に第１１図（ａ）に代表されるような基板面と平行
な方向に結晶組成の異なる半導体層を形成することは従
来のプロセス技術では非常に難しいことがわかる。
なお第１１図（ｃ）に示す先導波路の構造は同図（ａ）
及び（ｂ）のプロセス方法の組み合わせによって形成さ
れる。
（発明が解決しようとする課題） 一般に半導体基板上に、機能層となる半導体層を積層し
た構造の半導体素子では、第１１図（ｂ）のように、結
晶組成が異なる層を、基板上に逐次積層することは容易
であるが、第１１図（ａ）のように基板面と平行な方向
即ち横方向に結晶組成の異なる層を基板上に積層する場
合には工程が非常に複雑となり、ウェーハプロセスに例
えば選択エツチング、選択エピタキシャル成長等の工程
が含まれることが多い、　このような複雑な工程で積層
された半導体層では、異なる結晶組成の領域の隣接界面
に、前述のように不連続面や結晶欠陥が存在し易く、こ
の層に形成される半導体素子の特性劣化の原因となり、
課題となっている。
本発明は、従来技術の上記課題にかんがみてなされたも
のであって、その目的は、半導体基板上に、結晶組成等
の異なる領域が基板面と平行な方向に隣接して成る半導
体層を、結晶欠陥の発生が少なく、より簡単な工程で積
層できる構造の半導体素子とその製造方法を提供するこ
とである。
し発明の構成］ （課題を解決するための手段とその作用）本発明は、あ
る種の化合物半導体材料においては、エピタキシャル成
長条件（例えば基板の組成或いは温度）によってエピタ
キシャル層の結晶組成又は物理的性質を異ならしめるこ
とが可能であるという性質を利用したもので、同一半導
体基板面に組成又は電気伝導率の異なる領域を形成し、
この領域上に結晶組成又は物理的性質の異なるエピタキ
シャル層を同時に成長させ、前述の課題を解決したもの
である。
即ち本発明の半導体素子は、半導体基板の主表面に露出
し、互いに隣接するとともに組成又は電気伝導率の異な
る第１及び第２領域と、この第１及び第２領域のそれぞ
れの露出面上部に隣接して形成されるとともに組成又は
バンドギャップエネルギーが互いに異なる第１及び第２
の化合物半導体エピタキシャル層とを、具備することを
特徴とするものである。
又本発明の半導体素子の製造方法は、半導体基板の主表
面に露出し、互いに隣接するとともに組成又は電気伝導
率の異なる第１及び第２領域を形成する工程と、この第
１及び第２領域の露出面上部に、両領域と格子整合する
化合物半導体層をエピタキシャル成長技術により同時に
堆積する工程とを、含むことを特徴とするものである。
前記のように半導体基板上に、化合物半導体層をエピタ
キシャル成長させる場合、成長条件によって形成された
エピタキシャル層の物理的性質、例えばバンドギャップ
エネルギー（Ｅｇ）が変化する。　後述の第１０図は、
このバンドギャップエネルギーと成長温度との関係の一
例を示すものである。　従って基板上に、温度差のある
領域パターンを形成した状態でエピタキシャル成長を行
なえば、バンドギャップエネルギーの異なるエピタキシ
ャル層を形成することができる。　本発明は、基板の主
表面に、異なる組成又は熱伝導率と相関のある異なる電
気伝導率の領域を形成し、これによりエピタキシャル成
長時に、基板主表面に温度差のある領域を発生させ、所
望の異なるＥｇを持つエピタキシャル層を同時に積層す
ることができるようにしたものである。
なお半導体基板の第１及び第２の領域のそれぞれの露出
面上部に形成される第１及び第２のエピタキシャル層は
、露出面に直接又は下地膜を介して積層されるが、下地
膜の厚さは温度差をつくるのに影響を与えない例えば０
．５μＤ程度のＲＭとする。
（実施例） 化合物半導体材料の中で■−ｖ族の三元混晶であるＩｎ
ＧａＰ及び四元混晶であるＩｎＧａＡＩＰは、ＭＯＶＰ
Ｅ法等の気相成長法によってＧａ　Ａｓ等の半導体基板
上にエピタキシャル成長を行なった場合、成長温度、成
長圧力、ドーピング条件等の成長条件によって異なった
結晶構造或いは結晶組成の層が形成されることが知られ
ている。
第９図にＭＯＶＰＥ法によって（１００）Ｇａ　ＡＳ基
板上に結晶成長したＩ　ｎ　ｏ５Ｇａ　ｏ、ｓ　Ｐにお
けるバンドギャップエネルギー（以下Ｅｇと略記）の成
長温度依存性を示す。
この図から、成長温度が６５０〜７５０℃の範囲でＩ　
ｎ　ｏ、５Ｇａ　、ＪＰのＢ１１１は約５０ｎｅＶ変化
することがわかる。　又第９図では同一組成におけるＥ
ｇの変化を示したものであるが、ＩｎＧａＰの結晶成長
では、原料供給比一定にもかかわらず成長温度によって
混晶組成が変化するなめ（成長温度が高くなるにつれＩ
ｎ？ｘＧａＸＰの×の値が増加する。
即ちＥｇが大きくなる）、この効果によって成長温度に
対するｍｌの変化量は、第９図に比べて更に大きくなる
。　実際に減圧ＭＯＶＰＥ法によって作成したＩ　ｎ　
ｏ、Ｇａ　ｏ、ｓ　ＰのＥＱの成長温度依存性（成長温
度による格子不整効果を含む）を第１０図に示す、　な
お、上記ＥＱはホトルミネセンス法により測定した値で
ある。
一方、ＭＯＶＰＢ法等の気相成長法では、一般にＧａ　
ＡＳ等の半導体基板を加熱する場合、サセプタと呼ばれ
る板の上に基板を置き、このサセプタをＲＦ（高周波誘
導）方式や抵抗し−タ方式によって加熱するという間接
加熱方式が取られる。
このような加熱方式の場合、半導体基板の電気伝導率や
基板材料によって基板表面の温度が異なることがわかっ
ている。　実際に（１００）　Ｇａ　Ａｓ基板（厚さ３
５０　）ｔｒｉ　）上に、減圧ＭＯＶＰＥ法によりエピ
タキシャル層を成長させると、その時の基板の表面温度
差に応じて、結晶組成及びＥＱの異なった領域を持つエ
ピタキシャル層が形成される。
次に本発明の半導体素子の実施例として光導波路を取り
あげる。　第１図は第１実施例の光導波路の模式的断面
図である。　特許請求の範囲第１及び第２項記載の半導
体基板り上はｎ形Ｇａ　Ａｓ基板１１ａ　（第１領域）
と基板ｉｔａ上に形成される結晶成長層１４（第２領域
）とより成る。
光導波層１２は基板１１ａの露出面に形成され、クラッ
ド層１３は結晶成長層１４（第２領域）の露出面に形成
され、それぞれＩｎＧａＰから成る第１及び第２エピタ
キシャル層である。　なお符号１５は上部クラッド層で
例えばＧａＡ１Ａｓがら構成される。　結晶成長層１２
は、Ｇａ　Ａｓ及びＩ　１１．５ｃａ　ｏ、ｓ　ｐに格
子整合するもの、例えばＧａ　ＡｌＡｓ　、Ｉｎ　Ｇａ
　ＡＩＰ、Ｚｎ　Ｓｅ等とし、又格子整合が得られれば
、絶縁体の薄い層であっても差支えない。
第２図は第１実施例の光導波路の製造工程を示す断面図
である。　ｎ型Ｇａ　Ａｓ基板１１ａ上に、まずＭＯＶ
ＰＥ法によって層厚数１０〜０．１μｍ程度の薄い例え
ばＩｎＧａＡＩＰの結晶成長層１４を形成する（第２図
（ａ）参照）、　次に、この成長層１４の一部をＰＥＰ
技術により除去し、Ｇａ　ＡＳ基板１１ａを露出する（
同図（ｂ））。
その後、ＭＯＶＰＥ法により、原料供給比がＩ　ｎ　ｏ
ｓ／Ｇａ　ｏｓ／　Ｐとなるような反応ガスを用い、Ｉ
ｎＧａＰ層１２及び１３を結晶成長する（同図（ｃ））
、　　次にＭＯＶＰＥ法により、上部クラッド層となる
エピタキシャルＧａＡＩＡＳ層１５を形成し、第１図に
示す先導波路が得られる。
ここではｎ型Ｇａ　Ａｓ基板ｉｔａとＩｎＧａＡＩＰ結
晶成長層１４との違いにより、結晶成長層１４の表面温
度は、ｎ型Ｇａ　Ａｓ基板１１ａの表面温度より高くな
る。　この表面温度差により、ＩｎＧａＰ層１２及び１
３のＥｇ及び結晶組成が異なる。　即ちＩｎＧａＰ層１
２のＥｉｌｌは層１３のＥｇより小さく、層１２の光の
屈折率は層１３より大きくなる。
本実施例は、半導体基板上に、これと組成の異なる半導
体層を選択的に形成し、この半導体層がある領域と、な
い領域とにより、各々の上部半導体層の組成又はＥｇを
異ならしめる場合の例である。
第３図は第２実施例の先導波路の模式的断面図である。
　メサ状の突出部を有するｎ型Ｇａ　Ａｓ基板３１ａ　
（第１領域）と、メサ溝に埋め込まれた例えば高抵抗の
Ｇａ　Ａｓ結晶成長層３４（第２領域）とが設けられる
。　結晶成長層３４は、高抵抗ないしはＰ型Ｇａ　ＡＳ
のような基板３１ａと電気伝導率の異なる層でも、Ｇａ
　ＡＩＡＳ　、ＩｎＧａ　ＡｉＰ、Ｚｎ　Ｓｅ等の基板
３１ａと材料の異なる層でもよいが、この場合、基板面
を平坦化するために、液相成長（ＬＰＥ）法によるので
、これに適合した材料が望ましい、　基板３１ａおよび
結晶成長層３４のそれぞれの露出面上部に、ＩｎＧａＰ
から成る第１及び第２のエピタキシャル層３２及び３３
が形成される。　符号３５は、ＧａＡＩＡＳから成る上
部クラッド層である。
第４図は第２実施例の光導波路の製造工程を示す断面図
である。　ｎ型Ｇａ　Ａｓ基板３１ａ上の一部にＳｉｎ
、ＩＩ等から成るマスク３０を形成する（第４図（ａ）
）、　　マスク３０で被覆されていない部分のＧａ　Ａ
ｓ基板３１ａをＰｆＦ、Ｐ技術により約０．５〜１μ信
程度除去し清３６を形成する（同図（ｂ））、　　次に
この溝に液相成長法の選択エピタキシャル成長により、
Ｇａ　Ａｓから成る高抵抗の埋め込み層３４を形成する
（同図Ｃ））。
次にマスク３０をエツチング除去した後（同図（ｄ））
　、Ｍ、０ＶＰＥ法により、モル比Ｉｎｏｘ／ＧａＯ，
／Ｐの反応ガスでＩ、ｎ　Ｇａ　Ｐ層３２及び３３を結
晶成長する（同図（ｅ））、　　次に、ＧａＡＩＡＳか
ら成る上部クラッド層３５を形成し、第３図の素子を得
る。
ここでＳｉ　ドープ、キャリア濃度２〜４Ｘ１０”Ｃ「
３、抵抗率２Ｘ１０−”≦２Ｃｎのｎ型Ｇａ　Ａｓ基板
、及びＣ「ドープ、抵抗率４〜７ｘｌＯ’ΩＣ１の半絶
縁性Ｇａ　Ａｓ基板を、キャリアガスＨ２で、７２０程
度に加熱したサセプタ上に置いた場合、半絶縁性基板の
表面温度がｎ型Ｇａ　Ａｓ基板の表面温度より約２０〜
３０℃高いことが観測されている。
又同一条件で前記Ｇａ　Ａｓ基板上にＩ　ｎ　ｏｓＧａ
　ｏｊＰ層５０人の膜をつけた場合とつけない場合とで
は、つけた場合の方が表面温度が約１０〜１５℃高い。
従って基板３１ａの露出面の温度は、結晶成長層３４の
表面温度より低く、それぞれの露出面上に堆積するエピ
タキシャル層３２及び３３は、前者の方がＢｇが小さく
、従って光の屈折率は大きくなる。
本実施例は、半導体基板上の一部に溝を形成し、この消
に半導体基板とは異なる組成又は異なる電気伝導率の材
料を埋め込み、それらの露出面上に同一成長条件下でＩ
ｎＧａＰやＩｎＧａＡＩＰ等のエピタキシャル成長を行
なった場合、基板の表面温度差に相当するエピタキシャ
ル成長層のＥｇ差をつける例である。
第５図は第３実施例の光導波路の模式的断面図で、第６
図はその製造工程を示す断面図である。
（１０Ｇ）面のｎ型Ｇａ　Ａｓ基板５１ａ上の一部に５
ｉｏ２ＷＡ等によるマスク５０を形成する（第６図（ａ
））、　　次にイオン注入技術等によりマスク５０で覆
われていない領域内にプロトン（Ｈ＋）を注入し高抵抗
層５４を形成する（第６図（ｂ））その後マスク５０を
除去しく第６図（Ｃ））、ＭＯＶＰＥ法により、モル比
がＩ　ｎ　ｏｓ／　Ｇ　ａ　ｏｓ／Ｐの反応ガスで、Ｉ
ｎＧａ、Ｐ層５２及び５３を結晶成長する（第６図（ｄ
））、　　次に、ＧａＡ１Ａｓから成る上部クラッドＪ
１５５を形成し、第５図に示す光導波路が得られる。
この場合においても、ｎ型Ｇａ　Ａｓ基板５１ａ及びこ
の基板の高抵抗領域５４のそれぞれの露出面では表面温
度に差があり、その上部に成長したｒｎｃ、ａｐエピタ
キシャル層５２及び５３のそれぞれのＥｇは異なる。
以上筒１ないし第３の実施例ではＧａ　Ａｓ基板上に第
１及び第２エピタキシャル層としてＩｎ。
Ｇａ、−、Ｐ層を結晶成長したが、Ｉ　ｎ　ｘ　ｃｒａ
　１−ＸＰの代わりにＩｎ　ｔ−ｙ　（Ｇａ　？ＸＡ７
Ｘ　）　ｙ　Ｐ層を結晶成長した場合にも同様な結果が
得られ、また■ｎｘＧａ　？ＸＰ、Ｉｎ　ｔ−ｙ　（Ｇ
ａ　１−ｗＡｌｘ　）ｙ　Ｐの組成（ｘ　、　ｙ値）の
異なる混晶を組み合わせた多層構造の場合にも、各層に
ついて同様の結果が得られる。
また、第１ないし第３実施例のｎ型Ｇａ　Ａｓ基板（ｌ
ｌａ　、３１ａ　、５１ａ　）としては、ＩｎＸＧａ？
ｘＰ及びＩ　ｎ　ｈｙ　（Ｇａ　？ＸＡ　１ｘ　）　ｙ
　Ｐをエピタキシャル成長することが可能な材料、例え
ばＧａ　？ｘＡＩｘ　Ａｓ　、Ｇａ　Ａｓ　、Ｐ覧、Ｚ
ｎ　Ｓｅ　。
Ｚｎ　　Ｓｔ−、Ｓｅ　ｘ　、Ｓｔ　　、Ｇａ　　Ｐ、
Ｚｎ　　Ｓ、　　Ｉｎ　　Ｐ等はすべて本発明を適用す
ることができる。
又１ｎＧａＰ及びＩｎＧａＡＩＰ以外の半導体材料に関
しても、エピタキシャル成長時の基板表面温度により、
成長時のＥｇや結晶組成が変化する性質を持つ材料に対
して本発明が適用できることはいうまでもない。
又基板の第１及び第２の領域の露出面とその上部に形成
されるエピタキシャル層との間に、その間の格子不整合
を緩和する等のため、半導体もしくはその曲の材料から
成る下地層を介在させても差支えない、　ただし下地層
の厚さは所望の温度差をエピタキシャル層につくるのに
影響を与えない厚さの薄膜とする。
次に本発明をレーザダイオードに適用した実施例につい
て述べる。　第７図及び第８図は、本発明の第４及び第
５実施例を示す斜視図で、いずれもＩｎ　Ｇａ　Ｐ、Ｉ
ｎ　Ｇａ　ＡＪＰをダブルへテロ構造に用いた可視光レ
ーザダイオードの例である。
第７図はｎ型Ｇａ　Ａｓ基板７１上にｎ型■ｎｏ５（Ｇ
ａ　ｏ、ｓＡ　Ｉ　ｏｓ　）　ａｊＰクラッド層７２、
アンドープＩ　ｎ　０ＪＧａ　ｏ、ｓｐ活性層７３、ｐ
型Ｉ　ｎ　ａｓ　（ｃａ　ｏｓＡ　１　ａｓ　）　ｏｓ
　Ｐクラッド層７５、ｎ型ＧａＡＳ電流ブロック層７６
、ｎ型Ｇａ　Ａｓオーミックコンタクト層７７から成る
６７０ｎｎ帯の内部狭さく型（ＩＳ）レーザダイオード
を示す、　同図中、黒く塗りつぶした部分がレーザ光の
出射面であり、矢印Ｆの方向へ光は出射する。　ここで
本発明を用い、ｎ型Ｇａ　Ａｓ基板のレーザ光の出射端
面近傍に高抵抗領域７４を形成すると、０型クラッド層
、活性層、ｐ型クラッド層の各層は、基板面の高抵抗領
域パターンに対応してＥｇの大きな層７２．７３．７５
と、Ｅｇの小さな層７２′７３’　　７５′とに分かれ
る。　Ｅｇの大きな層はレーザ光の出射端面近傍に形成
され、これはＥｇの小さな内部の層のレーザ光に対して
透明になるため、出射端面での光学破壊（ＣＯＤ）を抑
制する窓構造を形成する。　即ち本発明によりこのよう
な窓構造を容易に形成することができる。
次に第８図に示す第５実施例のレーザダイオードは、ｎ
型Ｇａ　Ａｓ基板８１上にｐ型Ｉ　ｎ　ａｓ　（ｃａ　
０．５Ａ　１　ａｓ　）　ｏｊＰクラッド層８２及び８
２′アンドープＩ　ｎ　ｏｓＧａ　ａｓ　Ｐ活性層８３
及び８３′ｎ型Ｉ　ｎ　ａｓ　（ｃａ　０，５Ａ　Ｉｏ
ｓ）　ｏｓＰクラッド層８５及び８５′、ｎ型Ｇａ　Ａ
ｓオーミックコンタクト層８７を形成したものであるが
、この場合はｎ型Ｇａ　Ａｓ基板８１に、本発明により
高抵抗領域８４を形成する。　これによりダブルへテロ
構造の電流注入領域に相当するｐ型りラッド層８２′活
性層８３′、ｎ型クラッド層８５′がその周囲に比べて
Ｅｌｌ＋が小さくなる。　即ち電流注入領域及び活性層
における発光領域に対して、その周囲の屈折率が小さく
なるため第１図に示すような水平方向の導波構造となり
、活性層で発光した光を効果的に閉じ込めることができ
る。　この第５実施例の場合には、基板８１に形成した
高抵抗領域８４が、同時に電流ブロック層の役割も果た
すため、第４実施例の素子に比べて、構造及び製造プロ
セスが簡単になるという利点もある。　なお第４実施例
と第５実施例を組み合わせた構造のレーザダイオードも
本発明の応用として容易に形成できることも明らかであ
る。
［発明の効果］ 半導体基板上に機能層となる半導体層を積層した構造の
半導体素子において、積層する半導体層が基板面と平行
な方向即ち横方向に結晶組成が異なる場合、従来技術で
はこの積層工程が非常に複雑である。　これまで述べた
ように本発明においては、半導体基板の露出面（エピタ
キシャル層を成長積層する面）上に表面温度の異なる領
域パターンを形成し、この温度差の状態で化合物半導体
をエピタキシャル成長させ、表面温度差に対応して組成
又はエネルギーギャップの異なるエピタキシャル層を同
時形成する。　組成又はエネルギーギャップの異なるエ
ピタキシャル層の形状は、基板に形成する組成又は電気
導電率の異なる領域のバターニングによって自由に選ぶ
ことができる。
本発明によれば、半導体基板上に、結晶組成等・の異な
る領域が基板面と平行方向に隣接して成る半導体層を、
結晶欠陥の発生が少なく、より簡単な工程で積層できる
構造の半導体素子とその製造方法を提供することができ
る。
【図面の簡単な説明】
第１図及び第２図は本発明の第１実施例の光導波路及び
その製造工程の断面図、第３図及び第４図は本発明の第
２実施例の光導波路及びその製造工程の断面図、第５図
及び第６図は本発明の第３実施例の光導波路及びその製
造工程の断面図、第７図及び第８図は本発明の第４及び
第５実施例のレーザダイオードの斜視図、第９図及び第
１０図は、ＩｎＧａＰのＥｇの成長温度依存性を示す特
性図、第１１図は従来の光導波路の斜視図、第１２図は
従来の光導波路の製造工程の断面図である。 １土・・・半導体基板、　ｌｌａ　、３１ａ　、５１ａ
・・・第１領域（ｎ型Ｇａ　Ａｓ基板）、　１２，３２
゜５２・・・第１エピタキシャル層、　１３．３３５３
・・・第２エピタキシャル層、　　１４，３４゜５４・
・・第２領域、　１５，３５．５５・・・上部クラッド
層。 （ａ） （ｂ） （Ｃ） 第１図 第２図 第４図 第３図 第５図 （ａ） （ｂ） 第 図 ７ 成 長 温 度 ｆ℃） 第１０図 第 図 （ｂ） （Ｃ） （２ 第１１図 （ａ） （Ｃ） （ｅ） （ｂ） （ｄ） 第１２図

Claims (1)

  1. 【特許請求の範囲】 １　半導体基板の主表面に露出し、互いに隣接するとと
    もに組成又は電気伝導率の異なる第１及び第２領域と、
    この第１及び第２領域のそれぞれの露出面上部に隣接し
    て形成されるとともに組成又はバンドギャップエネルギ
    ーが互いに異なる第１及び第２の化合物半導体エピタキ
    シャル層とを、具備することを特徴とする半導体素子。 ２　半導体基板の主表面に露出し、互いに隣接するとと
    もに組成又は電気伝導率の異なる第１及び第２領域を形
    成する工程と、この第１及び第２領域の露出面上部に、
    両領域と格子整合する化合物半導体層をエピタキシャル
    成長技術により同時に堆積する工程とを、含むことを特
    徴とする半導体素子の製造方法。
JP1257233A 1989-10-02 1989-10-02 半導体素子とその製造方法 Expired - Fee Related JPH0828498B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1257233A JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法
US07/589,008 US5093696A (en) 1989-10-02 1990-09-27 Semiconductor heterojunction device made by an epitaxial growth technique
KR1019900015372A KR940005740B1 (ko) 1989-10-02 1990-09-27 반도체소자와 그 제조방법
EP90118867A EP0423535B1 (en) 1989-10-02 1990-10-02 Semiconductor device made by an epitaxial growth technique and method for the making of the same
DE69029453T DE69029453T2 (de) 1989-10-02 1990-10-02 Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1257233A JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法

Publications (2)

Publication Number Publication Date
JPH03119760A true JPH03119760A (ja) 1991-05-22
JPH0828498B2 JPH0828498B2 (ja) 1996-03-21

Family

ID=17303530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1257233A Expired - Fee Related JPH0828498B2 (ja) 1989-10-02 1989-10-02 半導体素子とその製造方法

Country Status (5)

Country Link
US (1) US5093696A (ja)
EP (1) EP0423535B1 (ja)
JP (1) JPH0828498B2 (ja)
KR (1) KR940005740B1 (ja)
DE (1) DE69029453T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9045275B2 (en) 2013-10-30 2015-06-02 Le Papillon Bioplan Container for dispensing a combination product
JP2017208543A (ja) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体チップの製造方法、および半導体チップ
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624881B2 (ja) * 1990-08-23 1997-06-25 株式会社東芝 半導体レーザ素子およびその製造方法
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
KR950007490B1 (ko) * 1991-12-28 1995-07-11 엘지전자주식회사 반도체 레이저
JPH06104533A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 青色発光素子およびその製造方法
US5629232A (en) * 1994-11-14 1997-05-13 The Whitaker Corporation Method of fabricating semiconductor light emitting devices
US5608234A (en) * 1994-11-14 1997-03-04 The Whitaker Corporation Semi-insulating edge emitting light emitting diode
JP3115775B2 (ja) * 1994-11-16 2000-12-11 三菱電機株式会社 半導体レーザの製造方法
JP3755090B2 (ja) * 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JPH098344A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd 発光ダイオード及びその製造方法
KR100374345B1 (ko) * 1995-12-30 2003-05-17 삼성전자주식회사 매립형광도파로제작방법
US6043509A (en) * 1996-12-13 2000-03-28 Hitachi Cable, Ltd. Light-emitting diode having moisture-proof characteristics and high output power
KR100265859B1 (ko) * 1996-12-21 2000-09-15 정선종 전계방출 디스플레이용 발광입자
KR101075771B1 (ko) * 2003-05-09 2011-10-24 미츠비시 가스 가가쿠 가부시키가이샤 금속박 부착형 적층체
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
KR102268708B1 (ko) * 2020-09-10 2021-06-25 (주)상아프론테크 동박적층판(ccl)용 저유전 복합필름 및 이를 포함하는 저유전 동박적층판(ccl)
KR102374542B1 (ko) * 2021-06-02 2022-03-15 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판
KR102374540B1 (ko) * 2021-06-02 2022-03-16 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판
KR102374543B1 (ko) * 2021-06-02 2022-03-17 (주)상아프론테크 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786951A (en) * 1985-02-12 1988-11-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor optical element and a process for producing the same
GB8516984D0 (en) * 1985-07-04 1985-08-07 British Telecomm Etching method
JPS62173792A (ja) * 1986-01-21 1987-07-30 ゼロツクス　コ−ポレ−シヨン 半導体構造体及びその半導体領域変換方法
US4818722A (en) * 1986-09-29 1989-04-04 Siemens Aktiengesellschaft Method for generating a strip waveguide
JPH073908B2 (ja) * 1987-07-16 1995-01-18 三菱電機株式会社 半導体発光装置の製造方法
CA1315865C (en) * 1988-02-09 1993-04-06 Elyahou Kapon Semiconductor super lattice heterostructure fabrication methods, structures and devices
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9045275B2 (en) 2013-10-30 2015-06-02 Le Papillon Bioplan Container for dispensing a combination product
JP2017208543A (ja) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体チップの製造方法、および半導体チップ
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10396106B2 (en) 2016-05-13 2019-08-27 Osram Opto Semiconductors Gmbh Method for producing a semiconductor chip and semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
US10693033B2 (en) 2016-05-13 2020-06-23 Osram Oled Gmbh Semiconductor chip and method for producing a semiconductor chip
US11004876B2 (en) 2016-05-13 2021-05-11 Osram Oled Gmbh Method for producing a semiconductor chip and semiconductor chip

Also Published As

Publication number Publication date
DE69029453D1 (de) 1997-01-30
KR910008872A (ko) 1991-05-31
EP0423535B1 (en) 1996-12-18
DE69029453T2 (de) 1997-05-15
KR940005740B1 (ko) 1994-06-23
JPH0828498B2 (ja) 1996-03-21
EP0423535A3 (en) 1991-12-04
US5093696A (en) 1992-03-03
EP0423535A2 (en) 1991-04-24

Similar Documents

Publication Publication Date Title
JPH03119760A (ja) 半導体素子とその製造方法
JP2003174197A (ja) 発光素子及び発光素子の製造方法
JP3332127B2 (ja) 半導体素子
JPH0274088A (ja) 半導体レーザ装置
JPH0268968A (ja) 化合物半導体発光素子
US4122486A (en) Semiconductor light-emitting element
KR960011267B1 (ko) Ⅲ/ⅴ족 화합물 반도체 재료로 된 발광 다이오드
JP2002232005A (ja) 発光素子
JPS5943836B2 (ja) 半導体発光素子
JP4836382B2 (ja) 発光素子
JPH07176788A (ja) 発光ダイオード
JPS5948976A (ja) 半導体レ−ザ
JPH03268360A (ja) 半導体装置
JPH03129892A (ja) 半導体発光素子
JPH01293687A (ja) 半導体レーザ装置の製造方法
JPS61107782A (ja) 化合物半導体装置
JPS6244715B2 (ja)
JPH0430758B2 (ja)
JPH10256667A (ja) 半導体発光素子
JPS6044835B2 (ja) 半導体発光素子
JPS5824456Y2 (ja) 半導体レ−ザ
JPH11168237A (ja) 半導体発光素子
JPH02205090A (ja) 半導体発光素子
JPH02213183A (ja) 半導体レーザおよびその製造方法
JPS6037192A (ja) 半導体発光素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees