JP2003174197A - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法

Info

Publication number
JP2003174197A
JP2003174197A JP2002259396A JP2002259396A JP2003174197A JP 2003174197 A JP2003174197 A JP 2003174197A JP 2002259396 A JP2002259396 A JP 2002259396A JP 2002259396 A JP2002259396 A JP 2002259396A JP 2003174197 A JP2003174197 A JP 2003174197A
Authority
JP
Japan
Prior art keywords
layer
light emitting
transparent electrode
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002259396A
Other languages
English (en)
Other versions
JP4084620B2 (ja
Inventor
Shunichi Ikeda
俊一 池田
Masahito Yamada
雅人 山田
Nobuhiko Noto
宣彦 能登
Shinji Nozaki
眞次 野崎
Kazuo Uchida
和男 内田
Hiroshi Morizaki
弘 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nanoteco Corp
Original Assignee
Shin Etsu Handotai Co Ltd
Nanoteco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nanoteco Corp filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002259396A priority Critical patent/JP4084620B2/ja
Priority to US10/255,000 priority patent/US6787383B2/en
Priority to TW091122275A priority patent/TW565954B/zh
Publication of JP2003174197A publication Critical patent/JP2003174197A/ja
Application granted granted Critical
Publication of JP4084620B2 publication Critical patent/JP4084620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 発光駆動用の電極としてITO透明電極層を
電極接合層を介して接合し、該電極の接触抵抗を低減す
るとともに、電極接合層形成に際して発光層部との格子
定数差の影響も受けにくい発光素子の製造方法を提供す
る。 【解決手段】 発光素子100は、発光層部24に発光
駆動電圧を印加するためのITO透明電極層8を有し、
発光層部24からの光が、該ITO透明電極層8を透過
させる形で取り出される。また、発光層部24とITO
透明電極層8との間に、Inを含有したGaAsよりな
る電極接合層7が、該ITO透明電極層と接するように
配置され、ITO透明電極層8の接合界面において、電
極接合層7の形成領域と非形成領域とが混在する。該電
極接合層7は、発光層部上にGaAs層7”を形成し、
そのGaAs層7”と接するようにITO透明電極層8
を形成した積層体13を熱処理することにより、ITO
透明電極層8からGaAs層7”にInを拡散させて形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は発光素子及び発光
素子の製造方法に関する。
【0002】
【従来の技術】(AlGa1−xIn1−yP混
晶(ただし、0≦x≦1,0≦y≦1(以下、AlGa
InP混晶、あるいは単にAlGaInPとも記載す
る)により発光層部が形成された発光素子は、薄いAl
GaInP活性層を、それよりもバンドギャップの大き
いn型AlGaInPクラッド層とp型AlGaInP
クラッド層とによりサンドイッチ状に挟んだダブルへテ
ロ構造を採用することにより、高輝度の素子を実現でき
る。また、近年では、InGaAl1−x−y
(ただし、0≦x≦1,0≦y≦1,x+y≦1)を用
いて同様のダブルへテロ構造を形成した青色発光素子も
実用化されている。
【0003】例えば、AlGaInP発光素子を例に取
れば、n型GaAs基板上にヘテロエピタキシャル成長
させる形にて、n型GaAsバッファ層、n型AlGa
InPクラッド層、AlGaInP活性層、p型AlG
aInPクラッド層をこの順序にて積層し、ダブルへテ
ロ構造をなす発光層部を形成する。発光層部への通電
は、素子表面に形成された金属電極を介して行なわれ
る。ここで、金属電極は遮光体として作用するため、例
えば発光層部主表面の中央部のみを覆う形で形成され、
その周囲の電極非形成領域から光を取り出すようにす
る。
【0004】この場合、金属電極の面積をなるべく小さ
くしたほうが、電極の周囲に形成される光漏出領域の面
積を大きくできるので、光取出し効率を向上させる観点
において有利である。従来、電極形状の工夫により、素
子内に効果的に電流を拡げて光取出量を増加させる試み
がなされているが、この場合も電極面積の増大はいずれ
にしろ避けがたく、光漏出面積の減少により却って光取
出量が制限されるジレンマに陥っている。そこで、金属
電極に代えて、高導電率のITO(Indium TinOxide:
酸化インジウム錫)透明電極層にて発光層部主表面を覆
い、光取出効率を高める提案が、例えば特開平6−18
8455号あるいは特開平1−225178号の各公報
にてなされている。
【0005】
【発明が解決しようとする課題】しかしながら、本発明
者らが検討したところによると、ITOからなる透明導
電層は、そのままでは素子側の化合物半導体層との接触
抵抗が高くなりやすく、直列抵抗増大による発光効率の
低下が避けがたくなることがわかった。例えば特開平1
−225178号公報には、InGaAs層よりなる電
極接合層を、ITO透明導電層の全面に対応させる形で
素子側の化合物半導体層との間に介在させ、接触抵抗を
減ずる方法が提案されている。しかし、電極接合層はオ
ーミックコンタクト確保のためバンドギャップエネルギ
ーの低いInGaAs等で構成せざるを得ず、ごく薄く
形成しても、光吸収による取出効率の低下が避け難い問
題がある。また、透明電極を用いた場合でも、素子化の
際には通電用ワイヤを接合するための金属製のボンディ
ングパッドを透明電極上に配置しなければならない。こ
の場合、導電性の良好な金属製のボンディングパッドの
形成領域に駆動電圧が集中しやすいため、光取出領域と
なるパッドの周囲領域では電流が不足して光取出効率が
低下しやすく、ひいては透明電極を採用することによる
効果が必ずしも十分に発揮できない問題がある。
【0006】本発明は、酸化物透明電極層を発光駆動用
の電極として有し、かつ酸化物透明電極層による光取出
効率の改善効果をより有効に引き出すことができる発光
素子と、その製造方法を提供することにある。
【0007】
【課題を解決するための手段及び作用・効果】本発明の
発光素子は、化合物半導体層からなる発光層部と、該発
光層部に発光駆動電圧を印加するための酸化物透明電極
層とを有し、発光層部からの光を、酸化物透明電極層を
透過させる形で取り出すようにした構造を前提とし、発
光層部と酸化物透明電極層との間に、酸化物透明電極層
の接合抵抗を減ずるための電極接合層が、該酸化物透明
電極層に接するように配置され、酸化物透明電極層の接
合界面において、電極接合層の形成領域と非形成領域と
が混在してなることを特徴とする。前記電極接合層は、
化合物半導体からなることが好ましい。
【0008】既に説明した通り、ITO等の酸化物透明
電極層は、素子側の化合物半導体層と直接接合しようと
したとき、良好なオーミック接合が必ずしも形成され
ず、接触抵抗に基づく直列抵抗増大により発光効率が低
下することがある。しかしながら、本発明の発光素子
は、酸化物透明電極層の接触抵抗を減ずるための電極接
合層を、酸化物透明電極層の素子側に接するように配置
することにより、酸化物透明電極層の接触抵抗を下げる
ことができる。さらに、酸化物透明電極層の接合界面に
おいて、電極接合層の形成領域と非形成領域とを混在さ
せることにより、電極接合層が、発光層部からの光を吸
収しやすい性質を有している場合においても、電極接合
層の形成領域直下にて発生した光は、これと隣接する非
形成領域から漏出することにより、電極接合層による光
吸収を抑制することができる。このように電極接合層を
形成することにより素子全体の光取出効率を高めること
ができる。
【0009】電極接合層を酸化物透明電極層の素子側へ
の接合面全面を被覆するように形成すると、上記のもの
を含め、次のような問題が生ずる。ワイヤ接合用のボ
ンディングパッドの直下領域でも酸化物透明電極層の接
触抵抗が改善される結果、駆動電流ひいては発光が該領
域に集中しやすくなり、発生した光の多くがボンディン
グパッドにより遮蔽されて光取出効率の低下を招く。
電極接合層として採用する化合物半導体の材質によって
は、電極接合層が光吸収体として作用し、同様に光取出
効率の低下につながる。
【0010】上記の問題を解決するために、本発明の発
光素子の第一の構成は、酸化物透明電極層の接合界面
が、ボンディングパッドの直下領域からなる第一領域と
残余の第二領域とを有し、前記第二領域は、前記第一領
域より光取り出し量が多く、前記電極接合層は、前記第
二領域において、前記第一領域よりも形成面積率が大き
いことを特徴とする。
【0011】上記の構成によると、光取り出し量が少な
いボンディングパッドの直下領域(第一領域)におい
て、光取り出し量が多い残余の領域(第二領域)よりも
酸化物透明電極層の接合界面に形成される電極接合層の
形成面積率を小さくしたから、第一領域における酸化物
透明電極層の接触抵抗が増大する。その結果、発光素子
の駆動電流は、第一領域を迂回して第二領域に流れる成
分が大きくなり、光取出効率を大幅に高めることができ
る。なお、光取り出し量が少ない第一領域にはなるべく
発光駆動電流が流れないことが光取出効率向上の観点に
おいては望ましい。従って、第一領域には電極接合層が
可及的に形成されていないことが望ましい。また、酸化
物透明電極層の接合界面のうち、発光層部からの光を外
部へ取り出す量が多い第二領域において少なくとも、電
極接合層の形成領域と非形成領域とが混在してなること
が望ましい。
【0012】次に、本発明の発光素子の第二の構成は、
化合物半導体層からなる発光層部と、該発光層部に発光
駆動電圧を印加するための酸化物透明電極層とを有し、
発光層部からの光を、酸化物透明電極層を透過させる形
で取り出すようにした構造を前提とし、発光層部と酸化
物透明電極層との間に、酸化物透明電極層の接合抵抗を
減ずるための化合物半導体からなる電極接合層が、該酸
化物透明電極層に接するように配置され、かつ、酸化物
透明電極層の接合界面は、ボンディングパッドの直下領
域からなる第一領域と残余の第二領域とを有し、第二領
域は、第一領域より光取り出し量が多く、第二領域にお
いて少なくとも、電極接合層の形成領域と非形成領域と
が混在してなることを特徴とする。電極接合層の形成領
域は、分散形成されてなることが好ましい。
【0013】上記の構造によると、酸化物透明電極層の
接触抵抗低減のために形成する電極接合層が、発光層部
からの光を吸収しやすい性質を有している場合において
も、電極接合層の形成領域直下にて発生した光は、これ
と隣接する非形成領域から漏出することにより、電極接
合層による吸収を抑制することができる。その結果、素
子全体としての光取出効率を高めることができる。
【0014】次に、電極接合層は、具体的には、酸化物
透明電極層との接合界面においてAlを含有せず、かつ
バンドギャップエネルギーが1.42eVより小さい化
合物半導体からなるものを使用することが、酸化物透明
電極層の接触抵抗を減少させる効果に優れ、本発明に好
適に採用することができる。このような電極接合層を用
いることにより、酸化物透明電極層の接触抵抗を低減で
きる理由として、以下の理由が考えられる。例えば、
従来の発光素子では、酸化物透明電極層はAlGaAs
電流拡散層に接する形にて形成されていたが、電流拡散
層の透光性を十分に確保するためには、AlAs混晶比
を相当高めなければならない。しかしながら、高AlA
s混晶比のAlGaAs混晶はAlを高濃度にて含有し
ているため非常に酸化され易く、酸化物透明電極層を形
成すると、該層に含有される酸素がAlGaAs電流拡
散層中のAl成分と結合して高抵抗率の酸化層が形成さ
れる。高AlAs混晶比のAlGaAs混晶は、混晶
比にもよるが、電流拡散層として通常使用されるものに
おいては、バンドギャップエネルギーが2.02〜2.
13eVと高いので、酸化物透明電極層との間でオーミ
ック接触又はそれに近い低抵抗率の接触(例えば10
−4Ω・cm以下:以下、これらを総称してオーミック
状接触という)が形成されにくい。また、AlGaAs
を用いずにAlGaInPクラッド層上に直接酸化物透
明電極層を接触させた場合にも、バンドギャップエネル
ギーが2.3〜2.35eVと高くかつAlを含有する
ため、上記AlGaAsの場合と同様の問題が生ずる。
【0015】そこで、酸化物透明電極層との接合界面に
おいて電極接合層を上記の構成とすれば、該電極接合層
の該接合界面はAlを含有しないので高抵抗率の酸化層
は形成されにくく、かつ、バンドギャップエネルギーも
小さい(1.42eV未満;例えばIn0.5Ga
0.5Asを採用した場合、0.75eV)ので、オー
ミック状接触を容易に実現できる。その結果、透明電極
層の接触抵抗を大幅に低減することができる。電極接合
層を構成する化合物半導体は、酸化物透明電極層との接
合界面において、より具体的にはInGa1−xAs
(0<x≦1)にて構成することができる。
【0016】次に、酸化物透明電極層の材質は、酸化錫
(SnO)あるいは酸化インジウム(In)を
主体とするものを使用できる。具体的には、酸化物透明
電極層は、ITOが高導電率であり、本発明に好適に使
用できる。ITOは、酸化錫をドープした酸化インジウ
ム膜であり、酸化錫の含有量を1〜9質量%とすること
で、電極層の抵抗率を5×10−4Ω・cm以下の十分
低い値とすることができる。なお、ITO透明電極層以
外では、酸化亜鉛(ZnO)電極層が高導電率であり、
本発明に採用可能である。また、酸化アンチモンをドー
プした酸化錫(いわゆるネサ)、CdSnO、Zn
SnO、ZnSnO、MgIn、酸化イッ
トリウム(Y)をドープしたCdSb、酸化錫を
ドープしたGaInOなども酸化物透明電極層の材質
として使用することができる。すなわち、酸化物透明電
極層はインジウム、錫、亜鉛のいずれかを含むものとす
ることができる。
【0017】これらの酸化物透明電極層は、公知の気相
成膜法、例えば化学蒸着法(chemical vapor depositio
n:CVD)あるいはスパッタリングや真空蒸着などの
物理蒸着法(physical vapor deposition:PVD)、
あるいは分子線エピタキシャル成長法(molecular beam
epitaxy:MBE)にて形成することができる。例え
ば、ITO透明電極層やZnO電極層は高周波スパッタ
リング又は真空蒸着により製造でき、また、ネサ膜はC
VD法により製造できる。また、これら気相成長法に代
えて、ゾル−ゲル法など他の方法を用いて形成してもよ
い。
【0018】酸化物透明電極層は、発光層部の主表面の
全面を被覆する形にて形成することができる。このよう
に構成すると、酸化物透明電極層に電流拡散層の機能を
担わせることができ、従来のような化合物半導体からな
る厚い電流拡散層の形成が不要となったり、仮に形成す
る場合でも、その厚みを大幅に減ずることができるか
ら、工程の簡略化によるコスト削減に寄与し、産業利用
上非常に有効である。他方、電極接合層の形成厚さは、
オーミック接触を形成するために必要十分な程度であれ
ば、それほど厚くする必要がなく、また、具体的には、
化合物半導体が電極接合層を構成する場合、薄層化によ
りバルク結晶とは異なるバンドギャップエネルギーを示
すようにならない程度の厚さを確保すればよく、0.0
01μm以上(例えばInGa1−xAsなどのIn
を含有したGaAsを用いる場合)あれば十分である。
従って、酸化物透明電極層と発光層部との層間距離を従
来の発光素子よりも大幅に縮めることができ、直列抵抗
低減効果にも優れる。なお、電極接合層の厚さを過剰に
大きくすることは、該電極接合層における光吸収が増大
する結果、光取出効率の低下を招くので、0.02μm
以下とすることが望ましい。
【0019】また、(AlGa1−xIn1−y
P(ただし、0≦x≦1,0≦y≦1)又はInGa
Al1−x−yN(ただし、0≦x≦1,0≦y≦
1,x+y≦1)にて構成されている発光層部はいずれ
も殆どの場合にAlを含有するので、酸化劣化の問題を
考慮しなければならないが、酸化物透明電極層にて全面
的に覆う構成を採用することで、該酸化物透明電極層を
上記Alを含有する発光層部に対するパッシベーション
膜としても機能させることができる利点がある。
【0020】なお、InGa1−xAsは、混晶比に
よっては上記発光層部をなす化合物半導体との格子定数
の差が多少大きくなる化合物半導体ではあるが、厚さ
0.001μm以上0.02μm以下の薄層として形成
する場合は、格子不整合の影響を比較的小さく留めるこ
とができるので、該化合物半導体を用いて電極接合層を
形成することが可能である。
【0021】なお、化合物半導体層を用いて酸化物透明
電極層と直接接する電極接合層を形成する場合、該透明
電極層とのオーミック状接触を良好に形成する観点か
ら、前述の通り、バンドギャップエネルギーが1.42
eVより小さい化合物半導体を酸化物透明電極層との接
合界面において用いることが望ましい。そして、上記の
ような薄層化による格子不整合の影響軽減により、In
GaAsのほかにInP、InAs、GaSb、InS
bまたはそれらの混晶を用いることも可能である。
【0022】(AlGa1−xIn1−yP又は
InGaAl1−x−yNからなる発光層部は、各
々(AlGa1−xIn1−yP又はInGa
Al1−x−yNにて構成される第一導電型クラッド
層、活性層及び第二導電型クラッド層がこの順序にて積
層されたダブルへテロ構造を有するものとして形成でき
る。活性層の両側に形成されるクラッド層とのバンドギ
ャップ差に起因したエネルギー障壁により、注入された
ホールと電子とが狭い活性層中に閉じ込められて効率よ
く再結合するので、非常に高い発光効率を実現できる。
さらに、活性層の組成調整により、前者は緑色から赤色
領域(ピーク発光波長が520nm以上670nm以
下)にかけて、後者は紫外領域から赤色(ピーク発光波
長が300nm以上700nm以下)にかけての、それ
ぞれ広範囲の発光波長を実現することができる。
【0023】そして、上記構成においては、第一導電型
クラッド層及び第二導電型クラッド層の少なくともいず
れかと酸化物透明電極層との間に、電極接合層を形成す
ることができる。例えば、ダブルへテロ構造からなる発
光層部の片側の主表面のみを光取出面として使用する場
合は、該側に位置するクラッド層と酸化物透明電極層と
の間に該酸化物透明電極層と接する形にて電極接合層を
形成した後、酸化物透明電極層を形成することができ
る。他方、発光層部の両側の主表面を光取出面として使
用する場合は、両側のクラッド層のそれぞれに対応して
酸化物透明電極層を形成するとともに、各酸化物透明電
極層とクラッド層との間には、酸化物透明電極層に接す
る電極接合層を形成することができる。
【0024】また、電極接合層と、第一導電型クラッド
層と第二導電型クラッド層とのうち、該電極接合層の形
成側に位置するクラッド層との間には、それら電極接合
層とクラッド層との中間のバンドギャップエネルギーを
有する中間層を形成することができる。ダブルへテロ構
造の発光層部は、活性層へのキャリア閉じ込め効果を高
めて内部量子効率を向上させるために、クラッド層と活
性層との間の障壁高さを一定以上に高める必要がある。
図12の模式バンド図(Ecは伝導帯底、Evは価電子
帯頂の各エネルギーレベルを示す)に示すように、この
ようなクラッド層(例えばAlGaInP)に電極接合
層(例えばInGaAs)を直接接合すると、クラッド
層と電極接合層との間に、接合によるバンドの曲がりに
より、比較的高いヘテロ障壁が形成される場合がある。
この障壁高さΔEは、クラッド層と電極接合層との間の
バンド端不連続値が大きくなるほど高くなり、キャリア
の移動、特に有効質量のより大きいホールの移動を妨げ
やすくなる。例えば金属電極を使用する場合は、クラッ
ド層の全面を金属電極で覆うと光取出しができなくなる
ので、部分的な被覆となるように電極形成せざるを得な
い。この場合、光取出し効率向上のため、電極の面内方
向外側への電流拡散を何らかの形で促進しなければなら
ない。例えば、金属電極の場合も、発光層部との間にG
aAs等の電極接合層が形成されることが多いが、金属
電極の場合は、電極接合層と発光層部との間に、ある程
度高い障壁が形成された方が、障壁によるキャリアのせ
き止め効果により面内方向の電流拡散を促進できる利点
がある。しかし、高い障壁形成のため、直列抵抗の増加
は避け難い。
【0025】これに対し、ITO透明電極層を用いる場
合は、ITO透明電極層自体が非常に高い電流拡散能を
有しているため、障壁によるキャリアのせき止め効果は
ほとんど考慮する必要がない。しかも、ITO透明電極
層の採用により、光取出領域の面積は金属電極使用時と
比較して大幅に増加している。そこで、図13に示すよ
うに、電極接合層とクラッド層との間に、それら電極接
合層とクラッド層との中間のバンドギャップエネルギー
を有する中間層を挿入すると、電極接合層と中間層、及
び中間層とクラッド層とのそれぞれはバンド端不連続値
が小さくなるので、各々形成される障壁高さΔEも小さ
くなる。その結果、直列抵抗が軽減されて、低い駆動電
圧にて十分に高い発光強度を達成することが可能とな
る。
【0026】上記中間層を採用することによる効果は、
ダブルへテロ構造の発光層部の中でも、特に電極接合層
をなすInを含有したGaAsとの格子整合性が比較的
良好なAlGaInPにて発光層部を形成する場合に顕
著である。この場合、発光層部と、電極接合層との中間
のバンドギャップエネルギーを有する中間層として、具
体的には、AlGaAs層、GaInP層及びAlGa
InP層(バンドギャップエネルギーがクラッド層より
小さくなるように組成調整されたもの)の少なくとも一
つを含むものを好適に採用することができ、例えばAl
GaAs層を含むものとして形成することができる。ま
た、これ以外の発光層部、例えば、In GaAl
1−x−yNからなるダブルへテロ構造の発光層部にも
適用可能である。この場合、中間層は、例えばInGa
AlN層(バンドギャップエネルギーがクラッド層より
小さくなるように組成調整されたもの)を含むものが採
用可能である。
【0027】次に、本発明の発光素子の製造方法は、
(AlGa1−xIn1−yP(ただし、0≦x
≦1,0≦y≦1)により、第一導電型クラッド層、活
性層及び第二導電型クラッド層がこの順序にて積層され
たダブルへテロ構造を有するものとして発光層部が構成
され、第一導電型クラッド層及び第二導電型クラッド層
の少なくともいずれかの側に、発光層部に発光駆動電圧
を印加するためのITO透明電極層を有する発光素子の
製造方法において、発光層部上にGaAs層を、該Ga
As層の形成領域と非形成領域とが混在するように形成
し、当該GaAs層と接するようにITO透明電極層を
形成した後に熱処理することにより、ITO透明電極層
からGaAs層にInを拡散させて、Inを含有したG
aAsよりなる電極接合層となすことを特徴とする。
【0028】上記本発明の発光素子の製造方法において
は、AlGaInPからなる発光層部上に、GaAs層
を形成し、そのGaAs層と接するようにITO透明電
極層を形成する。発光層部は例えばIII−V族化合物
半導体にて構成されるものであり、その上(ただし、格
子整合する別の層が介在していてもよい)に形成される
GaAs層とともに、例えば周知のMOVPE法にて形
成できる。GaAs層はAlGaInP発光層部と格子
整合が極めて容易であり、InGaAsを直接エピタキ
シャル成長する場合と比較して、均質で連続性のよい膜
を形成できる。
【0029】そして、そのGaAs層上にITO透明電
極層を形成した後、熱処理することにより、ITO透明
電極層からGaAs層にInを拡散させて電極接合層と
する。このように熱処理して得られるInを含有したG
aAsよりなる電極接合層は、In含有量が過剰となら
ず、発光層部との格子不整合による、発光強度低下など
の品質劣化を効果的に防止することができる。GaAs
層と発光層部との格子整合は、発光層部が(AlGa
1−xIn1−yP(ただし、0≦x≦1,0.4
5≦y≦0.55)にて構成される場合に特に良好とな
るので、混晶比yを上記の範囲に設定して、発光層部
(クラッド層あるいは活性層)を形成することが望まし
いといえる。
【0030】上記の熱処理は、電極接合層の厚さ方向に
おけるIn濃度分布が、図16のに示すように、IT
O透明電極層から厚さ方向に遠ざかるにつれ連続的に減
少するものとなるようにする(つまり、In濃度分布に
傾斜をつける)ことが望ましい。こうした構造は、熱処
理により、ITO側から電極接合層側へInを拡散させ
ることにより形成される。
【0031】この場合、本発明の発光素子は、(Al
Ga1−xIn1−yP(ただし、0≦x≦1,0
≦y≦1)により、第一導電型クラッド層、活性層及び
第二導電型クラッド層がこの順序にて積層されたダブル
へテロ構造を有するものとして発光層部が構成され、第
一導電型クラッド層及び第二導電型クラッド層の少なく
ともいずれかの側に、発光層部に発光駆動電圧を印加す
るための酸化物透明電極層としてのITO透明電極層を
有し、発光層部からの光が、該ITO透明電極層を透過
させる形で取り出されるとともに、発光層部とITO透
明電極層との間に、Inを含有したGaAsよりなる電
極接合層が、該ITO透明電極層と接する形にて形成さ
れ、電極接合層の厚さ方向におけるIn濃度分布が、I
TO透明電極層から厚さ方向に遠ざかるにつれ連続的に
減少するものとされる。これは、AlGaInPよりな
る発光層部側にて、電極接合層のIn濃度分布が小さく
なること、つまり、発光層部との格子定数差が縮まるこ
とを意味する。このようなIn濃度分布の電極接合層を
形成することにより、発光層部との格子整合性をより高
めることができる利点を生ずる。熱処理温度が過度に高
くなったり、あるいは熱処理時間が長大化すると、IT
O透明電極層からのIn拡散が過度に進行して、図16
のに示すように、電極接合層内のIn濃度分布が厚さ
方向にほぼ一定の高い値を示すようになり、上記の効果
は得られなくなる(なお、熱処理温度が過度に低くなっ
たり、あるいは熱処理時間が過度に短時間化すると、図
16のに示すように、電極接合層内のIn濃度が不足
することにつながる)。
【0032】この場合、図16において、電極接合層
の、ITO透明電極層との境界近傍におけるIn濃度を
とし、これと反対側の境界近傍におけるIn濃度を
としたとき、C/Cが0.8以下となるように
調整することが望ましく、該形態のIn濃度分布が得ら
れるように、前述の熱処理を行なうことが望ましい。C
/Cが0.8を超えると、In濃度分布傾斜による
発光層部との格子整合性改善効果が十分に得られなくな
る。なお、電極接合層の厚さ方向の組成分布(Inある
いはGa濃度分布)は、層を厚さ方向に徐々にエッチン
グしながら、二次イオン質量分析(Secondary Ion Mass
Spectroscopy:SIMS)、オージェ電子分光分析(A
uger Electron Spectroscopy)、X線光電子分光(X-ra
y Photoelectron Spectroscopy:XPS)などの周知の
表面分析方法により測定することができる。
【0033】電極接合層のITO透明電極層との境界近
傍におけるIn濃度は、InとGaとの合計濃度に対す
るInの原子比にて、0.1以上0.6以下とされるこ
とが望ましく、上記の熱処理もこのようなIn濃度が得
られるように行なうことが望ましい。上記定義によるI
n濃度が0.1未満になると、電極接合層の接触抵抗低
減効果が不十分となり、0.6を超えると電極接合層と
発光層部との格子不整合による、発光強度低下などの品
質劣化が甚だしくなる。なお、電極接合層のITO透明
電極層との境界近傍におけるIn濃度が、InとGaと
の合計濃度に対するInの原子比にて、例えば前述の望
ましい値(0.1以上0.6以下)を確保できるのであ
れば、電極接合層の、ITO透明電極層に面しているの
と反対側の境界近傍でのIn濃度Cがゼロとなってい
ること、つまり、図17に示すように、電極接合層のI
TO透明電極層側にInGaAs層が形成され、反対側
の部分がGaAs層となる構造となっていても差し支え
ない。
【0034】ITOは、前述の通り酸化スズをドープし
た酸化インジウム膜であり、ITO透明電極層をGaA
s層上に形成し、さらにこれを適正な温度範囲にて熱処
理することにより、上記望ましいIn濃度を有した電極
接合層を容易に形成できる。また、この熱処理により、
ITO透明電極層の電気抵抗率をさらに低減できる。熱
処理は、600℃以上750℃以下にて行なうことが望
ましい。熱処理温度が750℃を超えるとGaAs層へ
のInの拡散速度が大きくなりすぎ、電極接合層中のI
n濃度が過剰となりやすくなる。また、In濃度が飽和
して、電極接合層の厚さ方向に傾斜したIn濃度分布も
得にくくなる。いずれも、電極接合層と発光層部との格
子整合が悪化することにつながる。また、GaAs層へ
のInの拡散が過度に進みすぎると、電極接合層との接
触部付近にてITO透明電極層のInが枯渇し、電極の
電気抵抗値の上昇が避けがたくなる。さらに、熱処理温
度が上記のように高温になりすぎると、ITOの酸素が
GaAs層へ拡散して酸化が促進され、素子の直列抵抗
が上昇しやすくなる。いずれも適正な電圧で発光素子を
駆動できなくなる不具合につながる。また、熱処理温度
が極端に高くなると、ITO透明電極層の電気抵抗率が
かえって悪化する場合がある。他方、熱処理温度が60
0℃未満になると、GaAs層へのInの拡散速度が小
さくなりすぎ、接触抵抗を十分に低下させた電極接合層
を得るのに長時間を要するようになるので、製造能率の
低下が甚だしくなる。
【0035】また、熱処理時間は、5秒以上120秒以
下に設定することが望ましい。熱処理時間が120秒以
上になると、特に、熱処理温度が上限値に近い場合、G
aAs層へのInの拡散量が過剰となりやすくなる(た
だし、熱処理温度を低めに留める場合は、これよりも長
い熱処理時間(例えば300秒程度まで)を採用するこ
とも可能である。他方、熱処理時間が5秒未満になる
と、GaAs層へのInの拡散量が不足し、接触抵抗を
十分に低下させた電極接合層が得にくくなる。
【0036】
【発明の実施の形態】以下、本発明の実施の形態を添付
の図面を参照して説明する。 (実施の形態1)図1は、本発明の一実施形態である発
光素子100の主要部を示す概念図である。発光素子1
00は、n型GaAs単結晶基板(以下、単に基板とい
う)1の第一主表面上にn型GaAsバッファ層2を介
して発光層部24が形成されている。そして、その発光
層部24の第一主表面側に、電極接合層としてのInG
aAs層7と酸化物透明電極層としてのITO透明電極
層8とがこの順序にて形成され、さらに、ITO透明電
極層8のほぼ中央部に電極ワイヤを接合するためのAu
等にて構成されたボンディングパッド16が配置されて
いる。他方、基板1の第二主表面側には、Au−Ge−
Ni合金等の金属からなる反射層を兼ねた裏面電極層1
5が全面に形成されている。
【0037】ここで、ITO透明電極層8は、発光層部
24の主表面の全面を覆う形にて形成されている。他
方、電極接合層としてのInGaAs層7は、ボンディ
ングパッド16の直下領域をなす光取り出し量が少ない
第一領域には形成されず、その周囲の光取り出し量が多
い第二領域にのみ選択的に形成されている。さらに、該
第二領域においてInGaAs層7は、その形成領域と
非形成領域とが混在した形となっている。従って、In
GaAs層7の非形成領域においてはITO透明電極層
8が発光層部24と直接接触する形となっている。
【0038】図2(a)〜(c)に示すように、InG
aAs層7の形成領域は、ITO透明電極層8の接合界
面において分散形成することにより、発光層部24にお
ける発光をより均一化し、かつInGaAs層7の非形
成領域からより均一に光を取り出すことができる。図2
(a)はInGaAs層7の形成領域を散点状とした例
であり、(b)は細長い帯状のInGaAs層7の形成
領域と、同形態の非形成領域とを交互に形成した例であ
る。さらに、(c)は、(a)とは逆に、InGaAs
層7の形成領域を背景として、散点状の非形成領域をこ
れに分散形成した例である。ここではInGaAs層7
の形成領域を格子状に形成している。
【0039】次に、発光層部24は、各々(AlGa
1−xIn1−yP混晶とされるとともに、第一導
電型クラッド層6、第二導電型クラッド層4、及び第一
導電型クラッド層6と第二導電型クラッド層4との間に
位置する活性層5からなるダブルへテロ構造とされてい
る。具体的には、ノンドープ(AlGa1−x
1−yP(ただし、0≦x≦0.55,0.45≦y
≦0.55)混晶からなる活性層5を、p型(Al
1−xIn1−yPクラッド層6とn型(Al
Ga1−xIn1−yPクラッド層4とにより挟ん
だ構造となっている。図1の発光素子100では、IT
O透明電極層8側にp型AlGaInPクラッド層6が
配置されており、裏面電極層15側にn型AlGaIn
Pクラッド層4が配置されている。従って、通電極性は
ITO透明電極層8側が正である。なお、当業者には自
明のことであるが、ここでいう「ノンドープ」とは、
「ドーパントの積極添加を行なわない」との意味であ
り、通常の製造工程上、不可避的に混入するドーパント
成分の含有(例えば1013〜1016/cm程度を
上限とする)をも排除するものではない。
【0040】なお、図1の発光素子100において、各
層の厚さの実例として以下のような数値を例示できる: ・InGaAs層7=厚さt:約0.005μm ・ITO透明電極層8=厚さ:0.2μm、酸化錫含有
率:7質量%(残部:酸化インジウム); ・p型AlGaInPクラッド層6=1μm; ・AlGaInP活性層5=0.6μm; ・n型AlGaInPクラッド層4=1μm;
【0041】以下、図1の発光素子100の製造方法に
ついて説明する。まず、図1に示すように、AlGaI
nP混晶と格子整合する化合物半導体単結晶基板である
GaAs単結晶基板1の第一主表面1aに、n型GaA
sバッファ層2を例えば0.5μm、次いで、発光層部
24として、1μmのn型AlGaInPクラッド層
4、0.6μmのAlGaInP活性層(ノンドープ)
5、及び1μmのp型AlGaInPクラッド層6、さ
らにInGaAs層7’(図3(a))をp型AlGa
InPクラッド層6上に厚さ0.005μmにてエピタ
キシャル成長させ、図3(a)の状態とする。これら各
層のエピタキシャル成長は、公知の有機金属気相エピタ
キシャル成長(Metalorganic Vapor Phase Epitaxy:M
OVPE)法により行なうことができる。
【0042】次いで、図3(b)及び(c)に示すよう
に、InGaAs層7’に対し公知のフォトリソグラフ
ィー技術を用いてパターニングを施すことにより、図2
(a)〜(c)に例示したようなInGaAs層7の形
成領域及び非形成領域の形成パターンを、発光素子チッ
プとなるべき領域毎に形成する。具体的には、図3
(b)に示すようにInGaAs層7’上にフォトレジ
スト層30を形成し、さらにガラス基板上にワックス等
を用いて基板1を固定する。次いでフォトレジスト層3
0上にマスクをかぶせて露光・現像することにより、図
5(a)に示すように、InGaAs層7を形成しない
領域にInGaAs層7’が露出するようにフォトレジ
スト層30にマスクパターンを転写する。その後、該I
nGaAs層7’の露出している部分をエッチングし、
さらにフォトレジスト層30を除去すれば、図5(b)
に示すようにパターニングされたInGaAs層7が得
られる。
【0043】次に、図3(d)及び図6に示すように、
p型AlGaInPクラッド層6とInGaAs層7の
両主表面に、公知の高周波スパッタリング法(例えば、
ターゲット組成(In=90.2質量%,SnO
=9.8質量%)、rf周波数13.56MHz、A
r圧力0.6Pa、スパッタ電力30W)により、IT
O透明電極層8を例えば厚さ0.2μm程度にて形成す
る。なお、膜形成後に窒素雰囲気中300℃〜500℃
の温度で熱処理を施すことにより、約1桁抵抗率を低減
することができる。
【0044】また、図3(e)に示すように、基板1の
第二主表面に真空蒸着法により裏面電極層15を形成
し、他方、第一主表面側のITO透明電極層8上には、
各発光素子チップに対応する領域毎にボンディングパッ
ド16を配置し、適当な温度で電極定着用のベーキング
を施すことにより、図3(f)に示す発光素子ウェーハ
50が得られる。該発光素子ウェーハ50は、各発光素
子チップ領域を分離するために図4(a)に示すように
ハーフダイシングされ、さらに(b)に示すようにダイ
シング面の加工歪をメサエッチングにより除去した後、
(c)に示すスクライビングにより発光素子チップ51
に分離される。そして、(d)に示すように、裏面電極
層15(図3参照)をAgペースト等の導電性ペースト
を用いて支持体を兼ねた端子電極9aに固着する一方、
ボンディングパッド16と別の端子電極9bとにまたが
る形態でAuワイヤ47をボンディングし、(e)に示
すように樹脂モールド52を形成することにより発光素
子100が得られる。
【0045】上記発光素子100の構成によると、In
GaAs層7の形成によりITO透明電極層8の接触抵
抗が下がり、発光層部24への通電電流密度が向上して
高輝度の発光素子を実現できる。また、光取り出し量が
多い第二領域においてInGaAs層7の形成領域と非
形成領域とを混在させることにより、発光層部24で生
じた光はInGaAs層7を透過する経路と、非形成領
域においてInGaAs層7を迂回する経路との2通り
の経路にて取り出される。このうち、後者においては、
InGaAs層7を透過する際の光吸収を生じないの
で、光取出効率を向上させることができる。
【0046】一方、ボンディングパッド16は発光層部
24からの光の大部分を遮蔽するため、発光層部24に
おいてボンディングパッド16の直下領域、つまり光取
り出し量が少ない第一領域に通電電流が集中しないこ
と、むしろ、ボンディングパッド16の周囲の光取り出
し量が多い第二領域に通電電流がなるべく多く分配され
ることが、光取出効率を高める上で望ましい。そこで、
図1の発光素子100においては、ボンディングパッド
16の直下領域においてInGaAs層7を作為的に非
形成とすることで、この領域ではITO透明電極層8の
接触抵抗が高くなり電流が流れにくくなる。その結果、
ITO透明電極層8を介して発光層部24に通電される
電流は、光取り出し量が少ない第一領域を迂回して光取
り出し量が多い第二領域に優先的に分配され、光取出効
率を高めることができる。
【0047】また、p型AlGaInPクラッド層6の
全面がITO透明電極層8により覆われてなり、このI
TO透明電極層8を介して駆動電圧が印加される。駆動
電圧による駆動電流は導電性の良好なITO透明電極層
8の全面に均一に拡散するので、光取出面の全体にわた
って均一な発光が得られるとともに、電極層8が透明な
ので光取出効率が向上する。さらに、ITO透明電極層
8は、バンドギャップが比較的狭いInGaAs層7に
対しオーミック状接触状態を形成するため、接触部の直
列抵抗が小さく抑えられ、発光効率が大幅に高められて
いる。
【0048】さらに、従来の発光素子のような厚い電流
拡散層が不要となるため、ITO透明電極層(酸化物透
明電極層)と発光面までの距離を大幅に短くできる。そ
の結果、直列抵抗の低減を図ることができる。なお、発
光面は、以下のように定義する。まず、発光層部24が
上記のようなダブルへテロ構造を有する場合には、酸化
物透明電極層(ITO透明電極層8)に近い側のクラッ
ド層/活性層界面(ITO透明電極層8からみればp型
クラッド層6と活性層5との界面である)を発光面とし
て定義する。他方、本発明は、上記のようなダブルへテ
ロ構造型の発光層部を有するものに限らず、シングルへ
テロ構造型の発光部を有する発光素子にも適用可能であ
るが、この場合は、そのヘテロ接合界面を発光面として
定義する。そして、本発明の採用により、酸化物透明電
極層と電極接合層との界面から発光面までの距離は、具
体的には3μm以下の小さな値とすることが可能とな
る。
【0049】なお、電極接合層であるInGaAs層7
は、適当なドーパントの添加により、これと接する各ク
ラッド層6とそれぞれ同じ導電型を有するものとして形
成してもよいが、InGaAs層7を上記のような薄層
として形成する場合は、これらをドーパント濃度の低い
低ドープ層(例えば1017個/cm以下;あるいは
ノンドープ層(1013個/cm〜1016個/cm
))として形成しても直列抵抗の過度の増加を招かな
いので、問題なく採用可能である。他方、低ドープ層と
した場合、発光素子の駆動電圧によっては、以下のよう
な効果が達成できる。すなわち、電極接合層を低ドープ
層とすることで、層の電気抵抗率自体は高くなるので、
これを挟む電気抵抗率の小さいクラッド層あるいはIT
O透明電極層に対して、電極接合層の層厚方向に印加さ
れる電界(すなわち、単位距離当たりの電圧)が相対的
に高くなる。このとき、電極接合層を、バンドギャップ
の比較的小さいInGaAsにより形成しておくと、上
記電界の印加により電極接合層のバンド構造に適度な曲
がりが生じ、より良好なオーミック状接合を形成するこ
とができる。
【0050】なお、図1においては光取り出し量が少な
い第一領域(ボンディングパッド16の直下領域)から
InGaAs層7が排除されていたが、該直下領域への
過度の電流集中が生じなければ、図7に示すように、第
一領域にもInGaAs層7を形成することができる。
この場合、InGaAs層7の形成領域の面積率が、光
取り出し量が少ない第一領域において光取り出し量が多
い第二領域よりも小さくなっていればよい。
【0051】また、InGaAs層7の厚みを非常に小
さくできる場合、あるいはInGaAs以外の光吸収の
小さい電極接合層を使用できる場合など、電極接合層に
よる光吸収の影響がそれほど問題にならない場合は、図
8に示すように、光取り出し量が多い第二領域の全面を
電極接合層(図ではInGaAs層7)により覆うよう
にしてもよい。また、図9に示すように、ITO透明電
極層と接触する通電端子60の形状の工夫により、ボン
ディングパッドを廃止できる場合や、あるいはボンディ
ングパッド16による光遮蔽を考慮する必要がない場合
等においては、ITO透明電極層8の全面にInGaA
s層7の形成領域を分散させることも可能である。
【0052】また、図1の発光素子100においては、
ダブルへテロ構造をなす発光層部24の各層をAlGa
InP混晶にて形成していたが、ダブルへテロ構造をな
す発光層部の各層(p型クラッド層、活性層及びn型ク
ラッド層)をAlGaInN混晶により形成することに
より、青色あるいは紫外発光用のワイドギャップ型発光
素子を構成することもできる。発光層部は、図1の発光
素子100と同様にMOVPE法により形成される。ま
た、活性層は上記実施形態では単一層として形成してい
たが、これを、バンドギャップエネルギーの異なる複数
の化合物半導体層が積層されたもの、具体的には、量子
井戸構造を有するものとして構成することもできる。
【0053】なお、InGaAs層とAlGaInP層
とを直接接合した場合、接合界面にやや高いヘテロ障壁
が形成され、これに起因して直列抵抗成分が増大する場
合がありうる。そこで、これを低減する目的で、図10
に示すようにITO透明電極層8と接する電極接合層7
と、AlGaInPクラッド層6との間に、両者の中間
のバンドギャップエネルギーを有する中間層11を挿入
することができる。中間層11は、例えばAlGaA
s、GaInP及びAlGaInPの少なくとも1つを
含むものとして構成でき、例えば中間層の全体を単一の
AlGaAs層として構成できる。この構造を採用する
場合でも、それら中間層の厚さはそれぞれ0.1μm以
下(0.01μm以上:これ以上薄くなると、バルクの
バンド構造が失われ、所期の接合構造が得られなくな
る)とすることが可能なため、薄層化によるエピタキシ
ャル成長時間の短縮、ひいては生産性の向上を図ること
ができ、中間層形成による直列抵抗の増分も少なくでき
るため、発光効率も損なわれにくい。本発明において
は、光取出面側に形成されたITO透明電極層8の一部
領域のみに電極接合層7を形成しており、発光通電の際
の電流密度はこれら電極接合層7の形成領域において選
択的に高くなる傾向にある。もし、電極接合層7とAl
GaInPクラッド層6との間に形成されるヘテロ障壁
が高いと、電流集中の影響により、該電極接合層7とA
lGaInPクラッド層6との接合界面を通過する際の
電圧降下が一層甚だしくなり、見かけの直列抵抗がより
大きくなりやすい問題がある。従って、電極接合層7を
ITO透明電極層8の全面に形成する場合よりも、中間
層11の形成によりヘテロ障壁高さを減ずることの効果
が一層顕著であるといえる。
【0054】なお、中間層11は、厚さがごく小さい場
合など、光吸収にそれほど悪影響を及ぼす心配が無い場
合は、図10に示すように、発光層部24の全面を覆う
ように形成することができる。このようにすると、電極
接合層7のみをパターニングすればよいので、例えば化
学エッチングの場合、電極接合層7に対するエッチャン
トにて中間層11を十分にエッチングできない場合で
も、製造が容易である。他方、図11に示すように、中
間層11を電極接合層7の形成領域にのみ形成すること
もでき、中間層11による光吸収の影響をより小さくす
ることができる。この場合、電極接合層7と中間層11
とを発光層部24の全面を覆うように形成しておき、前
述のフォトリソグラフィーにより、両者を各々パターニ
ングすればよい。この場合は、気相エッチングにより電
極接合層7と中間層11とを同時にエッチングしてもよ
いし、化学エッチングの場合は、電極接合層7と中間層
11とでエッチャントを交換して順次エッチングを行な
うことも可能である。また、化学エッチングにより電極
接合層7をパターニングする際に、中間層11は、発光
層部24側への腐食の進行を停止させるストップ層とし
て利用できる場合がある。例えば、電極接合層7をIn
を含有したGaAsにて構成する場合、中間層11をA
lGaAsにて構成しておけば、アンモニア/過酸化水
素をエッチャントとすることで、中間層11をストップ
層として電極接合層7のみを選択エッチングすることが
できる。
【0055】(実施の形態2)実施の形態1の電極接合
層はMOVPE法で形成したInGaAs層であった
が、これを以下のような電極接合層として形成すること
も可能である。すなわち、図5(b)を援用して説明す
ると、InGaAs層7に代えてGaAs層7”を、同
様にパターニングした形で形成し、図6と同様にITO
透明電極層8を形成して図14の積層体ウェーハ13と
する。
【0056】そして、図15に示すように、この積層体
ウェーハ13を炉Fの中に配置し、例えば窒素雰囲気中
あるいはAr等の不活性ガス雰囲気中にて、600℃以
上750℃以下(例えば700℃)の低温で、5秒以上
120秒以下(例えば30秒)の短時間の熱処理を施
す。これにより、ITO透明電極層8からGaAs層
7”にInが拡散し、Inを含有したGaAsよりなる
電極接合層7が得られる。該電極接合層7は、図16
において、ITO透明電極層との界面近傍におけるIn
濃度が、InとGaとの合計濃度に対するInの原子比
にて、0.1以上0.6以下とされる。また、In濃度
は、ITO透明電極層から厚さ方向に遠ざかるにつれ連
続的に減少するものとなっており、ITO透明電極層8
(図1)との各境界近傍におけるIn濃度をCとし、
これと反対側の境界近傍(つまり、クラッド層6(図
1)との各境界近傍)におけるIn濃度をCとしたと
き、C/Cが0.8以下となるように調整されてい
る。電極接合層7の厚さtは、0.001μm以上0.
02μm以下(望ましくは0.005μm以上0.01
μm以下)である。
【0057】電極接合層7は、AlGaInPよりなる
発光層部24に対し、格子整合性の良好なGaAs層
7”をまず形成し、ITO透明電極層を形成した後、比
較的低温で短時間の熱処理を施すことにより、In含有
量が過剰でなく、しかも均質で連続性の良好なものとな
る。その結果、発光層部24との格子不整合による、発
光強度低下などの品質劣化を効果的に防止することがで
きる。
【0058】電極接合層7は、適当なドーパントの添加
により、これと接する各クラッド層6,4とそれぞれ同
じ導電型を有するものとして形成してもよいが、これら
電極接合層7を上記のような薄層として形成する場合
は、これらをドーパント濃度の低い低ドープ層(例えば
1017個/cm以下;あるいはノンドープ層(10
13個/cm〜1016個/cm))として形成し
ても直列抵抗の過度の増加を招かないので、問題なく採
用可能である。他方、低ドープ層とした場合、発光素子
の駆動電圧によっては、以下のような効果が達成でき
る。すなわち、電極接合層7を低ドープ層とすること
で、層の電気抵抗率自体は高くなるので、これを挟む電
気抵抗率の小さいクラッド層あるいはITO透明電極層
8に対して、電極接合層7の層厚方向に印加される電界
(すなわち、単位距離当たりの電圧)が相対的に高くな
る。このとき、電極接合層7を、バンドギャップの比較
的小さいInを含有したGaAsにより形成しておく
と、上記電界の印加により電極接合層のバンド構造に適
度な曲がりが生じ、より良好なオーミック状接合を形成
することができる。そして、図16に示すように、電極
接合層7のIn濃度が、ITO透明電極層8との接触側
にて高められていることで、該効果が一層顕著なものと
なる。なお、本実施形態においても、実施の形態1と全
く同様に、中間層11を形成することができる。
【図面の簡単な説明】
【図1】本発明の発光素子の一例を積層構造にて示す模
式図。
【図2】図1の発光素子の、電極接合層の形成パターン
をいくつか例示した模式図。
【図3】図1の発光素子の製造工程を示す模式図。
【図4】図3に続く模式図。
【図5】フォトリソグラフィーによる電極接合層のパタ
ーニング方法を説明する図。
【図6】パターニングされた電極接合層上にITO透明
電極層8を形成した状態を示す図。
【図7】図1の発光素子の、第一の変形例を示す図。
【図8】図1の発光素子の、第二の変形例を示す図。
【図9】図1の発光素子の、第三の変形例を示す図。
【図10】図1の発光素子の、第四の変形例を示す図。
【図11】図1の発光素子の、第五の変形例を示す図。
【図12】電極接合層のバンド構造の第一例を示す模式
図。
【図13】電極接合層のバンド構造の第二例を示す模式
図。
【図14】GaAs層にITO透明電極層からのInを
拡散させて電極接合層とする製造工程を示す模式図。
【図15】図14に続く模式図。
【図16】図14及び図15の工程により製造した電極
接合層のIn濃度分布の一例を、比較例と共に示す模式
図。
【図17】同じく電極接合層のIn濃度分布の別例を示
す模式図。
【符号の説明】
4 n型AlGaInPクラッド層(第二導電型クラッ
ド層) 5 AlGaInP活性層 6 p型AlGaInPクラッド層(第一導電型クラッ
ド層) 7 InGaAs層(電極接合層) 8 ITO透明電極層(酸化物透明電極層) 11 中間層 24 発光層部 100 発光素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 雅人 群馬県安中市磯部二丁目13番1号 信越半 導体株式会社磯部工場内 (72)発明者 能登 宣彦 群馬県安中市磯部二丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 野崎 眞次 神奈川県川崎市枡形6−5−2 フローラ ルガーデン向ケ丘遊園308 (72)発明者 内田 和男 東京都大田区久が原4−5−7 (72)発明者 森崎 弘 埼玉県鶴ケ島市鶴が丘27−16−606 Fターム(参考) 5F041 AA03 AA21 CA04 CA34 CA35 CA65 CA73 CA88 CA99

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体層からなる発光層部と、該
    発光層部に発光駆動電圧を印加するための酸化物透明電
    極層とを有し、前記発光層部からの光を、前記酸化物透
    明電極層を透過させる形で取り出すようにした発光素子
    において、 前記発光層部と前記酸化物透明電極層との間に、前記酸
    化物透明電極層の接合抵抗を減ずるための電極接合層
    が、該酸化物透明電極層に接するように配置され、前記
    酸化物透明電極層の接合界面において、前記電極接合層
    の形成領域と非形成領域とが混在してなることを特徴と
    する発光素子。
  2. 【請求項2】 前記電極接合層は、化合物半導体からな
    ることを特徴とする請求項1に記載の発光素子。
  3. 【請求項3】 前記酸化物透明電極層の前記接合界面
    は、ボンディングパッドの直下領域からなる第一領域と
    残余の第二領域とを有し、前記第二領域は、前記第一領
    域より光取り出し量が多く、前記電極接合層は、前記第
    二領域において、前記第一領域よりも形成面積率が大き
    いことを特徴とする請求項1又は2に記載の発光素子。
  4. 【請求項4】 前記第一領域に前記電極接合層が形成さ
    れていないことを特徴とする請求項3記載の発光素子。
  5. 【請求項5】 前記第二領域において少なくとも、前記
    電極接合層の形成領域と非形成領域とが混在してなるこ
    とを特徴とする請求項3又は4に記載の発光素子。
  6. 【請求項6】 化合物半導体層からなる発光層部と、該
    発光層部に発光駆動電圧を印加するための酸化物透明電
    極層とを有し、前記発光層部からの光を、前記酸化物透
    明電極層を透過させる形で取り出すようにした発光素子
    において、 前記発光層部と前記酸化物透明電極層との間に、前記酸
    化物透明電極層の接合抵抗を減ずるための化合物半導体
    からなる電極接合層が、該酸化物透明電極層に接するよ
    うに配置され、 かつ、前記酸化物透明電極層の前記接合界面は、ボンデ
    ィングパッドの直下領域からなる第一領域と残余の第二
    領域とを有し、前記第二領域は、前記第一領域より光取
    り出し量が多く、前記第二領域において少なくとも、前
    記電極接合層の形成領域と非形成領域とが混在してなる
    ことを特徴とする発光素子。
  7. 【請求項7】 前記第二領域において、前記電極接合層
    の形成領域が分散形成されてなることを特徴とする請求
    項5又は6に記載の発光素子。
  8. 【請求項8】 前記電極接合層は、前記酸化物透明電極
    層との接合界面においてAlを含有せず、かつバンドギ
    ャップエネルギーが1.42eVより小さい化合物半導
    体からなることを特徴とする請求項1ないし7のいずれ
    か1項に記載の発光素子。
  9. 【請求項9】 前記電極接合層を構成する化合物半導体
    は、前記酸化物透明電極層との接合界面においてIn
    Ga1−xAs(0<x≦1)であることを特徴とする
    請求項8に記載の発光素子。
  10. 【請求項10】 前記酸化物透明電極層がインジウム、
    錫、亜鉛のいずれかを含む酸化物電極層であることを特
    徴とする請求項1ないし9のいずれか1項に記載の発光
    素子。
  11. 【請求項11】 前記電極接合層の厚さが0.001μ
    m以上0.02μm以下の範囲に調整されていることを
    特徴とする請求項1ないし10のいずれか1項に記載の
    発光素子。
  12. 【請求項12】 前記発光層部は、(Al
    1−xIn1−yP(但し、0≦x≦1,0≦y
    ≦1)又はInGaAl1−x−yN(0≦x≦
    1,0≦y≦1,x+y≦1)にて構成されていること
    を特徴とする請求項1ないし11のいずれか1項に記載
    の発光素子。
  13. 【請求項13】 前記発光層部は、各々前記(Al
    1−xIn −yP又は前記InGaAl
    1−x−yNにて構成される第一導電型クラッド層、活
    性層及び第二導電型クラッド層がこの順序にて積層され
    たダブルへテロ構造を有し、前記第一導電型クラッド層
    及び前記第二導電型クラッド層の少なくともいずれかと
    前記酸化物透明電極層との間に、前記電極接合層が形成
    されてなることを特徴とする請求項12に記載の発光素
    子。
  14. 【請求項14】 前記電極接合層と、前記第一導電型ク
    ラッド層と第二導電型クラッド層とのうち、該電極接合
    層の形成側に位置するクラッド層との間に、それら電極
    接合層とクラッド層との中間のバンドギャップエネルギ
    ーを有する中間層が形成されたことを特徴とする請求項
    13に記載の発光素子。
  15. 【請求項15】 前記発光層部は、(Al
    1−xIn1−yP(ただし、0≦x≦1,0≦
    y≦1)よりなり、前記中間層を、AlGaAs層、G
    aInP層及びAlGaInP層のうち少なくとも一つ
    を含むものとして形成することを特徴とする請求項14
    記載の発光素子。
  16. 【請求項16】 (AlGa1−xIn1−y
    (ただし、0≦x≦1,0≦y≦1)により、第一導電
    型クラッド層、活性層及び第二導電型クラッド層がこの
    順序にて積層されたダブルへテロ構造を有するものとし
    て前記発光層部が構成され、前記第一導電型クラッド層
    及び前記第二導電型クラッド層の少なくともいずれかの
    側に、前記酸化物透明電極層としてのITO透明電極層
    を有し、前記発光層部からの光が、該ITO透明電極層
    を透過させる形で取り出されるとともに、前記発光層部
    と前記ITO透明電極層との間に、Inを含有したGa
    Asよりなる電極接合層が、該ITO透明電極層と接す
    る形にて形成され、前記電極接合層の厚さ方向における
    In濃度分布が、前記ITO透明電極層から厚さ方向に
    遠ざかるにつれ連続的に減少するものとされたことを特
    徴とする請求項13ないし15のいずれか1項に記載の
    発光素子。
  17. 【請求項17】 前記電極接合層の、前記ITO透明電
    極層との境界近傍におけるIn濃度をCとし、これと
    反対側の境界近傍におけるIn濃度をCとして、C
    /Cが0.8以下とされる請求項16に記載の発光素
    子。
  18. 【請求項18】 前記電極接合層の前記ITO透明電極
    層との界面近傍におけるIn濃度が、InとGaとの合
    計濃度に対するInの原子比にて、0.1以上0.6以
    下とされることを特徴とする請求項16又は17に記載
    の発光素子。
  19. 【請求項19】 (AlGa1−xIn1−y
    (ただし、0≦x≦1,0≦y≦1)により、第一導電
    型クラッド層、活性層及び第二導電型クラッド層がこの
    順序にて積層されたダブルへテロ構造を有するものとし
    て発光層部が構成され、前記第一導電型クラッド層及び
    前記第二導電型クラッド層の少なくともいずれかの側
    に、前記発光層部に発光駆動電圧を印加するためのIT
    O透明電極層を有する発光素子の製造方法において、前
    記発光層部上にGaAs層を、該GaAs層の形成領域
    と非形成領域とが混在するように形成し、当該GaAs
    層と接するように前記ITO透明電極層を形成した後に
    熱処理することにより、前記ITO透明電極層から前記
    GaAs層にInを拡散させて、Inを含有したGaA
    sよりなる電極接合層となすことを特徴とする発光素子
    の製造方法。
  20. 【請求項20】 前記電極接合層の厚さ方向におけるI
    n濃度分布が、前記ITO透明電極層から厚さ方向に遠
    ざかるにつれ連続的に減少するものとなるように、前記
    熱処理が行なわれることを特徴とする請求項19に記載
    の発光素子の製造方法。
  21. 【請求項21】 前記電極接合層の、前記ITO透明電
    極層との境界近傍におけるIn濃度をCとし、これと
    反対側の境界近傍におけるIn濃度をCとして、C
    /Cが0.8以下となるように、前記熱処理が行なわ
    れることを特徴とする請求項19又は20に記載の発光
    素子の製造方法。
  22. 【請求項22】 前記電極接合層の前記ITO透明電極
    層との界面近傍におけるIn濃度が、InとGaとの合
    計濃度に対するInの原子比にて、0.1以上0.6以
    下となるように、前記熱処理が行なわれることを特徴と
    する請求項19ないし21のいずれか1項に記載の発光
    素子の製造方法。
  23. 【請求項23】 前記熱処理を600℃以上750℃以
    下にて行なうことを特徴とする請求項19ないし22の
    いずれか1項に記載の発光素子の製造方法。
  24. 【請求項24】 前記熱処理の時間を5秒以上120秒
    以下に設定することを特徴とする請求項19ないし23
    のいずれか1項に記載の発光素子の製造方法。
JP2002259396A 2001-09-27 2002-09-04 発光素子及び発光素子の製造方法 Expired - Fee Related JP4084620B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002259396A JP4084620B2 (ja) 2001-09-27 2002-09-04 発光素子及び発光素子の製造方法
US10/255,000 US6787383B2 (en) 2001-09-27 2002-09-26 Light-emitting device and method for manufacturing the same
TW091122275A TW565954B (en) 2001-09-27 2002-09-27 Light emitting element and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001297927 2001-09-27
JP2001-297927 2001-09-27
JP2002259396A JP4084620B2 (ja) 2001-09-27 2002-09-04 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003174197A true JP2003174197A (ja) 2003-06-20
JP4084620B2 JP4084620B2 (ja) 2008-04-30

Family

ID=26623132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259396A Expired - Fee Related JP4084620B2 (ja) 2001-09-27 2002-09-04 発光素子及び発光素子の製造方法

Country Status (3)

Country Link
US (1) US6787383B2 (ja)
JP (1) JP4084620B2 (ja)
TW (1) TW565954B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015785A1 (ja) * 2002-08-07 2004-02-19 Shin-Etsu Handotai Co.,Ltd. 発光素子の製造方法及び発光素子
JP2004165654A (ja) * 2002-10-23 2004-06-10 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2009158685A (ja) * 2007-12-26 2009-07-16 Kyocera Corp 発光素子及びその製造方法並びに照明装置
JP2014522120A (ja) * 2011-08-04 2014-08-28 株式会社東芝 発光素子
JP2016046411A (ja) * 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200303A (ja) * 2002-12-17 2004-07-15 Sharp Corp 発光ダイオード
DE10261676A1 (de) * 2002-12-31 2004-07-22 Osram Opto Semiconductors Gmbh Leuchtdioden-Chip mit strahlungsdurchlässiger elektrischer Stromaufweitungsschicht
US7528417B2 (en) * 2003-02-10 2009-05-05 Showa Denko K.K. Light-emitting diode device and production method thereof
DE10329365B4 (de) * 2003-06-30 2015-09-10 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
JP2005026688A (ja) * 2003-06-30 2005-01-27 Osram Opto Semiconductors Gmbh 放射放出半導体チップ、該半導体チップの作製方法および該半導体チップの明るさの調整設定方法
KR100571816B1 (ko) * 2003-09-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP4292925B2 (ja) * 2003-09-16 2009-07-08 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
US7166878B2 (en) * 2003-11-04 2007-01-23 Sarnoff Corporation Image sensor with deep well region and method of fabricating the image sensor
KR20050071238A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 고휘도 발광 소자 및 그 제조 방법
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
KR100601945B1 (ko) * 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
KR101059563B1 (ko) 2004-03-27 2011-08-26 광주과학기술원 III - V 족 GaN 계 화합물 반도체의 전극층 제조방법
KR100896564B1 (ko) * 2004-08-31 2009-05-07 삼성전기주식회사 반사전극 및 이를 구비하는 화합물 반도체 발광소자
JP2006080426A (ja) * 2004-09-13 2006-03-23 Sharp Corp 発光ダイオード
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
US7227233B2 (en) * 2005-09-12 2007-06-05 International Business Machines Corporation Silicon-on-insulator (SOI) Read Only Memory (ROM) array and method of making a SOI ROM
JP4310708B2 (ja) * 2005-09-30 2009-08-12 日立電線株式会社 半導体発光素子
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
TWI291249B (en) * 2005-12-12 2007-12-11 San-Bau Lin Light emitting device capable of enhancing reflection efficiency
US20070215881A1 (en) * 2006-03-03 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and manufacturing method thereof
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
KR100755591B1 (ko) * 2006-06-22 2007-09-06 고려대학교 산학협력단 질화물계 발광소자의 제조방법
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
DE102007018307A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP2009111160A (ja) * 2007-10-30 2009-05-21 Hitachi Cable Ltd レーザダイオード用エピタキシャルウエハ及びその製造方法
KR101506264B1 (ko) * 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
DE102009054555A1 (de) * 2009-12-11 2011-06-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
TW201331990A (zh) * 2012-01-31 2013-08-01 Nat Univ Tsing Hua 混合光電元件
KR101321353B1 (ko) 2012-05-14 2013-10-23 고려대학교 산학협력단 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
TWI565097B (zh) * 2013-02-08 2017-01-01 隆達電子股份有限公司 發光二極體及其製造方法
JP2015149389A (ja) * 2014-02-06 2015-08-20 ルネサスエレクトロニクス株式会社 半導体発光素子およびその製造方法
US9324813B2 (en) * 2014-09-30 2016-04-26 International Business Machines Corporation Doped zinc oxide as N+ layer for semiconductor devices
TWI622188B (zh) * 2016-12-08 2018-04-21 錼創科技股份有限公司 發光二極體晶片
WO2021059485A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法
CN111081830A (zh) * 2019-12-21 2020-04-28 华南理工大学 一种嵌入式电极结构led退火的方法
CN118099316A (zh) * 2021-12-02 2024-05-28 泉州三安半导体科技有限公司 一种不可见光发光二极管及其制备方法
CN117673223A (zh) * 2022-08-24 2024-03-08 江苏宜兴德融科技有限公司 一种发光二极管结构及发光二极管制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225178A (ja) * 1988-03-03 1989-09-08 Mitsubishi Electric Corp 発光ダイオード
JPH06188455A (ja) * 1992-12-18 1994-07-08 Daido Steel Co Ltd 半導体光電素子に対するito膜形成方法
JPH11307810A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体発光素子
JP2001237461A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子
JP2001244505A (ja) * 1999-10-08 2001-09-07 Shogen Koden Kofun Yugenkoshi 分布型接触の層を有する高輝度発光ダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512248B1 (en) * 1999-10-19 2003-01-28 Showa Denko K.K. Semiconductor light-emitting device, electrode for the device, method for fabricating the electrode, LED lamp using the device, and light source using the LED lamp
US6420732B1 (en) * 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225178A (ja) * 1988-03-03 1989-09-08 Mitsubishi Electric Corp 発光ダイオード
JPH06188455A (ja) * 1992-12-18 1994-07-08 Daido Steel Co Ltd 半導体光電素子に対するito膜形成方法
JPH11307810A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体発光素子
JP2001244505A (ja) * 1999-10-08 2001-09-07 Shogen Koden Kofun Yugenkoshi 分布型接触の層を有する高輝度発光ダイオード
JP2001237461A (ja) * 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015785A1 (ja) * 2002-08-07 2004-02-19 Shin-Etsu Handotai Co.,Ltd. 発光素子の製造方法及び発光素子
JP2004071896A (ja) * 2002-08-07 2004-03-04 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
US7553685B2 (en) 2002-08-07 2009-06-30 Shin-Etsu Handotai Co., Ltd. Method of fabricating light-emitting device and light-emitting device
JP2004165654A (ja) * 2002-10-23 2004-06-10 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP4620340B2 (ja) * 2002-10-23 2011-01-26 信越半導体株式会社 発光素子及びその製造方法
JP2009158685A (ja) * 2007-12-26 2009-07-16 Kyocera Corp 発光素子及びその製造方法並びに照明装置
JP2014522120A (ja) * 2011-08-04 2014-08-28 株式会社東芝 発光素子
JP2016046411A (ja) * 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子

Also Published As

Publication number Publication date
US20030059972A1 (en) 2003-03-27
US6787383B2 (en) 2004-09-07
TW565954B (en) 2003-12-11
JP4084620B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4084620B2 (ja) 発光素子及び発光素子の製造方法
TW419871B (en) Light-emitting diode device and method for fabricating the same
US6846686B2 (en) Semiconductor light-emitting device and method of manufacturing the same
JP2004146593A (ja) 半導体発光素子
US20040206961A1 (en) Light emitting device and method of fabricating the same
US20100283035A1 (en) Light emitting device
JP3872398B2 (ja) 発光素子の製造方法及び発光素子
JP3814151B2 (ja) 発光素子
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP2009049422A (ja) 相分離が抑制されたiii族窒化物材料系を用いた半導体構造及び光検出器
US6864514B2 (en) Light emitting diode
JP4174581B2 (ja) 発光素子の製造方法
US20070108519A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP4620340B2 (ja) 発光素子及びその製造方法
JPH07176788A (ja) 発光ダイオード
JP2006332623A (ja) 半導体レーザ装置
JP3507716B2 (ja) 半導体発光素子の製造方法
JP2003519931A (ja) 相分離が抑制されたiii族窒化物半導体構造
JP2005235798A (ja) 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JPH0818100A (ja) 化合物半導体発光ダイオード
JP2004146538A (ja) 発光素子及びその製造方法
JP2004288988A (ja) 発光素子
US20040026370A1 (en) Method for producing gas diffusion membranes by means of partial laser evaporation

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4084620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees