JP2008529315A - 埋め込みdramメモリにおいて大きいキャパシタンスを得るための製造プロセス - Google Patents
埋め込みdramメモリにおいて大きいキャパシタンスを得るための製造プロセス Download PDFInfo
- Publication number
- JP2008529315A JP2008529315A JP2007554200A JP2007554200A JP2008529315A JP 2008529315 A JP2008529315 A JP 2008529315A JP 2007554200 A JP2007554200 A JP 2007554200A JP 2007554200 A JP2007554200 A JP 2007554200A JP 2008529315 A JP2008529315 A JP 2008529315A
- Authority
- JP
- Japan
- Prior art keywords
- region
- dielectric layer
- forming
- capacitor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 87
- 239000003990 capacitor Substances 0.000 claims abstract description 78
- 238000002955 isolation Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 4
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 230000000873 masking effect Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 241000251131 Sphyrna Species 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】深いトレンチアイソレーション領域で分離されたDRAMセルのアレイと、浅いトレンチアイソレーション領域で分離されたロジックトランジスタを有する埋め込みメモリシステムにおいて、イオン注入で形成された、部分的に深いトレンチアイソレーション領域のキャビティ360の側壁にも延在する電極を備えたキャパシタ構造を設けることで、水平方向の占有面積を大きくせずに、キャパシタの電極の重なりの面積を増加させてキャパシタンスを高くできる。この構造の製造プロセスは、従来のプロセスに、僅かなマスキング・エッチング工程の追加程度の改変を加えるだけで実現できる。。
【選択図】図3L
Description
前記方法では、前記半導体基板のロジック領域に第1の深さを有する複数の浅いトレンチを形成し、前記基板のメモリアレイ領域に前記第1の深さより深い第2の深さを有する複数の深いトレンチを形成する。そして前記浅いトレンチに誘電体材料を被着して、前記ロジック領域におけるロジックトランジスタを分離する浅いトレンチアイソレーション領域を形成する。同様に、誘電体材料を深いトレンチに被着して、メモリアレイ領域にあるDRAMセルを分離する深いトレンチアイソレーション領域を形成する。
Subsequently, an intermediate depth etch, having a depth equal to the second depth minus the first depth, can be performed in locations where the deep trenches are to be formed .
その後、深いトレンチが形成される位置において、第2の深さ−第1の深さに等しい深さを有する中間的な深さのエッチングを行い得る。
[0017] [0019] In yet another example, a shallow depth etch, having a depth equal to the first depth, can be performed in locations where the shallow trenches are to be formed.
A deep etch, having a depth equal to the second depth, can be performed in locations where the deep trenches are to be formed.
そして、深いトレンチが形成される位置のいて、第2の深さに等しい深さを有する深いエッチングを行い得る。
[0018] [0020] The present invention will be more fully understood in view of the following description and drawings .
[0025] DETAILED DESCRIPTION
[0026] [0027] The present invention provides a memory system that includes DRAM cells consistent with the circuit schematic of Fig . 1 , along with conventional logic transistors fabricated on the same chip .
Claims (46)
- それぞれがアクセストランジスタ及びキャパシタ構造を有する複数のDRAMセルと複数のロジックトランジスタとを備えた埋め込みDRAMシステムを同一の半導体基板上に形成する方法であって、
前記半導体基板の第1領域に第1の深さを有する第1のキャビティを形成する過程と、
前記半導体基板の第2領域に前記第1の深さより深い第2の深さを有する第2のキャビティを形成する過程と、
前記第1のキャビティに第1の誘電体領域を形成し、前記第2のキャビティに第2の誘電体領域を形成する過程と、
前記第2のキャビティの側壁を露出する第3のキャビティを形成すべく、前記第2の誘電体領域の一部をエッチングする過程と、
前記半導体基板の上側表面と前記第2のキャビティの露出された前記側壁との上に第1の誘電体層を形成する過程と、
前記第1の誘電体層の上に電極層を形成する過程と、
前記キャパシタ構造のキャパシタ電極を形成するべく、前記電極層をパターニングする過程であって、前記キャパシタ電極は、前記半導体基板の前記上側表面の上及び前記第2のキャビティの前記側壁の上に延在し、かつ少なくとも部分的に前記第3のキャビティに位置する、該過程とを有することを特徴とする方法。 - 前記DRAMセルの1つのアクセストランジスタのゲート電極を形成するべく、前記電極層をパターニングする過程をさらに含むことを特徴とする請求項1に記載の方法。
- 前記ゲート電極及び前記キャパシタ電極が、前記第1の誘電体層によって前記半導体基板から分離されることを特徴とする請求項2に記載の方法。
- 前記半導体基板の前記上側表面の上に第2の誘電体層を形成する過程と、
前記第1の誘電体層及び前記第2の誘電体層の上に前記電極層を形成する過程と、
前記第2の誘電体層の上にロジックトランジスタのゲート電極を形成すべく、前記電極層をパターニングする過程とをさらに含むことを特徴とする請求項3に記載の方法。 - 前記第2の誘電体層が、前記第1の誘電体層と異なる組成または異なる厚さを有することを特徴をする請求項4に記載の方法。
- 前記半導体基板の前記上側表面の上に第2の誘電体層を形成する過程と、
前記第1の誘電体層及び前記第2の誘電体層の上に前記電極層を形成する過程と、
前記キャパシタ電極及び前記アクセストランジスタのゲート電極を形成すべく、前記電極層をパターニングする過程であって、前記キャパシタ電極は前記第1の誘電体層の上に位置し、前記ゲート電極は前記第2の誘電体層の上に位置する、該過程とをさらに含むことを特徴とする請求項1に記載の方法。 - 前記第2の誘電体層が、前記第1の誘電体層と異なる組成または異なる厚さを有することを特徴をする請求項6に記載の方法。
- 前記第3のキャビティを形成する過程が、
前記半導体基板における前記第2のキャビティの前記側壁部分の上に位置する開口を有するマスクを形成する過程と、
前記第3のキャビティを形成するべく、前記マスクの前記開口を通して前記第2の誘電体領域をエッチングする過程とを含むことを特徴とする請求項1に記載の方法。 - 前記半導体基板内に前記マスクを通して不純物を注入する過程をさらに含み、
前記不純物は前記キャパシタ構造の閾値電圧を調節するか、または前記第1の誘電体層に隣接する前記半導体基板の極性を反転することを特徴とする請求項8に記載の方法。 - 前記ゲート電極及び前記キャパシタ電極の形成の後に注入を行う過程であって、前記注入によって、前記ゲート電極と前記キャパシタ電極との間の低濃度ドーピングソース/ドレイン領域を形成する、該過程をさらに含むことを特徴とする請求項2に記載の方法。
- 前記ゲート電極の上に金属シリサイドを形成する過程と、
前記低濃度ドーピングソース/ドレイン領域の上に金属シリサイドが形成されるのを防止する過程とをさらに含むことを特徴とする請求項10に記載の方法。 - 前記ゲート電極の上に金属シリサイドを形成する過程と、
前記キャパシタ電極の上に金属シリサイドが形成されるのを防止する過程とをさらに含むことを特徴とする請求項10に記載の方法。 - 前記ゲート電極及び前記キャパシタ電極に隣接した側壁スペーサを形成する過程であって、前記側壁スペーサは前記低濃度ドーピングソース/ドレイン領域を完全に覆う、該過程をさらに含むことを特徴とする請求項10に記載の方法。
- 前記誘電体層に不純物を注入する過程をさらに含むことを特徴とする請求項1に記載の方法。
- それぞれがアクセストランジスタ及びキャパシタ構造を有する複数のDRAMセルとロジックトランジスタとを備えた埋め込みDRAMシステムを形成する方法であって、
半導体基板のメモリアレイ領域にDRAMセルを形成する過程と、
前記半導体基板のロジック領域にロジックトランジスタを形成する過程と、
前記半導体基板の前記ロジック領域の前記半導体基板の上側表面の下に浅いトレンチアイソレーション領域を形成する過程と、
前記半導体基板の前記メモリ領域の前記半導体基板の上側表面の下に深いトレンチアイソレーション領域を形成する過程であって、前記深いトレンチアイソレーション領域は、前記浅いトレンチアイソレーション領域よりも深い、該過程とを有することを特徴とする方法。 - 前記深いトレンチアイソレーション領域は、前記浅いトレンチアイソレーション領域より前記浅いトレンチアイソレーションの深さの20%以上深いことを特徴とする請求項15に記載の方法。
- 前記浅いトレンチアイソレーション領域及び前記深いトレンチアイソレーション領域を形成する過程が、
前記浅いトレンチアイソレーション領域及び前記深いトレンチアイソレーション領域を形成する前記基板上の領域を露出する第1のマスクを形成する過程と、
前記第1のマスクを通して第1のエッチングを行う過程と、
前記第1のマスクの上に第2のマスクを形成する過程であって、前記第1のマスク及び第2のマスクは、前記深いトレンチアイソレーション領域が形成される前記基板上の領域を露出する、該過程と、
前記第1のマスク及び前記第2のマスクを通して第2のエッチングを行う過程とを含むことを特徴とする請求項15に記載の方法。 - 前記第1のエッチングによって浅いトレンチ領域が形成され、前記第1及び第2のエッチングの組み合わせによって深いトレンチ領域が形成されることを特徴とし、
前記方法が、
前記半導体基板の上に誘電体材料を被着する過程であって、前記誘電体材料が前記浅いトレンチ領域と前記深いトレンチ領域を埋める、該過程をさらに含むことを特徴とする請求項17に記載の方法。 - 前記誘電体材料が前記浅いトレンチ領域及び前記深いトレンチ領域にのみ残るように前記誘電体材料を平坦化する過程をさらに含むことを特徴とする請求項18に記載の方法。
- 前記深いトレンチ領域の1つに存在する前記誘電体材料にキャビティをエッチングし、前記深いトレンチ領域の側壁を露出する過程と、
前記深いトレンチ領域の前記側壁の上に誘電体層を形成する過程と、
前記誘電体材料の前記キャビティに導電性材料を被着する過程であって、前記導電性材料は前記誘電体層の上に形成される、該過程とをさらに含むことを特徴とする請求項19に記載の方法。 - 前記深いトレンチ領域の前記側壁の上に前記誘電体層を形成する前に、前記深いトレンチ領域の露出された前記側壁内にドーパントを注入する過程をさらに含むことを特徴とする請求項20に記載の方法。
- 前記浅いトレンチアイソレーション領域及び前記深いトレンチアイソレーション領域を形成する過程が、
前記深いトレンチアイソレーション領域が形成される前記基板上の領域を露出する第1のマスクを形成する過程と、
前記第1のマスクを通して第1のエッチングを行う過程と、
前記第1のマスクの1以上の部分を除去して改変された第1のマスクを形成する過程であって、前記第1のマスクから除去される前記1以上の部分は、前記浅いトレンチアイソレーション領域が形成される領域である、該過程と、
前記改変された第1のマスクを通して第2のエッチングを行う過程とを含むことを特徴とする請求項15に記載の方法。 - 前記第2のエッチングによって浅いトレンチ領域が形成され、前記第1及び第2のエッチングの組み合わせによって深いトレンチ領域が形成されることを特徴とし、
前記方法が、
前記半導体基板の上に誘電体材料を被着する過程であって、前記誘電体材料が前記浅いトレンチ領域と前記深いトレンチ領域を埋める、該過程をさらに含むことを特徴とする請求項22に記載の方法。 - 前記誘電体材料が前記浅いトレンチ領域及び前記深いトレンチ領域にのみ残るように前記誘電体材料を平坦化する過程をさらに含むことを特徴とする請求項23に記載の方法。
- 前記深いトレンチ領域の1つに存在する前記誘電体材料にキャビティをエッチングし、前記深いトレンチ領域の側壁を露出する過程と、
前記深いトレンチ領域の前記側壁の上に誘電体層を形成する過程と、
前記誘電体材料の前記キャビティに導電性材料を被着する過程であって、前記導電性材料は前記誘電体層の上に形成される、該過程とをさらに含むことを特徴とする請求項24に記載の方法。 - 前記深いトレンチ領域の露出された前記側壁内にドーパントを注入する過程をさらに含むことを特徴とする請求項25に記載の方法。
- 前記浅いトレンチアイソレーション領域及び前記深いトレンチアイソレーション領域を形成する過程が、
前記深いトレンチアイソレーション領域が形成される前記基板上の領域を露出する第1のマスクを形成する過程と、
前記第1のマスクを通して第1のエッチングを行い、前記基板に深いトレンチ領域を形成する過程と、
前記半導体基板の上に第1の誘電体層を被着する過程であって、前記第1の誘電体層が前記深いトレンチ領域を埋め、前記基板の前記上側表面の上に延びる、該過程と、
前記基板の前記上側表面の上に位置する前記第1の誘電体層の一部が除去されるように、前記第1の誘電体層を平坦化する過程と、
前記浅いトレンチアイソレーション領域が形成される前記基板上の領域を露出する第2のマスクを形成する過程と、
前記第2のマスクを通して第2のエッチングを行い、前記基板に浅いトレンチ領域を形成する過程と、
前記半導体基板の上に第2の誘電体層を被着する過程であって、前記第2の誘電体層は前記浅いトレンチ領域を埋め、前記基板の前記上側表面の上に延在する、該過程と、
前記基板の前記上側表面の上に位置する前記第2の誘電体層の部分が除去されるように、前記第2の誘電体層を平坦化する過程とを含む請求項15に記載の方法。 - 前記浅いトレンチアイソレーション領域が、前記深いトレンチアイソレーション領域の形成前に形成されることを特徴とする請求項27に記載の方法。
- 埋め込みDRAMシステムであって、
第1の導電型の半導体基板と、
前記半導体基板の第1領域に位置し、前記半導体基板の上側表面の下に第1の深さを有するトレンチアイソレーション領域の第1の組と、
前記半導体基板の第2領域に位置し、前記半導体基板の上側表面の下に前記第1の深さより深い第2の深さを有するトレンチアイソレーション領域の第2の組と、
前記半導体基板の前記第1領域に形成され、前記トレンチアイソレーションの第1の組によって分離された複数のロジックトランジスタと、
前記半導体基板の前記第2領域に形成され、前記トレンチアイソレーションの第2の組によって分離された複数のDRAMセルとを有することを特徴とする埋め込みDRAMシステム。 - 前記第2の深さが、前記第1の深さより前記第1の深さの20%以上深いことを特徴とする請求項29に記載の埋め込みDRAMシステム。
- 前記複数のDRAMセルのそれぞれが、前記トレンチアイソレーション領域の第2の組の1つの領域に少なくとも部分的に位置しているキャパシタ電極を有するセルキャパシタを含むことを特徴とする請求項29に記載の埋め込みDRAMシステム。
- 前記セルキャパシタは、前記トレンチアイソレーションの第2の組の1つの側壁の上に位置する誘電体層をさらに有することを特徴とする請求項31に記載の埋め込みDRAMシステム。
- 前記セルキャパシタは、前記トレンチアイソレーションの第2の組の1つの側壁の上に位置する反転層をさらに有することを特徴とする請求項31に記載の埋め込みDRAMシステム。
- 前記DRAMセルが、第1のゲート誘電体層を有するアクセストランジスタと、キャパシタ誘電体層を有するセルキャパシタとを有し、
前記ロジックトランジスタが第2のゲート誘電体層を有し、
前記キャパシタ誘電体層、前記第1のゲート誘電体層、及び前記第2のゲート誘電体層が同一の層であることを特徴とする請求項29に記載の埋め込みDRAMシステム。 - 前記DRAMセルが、第1のゲート誘電体層を有するアクセストランジスタと、キャパシタ誘電体層を有するセルキャパシタとを有し、
前記ロジックトランジスタが第2のゲート誘電体層を有し、
前記キャパシタ誘電体層及び前記第1のゲート誘電体層が、前記第2のゲート誘電体層と異なる厚さまたは組成を有することを特徴とする請求項29に記載の埋め込みDRAMシステム。 - 前記キャパシタ誘電体層及び前記第1のゲート誘電体層が同一の層であることを特徴とする請求項35に記載の埋め込みDRAMシステム。
- 前記キャパシタ誘電体層及び前記第1のゲート誘電体層が、異なる組成及び/または厚さを有することを特徴とする請求項35に記載の埋め込みDRAMシステム。
- 前記DRAMセルが、第1のゲート誘電体層を有するアクセストランジスタと、キャパシタ誘電体層を有するセルキャパシタとを有し、
前記キャパシタ誘電体層及び前記第1のゲート誘電体層が互いに異なる厚さまたは組成を有することを特徴とする請求項29に記載の埋め込みDRAMシステム。 - 前記DRAMセルのそれぞれがアクセストランジスタをさらに備えており、前記アクセストランジスタは、ゲート電極と、前記セルキャパシタに接続された第1のソース/ドレイン領域と、第2のソース/ドレイン領域とを有することを特徴とする請求項31に記載の埋め込みDRAMシステム。
- 前記第2のソース/ドレイン領域が、前記第1のソース/ドレイン領域より高いドーパント濃度を有することを特徴とする請求項39に記載の埋め込みDRAMシステム。
- 前記ゲート電極及び前記第2のソース/ドレイン領域の上に位置する金属シリサイドをさらに有することを特徴とする埋め込みDRAMシステム。
- 前記第1のソース/ドレイン領域に、金属シリサイドが実質的に存在しないことを特徴とする請求項41に記載の埋め込みDRAMシステム。
- 前記キャパシタ電極に、前記金属シリサイドが実質的に存在しないことを特徴とする請求項41に記載の埋め込みDRAMシステム。
- 前記ゲート電極及び前記キャパシタ電極が、多結晶シリコンを含むことを特徴とする請求項39に記載の埋め込みDRAMシステム。
- 前記ゲート電極及び前記キャパシタ電極が、多結晶シリコンの同一の層から形成されていることを特徴とする請求項44に記載の埋め込みDRAMシステム。
- 前記ロジックトランジスタのゲート電極、前記アクセストランジスタのゲート電極、及びキャパシタ電極が、多結晶シリコンの同一の層から形成されていることを特徴とする請求項39に記載の埋め込みDRAMシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/050,988 US7323379B2 (en) | 2005-02-03 | 2005-02-03 | Fabrication process for increased capacitance in an embedded DRAM memory |
PCT/US2006/003622 WO2006083993A2 (en) | 2005-02-03 | 2006-02-02 | Fabrication process for increased capacitance in an embedded dram memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008529315A true JP2008529315A (ja) | 2008-07-31 |
Family
ID=36757133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007554200A Pending JP2008529315A (ja) | 2005-02-03 | 2006-02-02 | 埋め込みdramメモリにおいて大きいキャパシタンスを得るための製造プロセス |
Country Status (5)
Country | Link |
---|---|
US (2) | US7323379B2 (ja) |
EP (1) | EP1844496A4 (ja) |
JP (1) | JP2008529315A (ja) |
KR (1) | KR20070106614A (ja) |
WO (1) | WO2006083993A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096810A (ja) * | 2009-10-29 | 2011-05-12 | Fujitsu Semiconductor Ltd | 半導体記憶装置及びその製造方法 |
JP2013168662A (ja) * | 2005-12-09 | 2013-08-29 | Advanced Analogic Technologies Inc | 半導体集積回路基板の絶縁構造およびその製作方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100591016B1 (ko) * | 2003-12-30 | 2006-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US7274618B2 (en) * | 2005-06-24 | 2007-09-25 | Monolithic System Technology, Inc. | Word line driver for DRAM embedded in a logic process |
US7499307B2 (en) * | 2005-06-24 | 2009-03-03 | Mosys, Inc. | Scalable embedded DRAM array |
US7842558B2 (en) * | 2006-03-02 | 2010-11-30 | Micron Technology, Inc. | Masking process for simultaneously patterning separate regions |
US7476933B2 (en) | 2006-03-02 | 2009-01-13 | Micron Technology, Inc. | Vertical gated access transistor |
CN101479843B (zh) * | 2006-06-30 | 2011-03-30 | 富士通半导体股份有限公司 | 半导体装置和半导体装置的制造方法 |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7929359B2 (en) * | 2008-11-13 | 2011-04-19 | Mosys, Inc. | Embedded DRAM with bias-independent capacitance |
US8361863B2 (en) | 2008-11-13 | 2013-01-29 | Mosys, Inc. | Embedded DRAM with multiple gate oxide thicknesses |
US8017997B2 (en) | 2008-12-29 | 2011-09-13 | International Business Machines Corporation | Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via |
KR101573696B1 (ko) * | 2009-05-22 | 2015-12-02 | 삼성전자주식회사 | 비트 라인 확장 아일랜드를 가지는 반도체 장치 |
KR101201903B1 (ko) * | 2010-07-20 | 2012-11-16 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리 구조 및 그 형성방법 |
US8629514B2 (en) * | 2011-01-18 | 2014-01-14 | Wafertech, Llc | Methods and structures for customized STI structures in semiconductor devices |
US9034753B2 (en) | 2011-06-20 | 2015-05-19 | Globalfoundries Inc. | Method of forming conductive contacts on a semiconductor device with embedded memory and the resulting device |
US8673737B2 (en) | 2011-10-17 | 2014-03-18 | International Business Machines Corporation | Array and moat isolation structures and method of manufacture |
US9048339B2 (en) * | 2012-09-07 | 2015-06-02 | International Business Machines Corporation | Deep trench capacitor |
US8685799B1 (en) | 2012-09-12 | 2014-04-01 | Globalfoundries Singapore Pte. Ltd. | RRAM structure at STI with Si-based selector |
US9362272B2 (en) * | 2012-11-01 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral MOSFET |
US10727232B2 (en) | 2018-11-07 | 2020-07-28 | Applied Materials, Inc. | Dram and method of making |
CN112397529A (zh) * | 2019-08-12 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 带有低噪声源跟随器的图像传感器像素结构及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03268357A (ja) * | 1991-02-20 | 1991-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004510330A (ja) * | 2000-09-18 | 2004-04-02 | モトローラ・インコーポレイテッド | 半導体装置及びその形成プロセス |
JP2004527901A (ja) * | 2001-01-29 | 2004-09-09 | モノリシック・システム・テクノロジー・インコーポレイテッド | キャビティ内に部分的に製造されたコンデンサ構造を備えたdramセル及びその作動方法 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136275A (ja) | 1980-10-08 | 1991-06-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPS60113461A (ja) | 1983-11-25 | 1985-06-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS61140168A (ja) | 1984-12-12 | 1986-06-27 | Toshiba Corp | 半導体記憶装置 |
JPH0828471B2 (ja) | 1987-12-07 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
DE4034169C2 (de) | 1989-10-26 | 1994-05-19 | Mitsubishi Electric Corp | DRAM mit einem Speicherzellenfeld und Herstellungsverfahren dafür |
JPH03259566A (ja) | 1990-02-02 | 1991-11-19 | Sony Corp | メモリ装置の製造方法 |
US5267201A (en) | 1990-04-06 | 1993-11-30 | Mosaid, Inc. | High voltage boosted word line supply charge pump regulator for DRAM |
JPH0442494A (ja) | 1990-06-08 | 1992-02-13 | Nec Corp | Mosダイナミックram |
US5198995A (en) | 1990-10-30 | 1993-03-30 | International Business Machines Corporation | Trench-capacitor-one-transistor storage cell and array for dynamic random access memories |
US5075571A (en) | 1991-01-02 | 1991-12-24 | International Business Machines Corp. | PMOS wordline boost cricuit for DRAM |
KR940002859B1 (ko) | 1991-03-14 | 1994-04-04 | 삼성전자 주식회사 | 반도체 메모리장치에서의 워드라인 구동회로 |
JP2771729B2 (ja) | 1992-04-16 | 1998-07-02 | 三菱電機株式会社 | チャージポンプ回路 |
JP2905666B2 (ja) | 1992-05-25 | 1999-06-14 | 三菱電機株式会社 | 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置 |
US5377139A (en) | 1992-12-11 | 1994-12-27 | Motorola, Inc. | Process forming an integrated circuit |
US5963838A (en) | 1993-06-22 | 1999-10-05 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device having wiring layers within the substrate |
US5416034A (en) | 1993-06-30 | 1995-05-16 | Sgs-Thomson Microelectronics, Inc. | Method of making resistor with silicon-rich silicide contacts for an integrated circuit |
JP2731701B2 (ja) | 1993-06-30 | 1998-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Dramセル |
KR970000717B1 (ko) | 1993-07-27 | 1997-01-18 | 현대전자산업 주식회사 | 캐패시터 제조방법 |
JP2752892B2 (ja) | 1993-09-20 | 1998-05-18 | 日本電気株式会社 | 半導体集積回路装置およびその製造方法 |
JPH0863964A (ja) | 1994-08-29 | 1996-03-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5600598A (en) | 1994-12-14 | 1997-02-04 | Mosaid Technologies Incorporated | Memory cell and wordline driver for embedded DRAM in ASIC process |
US5789291A (en) | 1995-08-07 | 1998-08-04 | Vanguard International Semiconductor Corporation | Dram cell capacitor fabrication method |
US5863819A (en) | 1995-10-25 | 1999-01-26 | Micron Technology, Inc. | Method of fabricating a DRAM access transistor with dual gate oxide technique |
US5703827A (en) | 1996-02-29 | 1997-12-30 | Monolithic System Technology, Inc. | Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array |
US6104055A (en) | 1997-03-27 | 2000-08-15 | Nec Corporation | Semiconductor device with memory cell having a storage capacitor with a plurality of concentric storage electrodes formed in an insulating layer and fabrication method thereof |
KR100257866B1 (ko) | 1997-04-11 | 2000-06-01 | 윤종용 | 챠아지 펌핑 회로를 가지는 불 휘발성 메모리 장치 |
JP3452497B2 (ja) | 1997-12-02 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置 |
US6009023A (en) | 1998-05-26 | 1999-12-28 | Etron Technology, Inc. | High performance DRAM structure employing multiple thickness gate oxide |
US6352890B1 (en) | 1998-09-29 | 2002-03-05 | Texas Instruments Incorporated | Method of forming a memory cell with self-aligned contacts |
US6468855B2 (en) | 1998-08-14 | 2002-10-22 | Monolithic System Technology, Inc. | Reduced topography DRAM cell fabricated using a modified logic process and method for operating same |
US6147914A (en) | 1998-08-14 | 2000-11-14 | Monolithic System Technology, Inc. | On-chip word line voltage generation for DRAM embedded in logic process |
US6509595B1 (en) | 1999-06-14 | 2003-01-21 | Monolithic System Technology, Inc. | DRAM cell fabricated using a modified logic process and method for operating same |
US5999474A (en) | 1998-10-01 | 1999-12-07 | Monolithic System Tech Inc | Method and apparatus for complete hiding of the refresh of a semiconductor memory |
TW409402B (en) * | 1998-10-21 | 2000-10-21 | United Microelectronics Corp | Manufacture method for embedded DRAM |
US6289910B1 (en) * | 1999-07-08 | 2001-09-18 | Patent Category Corp. | Collapsible structures |
US6333532B1 (en) | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
US6294423B1 (en) * | 2000-11-21 | 2001-09-25 | Infineon Technologies North America Corp. | Method for forming and filling isolation trenches |
US6492224B1 (en) | 2001-07-16 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Buried PIP capacitor for mixed-mode process |
US6885080B2 (en) * | 2002-02-22 | 2005-04-26 | International Business Machines Corporation | Deep trench isolation of embedded DRAM for improved latch-up immunity |
US6774008B1 (en) * | 2003-09-07 | 2004-08-10 | United Microeletronics Corp | Method for fabricating shallow trench isolation between deep trench capacitors |
KR100602085B1 (ko) * | 2003-12-31 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조 방법 |
US7019348B2 (en) * | 2004-02-26 | 2006-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded semiconductor product with dual depth isolation regions |
-
2005
- 2005-02-03 US US11/050,988 patent/US7323379B2/en not_active Expired - Fee Related
-
2006
- 2006-02-02 JP JP2007554200A patent/JP2008529315A/ja active Pending
- 2006-02-02 EP EP06734187A patent/EP1844496A4/en not_active Withdrawn
- 2006-02-02 WO PCT/US2006/003622 patent/WO2006083993A2/en active Application Filing
- 2006-02-02 KR KR1020077018884A patent/KR20070106614A/ko not_active Application Discontinuation
-
2007
- 2007-12-20 US US11/961,667 patent/US20080093645A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03268357A (ja) * | 1991-02-20 | 1991-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004510330A (ja) * | 2000-09-18 | 2004-04-02 | モトローラ・インコーポレイテッド | 半導体装置及びその形成プロセス |
JP2004527901A (ja) * | 2001-01-29 | 2004-09-09 | モノリシック・システム・テクノロジー・インコーポレイテッド | キャビティ内に部分的に製造されたコンデンサ構造を備えたdramセル及びその作動方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168662A (ja) * | 2005-12-09 | 2013-08-29 | Advanced Analogic Technologies Inc | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2011096810A (ja) * | 2009-10-29 | 2011-05-12 | Fujitsu Semiconductor Ltd | 半導体記憶装置及びその製造方法 |
US9018076B2 (en) | 2009-10-29 | 2015-04-28 | Fujitsu Semiconductor Limited | Semiconductor storage device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US7323379B2 (en) | 2008-01-29 |
EP1844496A4 (en) | 2010-09-29 |
WO2006083993A3 (en) | 2007-04-12 |
US20080093645A1 (en) | 2008-04-24 |
EP1844496A2 (en) | 2007-10-17 |
KR20070106614A (ko) | 2007-11-02 |
WO2006083993A2 (en) | 2006-08-10 |
US20060172504A1 (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008529315A (ja) | 埋め込みdramメモリにおいて大きいキャパシタンスを得るための製造プロセス | |
US5981332A (en) | Reduced parasitic leakage in semiconductor devices | |
US8357572B2 (en) | Method of manufacturing semiconductor device with recess and Fin structure | |
JP4074451B2 (ja) | 半導体装置の製造方法 | |
US7358142B2 (en) | Method for forming a FinFET by a damascene process | |
JP3434488B2 (ja) | Dramセルの製造方法 | |
KR100945511B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100505712B1 (ko) | 리세스 채널 어레이 트랜지스터의 제조 방법 | |
US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
US20110006365A1 (en) | Semiconductor Device Comprising Transistor Structures and Methods for Forming Same | |
KR100562235B1 (ko) | 실리콘-온-절연체에 동적 랜덤 액세스 메모리 어레이를포함하는 집적 회로 형성 방법 및 그 집적 회로 | |
US11616125B2 (en) | Integrated circuit device and manufacturing method thereof | |
US7884002B2 (en) | Method of fabricating self aligned Schottky junctions for semiconductor devices | |
KR102431682B1 (ko) | 반도체 장치 구조체 | |
KR20150130945A (ko) | 사이리스터 랜덤 액세스 메모리 | |
US20060134898A1 (en) | Semiconductor damascene trench and methods thereof | |
US20070077715A1 (en) | Semiconductor device and method of fabricating the same | |
US20060128130A1 (en) | Method for fabricating recessed gate structure | |
JP2005158869A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005203615A (ja) | 半導体記憶装置、半導体装置およびそれらの製造方法 | |
US20050272199A1 (en) | Method of manufacturing a semiconductor device | |
US6391702B1 (en) | Method of manufacture for semiconductor devices | |
US12009428B2 (en) | Semiconductor device and method | |
KR100641945B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JPH11243194A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |