JP2004510330A - 半導体装置及びその形成プロセス - Google Patents
半導体装置及びその形成プロセス Download PDFInfo
- Publication number
- JP2004510330A JP2004510330A JP2002529834A JP2002529834A JP2004510330A JP 2004510330 A JP2004510330 A JP 2004510330A JP 2002529834 A JP2002529834 A JP 2002529834A JP 2002529834 A JP2002529834 A JP 2002529834A JP 2004510330 A JP2004510330 A JP 2004510330A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- liner
- semiconductor device
- region
- radius
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000008569 process Effects 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000011049 filling Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
半導体装置及びその製造方法に関する。半導体装置（１０）は、半導体装置基板（１１）内に在るトレンチ（１４）内にフィールド絶縁領域（１２）を有する。トレンチ（１４）は第１トレンチ及び第２トレンチを含む。装置は第１素子領域及び第２素子領域を含む。第１素子領域は第１トレンチ近傍に在り、第２素子領域は第２トレンチ近傍に在る。半導体装置は、（ａ）第１トレンチ（１４）内に在って、第２ライナー（３６）よりも有意に厚い第１ライナー（２０）と、第２トレンチ（３４）内の第２ライナー（３６）とからなる構造と、（ｂ）第１素子領域は第１トレンチ近傍に第２曲率半径（Ｒ２）よりも有意に大きい第１曲率半径の第１エッジを有し、第２素子領域は第２トレンチ（３４）近傍に第２曲率半径（Ｒ２）の第２エッジを有した構造とからなるグループから選択される構造を有する。
Description
【０００１】
本発明は半導体装置及びプロセスの分野一般に関する。より詳細には、フィールド絶縁領域を含む半導体装置及びその製造方法に関する。より詳細には、異なる特性を有した２つ以上のフィールド絶縁領域を同一チップ上に有する半導体装置及びその製造方法に関する。
【０００２】
集積回路を製造するに当たっては通常、個々の能動及び受動素子が互いに電気的に絶縁される必要がある。絶縁はパターニングされた表面メタライズ層での回路接続を可能とし、絶縁された回路要素はそのメタライズ層とコンタクトする。有効なフィールド絶縁を行うために多種多様の技術が提案されており、このフィールド絶縁には接合分離、誘電体分離及びそれらの組み合わせが含まれる。これらの技術にはそれぞれ利点があるが、依然として欠点も残る。
【０００３】
より機能的な素子が単一チップに搭載されるに従って、各機能素子からの要請を満たす絶縁領域を形成することが困難となる。これは特に、各機能素子の絶縁に対して制約が課される場合に困難となる。特に、システムオンチップ技術を用いる場合には、ロジックデバイス及びメモリデバイスがともに単一チップに搭載される。この場合、どのデバイスのタイプに対しても満足の行く絶縁領域を形成するのは特に困難である。より詳細には、ロジックデバイス及びメモリデバイスがともに大きなデバイス密度を有するが、２つのデバイスが必要とする絶縁は全く異なるものである。
【０００４】
例えば、メモリデバイスは丸みを帯びたトレンチ角を有するトレンチを必要とすることが多く、それに対してロジックデバイスは狭いトレンチを必要とすることが多いが、この場合には丸みを帯びたトレンチ角はさほど重要ではない。メモリデバイスは通常、書込み及び消去の期間中にトレンチ角で電界が大きくなることを避けるために丸みを帯びたトレンチ角を必要とする。電界が大きくなる現象は、ビットセル寿命及び信頼性の低下に限らずいくつかの問題を招くため、回避する必要がある。メモリデバイスからの要請とは対照的に、ロジックデバイスは通常、トレンチ角に丸みを帯びさせる必要がないか、或いは、メモリデバイス程には丸みを帯びさせる必要がない。従って、この一例を見ても明らかなように、単一チップが必要とするフィールド絶縁は全く異なる。この差異は製造を困難なものとしている。これは、特に従来の絶縁技術では、全ての異なる絶縁領域を全く同じではないにしても、同じようにして処理するからである。従って、従来の技術を用いると、単一チップ上に異なるフィールド絶縁領域をデバイスからの異なる要請毎に調整するのは困難又は不可能となっている。
【０００５】
丸みを帯びたトレンチ角を形成する一つの従来技術として、高温で厚いトレンチライナー酸化膜を成長させる方法がある。厚いトレンチ酸化膜ライナーを成長させると、種々の曲率を持つトレンチ角が形成される。しかしながら、ライナーを厚くすると通常、トレンチ空間自体にもライナーが成長してしまう。トレンチ内でこの成長が生じると、不利なことにトレンチ壁間のギャップ距離を短くしてしまい、この現象によりトレンチ充填酸化膜プロセスにより材料が充填されることとなるトレンチのアスペクト比が大きくなる。アスペクト比が大きくなると、トレンチに材料を充填することが一層困難となり、トレンチを不完全に充填してしまう可能性が増大する。
【０００６】
活性領域間の間隔が、今日の普通のメモリデバイスに用いられるものと同じ大きさである限り、トレンチライナーの厚さは通常、トレンチ充填プロセスに悪影響を与えない。しかしながら、近未来のデバイスにおいて起きると考えられるロジック回路の回路密度の増大に伴って、厚いトレンチライナーを有する狭いトレンチに材料を充填することが益々困難となる。特に、そのような狭いトレンチに材料を充填しようとすると、ボイド（絶縁物で十分に充填されないトレンチの内部に生じる空隙）が生じ易くなり、このボイドは多くの理由により問題となる。例えば、ボイドは後続の処理工程において電気ショートを生じさせる。また、ボイドは研磨工程中に研磨残留物を吸収するため、全く異なる一連の問題を生じさせる。ボイドはまた、過剰となった湿気を吸収するため、他の問題を引き起こす。最後に、ボイドは後続の処理工程で発生する一つ以上の導電物質を吸収するため、これもショートの原因となる。
【０００７】
トレンチに材料を充填することに関連して生じる問題、即ち、狭いトレンチに材料を充填することが困難であり、また、単一チップ上で複数の絶縁領域を異なる方法で処理することは不可能であることを概観したが、それにもかかわらず、従来の技術はシングルトレンチインテグレーション法を利用している。シングルトレンチインテグレーション法は、この技術分野における或る問題を解決するために少なくともある程度の効果を発揮はするものの、上述のような特定の問題は依然として残る。従って、単一チップ上で、異なる特性（深さ、角の丸み等のような）を有するトレンチに対して異なる絶縁領域を形成することができれば有利である。このようなことが可能となれば、例えば、単一チップ上でロジックデバイス用とメモリデバイス用の絶縁領域が事実上干渉しないようにすることができる。このようなことが可能となれば、ロジックデバイス、メモリデバイスにおいてはともに、ボイドを生じさせることなく、標準の酸化膜プロセス、又はあらゆるＣＶＤ酸化膜充填プロセスを用いて十分な形で材料の充填を行うことができる。
【０００８】
上記された問題は網羅的に挙げられたものではなく、むしろ、絶縁領域に関するこれまでに公知となっているデバイス及び技術の有効性を損なうことになる多くの問題の一部に過ぎない。他の注目に値する問題もあるが、上述の問題を挙げるだけで、この技術分野に見られる手法がどれも満足できるものではなかったことが十分に窺える。より詳細には、従来の技術は異なるタイプの絶縁を必要とする異なった種類のデバイスからの要請を十分に考慮していない。従来の技術は複数の絶縁領域を一括して処理するので、不可能ではないにしても、単一チップ上に異なる特性の絶縁領域を形成することが困難である。これが実情であるので、一つ以上の絶縁領域は不十分な形に形成され易く、例えば、一つ以上のトレンチ領域にボイドの発生無しに材料を充填することは困難であるか不可能である。これによりボイドがデバイス性能に悪影響を及ぼすことになる。
【０００９】
本発明は実施例を通して説明されるが、次に示す図に限定されるものではなく、同一の参照符号は同一構成要素を指す。
当業者には、図中の素子が簡単のためと明瞭にするために示されるものであり、必ずしもスケール通りには描かれていないことが理解できるであろう。例えば、図中のいくつかの素子の寸法は他の素子に比べて誇張して描かれ、本発明の実施形態の理解を深めることができる。
【００１０】
本発明の一形態は半導体装置であり、フィールド絶縁領域、第１素子領域、及び第２素子領域を含む。フィールド絶縁領域は半導体装置基板内に在るトレンチ内に在る。トレンチは第１トレンチ及び第２トレンチを含む。第１素子領域は第１トレンチ近傍に在り、第２素子領域は第２トレンチ近傍に在る。半導体装置は、（ａ）第１トレンチ内にあり第２ライナーよりも有意に厚い第１ライナー、及び第２トレンチ内の第２ライナーからなる構造と、（ｂ）第１素子領域は第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、第２素子領域は第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する。
【００１１】
本発明の別の形態は半導体装置を形成するためのプロセスに関する。トレンチを形成して第１素子領域と第２素子領域を画定する。トレンチは第１トレンチ及び第２トレンチを含む。第１素子領域は第１トレンチ近傍に在り、第２素子領域は第２トレンチ近傍に在る。第１ライナーは第１トレンチ内に形成され、第２ライナーは第２トレンチ内に形成される。半導体装置は、（ａ）第１ライナーは第２ライナーよりも有意に厚い構造と、（ｂ）第１素子領域は第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、第２素子領域は第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する。
【００１２】
まず図１に、本開示の一の実施形態による半導体装置１０を示す。基板１１、第１トレンチ１４、１２として一般的に示される第１絶縁領域（第１トレンチ１４に対応する）、パッド酸化膜１６、及びパッド窒化膜１７が示される。一の実施形態においては、基板１１は、単結晶半導体ウェハ、絶縁性ウェハ上の半導体、或いは、半導体装置を形成するために用いられる他のすべての基板を含む。一の実施形態においては、パッド酸化膜１６は、約１００〜１６０オングストロームの厚さを有するが、この厚さは大きく変化し得ることは理解されよう。別の実施形態においては、パッド酸化膜１６は、約１４５オングストロームの厚さを有する。パッド酸化膜１６は、この技術分野では公知の方法による、又は他の適切な方法による熱酸化によるものであっても良い。一の実施形態においては、パッド窒化膜１７は、約８００〜２０００オングストロームの厚さを有するが、この厚さも広く変化し得ることは理解されよう。パッド窒化膜１７は単一層又は複合層とすることができる。特に、パッド窒化膜１７は、シリコンリッチ窒化膜、シリコン窒化膜、シリコン酸窒化膜、又はこれらの組み合わせとすることができる。一の実施形態においては、パッド窒化膜１７は、シリコンリッチ窒化膜を下層膜として含み、この下層膜を約２００オングストロームの厚さとして約１２００オングストロームの厚さを有するＳｉ３Ｎ４層で覆う。
【００１３】
第１トレンチ１４は、この技術分野で公知の多種多様な方法により形成することができる。例えば、トレンチ１４はレジスト層マスクを使用して形成し、その後パッド窒化膜１７、パッド酸化膜１６及び基板１１の一部をエッチングしてトレンチを形成する。第１トレンチ１４の深さは、製造するデバイスのタイプに依存して大幅に多様である。しかし、一の実施形態においては、トレンチ１４は約２０００〜７０００オングストロームの範囲内の深さを有する。第１トレンチ１４には角度シータが関連する。図示のように、角度シータはトレンチ１４のサイドウォールとトレンチ１４の底部とが形成する角度により決定される。角度シータの値は形成しようとするデバイスによって大きく変わるが、一の実施形態においては、シータは約７０度以上とする。別の実施形態においては、シータは約３０度から７０度の範囲とする。角度シータを変えるには、この技術分野における公知の方法により一つ以上の処理パラメータを変える。例えば、反応性イオンエッチングのパラメータを調整して所望の角度シータ又はトレンチ１４の所望の形状を得る。
【００１４】
次に図２に半導体装置１０を示すが、この半導体装置は第１トレンチライナー２０も含む。第１トレンチライナー２０はこの技術分野において公知の方法のいずれかを用いて形成することができる。例えば、第１トレンチライナー２０は、まず、パッド酸化膜層１６の一部を「アンダーカットする」又はエッチングすることにより形成する。これは、この技術分野において公知の方法により、半導体装置１０を適切なエッチング液に浸すことにより行うことができる。一の実施形態においては、このエッチング液は希フッ酸混合液を含む。特に、半導体装置１０は１００：１のフッ酸を含む溶液に浸される。特に、このような実施形態においては、半導体装置１０はフッ酸溶液にパッド酸化膜１６がエッチングできる十分な時間をかけて浸されるが、この十分な時間とはテストウェハ上の２００オングストロームの厚さの酸化膜を除去できる程度の時間である。
【００１５】
第１トレンチライナー２０の厚さは大きく変わる。しかし、一の実施形態においては、第１トレンチライナー２０は約２００オングストロームから約９００オングストロームに渡る厚さを有する。より詳細には、一の実施形態においては、第１トレンチライナー２０は約４００オングストロームの厚さを有する。上述したアンダーカットエッチに続いて、半導体装置１０を約９６０〜１１００℃の範囲の温度で熱酸化して第１トレンチライナー２０を形成する。一の実施形態においては、熱酸化の温度は約１１００℃とする。この技術分野において公知のように、第１トレンチライナー２０の厚さはテストウェハを基準として決定される。
【００１６】
図２を参照すると、半導体装置１０の絶縁領域はＲで示す曲率半径のエッジを含む。曲率半径Ｒは第１トレンチライナー２０の丸みを帯びた角の様子を表すものである。第１トレンチライナー２０の角はこの技術分野における公知の技術により丸くすることができる。丸みの程度は種々の技術により調整することができる。例えば、温度を変化させる、パッド酸化膜１６をアンダーカットする程度を変化させる、第１トレンチライナー２０の厚さを変化させる、など、すべてを調整して曲率半径Ｒを変えることができる。
【００１７】
次に図３に半導体装置１０を示す。このトレンチは図１に示す第１組の絶縁領域のトレンチとは異なる特性を有する。第１及び第２絶縁領域が事実上互いに干渉しないようにするために使用するフォトレジストも一緒に示す。この半導体装置はレジスト層３１，３２として一括表示された第２絶縁領域、そして第２トレンチ３４も含む。レジスト層３１はまず、この技術分野における公知の方法によりパターニングされる。特に、レジスト層３１を塗布・現像して所望の第２絶縁領域パターンを形成する。パターン形成後、反応性イオンエッチング又はこの技術分野における他の公知のエッチング方法を用いて、レジスト層３１を現像して得られたパターンに従ってパッド窒化膜１７、パッド酸化膜１６及び基板１１の一部を除去し、第２トレンチ３４を形成する。
【００１８】
第２トレンチ３４の深さは形成するデバイスのタイプに依存する形で大きく変わる。しかし、一の実施形態においては、トレンチ３４は約２０００オングストロームから約７０００オングストロームの範囲の深さを有する。第２トレンチ３４には角度ファイが関連する。図示のように、角度ファイはトレンチ３４のサイドウォールとトレンチ３４の底部が形成する角度により決まる。ファイの値は形成するデバイスに依存する形で大きく変わるが、一の実施形態においては、シータは約７０度以上である。別の実施形態においては、ファイは約３０〜７０度の範囲の値である。角度ファイを変えるには、一つ以上の処理パラメータをこの技術分野における公知の方法により変化させる。例えば、反応性イオンエッチングのパラメータを調整してトレンチ３４の所望の角度シータ又は所望の形状を得ることが出来る。トレンチ３４の形成に続いて、レジストマスク層３１をこの技術分野において公知の方法のいずれかにより除去する。
【００１９】
図３を参照すると、本開示のいくつかの利点が理解できる。図示のように、半導体装置１０は２つの異なる、１２，３２で一括表示した絶縁領域を含む。各領域内は一組のトレンチ、すなわち、トレンチ１４，３４を有する。第１絶縁領域が第２絶縁領域の形成前又は第２絶縁領域とは別個に形成されることにより、これらの２つの絶縁領域は干渉しないと考えられる。換言すれば、第１絶縁領域１２とそれに関連するトレンチ１４は第２絶縁領域３２とそれに関連するトレンチ３４の形成に影響を与えることがない。図示の実施形態においては、この非干渉は、処理工程の順序とレジストマスク層３１の使用に一部依存する形で可能となる。特に、レジスト層３１は第２絶縁領域が形成されている間、第１絶縁領域を有効にマスクする。このようにして、２つの領域がそれぞれ所望通りに全く異なる特性を有するように２つの領域を設計することができる。
【００２０】
特に、２つの絶縁領域が干渉しないことにより、第１トレンチ１４が第２トレンチ３４に比べて異なる深さ、幅又は形状を有するように第１トレンチ１４を形成することができる。さらに詳細には、トレンチ３４をロジックデバイス用の絶縁に対応するように形成し、トレンチ１４を、丸みを帯びたトレンチ角を有する深い又は浅いトレンチを必要とすることの多いメモリデバイス用の絶縁に対応するように形成する。この非干渉により、角度シータ及び角度ファイを大きく異ならせることができる。一の実施形態においては、角度シータは約７０度であり、角度ファイは約３０度である。
【００２１】
次に図４に半導体装置１０を示すが、この半導体装置は第２トレンチライナー３６も含む。第２トレンチライナー３６はこの技術分野において公知の方法のいずれかを用いて形成することができる。例えば、第２トレンチライナー３６は、まず、パッド酸化膜層１６の一部を「アンダーカットする」又はエッチングすることにより形成する。これは、この技術分野において公知の方法により、半導体装置１０を適切なエッチング液に浸すことにより行われる。一の実施形態においては、このエッチング液は希フッ酸混合液を含む。特に、半導体装置１０は１００：１のフッ酸を含む溶液に浸される。特に、このような実施形態においては、半導体装置１０はフッ酸溶液にパッド酸化膜１６がエッチングできる十分な時間をかけて浸されるが、この十分な時間とはテストウェハ上の２００オングストロームの厚さの酸化膜を除去できる程度の時間である。
【００２２】
第２トレンチライナー３６の厚さは大きく変わる。しかし、一の実施形態においては、第２トレンチライナー３６は約２００オングストロームから約９００オングストロームに渡る厚さを有する。さらに詳細には、一の実施形態においては、第２トレンチライナー３６は約４００オングストロームの厚さを有する。別の実施形態においては、第２トレンチライナー３６は約０オングストロームから約４００オングストロームに渡る厚さを有する。上述したウェットエッチによるパッド酸化膜のアンダーカットに続いて、半導体装置１０を約９６０〜１１００℃の範囲の温度で熱酸化して第２トレンチライナー３６を形成する。一の実施形態においては、熱酸化の温度は約１０００℃とする。この技術分野において公知のように、第２トレンチライナー３６の厚さはテストウェハを基準として決定される。
【００２３】
この技術分野における当業者には、第２トレンチライナー３６の形成に当たって、第１トレンチライナー２０の厚さが少し影響を受けることがわかるであろう。特に、第２トレンチライナー３６を形成するための熱酸化工程中に、トレンチライナー２０がさらに、少しではあるが、酸化され、トレンチライナー２０が厚くなる。この現象が第１及び２絶縁領域の間のわずかな干渉例（ライナー２０の厚さがライナー３６の厚さと全く無関係ではない）であるが、この技術分野における当業者には、この干渉がほんのわずかなものであり、そのような干渉が生じた場合でもなお、異なるトレンチ特性を有する２つ以上の異なる絶縁領域を形成することができることにより多大な利点がもたらされることが理解されよう。
【００２４】
例えば、図２，４を参照すると、２つの絶縁領域を別個にする、又は、非干渉とすることにより、２つの異なる曲率半径を形成することができることがわかる。特に、図４の半径Ｒ２は図２の曲率半径Ｒ１とは異なるようにする。半径の相違をトレンチライナーの角の丸みを主として決定するプロセスパラメータを調整して任意に大きく又は小さくすることができるが、一の実施形態においては、この相違は７０％である。特に、一の実施形態においては、Ｒ１はＲ２よりも約７０％大きい。これらのトレンチライナーの角度を相違させるだけでなく、トレンチライナーの厚さを変えることもできる。特に、ライナー３６を形成する際の処理条件を調整することにより、ライナー３６をライナー２０よりも厚くすることができる。一の実施形態においては、ライナー２０とライナー３６の厚さの相違は約５％である。他の実施形態においては、この相違を任意に小さく又は大きくすることができる。
【００２５】
同じ基板の上にライナーの厚さが著しく異なる複数のトレンチを形成することが可能となれば、非常に多くの利点がもたらされる。先に記載したように、フィールド絶縁における一つの問題は、不可能ではないにしても、ライナーが、材料でトレンチを十分に充填することを困難にしていることである。特に、ライナーが厚すぎるとトレンチの幅を狭くしてしまい、これが多分に影響してトレンチへの材料の充填に際してボイドを発生させてしまう。しかしながらこの問題は、単一基板の上に異なるタイプのデバイスを形成しようとするときに生じる（例えば、システムオンチップ（ＳＯＣ）技術）。より厚いトレンチライナーがあるクラスのデバイスに必要な場合、絶縁プロセスが干渉を起こす、即ち一つのグループの絶縁領域に対して行われる事象が別のグループに波及するので、他のクラスのデバイスが必要とするライナーも必然的に厚くなる。これとは対照的に、本開示によれば、絶縁の形成による干渉を防ぐことができ、例えば、メモリデバイス及びロジックデバイスはそれぞれ異なるトレンチ絶縁を必要とするにもかかわらず、それらを並べて形成することが可能となる。
【００２６】
次に図５を参照すると、半導体装置１０は絶縁材料を充填した第１及び第２トレンチを有し、それぞれ第１充填トレンチ４４及び第２充填トレンチ４６を形成している。一の実施形態においては、これらのトレンチを材料で充填するのに酸化物材料を用いる。他の実施形態においては、この技術分野において公知のように他のあらゆるタイプの絶縁材料を用いることができる。図５においては、パッド窒化膜１７及びパッド酸化膜１６は除去されていることがわかる。これらの除去工程はこの技術分野における公知の技術のいずれかを用いて行うことができる。第１トレンチ及び第２トレンチを材料で充填した後、この技術分野において公知のように一つ以上の高密度化工程を行う。
【００２７】
この技術分野において公知のように、図５に示す半導体装置１０は一つ以上の研磨工程を経て平坦な表面を有することになる。異なるトレンチを個別に制御できるので、ここに示す充填工程により、より高い確率で、ボイドの発生無しに完全な形で材料が充填された絶縁トレンチを得ることができる。特に、異なる絶縁領域の異なるトレンチを完全な形で、ボイドを発生させることなく材料で充填することができる。
【００２８】
次に図６に、５０として一括して示す第１素子領域と５２として一括して示す第２素子領域を含む半導体装置１０を示す。これらの素子領域は単に、ここに記載する絶縁領域に関連する素子を指す。特に、第１素子領域５０は、第１絶縁領域１２の一部であり、かつ、第１絶縁トレンチ１４（又は充填トレンチ４４）により絶縁される全ての素子に対応する。第２素子領域５２は、第２絶縁領域３２の一部であり、かつ、第２絶縁トレンチ３４（又は充填トレンチ４６）により絶縁される全ての素子に対応する。
【００２９】
図示の実施形態においては、第１素子領域５０は集積回路装置のメモリアレイ部に対応し、第２素子領域５２は集積回路装置のＣＭＯＳロジック部に対応する。図６に、誘電体層５４、パッシベーション層６６及び導電層６４を示すが、導電層は金属などの導電体とすることができる。図示のように、導電層６４はＣＭＯＳロジック部のソース及び／又はドレイン領域に接続される。ソース及びドレイン領域はそれぞれ６０及び６２として示される。また、ゲート５８及びゲート酸化膜５６が示される。ロジック部５２及びメモリアレイ５２もまた、ゼロでない絶対値の異なる電源電位を有する。これらの異なる電源電圧は、２つの異なる種類の回路の動作特性を改善するために使用される。この技術分野における当業者には、図６に示す全ての素子がこの技術分野において公知の方法により形成可能であることが理解できると考えられることから、ここでは繰り返し説明しないこととする。
【００３０】
上述した明細書においては、本発明は特定の実施形態について記載してきた。しかしながら、この技術分野における当業者には、下記の請求項に示すように、実施形態に対して本発明の技術範囲を逸脱しない範囲での種々の変形及び変更が可能であることが理解されよう。従って、明細書及び図面は本発明を制限するものではなく、むしろ例示的なものとして捉えられるべきものであり、そのような変形はすべて、本発明の技術範囲に含まれるものである。
【００３１】
効果、他の利点、及び問題点に対する解決法を特定の実施形態について以上のように記載してきた。しかしながら、効果、他の利点、問題点に対する解決法、更には、効果、他の利点又は解決法がより一層顕著なものを生じる、又は、より一層顕著なものになる要因となるあらゆる要素（群）が、いずれの、或いは、すべての請求項の重大、必要、又は、基本的な特徴又は構成要素と解釈されるべきではない。ここで使用されるように、「有する」、「有している」なる用語、又はそれらの他の変形は、包括的な意味で用いるものであり、一覧表示される要素を有するプロセス、方法、製品、又は装置とは、これらの要素のみを含むというのではなく、明確に一覧表示されてはいない、又はプロセス、方法、製品又は装置に固有の他の要素を含むものである。
【図面の簡単な説明】
【図１】半導体基板内に在るトレンチ内に第１絶縁領域を有する半導体装置を示す断面図。
【図２】トレンチ内にライナーを有した図１の半導体装置を示す断面図。
【図３】トレンチ内に第２絶縁領域を有した図２の半導体装置を示す断面図。
【図４】トレンチ内にライナーを有した図３の半導体装置を示す断面図。
【図５】トレンチ内に絶縁膜が充填された図４の半導体装置を示す断面図。
【図６】第１及び第２絶縁領域に対応する第１及び第２素子領域を有する図５の半導体装置を示す断面図。
本発明は半導体装置及びプロセスの分野一般に関する。より詳細には、フィールド絶縁領域を含む半導体装置及びその製造方法に関する。より詳細には、異なる特性を有した２つ以上のフィールド絶縁領域を同一チップ上に有する半導体装置及びその製造方法に関する。
【０００２】
集積回路を製造するに当たっては通常、個々の能動及び受動素子が互いに電気的に絶縁される必要がある。絶縁はパターニングされた表面メタライズ層での回路接続を可能とし、絶縁された回路要素はそのメタライズ層とコンタクトする。有効なフィールド絶縁を行うために多種多様の技術が提案されており、このフィールド絶縁には接合分離、誘電体分離及びそれらの組み合わせが含まれる。これらの技術にはそれぞれ利点があるが、依然として欠点も残る。
【０００３】
より機能的な素子が単一チップに搭載されるに従って、各機能素子からの要請を満たす絶縁領域を形成することが困難となる。これは特に、各機能素子の絶縁に対して制約が課される場合に困難となる。特に、システムオンチップ技術を用いる場合には、ロジックデバイス及びメモリデバイスがともに単一チップに搭載される。この場合、どのデバイスのタイプに対しても満足の行く絶縁領域を形成するのは特に困難である。より詳細には、ロジックデバイス及びメモリデバイスがともに大きなデバイス密度を有するが、２つのデバイスが必要とする絶縁は全く異なるものである。
【０００４】
例えば、メモリデバイスは丸みを帯びたトレンチ角を有するトレンチを必要とすることが多く、それに対してロジックデバイスは狭いトレンチを必要とすることが多いが、この場合には丸みを帯びたトレンチ角はさほど重要ではない。メモリデバイスは通常、書込み及び消去の期間中にトレンチ角で電界が大きくなることを避けるために丸みを帯びたトレンチ角を必要とする。電界が大きくなる現象は、ビットセル寿命及び信頼性の低下に限らずいくつかの問題を招くため、回避する必要がある。メモリデバイスからの要請とは対照的に、ロジックデバイスは通常、トレンチ角に丸みを帯びさせる必要がないか、或いは、メモリデバイス程には丸みを帯びさせる必要がない。従って、この一例を見ても明らかなように、単一チップが必要とするフィールド絶縁は全く異なる。この差異は製造を困難なものとしている。これは、特に従来の絶縁技術では、全ての異なる絶縁領域を全く同じではないにしても、同じようにして処理するからである。従って、従来の技術を用いると、単一チップ上に異なるフィールド絶縁領域をデバイスからの異なる要請毎に調整するのは困難又は不可能となっている。
【０００５】
丸みを帯びたトレンチ角を形成する一つの従来技術として、高温で厚いトレンチライナー酸化膜を成長させる方法がある。厚いトレンチ酸化膜ライナーを成長させると、種々の曲率を持つトレンチ角が形成される。しかしながら、ライナーを厚くすると通常、トレンチ空間自体にもライナーが成長してしまう。トレンチ内でこの成長が生じると、不利なことにトレンチ壁間のギャップ距離を短くしてしまい、この現象によりトレンチ充填酸化膜プロセスにより材料が充填されることとなるトレンチのアスペクト比が大きくなる。アスペクト比が大きくなると、トレンチに材料を充填することが一層困難となり、トレンチを不完全に充填してしまう可能性が増大する。
【０００６】
活性領域間の間隔が、今日の普通のメモリデバイスに用いられるものと同じ大きさである限り、トレンチライナーの厚さは通常、トレンチ充填プロセスに悪影響を与えない。しかしながら、近未来のデバイスにおいて起きると考えられるロジック回路の回路密度の増大に伴って、厚いトレンチライナーを有する狭いトレンチに材料を充填することが益々困難となる。特に、そのような狭いトレンチに材料を充填しようとすると、ボイド（絶縁物で十分に充填されないトレンチの内部に生じる空隙）が生じ易くなり、このボイドは多くの理由により問題となる。例えば、ボイドは後続の処理工程において電気ショートを生じさせる。また、ボイドは研磨工程中に研磨残留物を吸収するため、全く異なる一連の問題を生じさせる。ボイドはまた、過剰となった湿気を吸収するため、他の問題を引き起こす。最後に、ボイドは後続の処理工程で発生する一つ以上の導電物質を吸収するため、これもショートの原因となる。
【０００７】
トレンチに材料を充填することに関連して生じる問題、即ち、狭いトレンチに材料を充填することが困難であり、また、単一チップ上で複数の絶縁領域を異なる方法で処理することは不可能であることを概観したが、それにもかかわらず、従来の技術はシングルトレンチインテグレーション法を利用している。シングルトレンチインテグレーション法は、この技術分野における或る問題を解決するために少なくともある程度の効果を発揮はするものの、上述のような特定の問題は依然として残る。従って、単一チップ上で、異なる特性（深さ、角の丸み等のような）を有するトレンチに対して異なる絶縁領域を形成することができれば有利である。このようなことが可能となれば、例えば、単一チップ上でロジックデバイス用とメモリデバイス用の絶縁領域が事実上干渉しないようにすることができる。このようなことが可能となれば、ロジックデバイス、メモリデバイスにおいてはともに、ボイドを生じさせることなく、標準の酸化膜プロセス、又はあらゆるＣＶＤ酸化膜充填プロセスを用いて十分な形で材料の充填を行うことができる。
【０００８】
上記された問題は網羅的に挙げられたものではなく、むしろ、絶縁領域に関するこれまでに公知となっているデバイス及び技術の有効性を損なうことになる多くの問題の一部に過ぎない。他の注目に値する問題もあるが、上述の問題を挙げるだけで、この技術分野に見られる手法がどれも満足できるものではなかったことが十分に窺える。より詳細には、従来の技術は異なるタイプの絶縁を必要とする異なった種類のデバイスからの要請を十分に考慮していない。従来の技術は複数の絶縁領域を一括して処理するので、不可能ではないにしても、単一チップ上に異なる特性の絶縁領域を形成することが困難である。これが実情であるので、一つ以上の絶縁領域は不十分な形に形成され易く、例えば、一つ以上のトレンチ領域にボイドの発生無しに材料を充填することは困難であるか不可能である。これによりボイドがデバイス性能に悪影響を及ぼすことになる。
【０００９】
本発明は実施例を通して説明されるが、次に示す図に限定されるものではなく、同一の参照符号は同一構成要素を指す。
当業者には、図中の素子が簡単のためと明瞭にするために示されるものであり、必ずしもスケール通りには描かれていないことが理解できるであろう。例えば、図中のいくつかの素子の寸法は他の素子に比べて誇張して描かれ、本発明の実施形態の理解を深めることができる。
【００１０】
本発明の一形態は半導体装置であり、フィールド絶縁領域、第１素子領域、及び第２素子領域を含む。フィールド絶縁領域は半導体装置基板内に在るトレンチ内に在る。トレンチは第１トレンチ及び第２トレンチを含む。第１素子領域は第１トレンチ近傍に在り、第２素子領域は第２トレンチ近傍に在る。半導体装置は、（ａ）第１トレンチ内にあり第２ライナーよりも有意に厚い第１ライナー、及び第２トレンチ内の第２ライナーからなる構造と、（ｂ）第１素子領域は第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、第２素子領域は第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する。
【００１１】
本発明の別の形態は半導体装置を形成するためのプロセスに関する。トレンチを形成して第１素子領域と第２素子領域を画定する。トレンチは第１トレンチ及び第２トレンチを含む。第１素子領域は第１トレンチ近傍に在り、第２素子領域は第２トレンチ近傍に在る。第１ライナーは第１トレンチ内に形成され、第２ライナーは第２トレンチ内に形成される。半導体装置は、（ａ）第１ライナーは第２ライナーよりも有意に厚い構造と、（ｂ）第１素子領域は第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、第２素子領域は第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する。
【００１２】
まず図１に、本開示の一の実施形態による半導体装置１０を示す。基板１１、第１トレンチ１４、１２として一般的に示される第１絶縁領域（第１トレンチ１４に対応する）、パッド酸化膜１６、及びパッド窒化膜１７が示される。一の実施形態においては、基板１１は、単結晶半導体ウェハ、絶縁性ウェハ上の半導体、或いは、半導体装置を形成するために用いられる他のすべての基板を含む。一の実施形態においては、パッド酸化膜１６は、約１００〜１６０オングストロームの厚さを有するが、この厚さは大きく変化し得ることは理解されよう。別の実施形態においては、パッド酸化膜１６は、約１４５オングストロームの厚さを有する。パッド酸化膜１６は、この技術分野では公知の方法による、又は他の適切な方法による熱酸化によるものであっても良い。一の実施形態においては、パッド窒化膜１７は、約８００〜２０００オングストロームの厚さを有するが、この厚さも広く変化し得ることは理解されよう。パッド窒化膜１７は単一層又は複合層とすることができる。特に、パッド窒化膜１７は、シリコンリッチ窒化膜、シリコン窒化膜、シリコン酸窒化膜、又はこれらの組み合わせとすることができる。一の実施形態においては、パッド窒化膜１７は、シリコンリッチ窒化膜を下層膜として含み、この下層膜を約２００オングストロームの厚さとして約１２００オングストロームの厚さを有するＳｉ３Ｎ４層で覆う。
【００１３】
第１トレンチ１４は、この技術分野で公知の多種多様な方法により形成することができる。例えば、トレンチ１４はレジスト層マスクを使用して形成し、その後パッド窒化膜１７、パッド酸化膜１６及び基板１１の一部をエッチングしてトレンチを形成する。第１トレンチ１４の深さは、製造するデバイスのタイプに依存して大幅に多様である。しかし、一の実施形態においては、トレンチ１４は約２０００〜７０００オングストロームの範囲内の深さを有する。第１トレンチ１４には角度シータが関連する。図示のように、角度シータはトレンチ１４のサイドウォールとトレンチ１４の底部とが形成する角度により決定される。角度シータの値は形成しようとするデバイスによって大きく変わるが、一の実施形態においては、シータは約７０度以上とする。別の実施形態においては、シータは約３０度から７０度の範囲とする。角度シータを変えるには、この技術分野における公知の方法により一つ以上の処理パラメータを変える。例えば、反応性イオンエッチングのパラメータを調整して所望の角度シータ又はトレンチ１４の所望の形状を得る。
【００１４】
次に図２に半導体装置１０を示すが、この半導体装置は第１トレンチライナー２０も含む。第１トレンチライナー２０はこの技術分野において公知の方法のいずれかを用いて形成することができる。例えば、第１トレンチライナー２０は、まず、パッド酸化膜層１６の一部を「アンダーカットする」又はエッチングすることにより形成する。これは、この技術分野において公知の方法により、半導体装置１０を適切なエッチング液に浸すことにより行うことができる。一の実施形態においては、このエッチング液は希フッ酸混合液を含む。特に、半導体装置１０は１００：１のフッ酸を含む溶液に浸される。特に、このような実施形態においては、半導体装置１０はフッ酸溶液にパッド酸化膜１６がエッチングできる十分な時間をかけて浸されるが、この十分な時間とはテストウェハ上の２００オングストロームの厚さの酸化膜を除去できる程度の時間である。
【００１５】
第１トレンチライナー２０の厚さは大きく変わる。しかし、一の実施形態においては、第１トレンチライナー２０は約２００オングストロームから約９００オングストロームに渡る厚さを有する。より詳細には、一の実施形態においては、第１トレンチライナー２０は約４００オングストロームの厚さを有する。上述したアンダーカットエッチに続いて、半導体装置１０を約９６０〜１１００℃の範囲の温度で熱酸化して第１トレンチライナー２０を形成する。一の実施形態においては、熱酸化の温度は約１１００℃とする。この技術分野において公知のように、第１トレンチライナー２０の厚さはテストウェハを基準として決定される。
【００１６】
図２を参照すると、半導体装置１０の絶縁領域はＲで示す曲率半径のエッジを含む。曲率半径Ｒは第１トレンチライナー２０の丸みを帯びた角の様子を表すものである。第１トレンチライナー２０の角はこの技術分野における公知の技術により丸くすることができる。丸みの程度は種々の技術により調整することができる。例えば、温度を変化させる、パッド酸化膜１６をアンダーカットする程度を変化させる、第１トレンチライナー２０の厚さを変化させる、など、すべてを調整して曲率半径Ｒを変えることができる。
【００１７】
次に図３に半導体装置１０を示す。このトレンチは図１に示す第１組の絶縁領域のトレンチとは異なる特性を有する。第１及び第２絶縁領域が事実上互いに干渉しないようにするために使用するフォトレジストも一緒に示す。この半導体装置はレジスト層３１，３２として一括表示された第２絶縁領域、そして第２トレンチ３４も含む。レジスト層３１はまず、この技術分野における公知の方法によりパターニングされる。特に、レジスト層３１を塗布・現像して所望の第２絶縁領域パターンを形成する。パターン形成後、反応性イオンエッチング又はこの技術分野における他の公知のエッチング方法を用いて、レジスト層３１を現像して得られたパターンに従ってパッド窒化膜１７、パッド酸化膜１６及び基板１１の一部を除去し、第２トレンチ３４を形成する。
【００１８】
第２トレンチ３４の深さは形成するデバイスのタイプに依存する形で大きく変わる。しかし、一の実施形態においては、トレンチ３４は約２０００オングストロームから約７０００オングストロームの範囲の深さを有する。第２トレンチ３４には角度ファイが関連する。図示のように、角度ファイはトレンチ３４のサイドウォールとトレンチ３４の底部が形成する角度により決まる。ファイの値は形成するデバイスに依存する形で大きく変わるが、一の実施形態においては、シータは約７０度以上である。別の実施形態においては、ファイは約３０〜７０度の範囲の値である。角度ファイを変えるには、一つ以上の処理パラメータをこの技術分野における公知の方法により変化させる。例えば、反応性イオンエッチングのパラメータを調整してトレンチ３４の所望の角度シータ又は所望の形状を得ることが出来る。トレンチ３４の形成に続いて、レジストマスク層３１をこの技術分野において公知の方法のいずれかにより除去する。
【００１９】
図３を参照すると、本開示のいくつかの利点が理解できる。図示のように、半導体装置１０は２つの異なる、１２，３２で一括表示した絶縁領域を含む。各領域内は一組のトレンチ、すなわち、トレンチ１４，３４を有する。第１絶縁領域が第２絶縁領域の形成前又は第２絶縁領域とは別個に形成されることにより、これらの２つの絶縁領域は干渉しないと考えられる。換言すれば、第１絶縁領域１２とそれに関連するトレンチ１４は第２絶縁領域３２とそれに関連するトレンチ３４の形成に影響を与えることがない。図示の実施形態においては、この非干渉は、処理工程の順序とレジストマスク層３１の使用に一部依存する形で可能となる。特に、レジスト層３１は第２絶縁領域が形成されている間、第１絶縁領域を有効にマスクする。このようにして、２つの領域がそれぞれ所望通りに全く異なる特性を有するように２つの領域を設計することができる。
【００２０】
特に、２つの絶縁領域が干渉しないことにより、第１トレンチ１４が第２トレンチ３４に比べて異なる深さ、幅又は形状を有するように第１トレンチ１４を形成することができる。さらに詳細には、トレンチ３４をロジックデバイス用の絶縁に対応するように形成し、トレンチ１４を、丸みを帯びたトレンチ角を有する深い又は浅いトレンチを必要とすることの多いメモリデバイス用の絶縁に対応するように形成する。この非干渉により、角度シータ及び角度ファイを大きく異ならせることができる。一の実施形態においては、角度シータは約７０度であり、角度ファイは約３０度である。
【００２１】
次に図４に半導体装置１０を示すが、この半導体装置は第２トレンチライナー３６も含む。第２トレンチライナー３６はこの技術分野において公知の方法のいずれかを用いて形成することができる。例えば、第２トレンチライナー３６は、まず、パッド酸化膜層１６の一部を「アンダーカットする」又はエッチングすることにより形成する。これは、この技術分野において公知の方法により、半導体装置１０を適切なエッチング液に浸すことにより行われる。一の実施形態においては、このエッチング液は希フッ酸混合液を含む。特に、半導体装置１０は１００：１のフッ酸を含む溶液に浸される。特に、このような実施形態においては、半導体装置１０はフッ酸溶液にパッド酸化膜１６がエッチングできる十分な時間をかけて浸されるが、この十分な時間とはテストウェハ上の２００オングストロームの厚さの酸化膜を除去できる程度の時間である。
【００２２】
第２トレンチライナー３６の厚さは大きく変わる。しかし、一の実施形態においては、第２トレンチライナー３６は約２００オングストロームから約９００オングストロームに渡る厚さを有する。さらに詳細には、一の実施形態においては、第２トレンチライナー３６は約４００オングストロームの厚さを有する。別の実施形態においては、第２トレンチライナー３６は約０オングストロームから約４００オングストロームに渡る厚さを有する。上述したウェットエッチによるパッド酸化膜のアンダーカットに続いて、半導体装置１０を約９６０〜１１００℃の範囲の温度で熱酸化して第２トレンチライナー３６を形成する。一の実施形態においては、熱酸化の温度は約１０００℃とする。この技術分野において公知のように、第２トレンチライナー３６の厚さはテストウェハを基準として決定される。
【００２３】
この技術分野における当業者には、第２トレンチライナー３６の形成に当たって、第１トレンチライナー２０の厚さが少し影響を受けることがわかるであろう。特に、第２トレンチライナー３６を形成するための熱酸化工程中に、トレンチライナー２０がさらに、少しではあるが、酸化され、トレンチライナー２０が厚くなる。この現象が第１及び２絶縁領域の間のわずかな干渉例（ライナー２０の厚さがライナー３６の厚さと全く無関係ではない）であるが、この技術分野における当業者には、この干渉がほんのわずかなものであり、そのような干渉が生じた場合でもなお、異なるトレンチ特性を有する２つ以上の異なる絶縁領域を形成することができることにより多大な利点がもたらされることが理解されよう。
【００２４】
例えば、図２，４を参照すると、２つの絶縁領域を別個にする、又は、非干渉とすることにより、２つの異なる曲率半径を形成することができることがわかる。特に、図４の半径Ｒ２は図２の曲率半径Ｒ１とは異なるようにする。半径の相違をトレンチライナーの角の丸みを主として決定するプロセスパラメータを調整して任意に大きく又は小さくすることができるが、一の実施形態においては、この相違は７０％である。特に、一の実施形態においては、Ｒ１はＲ２よりも約７０％大きい。これらのトレンチライナーの角度を相違させるだけでなく、トレンチライナーの厚さを変えることもできる。特に、ライナー３６を形成する際の処理条件を調整することにより、ライナー３６をライナー２０よりも厚くすることができる。一の実施形態においては、ライナー２０とライナー３６の厚さの相違は約５％である。他の実施形態においては、この相違を任意に小さく又は大きくすることができる。
【００２５】
同じ基板の上にライナーの厚さが著しく異なる複数のトレンチを形成することが可能となれば、非常に多くの利点がもたらされる。先に記載したように、フィールド絶縁における一つの問題は、不可能ではないにしても、ライナーが、材料でトレンチを十分に充填することを困難にしていることである。特に、ライナーが厚すぎるとトレンチの幅を狭くしてしまい、これが多分に影響してトレンチへの材料の充填に際してボイドを発生させてしまう。しかしながらこの問題は、単一基板の上に異なるタイプのデバイスを形成しようとするときに生じる（例えば、システムオンチップ（ＳＯＣ）技術）。より厚いトレンチライナーがあるクラスのデバイスに必要な場合、絶縁プロセスが干渉を起こす、即ち一つのグループの絶縁領域に対して行われる事象が別のグループに波及するので、他のクラスのデバイスが必要とするライナーも必然的に厚くなる。これとは対照的に、本開示によれば、絶縁の形成による干渉を防ぐことができ、例えば、メモリデバイス及びロジックデバイスはそれぞれ異なるトレンチ絶縁を必要とするにもかかわらず、それらを並べて形成することが可能となる。
【００２６】
次に図５を参照すると、半導体装置１０は絶縁材料を充填した第１及び第２トレンチを有し、それぞれ第１充填トレンチ４４及び第２充填トレンチ４６を形成している。一の実施形態においては、これらのトレンチを材料で充填するのに酸化物材料を用いる。他の実施形態においては、この技術分野において公知のように他のあらゆるタイプの絶縁材料を用いることができる。図５においては、パッド窒化膜１７及びパッド酸化膜１６は除去されていることがわかる。これらの除去工程はこの技術分野における公知の技術のいずれかを用いて行うことができる。第１トレンチ及び第２トレンチを材料で充填した後、この技術分野において公知のように一つ以上の高密度化工程を行う。
【００２７】
この技術分野において公知のように、図５に示す半導体装置１０は一つ以上の研磨工程を経て平坦な表面を有することになる。異なるトレンチを個別に制御できるので、ここに示す充填工程により、より高い確率で、ボイドの発生無しに完全な形で材料が充填された絶縁トレンチを得ることができる。特に、異なる絶縁領域の異なるトレンチを完全な形で、ボイドを発生させることなく材料で充填することができる。
【００２８】
次に図６に、５０として一括して示す第１素子領域と５２として一括して示す第２素子領域を含む半導体装置１０を示す。これらの素子領域は単に、ここに記載する絶縁領域に関連する素子を指す。特に、第１素子領域５０は、第１絶縁領域１２の一部であり、かつ、第１絶縁トレンチ１４（又は充填トレンチ４４）により絶縁される全ての素子に対応する。第２素子領域５２は、第２絶縁領域３２の一部であり、かつ、第２絶縁トレンチ３４（又は充填トレンチ４６）により絶縁される全ての素子に対応する。
【００２９】
図示の実施形態においては、第１素子領域５０は集積回路装置のメモリアレイ部に対応し、第２素子領域５２は集積回路装置のＣＭＯＳロジック部に対応する。図６に、誘電体層５４、パッシベーション層６６及び導電層６４を示すが、導電層は金属などの導電体とすることができる。図示のように、導電層６４はＣＭＯＳロジック部のソース及び／又はドレイン領域に接続される。ソース及びドレイン領域はそれぞれ６０及び６２として示される。また、ゲート５８及びゲート酸化膜５６が示される。ロジック部５２及びメモリアレイ５２もまた、ゼロでない絶対値の異なる電源電位を有する。これらの異なる電源電圧は、２つの異なる種類の回路の動作特性を改善するために使用される。この技術分野における当業者には、図６に示す全ての素子がこの技術分野において公知の方法により形成可能であることが理解できると考えられることから、ここでは繰り返し説明しないこととする。
【００３０】
上述した明細書においては、本発明は特定の実施形態について記載してきた。しかしながら、この技術分野における当業者には、下記の請求項に示すように、実施形態に対して本発明の技術範囲を逸脱しない範囲での種々の変形及び変更が可能であることが理解されよう。従って、明細書及び図面は本発明を制限するものではなく、むしろ例示的なものとして捉えられるべきものであり、そのような変形はすべて、本発明の技術範囲に含まれるものである。
【００３１】
効果、他の利点、及び問題点に対する解決法を特定の実施形態について以上のように記載してきた。しかしながら、効果、他の利点、問題点に対する解決法、更には、効果、他の利点又は解決法がより一層顕著なものを生じる、又は、より一層顕著なものになる要因となるあらゆる要素（群）が、いずれの、或いは、すべての請求項の重大、必要、又は、基本的な特徴又は構成要素と解釈されるべきではない。ここで使用されるように、「有する」、「有している」なる用語、又はそれらの他の変形は、包括的な意味で用いるものであり、一覧表示される要素を有するプロセス、方法、製品、又は装置とは、これらの要素のみを含むというのではなく、明確に一覧表示されてはいない、又はプロセス、方法、製品又は装置に固有の他の要素を含むものである。
【図面の簡単な説明】
【図１】半導体基板内に在るトレンチ内に第１絶縁領域を有する半導体装置を示す断面図。
【図２】トレンチ内にライナーを有した図１の半導体装置を示す断面図。
【図３】トレンチ内に第２絶縁領域を有した図２の半導体装置を示す断面図。
【図４】トレンチ内にライナーを有した図３の半導体装置を示す断面図。
【図５】トレンチ内に絶縁膜が充填された図４の半導体装置を示す断面図。
【図６】第１及び第２絶縁領域に対応する第１及び第２素子領域を有する図５の半導体装置を示す断面図。
Claims (2)
- 半導体装置基板内に在るトレンチ内部のフィールド絶縁領域と、同トレンチは第１トレンチ及び第２トレンチを含むことと、
前記第１トレンチ近傍に在る第１素子領域及び前記第２トレンチ近傍に在る第２素子領域とからなり、
前記第１トレンチ内に在り第２ライナーよりも有意に厚い第１ライナーと、前記第２トレンチ内の第２ライナーとからなる構造と、
前記第１素子領域は前記第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、前記第２素子領域は前記第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する半導体装置。 - 第１トレンチ近傍に在る第１素子領域及び第２トレンチ近傍に在る第２素子領域を画定するために同第１トレンチ及び第２トレンチを含むトレンチを形成する工程と、
前記第１トレンチ内に第１ライナーを形成する工程と、
前記第２トレンチ内に第２ライナーを形成する工程とからなり、
前記第１ライナーは前記第２ライナーよりも有意に厚い構造と、
前記第１素子領域は前記第１トレンチ近傍に第２曲率半径よりも有意に大きい第１曲率半径の第１エッジを有し、前記第２素子領域は前記第２トレンチ近傍に第２曲率半径の第２エッジを有する構造とからなるグループから選択される構造を有する半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/664,510 | 2000-09-18 | ||
| US09/664,510 US6406976B1 (en) | 2000-09-18 | 2000-09-18 | Semiconductor device and process for forming the same |
| PCT/US2001/028093 WO2002025725A2 (en) | 2000-09-18 | 2001-09-07 | Semiconductor device and process for forming the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004510330A true JP2004510330A (ja) | 2004-04-02 |
| JP2004510330A5 JP2004510330A5 (ja) | 2008-10-30 |
| JP5208346B2 JP5208346B2 (ja) | 2013-06-12 |
Family
ID=24666261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002529834A Expired - Fee Related JP5208346B2 (ja) | 2000-09-18 | 2001-09-07 | 半導体装置及びその形成プロセス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6406976B1 (ja) |
| JP (1) | JP5208346B2 (ja) |
| KR (1) | KR100822232B1 (ja) |
| CN (1) | CN1267983C (ja) |
| AU (1) | AU2001287141A1 (ja) |
| TW (1) | TW522511B (ja) |
| WO (1) | WO2002025725A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164998A (ja) * | 2004-12-02 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7315073B2 (en) | 2005-01-17 | 2008-01-01 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| JP2008529315A (ja) * | 2005-02-03 | 2008-07-31 | モノリシック・システム・テクノロジー・インコーポレイテッド | 埋め込みｄｒａｍメモリにおいて大きいキャパシタンスを得るための製造プロセス |
| JP2011086945A (ja) * | 2009-10-16 | 2011-04-28 | Taiwan Semiconductor Manufacturing Co Ltd | マルチ窪みのシャロートレンチアイソレーションを有する集積回路 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389031B1 (ko) * | 2001-06-19 | 2003-06-25 | 삼성전자주식회사 | 트렌치 소자분리 구조를 가지는 반도체 소자의 제조방법 |
| JP2003007864A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
| KR100434333B1 (ko) * | 2002-06-28 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| US6822301B2 (en) * | 2002-07-31 | 2004-11-23 | Infineon Technologies Ag | Maskless middle-of-line liner deposition |
| EP1403917A1 (en) * | 2002-09-26 | 2004-03-31 | STMicroelectronics S.r.l. | Process for manufacturing semiconductor wafers incorporating differentiated isolating structures |
| DE10311059A1 (de) * | 2003-03-13 | 2004-10-07 | Infineon Technologies Ag | Halbleiterstruktur |
| US7078314B1 (en) * | 2003-04-03 | 2006-07-18 | Advanced Micro Devices, Inc. | Memory device having improved periphery and core isolation |
| JP2005191331A (ja) * | 2003-12-26 | 2005-07-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| KR100602085B1 (ko) * | 2003-12-31 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조 방법 |
| KR100575339B1 (ko) * | 2004-10-25 | 2006-05-02 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
| US7151302B1 (en) | 2005-06-24 | 2006-12-19 | Freescale Semiconductor, Inc. | Method and apparatus for maintaining topographical uniformity of a semiconductor memory array |
| US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
| US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
| EP1868239B1 (en) * | 2006-06-12 | 2020-04-22 | ams AG | Method of manufacturing trenches in a semiconductor body |
| US7550361B2 (en) * | 2007-01-02 | 2009-06-23 | International Business Machines Corporation | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
| US9006080B2 (en) * | 2013-03-12 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Varied STI liners for isolation structures in image sensing devices |
| CN104103571B (zh) * | 2013-04-15 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246330A (ja) * | 1989-03-20 | 1990-10-02 | Nec Corp | 半導体装置の製造方法 |
| JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2000138372A (ja) * | 1998-11-02 | 2000-05-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001015618A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4238278A (en) | 1979-06-14 | 1980-12-09 | International Business Machines Corporation | Polycrystalline silicon oxidation method for making shallow and deep isolation trenches |
| US4994406A (en) | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| US5065217A (en) | 1990-06-27 | 1991-11-12 | Texas Instruments Incorporated | Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits |
| JP3157357B2 (ja) * | 1993-06-14 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
| KR0157875B1 (ko) * | 1994-11-03 | 1999-02-01 | 문정환 | 반도체 장치의 제조방법 |
| KR0179554B1 (ko) * | 1995-11-30 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리절연막 형성방법 |
| US5646063A (en) * | 1996-03-28 | 1997-07-08 | Advanced Micro Devices, Inc. | Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device |
| JP3519571B2 (ja) * | 1997-04-11 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5858830A (en) | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
| US5854114A (en) * | 1997-10-09 | 1998-12-29 | Advanced Micro Devices, Inc. | Data retention of EEPROM cell with shallow trench isolation using thicker liner oxide |
| US5883006A (en) | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
| US6228746B1 (en) * | 1997-12-18 | 2001-05-08 | Advanced Micro Devices, Inc. | Methodology for achieving dual field oxide thicknesses |
| US6040597A (en) * | 1998-02-13 | 2000-03-21 | Advanced Micro Devices, Inc. | Isolation boundaries in flash memory cores |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-09-18 US US09/664,510 patent/US6406976B1/en not_active Expired - Lifetime
-
2001
- 2001-09-07 WO PCT/US2001/028093 patent/WO2002025725A2/en active Application Filing
- 2001-09-07 JP JP2002529834A patent/JP5208346B2/ja not_active Expired - Fee Related
- 2001-09-07 KR KR1020037003934A patent/KR100822232B1/ko not_active IP Right Cessation
- 2001-09-07 CN CNB018163238A patent/CN1267983C/zh not_active Expired - Fee Related
- 2001-09-07 AU AU2001287141A patent/AU2001287141A1/en not_active Abandoned
- 2001-09-19 TW TW090122996A patent/TW522511B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246330A (ja) * | 1989-03-20 | 1990-10-02 | Nec Corp | 半導体装置の製造方法 |
| JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2000138372A (ja) * | 1998-11-02 | 2000-05-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001015618A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164998A (ja) * | 2004-12-02 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7315073B2 (en) | 2005-01-17 | 2008-01-01 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| US7645674B2 (en) | 2005-01-17 | 2010-01-12 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| US7928530B2 (en) | 2005-01-17 | 2011-04-19 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| US8258568B2 (en) | 2005-01-17 | 2012-09-04 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| US8728903B2 (en) | 2005-01-17 | 2014-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
| JP2008529315A (ja) * | 2005-02-03 | 2008-07-31 | モノリシック・システム・テクノロジー・インコーポレイテッド | 埋め込みｄｒａｍメモリにおいて大きいキャパシタンスを得るための製造プロセス |
| JP2011086945A (ja) * | 2009-10-16 | 2011-04-28 | Taiwan Semiconductor Manufacturing Co Ltd | マルチ窪みのシャロートレンチアイソレーションを有する集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001287141A1 (en) | 2002-04-02 |
| JP5208346B2 (ja) | 2013-06-12 |
| KR20030028845A (ko) | 2003-04-10 |
| TW522511B (en) | 2003-03-01 |
| US6406976B1 (en) | 2002-06-18 |
| WO2002025725A3 (en) | 2002-06-20 |
| KR100822232B1 (ko) | 2008-04-17 |
| WO2002025725A2 (en) | 2002-03-28 |
| CN1267983C (zh) | 2006-08-02 |
| CN1502127A (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5208346B2 (ja) | 半導体装置及びその形成プロセス | |
| KR100295929B1 (ko) | 트렌치격리부형성및반도체디바이스제조방법 | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| US5858830A (en) | Method of making dual isolation regions for logic and embedded memory devices | |
| US20040161919A1 (en) | Methods of forming integrated circuit devices including insulation layers | |
| KR20050006983A (ko) | 트렌치 소자분리 방법 | |
| KR100538810B1 (ko) | 반도체소자의 소자분리 방법 | |
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| US6649503B2 (en) | Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| JP3262059B2 (ja) | 半導体装置の製造方法 | |
| US20080213967A1 (en) | Trench capacitor and method for manufacturing the same | |
| KR19980085035A (ko) | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 | |
| KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
| JPH11312730A (ja) | 半導体装置の製造方法 | |
| TWI809529B (zh) | 減少主動區域消蝕的淺溝渠隔離結構形成方法以及其半導體結構 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| US20040077176A1 (en) | Process for forming shallow trench isolation region with corner protection layer | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH11317443A (ja) | 半導体装置の製造方法 | |
| KR20040005230A (ko) | 플래시 메모리 제조방법 | |
| KR20050066883A (ko) | 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법 | |
| US20080160744A1 (en) | Method for fabricating semiconductor device and improving thin film uniformity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120606 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120613 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120706 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |