JP2008078634A5 - - Google Patents

Download PDF

Info

Publication number
JP2008078634A5
JP2008078634A5 JP2007214664A JP2007214664A JP2008078634A5 JP 2008078634 A5 JP2008078634 A5 JP 2008078634A5 JP 2007214664 A JP2007214664 A JP 2007214664A JP 2007214664 A JP2007214664 A JP 2007214664A JP 2008078634 A5 JP2008078634 A5 JP 2008078634A5
Authority
JP
Japan
Prior art keywords
layer
light absorption
forming
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007214664A
Other languages
English (en)
Other versions
JP2008078634A (ja
JP5329784B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007214664A priority Critical patent/JP5329784B2/ja
Priority claimed from JP2007214664A external-priority patent/JP5329784B2/ja
Publication of JP2008078634A publication Critical patent/JP2008078634A/ja
Publication of JP2008078634A5 publication Critical patent/JP2008078634A5/ja
Application granted granted Critical
Publication of JP5329784B2 publication Critical patent/JP5329784B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. ゲート電極層、ゲート絶縁層、半導体層、一導電性を有する半導体層、ソース電極層及びドレイン電極層を有する逆スタガ型トランジスタを備えた半導体装置の作製方法であって、
    前記ゲート電極層を形成する第1の工程と、
    前記ゲート絶縁層を形成する第2の工程と、
    前記半導体層及び前記一導電性を有する半導体層を形成する第3の工程と、
    前記ソース電極層及び前記ドレイン電極層を形成する第4の工程と、
    を有し、
    前記第1の工程は、
    第1の導電層を形成する工程と、
    前記第1の導電層上に第1の光吸収層を形成する工程と、
    第1のフォトマスクを介し、前記第1の光吸収層側から第1のレーザビームを照射することによって、前記第1のレーザビームが照射された領域の前記第1の光吸収層を除去する工程と、
    残存する前記第1の光吸収層を第1のマスクとし、前記第1の導電層をエッチングすることによって前記ゲート電極層を形成する工程と、
    前記第1のマスクとして用いた前記第1の光吸収層を除去する工程と、を含み、
    前記第2の工程は、
    前記ゲート電極層上に前記ゲート絶縁層を形成する工程を含み、
    前記第3の工程は、
    前記ゲート絶縁層上に第1の半導体層を形成する工程と、
    前記第1の半導体層上に一導電性を有する第2の半導体層を形成する工程と、
    前記第2の半導体層上に第2の光吸収層を形成する工程と、
    第2のフォトマスクを介し、前記第2の光吸収層側から第2のレーザビームを照射することによって、前記第2のレーザビームが照射された領域の前記第2の光吸収層を除去する工程と、
    残存する前記第2の光吸収層を第2のマスクとし、前記第2の半導体層及び前記第1の半導体層をエッチングすることによって、それぞれ、前記一導電性を有する半導体層及び前記半導体層を形成する工程と、
    前記第2のマスクとして用いた前記第2の光吸収層を除去する工程と、を含み、
    前記第4の工程は、
    前記一導電性を有する半導体層上に第2の導電層を形成する工程と、
    前記第2の導電層上に第3の光吸収層を形成する工程と、
    第3のフォトマスクを介し、前記第3の光吸収層側から第3のレーザビームを照射することによって、前記第3のレーザビームが照射された領域の前記第3の光吸収層を除去する工程と、
    残存する前記第3の光吸収層を第3のマスクとし、前記第2の導電層をエッチングすることによって前記ソース電極層及び前記ドレイン電極層を形成する工程と、
    前記第3のマスクとして用いた前記第3の光吸収層を除去する工程と、を含み、
    前記第1乃至第3の光吸収層は、それぞれ、前記第1乃至第3のレーザビームを吸収する材料で形成する
    ことを特徴とする半導体装置の作製方法。
  2. ゲート電極層、ゲート絶縁層、半導体層、一導電性を有する半導体層、ソース電極層及びドレイン電極層を有する逆スタガ型トランジスタを備えた半導体装置の作製方法であって、
    前記ゲート電極層を形成する第1の工程と、
    前記ゲート絶縁層を形成する第2の工程と、
    前記半導体層及び前記一導電性を有する半導体層を形成する第3の工程と、
    前記ソース電極層及び前記ドレイン電極層を形成する第4の工程と、
    を有し、
    前記第1の工程は、
    第1の導電層を形成する工程と、
    前記第1の導電層上に第1の光吸収層を形成する工程と、
    第1のフォトマスクを介し、前記第1の光吸収層側から第1のレーザビームを照射することによって、前記第1のレーザビームが照射された領域の前記第1の光吸収層を除去する工程と、
    残存する前記第1の光吸収層を第1のマスクとし、前記第1の導電層をエッチングすることによって前記ゲート電極層を形成する工程と、
    前記第1のマスクとして用いた前記第1の光吸収層を除去する工程と、を含み、
    前記第2の工程は、
    前記ゲート電極層上に前記ゲート絶縁層を形成する工程を含み、
    前記第3の工程は、
    前記ゲート絶縁層上に第1の半導体層を形成する工程と、
    前記第1の半導体層上に一導電性を有する第2の半導体層を形成する工程と、
    前記第2の半導体層上に第2の光吸収層を形成する工程と、
    第2のフォトマスクを介し、前記第2の光吸収層側から第2のレーザビームを照射することによって、前記第2のレーザビームが照射された領域の前記第2の光吸収層を除去する工程と、
    残存する前記第2の光吸収層を第2のマスクとし、前記第2の半導体層及び前記第1の半導体層をエッチングすることによって、それぞれ、前記一導電性を有する半導体層及び前記半導体層を形成する工程と、を含み、
    前記第4の工程は、
    第3のフォトマスクを介し、前記第2のマスクとして用いた前記第2の光吸収層側から第3のレーザビームを照射することによって、前記第3のレーザビームが照射された領域の前記第2の光吸収層を除去して、残存する前記第2の光吸収層を前記ソース電極層及び前記ドレイン電極層とする工程と、を含み、
    前記第1の光吸収層は、前記第1のレーザビームを吸収する材料で形成し、
    前記第2の光吸収層は、前記第2及び第3のレーザビームを吸収する材料で形成する
    ことを特徴とする半導体装置の作製方法。
  3. 請求項1において、
    前記第3の光吸収層は、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)のうち、少なくとも1つの元素を用いて形成することを特徴とする半導体装置の作製方法。
  4. 請求項1乃至3のいずれか一において、
    前記ソース電極層及び前記ドレイン電極層をマスクとし、前記一導電性を有する半導体層をエッチングすることによって、前記ソース電極層及び前記ドレイン電極層の間で前記半導体層の一部を露出させる工程を有することを特徴とする半導体装置の作製方法。
  5. 請求項4において、
    前記半導体層の露出部は、前記半導体層の他の部分に比べて凹むことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項のいずれか一において、
    前記第1乃至第2の光吸収層は、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)のうち、少なくとも1つの元素を用いて形成することを特徴とする半導体装置の作製方法。
JP2007214664A 2006-08-25 2007-08-21 半導体装置の作製方法 Expired - Fee Related JP5329784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007214664A JP5329784B2 (ja) 2006-08-25 2007-08-21 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006229777 2006-08-25
JP2006229777 2006-08-25
JP2007214664A JP5329784B2 (ja) 2006-08-25 2007-08-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008078634A JP2008078634A (ja) 2008-04-03
JP2008078634A5 true JP2008078634A5 (ja) 2010-08-26
JP5329784B2 JP5329784B2 (ja) 2013-10-30

Family

ID=39350326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214664A Expired - Fee Related JP5329784B2 (ja) 2006-08-25 2007-08-21 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5329784B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100071765A1 (en) * 2008-09-19 2010-03-25 Peter Cousins Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
CN103123443B (zh) * 2008-10-14 2014-11-26 旭化成电子材料株式会社 热反应型抗蚀剂材料、使用它的热光刻用层压体以及使用它们的模具的制造方法
US8168961B2 (en) * 2008-11-26 2012-05-01 Fei Company Charged particle beam masking for laser ablation micromachining
JP5382418B2 (ja) * 2009-01-28 2014-01-08 ソニー株式会社 回路基板およびその製造方法、タッチパネルならびに表示装置
JP5429454B2 (ja) * 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
US8940572B2 (en) * 2009-04-21 2015-01-27 Tetrasun, Inc. Method for forming structures in a solar cell
JP7117773B2 (ja) * 2018-09-07 2022-08-15 株式会社Joled 表示パネル製造装置および表示パネル製造方法
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119975A (en) * 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS53117428A (en) * 1977-03-23 1978-10-13 Mitsubishi Electric Corp Recording method for information signal
JPS5688319A (en) * 1979-12-19 1981-07-17 Mitsubishi Electric Corp Method for forming film pattern
JPS5739534A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Manufacture of semiconductor device
JPS5848920A (ja) * 1981-09-18 1983-03-23 Hitachi Ltd 半導体装置の製造方法
JPH06140422A (ja) * 1992-10-26 1994-05-20 Sony Corp 電界効果トランジスタの製造方法
JPH0829986A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd パターン形成方法
JP3831981B2 (ja) * 1996-07-05 2006-10-11 大日本インキ化学工業株式会社 エキシマレーザーアブレーション用レジスト材
JP2000349301A (ja) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004221562A (ja) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法、該製造方法により製造した有機薄膜トランジスタ素子、及び有機薄膜トランジスタ素子シート
JP4712352B2 (ja) * 2003-11-14 2011-06-29 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
JP4884675B2 (ja) * 2004-01-26 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP4584075B2 (ja) * 2004-08-31 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법

Similar Documents

Publication Publication Date Title
JP2008078634A5 (ja)
JP2008073768A5 (ja)
JP2008077074A5 (ja)
JP2008311633A5 (ja)
JP2005311325A5 (ja)
JP2014202838A5 (ja)
JP2007512680A5 (ja)
US10845699B2 (en) Method for forming photomask and photolithography method
JP2005244197A5 (ja)
JP2008016440A5 (ja)
JP5533016B2 (ja) 反射型マスクの製造方法
JP2006332614A5 (ja)
JP2015025955A5 (ja)
JP2005286320A5 (ja)
JP2006133785A5 (ja)
JP2007294913A5 (ja)
JP2005303283A5 (ja)
US8715891B2 (en) Mask and pattern forming method
JP2006100810A5 (ja)
JP2008211144A5 (ja)
KR20190141986A (ko) 극자외선 리소그래피용 펠리클 및 그의 제조방법
TW201641608A (zh) 化學增幅光阻材料、共聚物及微影方法
JP2005244185A5 (ja)
JP2007019490A5 (ja)
JP2004241769A5 (ja)