JP2004241769A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004241769A5 JP2004241769A5 JP2004008872A JP2004008872A JP2004241769A5 JP 2004241769 A5 JP2004241769 A5 JP 2004241769A5 JP 2004008872 A JP2004008872 A JP 2004008872A JP 2004008872 A JP2004008872 A JP 2004008872A JP 2004241769 A5 JP2004241769 A5 JP 2004241769A5
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- photosensitive agent
- light
- conductive material
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- 導電層を形成し、
前記導電層上に、減圧下で、感光剤を含む組成物を吐出して第1のレジストパターンを形成し、
前記第1のレジストパターンに、フォトマスクを介して前記感光剤の感光波長域の光を照射し、
光が照射された前記第1のレジストパターンを現像して第2のレジストパターンを形成し、
前記第2のレジストパターンをマスクとして、前記導電層をエッチングすることを特徴とする半導体装置の作製方法。 - 導電層を形成し、
前記導電層上に、減圧下で、第1の感光剤を含む第1の組成物を吐出して第1のレジストパターンを形成し、
前記第1のレジストパターンに、第1のフォトマスクを介して前記第1の感光剤の感光波長域の光を照射し、
光が照射された前記第1のレジストパターンを現像して第2のレジストパターンを形成し、
前記第2のレジストパターンをマスクとして、前記導電層をエッチングし、
前記導電層上にゲート絶縁膜、第1の半導体膜及びチャネル保護膜を順に形成し、
前記チャネル保護膜上に、減圧下で、第2の感光剤を含む第2の組成物を吐出して第3のレジストパターンを形成し、
前記第3のレジストパターンに、第2のフォトマスクを介して前記第2の感光剤の感光波長域の光を照射し、
光が照射された前記第3のレジストパターンを現像して第4のレジストパターンを形成し、
前記第4のレジストパターンをマスクとして、前記チャネル保護膜をエッチングし、
エッチングした前記チャネル保護膜上に、第2の半導体膜を形成し、
前記第2の半導体膜上に、減圧下で、第3の感光剤を含む第3の組成物を吐出して第5のレジストパターンを形成し、
前記第5のレジストパターンに、第3のフォトマスクを介して前記第3の感光剤の感光波長域の光を照射し、
光が照射された前記第5のレジストパターンを現像して第6のレジストパターンを形成し、
前記第6のレジストパターンをマスクとして、前記第1の半導体膜と前記第2の半導体膜をエッチングすることを特徴とする半導体装置の作製方法。 - 減圧下で、導電性材料を含む第1の組成物を吐出して、導電層を形成し、
前記導電層上に、減圧下で、第1の感光剤を含む第2の組成物を吐出して第1のレジストパターンを形成し、
前記第1のレジストパターンに、第1のフォトマスクを介して前記第1の感光剤の感光波長域の光を照射し、
光が照射された前記第1のレジストパターンを現像して第2のレジストパターンを形成し、
前記第2のレジストパターンをマスクとして、前記導電層をエッチングし、
前記導電層上にゲート絶縁膜、第1の半導体膜及びチャネル保護膜を順に形成し、
前記チャネル保護膜上に、減圧下で、第2の感光剤を含む第3の組成物を吐出して第3のレジストパターンを形成し、
前記第3のレジストパターンに、第2のフォトマスクを介して前記第2の感光剤の感光波長域の光を照射し、
光が照射された前記第3のレジストパターンを現像して第4のレジストパターンを形成し、
前記第4のレジストパターンをマスクとして、前記チャネル保護膜をエッチングし、
エッチングした前記チャネル保護膜上に、第2の半導体膜を形成し、
前記第2の半導体膜上に、減圧下で、第3の感光剤を含む第4の組成物を吐出して第5のレジストパターンを形成し、
前記第5のレジストパターンに、第3のフォトマスクを介して前記第3の感光剤の感光波長域の光を照射し、
光が照射された前記第5のレジストパターンを現像して第6のレジストパターンを形成し、
前記第6のレジストパターンをマスクとして、前記第1の半導体膜と前記第2の半導体膜をエッチングすることを特徴とする半導体装置の作製方法。 - 減圧下で、第1の導電性材料を含む第1の組成物を吐出して、導電層を形成し、
前記導電層上に、減圧下で、第1の感光剤を含む第2の組成物を吐出して第1のレジストパターンを形成し、
前記第1のレジストパターンに、第1のフォトマスクを介して前記第1の感光剤の感光波長域の光を照射し、
光が照射された前記第1のレジストパターンを現像して第2のレジストパターンを形成し、
前記第2のレジストパターンをマスクとして、前記導電層をエッチングし、
前記導電層上にゲート絶縁膜、第1の半導体膜及びチャネル保護膜を順に形成し、
前記チャネル保護膜上に、減圧下で、第2の感光剤を含む第3の組成物を吐出して第3のレジストパターンを形成し、
前記第3のレジストパターンに、第2のフォトマスクを介して前記第2の感光剤の感光波長域の光を照射し、
光が照射された前記第3のレジストパターンを現像して第4のレジストパターンを形成し、
前記第4のレジストパターンをマスクとして、前記チャネル保護膜をエッチングし、
エッチングした前記チャネル保護膜上に、第2の半導体膜を形成し、
前記第2の半導体膜上に、減圧下で、第3の感光剤を含む第4の組成物を吐出して第5のレジストパターンを形成し、
前記第5のレジストパターンに、第3のフォトマスクを介して前記第3の感光剤の感光波長域の光を照射し、
光が照射された前記第5のレジストパターンを現像して第6のレジストパターンを形成し、
前記第6のレジストパターンをマスクとして、前記第1の半導体膜と前記第2の半導体膜をエッチングし、
減圧下で、第2の導電性材料を含む第5の組成物を吐出して、画素電極を形成し、
減圧下で、第3の導電性材料を含む第6の組成物を吐出して、ソース及びドレイン配線を形成することを特徴とする半導体装置の作製方法。 - 請求項1において、
前記組成物は、前記感光剤を溶媒に分解又は分散させたものであることを特徴とする半導体装置の作製方法。 - 請求項2において、
前記第1の組成物は、前記第1の感光剤を第1の溶媒に分解又は分散させたものであり、
前記第2の組成物は、前記第2の感光剤を第2の溶媒に分解又は分散させたものであり、
前記第3の組成物は、前記第3の感光剤を第3の溶媒に分解又は分散させたものであることを特徴とする半導体装置の作製方法。 - 請求項3または請求項4において、
前記第2の組成物は、前記第1の感光剤を第1の溶媒に分解又は分散させたものであり、
前記第3の組成物は、前記第2の感光剤を第2の溶媒に分解又は分散させたものであり、
前記第4の組成物は、前記第3の感光剤を第3の溶媒に分解又は分散させたものであることを特徴とする半導体装置の作製方法。 - 請求項3において、
前記導電性材料は、金を含むことを特徴とする半導体装置の作製方法。 - 請求項3において、
前記導電性材料は、銀を含むことを特徴とする半導体装置の作製方法。 - 請求項3において、
前記導電性材料は、銅を含むことを特徴とする半導体装置の作製方法。 - 請求項4において、
前記第1の導電性材料、前記第2の導電性材料及び前記第3の導電性材料は、それぞれ、金を含むことを特徴とする半導体装置の作製方法。 - 請求項4において、
前記第1の導電性材料、前記第2の導電性材料及び前記第3の導電性材料は、それぞれ、銀を含むことを特徴とする半導体装置の作製方法。 - 請求項4において、
前記第1の導電性材料、前記第2の導電性材料及び前記第3の導電性材料は、それぞれ、銅を含むことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008872A JP4656843B2 (ja) | 2003-01-17 | 2004-01-16 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009111 | 2003-01-17 | ||
JP2004008872A JP4656843B2 (ja) | 2003-01-17 | 2004-01-16 | 半導体装置の作製方法 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117926A Division JP4667529B2 (ja) | 2003-01-17 | 2010-05-24 | 半導体装置の作製方法 |
JP2010158978A Division JP4667532B2 (ja) | 2003-01-17 | 2010-07-13 | 半導体装置の作製方法 |
JP2010258031A Division JP5288639B2 (ja) | 2003-01-17 | 2010-11-18 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004241769A JP2004241769A (ja) | 2004-08-26 |
JP2004241769A5 true JP2004241769A5 (ja) | 2008-11-06 |
JP4656843B2 JP4656843B2 (ja) | 2011-03-23 |
Family
ID=32964808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008872A Expired - Fee Related JP4656843B2 (ja) | 2003-01-17 | 2004-01-16 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4656843B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8053171B2 (en) | 2004-01-16 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television |
CN100424831C (zh) * | 2004-10-15 | 2008-10-08 | 松下电器产业株式会社 | 导电性图案、电子器件的制造方法及电子器件 |
US7498119B2 (en) * | 2006-01-20 | 2009-03-03 | Palo Alto Research Center Incorporated | Process for forming a feature by undercutting a printed mask |
JP2008177253A (ja) * | 2007-01-16 | 2008-07-31 | Sharp Corp | 電子デバイスの製造方法、レジストパターン形成システム、電子デバイス、及び薄膜トランジスタ |
JP2009224653A (ja) * | 2008-03-18 | 2009-10-01 | Sat:Kk | フォトレジスト塗布装置 |
JP2014106302A (ja) * | 2012-11-26 | 2014-06-09 | Rainbow Technology Systems Ltd | 改良されたフォトイメージング |
JP5611399B2 (ja) * | 2013-03-25 | 2014-10-22 | キヤノン株式会社 | 加工装置 |
JP2015216233A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社ディスコ | エッチング方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02139972A (ja) * | 1988-11-21 | 1990-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH04282839A (ja) * | 1991-03-11 | 1992-10-07 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
JPH06182980A (ja) * | 1992-12-22 | 1994-07-05 | Matsushita Electric Works Ltd | インクジェットプリンターによる印刷装置 |
JP2002107744A (ja) * | 2000-09-27 | 2002-04-10 | Koninkl Philips Electronics Nv | 電極形成方法、画素電極形成方法、及び液晶表示装置 |
JP2002318394A (ja) * | 2001-04-23 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法 |
-
2004
- 2004-01-16 JP JP2004008872A patent/JP4656843B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200723453A (en) | Semiconductor device and method of manufacturing the same | |
JP5719832B2 (ja) | 二重自己整合式金属酸化物薄膜トランジスタ | |
TWI515910B (zh) | 薄膜電晶體基板與其製作方法、顯示器 | |
JP2014202838A5 (ja) | ||
JP6001336B2 (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
JP2010166038A5 (ja) | ||
JP2005244197A5 (ja) | ||
TWI549160B (zh) | 晶圓的製備方法 | |
JP2006245557A5 (ja) | ||
TWI266373B (en) | Pattern forming method and method of manufacturing semiconductor device | |
JP2005244204A5 (ja) | ||
TW200715561A (en) | Thin film transistor array panel and fabrication | |
JP2007512680A5 (ja) | ||
JP2009545774A5 (ja) | ||
JP2005311325A5 (ja) | ||
JP2006133762A5 (ja) | ||
JP2007173307A5 (ja) | ||
KR20140052005A (ko) | 마스크의 수가 감소된 자체 정렬 금속 산화물 tft | |
GB2407704B (en) | Manufacturing method of a thin film transistor array substrate | |
JP2004241769A5 (ja) | ||
KR20050032581A (ko) | 갭 결함을 가진 리소그라픽 템플릿을 형성하고 수리하는방법 | |
JP2005286320A5 (ja) | ||
US20180097023A1 (en) | Thin Film Transistor, Array Substrate and Manufacturing Method Thereof, and Display Panel | |
JP2005303283A5 (ja) | ||
TW200419811A (en) | Method of fabricating a thin film transistor array panel |