CN100424831C - 导电性图案、电子器件的制造方法及电子器件 - Google Patents

导电性图案、电子器件的制造方法及电子器件 Download PDF

Info

Publication number
CN100424831C
CN100424831C CNB2005800165412A CN200580016541A CN100424831C CN 100424831 C CN100424831 C CN 100424831C CN B2005800165412 A CNB2005800165412 A CN B2005800165412A CN 200580016541 A CN200580016541 A CN 200580016541A CN 100424831 C CN100424831 C CN 100424831C
Authority
CN
China
Prior art keywords
film
molecule
solution
electronic device
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800165412A
Other languages
English (en)
Other versions
CN1957449A (zh
Inventor
中川彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1957449A publication Critical patent/CN1957449A/zh
Application granted granted Critical
Publication of CN100424831C publication Critical patent/CN100424831C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Abstract

本发明的制造方法包括将选自由用以下的[式1]表示的分子及用以下的[式2]表示的分子构成的组中的至少一种分子溶解了的溶液(12)配置于导电膜(13)上，由此在导电膜(13)的一部分形成所述至少一种分子的分子膜(16)的工序。[式1]CF3(CF2)n(CH2)mSH[n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数]。[式2]CF3(CF2)p(CH2)qSS(CH2)q′(CF2)p′CF3[p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数]。接着，使导电膜(13)与导电膜(13)的蚀刻液接触，由此除去未形成分子膜(16)的部分的导电膜(13)。于是，形成导电性图案(17)。

Description

导电性图案、电子器件的制造方法及电子器件
技术领域
本发明涉及导电性图案及电子器件的制造方法。另外，本发明涉及具有导电性的电子器件及场效应晶体管。
背景技术
电极或配线通过形成规定图案的金属膜而形成。金属膜的图案形成通常采用光刻法进行。
光刻法作为金属的图案形成法是有用的，不过有几个问题。第一个问题是，在抗蚀剂涂敷工序中抗蚀剂液的90％以上被白白丢弃，造成材料的浪费。第二个问题是，需要在显影工序及剥离工序中大量地使用有可能对环境带来不良影响的有机溶剂。第三个问题是，由于每个图案都需要高价的光掩模，因此在形成各种各样的图案时制造成本变高。进而，光刻法也有需要多个工序的缺陷。
为了解决光刻法的这些问题，近年来提出了采用喷墨法或微冲压法的金属图案的形成方法。以下，说明这些方法。
(1)采用了喷墨法的金属图案形成方法
该方法是在喷墨式打印机中使用的、利用了喷出流动体而绘画的方法(喷墨法)的方法。
通过采用喷墨法将金属糊剂配置于规定的位置，能够形成金属图案。若使用该方法，则能够不浪费地使用糊剂材料，进而不需要抗蚀剂的显影工序及剥离工序。
另外，作为采用了喷墨法的另一方法，有利用喷墨法形成规定图案的抗蚀剂膜的方法。在该方法中，首先，利用喷墨法，在金属膜上涂敷抗蚀剂液，形成规定图案的抗蚀剂膜。然后，通过进行蚀刻及抗蚀剂剥离，形成金属图案。在该方法中，能够用少量的抗蚀剂材料形成抗蚀剂膜。另外，在该方法中，不需要抗蚀剂的曝光工序及显影工序。
特开2002-299833号公报及特开2002-324966号公报公开了利用喷墨法喷出包含树脂和金属微粒子的糊剂，由此形成金属的配线图案的方法。特开平10-204350号公报公开了利用喷墨法喷出硫磺化合物包含吸附于表面的金属微粒子的液体，由此形成金属的配线的方法。特开2002-134878号公报公开了利用喷墨法喷出金属微粒子的墨水，由此形成电路图案的方法。特开2000-155429号公报公开了从喷出头喷射液状的树脂在衬底上形成期望的图案图像，然后通过热使该图案图像固化从而形成抗蚀剂图案的方法。特开2000-340928号公报公开了将因热而熔融的墨水在其溶解的状态下利用喷墨法喷出，从而形成抗蚀剂图案的方法。
(2)采用了微接触印刷法的金属图案形成方法
公开有采用由硅树脂构成的图章，形成烷硫醇的抗蚀剂图案的方法(Appl.Phys.Lett.，Vol.63，No.14(1993)，p2002-2004)。该方法如图14A～图14D所示。
首先，在由硅树脂构成的图章201浸渍含有烷硫醇(在图中，是十六烷硫醇)的乙醇溶液，并将其押紧于金或铜等的金属膜203的表面(图14A)。由此，在金属膜203的表面形成烷硫醇的单分子膜205(图14B)。烷硫醇经由巯基(-SH)与金属膜203结合，形成厚度1～3nm的单分子膜205。在单分子膜205中，分子紧密地并列，因此不使蚀刻液通过，作为抗蚀剂膜发挥功能。
接着，使金属膜203暴露于蚀刻液中，形成金属图案206(图14C)。接着，利用臭氧或热等除去单分子膜205(图14D)。公开了可以利用该方法形成亚微细粒宽度的金的图案这一情况(Synthetic Metals，Vol.115(2000)，p5-11)。
金属糊剂在保持其状态的情况下导电率低，因此在由金属糊剂形成配线或电极的情况下，为了提高导电率需要烧成金属糊剂。因此，在利用喷墨法喷出金属糊剂从而形成金属图案的方法中，需要烧成工序。为了得到与利用光刻法形成的金属图案相同的导电率，理想情况是需要以金属的熔点附近的温度烧成金属糊剂。但是，在这样的温度时通常的衬底热变性，因此需要尽可能以低温烧成。尤其，在衬底由树脂构成的印制电路板情况下，优选烧成温度是200℃以下。因此，利用喷墨法形成的金属图案的导电率比利用通常的光刻法制作的图案低。电路的配线的导电率的降低也带来电子器件的性能的降低。
在利用喷墨法喷出抗蚀剂液的方法中，与采用金属糊剂的方法不同，容易形成导电率高的金属图案。但是，若利用喷墨法对衬底涂敷抗蚀剂液，则如图15所示，喷出的抗蚀剂液211在衬底212上扩展。被涂敷的抗蚀剂液211的面积有时也因衬底的润湿性和抗蚀剂液的性质的关系而达到被喷出的液滴的截面积的10000倍以上。因此，在现有的方法中，有时难以精度良好地形成抗蚀剂图案。
采用了微接触印刷法的方法由于只在打印机所接触的部分形成单分子膜，因此几乎没有图案的渗出。但是，需要按图案制作图章，不适合于少量地生产多品种产品的情况。
发明内容
本发明鉴于这样的状况而作出，本发明的一个目的在于提供一种能够精度良好且容易地制造各种各样的导电性图案的方法、及采用了该方法的电子器件的制造方法。本发明的另一目的在于提供一种优越特性的电子器件及场效应晶体管。
为了达成上述目的，用于制造导电性图案的本发明的方法包括：(i)将溶解有选自由用以下的式(1)表示的分子及用以下的式(2)表示的分子构成的组中的至少一种分子的溶液配置于导电膜上，由此在所述导电膜的一部分形成所述至少一种分子的分子膜的工序；(ii)使所述导电膜与所述导电膜的蚀刻液接触，由此除去未形成所述分子膜的部分的所述导电膜的工序。
CF3(CF2)n(CH2)mSH        ……(1)
[n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数]
CF3(CF2)p(CH2)qSS(CH2)q’(CF2)p’CF3
                         ……(2)
[p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数]
另外，用于制造具备导电性图案的电子器件的本发明的方法包括：(I)将选自由用上述的式(1)表示的分子及用上述的式(2)表示的分子构成的组中的至少一种分子溶解了的溶液配置于导电膜上，由此在所述导电膜的一部分形成所述至少一种分子的分子膜的工序；(II)使所述导电膜与所述导电膜的蚀刻液接触，由此除去未形成所述分子膜的部分的所述导电膜，从而形成所述导电性图案的工序。
另外，本发明的电子器件是具备导电性的电子器件，在所述导电性图案的上表面存在选自由用上述的式(1)表示的分子及用上述的式(2)表示的分子构成的组中的至少一种分子的膜。
另外，本发明的场效应晶体管之一是具备源电极、漏电极、及配置于所述源电极和所述漏电极之间的有机半导体膜的场效应晶体管，所述有机半导体膜和所述源电极只在所述源电极的侧面接触，所述有机半导体膜和所述漏电极只在所述漏电极的侧面接触。
根据本发明，能够精度良好地形成金属配线或金属电极等的导电性图案(被图案形成的导电膜)。另外，根据本发明的场效应晶体管的制造方法，由于能够在源电极及漏电极间正确地配置半导体膜，因此能够按照设计稳定地制造场效应晶体管。
另外，在本发明的电子器件的一例中，在金属配线或金属电极等的导电性图案的表面形成有氟代烷硫醇的单分子。这样的电子器件能够防止导电性图案表面的污物，因此与焊料等的电连接性优越。
附图说明
图1A～图1D是用于制造导电性图案的本发明的方法的一例的剖面图；
图2A～图2D是表示如图1所示的制造工序中形成有机分子膜的工序的详细过程的剖面图；
图3A～图3I用于制造场效应晶体管的本发明的方法的一例的工序剖面图；
图4是表示半导体材料溶解了的溶液滴下到源电极和漏电极之间时的状态的俯视图；
图5A及图5B分别是表示利用本发明的制造方法制造的场效应晶体管的例的剖面图；
图6A～图6G是表示用于制造场效应晶体管的本发明的方法的另一例的工程剖面图；
图7A及图7B分别是表示利用本发明的制造方法制造的场效应晶体管的另一例的剖面图；
图8是示意地表示可应用于本发明中的喷墨装置的整体的图；
图9A是示意地表示喷墨头的一个喷嘴孔附近的剖面图，图9B是图9A的线IXB-IXB的分解立体图，图9C是喷嘴板的俯视图；
图10是针对实施例五的FET，表示形成源电极及漏电极的区域的俯视图；
图11是针对实施例五的FET，表示源电极、漏电极及栅电极的配置的俯视图；
图12是在实施例五中形成的FET的剖面图；
图13是针对实施例六的FET，表示源电极、漏电极及栅电极的配置的俯视图；
图14A～图14D是表示利用现有的溅射法形成金属图案的方法的一例的剖面图；
图15A～图15C是表示利用现有的喷墨法配置的液体在衬底上扩展的状态的图。
具体实施方式
以下，说明本发明的实施方式。还有，本发明并不限定于以下说明的实施方式及实施例。
[导电性图案的制造方法]
在用于制造导电性图案的本发明的方法中，将选自由用以下的式(1)表示的分子及用以下的式(2)表示的分子构成的组中的至少一种分子(以下，有时称为“分子M”)溶解了的溶液(以下，有时称为“溶液S”)配置于导电膜上，由此在所述导电膜的一部分形成所述至少一种分子的分子膜(工序(i))。
CF3(CF2)n(CH2)mSH    ……(1)
[n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数]
CF3(CF2)p(CH2)qSS(CH2)q’(CF2)p’CF3
                      ……(2)
[p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数]
在工序(i)中，采用喷墨法、网板印刷法、凹版印刷法、凸版印刷法等方法将溶液(S)正确地涂敷于任意的区域。尤其，在形成100μm以下的微小图案时，喷墨法能够更正确地配置溶液(S)。根据本发明的方法，可以利用喷墨法等喷出溶液，在规定的位置正确地形成单分子膜。
若除去在导电膜上配置的溶液(S)的溶剂，则残留于导电膜上的分子(M)形成分子膜。该分子膜作为抗蚀剂膜发挥功能。式(1)的分子通常以巯基(-SH)的部分与导电膜结合而形成分子膜。式(2)的分子通常以硫磺原子的部分与导电膜结合而形成分子膜。因而，在p＝p’＝n且q＝q’＝m时，式(2)的分子的膜显示与式(1)的分子的膜相同的性质。
分子(M)可以是1种分子，也可以含有用式(1)表示的多种分子，也可以含有用式(2)表示的多种分子。分子(M)可以使用市售的分子，也可以合成。分子(M)利用公知的方法合成。式(1)的分子的优选一例是n在3～5的范围、m在9～14的范围的分子。式(2)的分子的优选一例是p及p’在3～5的范围、q及q’在9～14的范围的分子。分子(M)的详细结构将在实施方式一中说明。
溶液(S)的溶剂的除去方法并不限定。溶剂例如可以通过自然干燥除去，也可以通过加热或减压等除去。
在工序(i)之后，使上述导电膜与导电膜的蚀刻液接触，由此除去未形成分子膜的部分的导电膜(工序(ii))。由于形成有分子膜的部分的导电膜未被蚀刻，因此通过工序(ii)，形成具有与分子膜的图案相同的形状的导电性图案。根据本发明的方法，能够容易且精度良好地形成任意形状的电极或配线。
被图案形成的导电膜优选含有选自由金、银、铜、铂、砷化镓及磷化铟构成的组中的至少一种。它们作为结合巯基(-SH)的物质而被公知。导电膜的典型例是金属膜(尤其是金膜)。还有，也可以未结合在巯基(-SH)的导电膜上叠层结合巯基的导电膜。
溶液(S)的溶剂是溶解分子(M)的溶剂。溶液(S)的溶剂优选是容易蒸发的溶剂。另外，溶液(S)的溶剂优选是润湿性相对分子(M)的单分子膜低的溶剂。具体地，溶剂相对分子(M)的单分子膜的静接触角优选是20°以上。
上述导电膜可以形成于树脂衬底(包括塑料衬底)上。导电膜可以直接形成于树脂衬底上，也可以夹着其它层间接地形成于树脂衬底上。本发明的方法不需要烧成工序，因此能够在树脂衬底上容易地形成导电性图案。还有，导电膜可以形成于树脂衬底以外的衬底，例如玻璃衬底或陶瓷衬底等绝缘性衬底上。
从另一观点考虑，本发明涉及采用了上述导电性图案的制造方法的电子器件的制造方法。利用该制造方法制造的电子器件构成本发明的电子器件的另一方面。
作为本发明的制造方法的一例，说明金属图案的制造方法的一例。在该制造方法中，在衬底上形成金属膜。接着，将CF3(CF2)n(CH2)mSH[n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数]溶解了的溶液喷出到金属膜的表面，在金属膜的表面形成上述溶液的图案，并使金属膜表面的溶液中的溶剂挥发。接着，将金属膜暴露于蚀刻液而进行蚀刻。于是，形成金属图案。
[电子器件及场效应晶体管的制造方法]
以下说明用于制造具备导电性的电子器件的本发明的方法。电子器件的一例是作为导电性图案包括源电极及漏电极的场效应晶体管(以下，有时称为“FET”)。根据该制造方法，能够制造本发明的场效应晶体管。在该制造方法中，利用用于制造导电性图案的本发明的方法形成导电性图案。
在该方法中，将上述分子(M)溶解了的溶液配置于导电膜上，由此在导电膜的一部分形成分子(M)的分子膜(工序(I))。
接着，使导电膜与导电膜的蚀刻液接触，由此除去未形成分子膜的部分的导电膜，从而形成导电性图案(工序(II))。
工序(I)及工序(II)分别与工序(i)及工序(ii)相同，使用的材料也相同。例如，导电膜可以含有选自由金、银、铜、铂、砷化镓及磷化铟构成的组中的至少一种。另外，导电膜可以形成于树脂衬底上。
在上述制造方法中，制造的电子器件是场效应晶体管，导电性图案可以包括源电极及漏电极。该情况下，可以在工序(II)后，包括在源电极和漏电极之间配置有溶解了有机半导体材料的溶液，由此在源电极和漏电极之间形成有机半导体膜的工序(III)。还有，半导体膜可以由有机材料和无机材料的复合材料形成。
以下说明栅电极配置于有机半导体膜之上的有机FET的制造方法的一例。在该方法中，首先，在衬底上形成导电膜(例如金属膜)，利用上述的方法图案形成该导电膜，形成源电极及漏电极。接着，在源电极及漏电极之间配置有溶解了有机半导体材料的溶液。若除去该溶液中的溶剂，则在源电极及漏电极之间形成有机半导体膜。接着，在有机半导体膜上形成绝缘膜，在绝缘膜上形成栅电极。于是，制造有机FET。
以下说明栅电极配置于有机半导体膜之下的有机FET的制造方法的一例。在该方法中，首先，在衬底上形成栅电极，在栅电极上形成绝缘膜。接着，在绝缘膜上形成导电膜(例如金属膜)。接着，利用上述的方法图案形成该导电膜，形成源电极及漏电极。接着，在源电极及漏电极之间配置有溶解了有机半导体材料的溶液。若除去该溶液中的溶剂，则在源电极及漏电极之间形成有机半导体膜。于是，制造有机FET。
[电子器件及场效应晶体管]
本发明的电子器件是具备导电性图案(被图案形成的导电膜)的电子器件。在导电性图案的上表面存在上述的分子(M)的分子膜。该电子器件采用上述的导电性图案的制造方法制造。
被图案形成的导电膜作为电极或配线而使用。可以在被图案形成的导电膜安装电阻、电容器、半导体元件、CCD这些电子器件。由分子(M)的膜覆盖的导电膜具有疏液性，因此污物不易附着于导电膜的表面，也能够容易地除去附着的污物。若污物附着于电极或配线的表面，则在进行焊接或引线结合时有时产生接触不良。在本发明的电子器件中，能够抑制这样的连接不良。
在本发明的电子器件中，上述导电性图案可以是源电极及漏电极。该电子器件作为FET而发挥功能。该情况下，可以包括配置于源电极和漏电极之间的有机半导体膜。另外，该情况下，有机半导体膜和源电极可以只在源电极的侧面接触，有机半导体膜和漏电极可以只在漏电极的侧面接触。
本发明的电子器件及场效应晶体管可以形成于树脂衬底上。
从另一观点考虑，本发明的FET的一例是具备源电极、漏电极、及配置于源电极和漏电极之间的有机半导体膜的FET。在该FET中，有机半导体膜和源电极只在源电极的侧面接触。另外，有机半导体膜和漏电极只在漏电极的侧面接触。
在FET中，在末端具有氟代烷基链的硫醇的膜可以形成于源电极及漏电极的上表面。例如，可以在源电极及漏电极的上表面配置上述的分子(M)的分子膜。
另外，在该FET中，有机半导体膜和源电极可以只在源电极的侧面接触，有机半导体膜和漏电极可以只在漏电极的侧面接触。
[实施方式一]
以下，参照图1说明导电性图案的制造方法的一例。首先，如图1A所示，朝向衬底14上的导电膜13从喷墨头11喷出溶液12的液滴。在溶液12中溶解有分子(M)。衬底14由塑料、玻璃、陶瓷等绝缘性材料构成。
如后所述，本发明者们发现了如下的事实，即分子(M)的溶液不在导电膜13上渗出，形成正确的图案。如图1B所示，配置的溶液12在导电膜13上不从配置的位置扩展。因此，若溶液12的溶剂蒸发，则如图1C所示，溶液12形成具有与被配置的图案相同的形状的分子膜16。
接着，将导电膜13浸渍于蚀刻液中，进行蚀刻。此时，分子膜16作为抗蚀剂膜发挥功能，从而只除去未形成分子膜16的区域的导电膜13。其结果是，如图1D所示，形成导电性图案17。
采用图2A～图2D说明通过采用上述的分子(M)能够正确地形成期望图案的分子膜16的原理。还有，在图2A～图2D中，作为分子(M)，采用CF3(CF2)3(CH2)11SH。
图2A表示刚配置衬底14上的导电膜13后的溶液12的状态。溶解于溶液12中的分子20(分子(M))的巯基与导电膜13化学结合(图2B)。其结果是，形成分子20的单分子膜21(图2C)。由于单分子膜21具有氟代烷基链，因此单分子膜21的表面能量比导电膜13的表面能量低。因此，如图2C所示，溶液21由单分子膜21的表面弹起并收缩。其结果是，被涂敷的溶液12不在导电膜13上扩展，正确地形成期望图案的单分子膜21。
图2D是表示溶液12中的溶剂蒸发后的状态的示意图。当溶液12中含有的分子20的数目比为了在涂敷了溶液12的区域形成单分子膜而所需要的分子数多时，未与导电膜13结合的分子20在单分子膜21上堆积。只存在单分子膜21的区域的表面能量、及在单分子膜21上堆积分子20的区域的表面能量均比导电膜13的表面能量低。
由于在只存在单分子膜21的区域的表面存在CF3基，因此其表面能量降低到6dyne/cm附近。另一方面，在单分子膜21上堆积分子20的区域的表面混合存在CF3基、CF2基及CH2基，因此其表面能量在6～206dyne/cm之间。表面能量不论是哪种情况，溶液12都由分子膜的表面弹起。
如上所述，为了被配置的溶液不在导电膜上扩展，需要在导电膜上形成的分子(M)的膜的表面具有使溶液弹起的性质。研讨的结果是，本发明者们发现了如下的事实，即当在CF3(CF2)3(CH2)mSH(n及m分别是10以上的整数)的分子中n是3以上时，膜的表面能量成为206dyne/cm以下，具有使溶液弹起的性质，虽然该理由目前仍不明确，但是可推测如下。
公知的是，形成于金属膜上的CH3(CH2)n-O-(CH2)16SH(n是0以上的整数)的单分子膜的疏液性随着n的增大而增加，在n≥3时成为一定(Langmuire，1990年、Vol.6，No.1，p87-96)。在n是2以下时，单分子膜的表面能量受到分子内部的醚基(C-O-C)的影响。相对于此，在n是3以上时，表面能量不受到醚基的影响，成为反映了分子末端部的碳化氢链(CH3(CH2)n)的本来的性质的值。在本发明中采用的分子(M)的氟化碳链(CF3(CF2)n)的n是3以上。因此，分子(M)的表面具有由氟化碳链产生的表面能量。
本发明者们发现了如下的事实，即上述的分子(M)在金属上形成高密度的单分子膜，该单分子膜相对金属的蚀刻液作为抗蚀剂膜而发挥功能。在此所谓的高密度是指在衬底表面构成单分子膜的分子的面密度高。通常，碳化氢链((CH2)m)彼此的凝集力比氟代烷基链((CF2)n)彼此的凝集力大(Intermoleeular & Surface Forces、J.Israelachivili著、Academic Press，London，1991年)。因而，在采用了不具有氟代烷基链的分子时，形成致密的单分子膜。因此，在现有的微冲压法中，使用烷硫醇。但是，在利用喷墨法配置了烷硫醇时，被配置的溶液在金属膜上渗出，从而不能够在期望的位置正确地形成单分子膜。
另一方面，在没有烷基链时，即，在上述的式(1)及式(2)中，m＝q＝q’＝0时，利用喷墨法，能够在期望的位置正确地形成单分子膜。但是，该情况下，形成的单分子膜的密度低，蚀刻液通过膜从而不作为抗蚀剂膜发挥作用。本发明者们发现了该事实，进而进行了研究。其结果是，本发明者们发现了如下的事实，即通过利用上述的分子(M)，能够在期望的位置正确地形成作为抗蚀剂膜而发挥功能的单分子膜。
通过采用m处于8～18这一范围的式(1)的分子，能够形成相对蚀刻液具有耐久性的致密分子膜。这是与如下事实相一致的，即，用CH3(CH2)jSH(j是0以上的整数)的式表示的分子在j≥7时，在金或铜的衬底上形成致密的单分子膜，离子不易透过该膜(Journal ofAmerican Chemical Society，vol.109，p3559-3568，1987年)。
另外，采用以适当的比率含有分子(M)和分子(M)以外的分子(分子(M)以外的氟代烷硫醇及/或烷硫醇)的溶液，由此能够控制在金属膜上的溶液的渗出程度。其结果是，可以形成渗出程度被控制了的金属图案。例如，若设只采用分子(M)的溶液形成了金属配线时的配线宽度为L1，只采用了烷硫醇的溶液时的配线宽度为L2，则通过采用以适当的比率溶解了这2种有机分子而成的混合液，能够使配线宽度收纳于L1和L2之间。
作为溶解分子(M)的溶剂，可以列举醇(乙醇、丙醇、丁醇等)、或作为其衍生物的酯(甲氧基乙醇、乙氧基乙醇、乙二醇单乙基醚、乙二醇单甲基醚等)、二氯甲烷、硅离子、或它们的混合液等。
被图案形成的导电膜13优选由具有结合巯基的性质的导电性物质形成。现在，作为结合巯基的导电性物质，公知的是金、银、铜、铂、砷化镓及磷化铟。目前，由于还不能完全理解在这些物质和巯基之间产生结合的机理，因此除了上述物质以外，也可能发现结合巯基的导电性物质。另外，由于在含有金、银、铜、铂、砷化镓及磷化铟的合金或化合物中也结合巯基，因此这些合金也可以作为导电性图案的材料而使用。
在形成了导电性图案之后，可以除去也可以不除去存在于导电性图案的上表面的分子膜(分子(M)的膜)。分子膜的除去例如可以通过加热到分子的沸点程度以上的温度(例如，100℃以上)而使分子蒸发来进行。另外，若将分子膜暴露于臭氧气氛，则分子膜的分子灰化(ashing)，因此即使在室温时也可以除去分子膜。
[实施方式二]
参照图3A～图3I说明用于制造FET的本发明的方法的一例、及由此制造的FET的一例。首先，如图3A所示，在衬底31上形成导电性膜32。衬底31由塑料、玻璃、陶瓷等绝缘性材料构成。导电性膜32由金、银、铜、铂、砷化镓、磷化铟、或含有它们的材料构成。导电性膜32例如可以采用真空溅射法、电子束蒸镀法、或无电镀法形成。
接着，如图3B所示，利用喷墨法将分子(M)溶解了的溶液33喷出到导电性膜32上，配置成源电极及漏电极的形状。如在实施方式一中说明所述，溶液33不在导电性膜32上渗出。因此，形成正确的图案。
若导电性膜32上的溶液33的溶剂蒸发，则如图3C所示，在配置有溶液33的区域，形成分子(M)的有机分子膜34。有机分子膜34是单分子膜或分子(M)不规则地堆积于该单分子膜上而成的膜。有机分子膜34具有作为抗蚀剂膜的功能。
接着，将导电性膜32暴露于溶解导电性膜32的蚀刻液中。由此，只有由有机分子膜34的图案覆盖的区域的导电性膜32残留，除去其它区域的导电性膜32。其结果是，如图3D所示，形成电极35(源电极及漏电极)的图案。该电极的上表面由于由具有氟代烷基链的分子(M)覆盖，因此具有疏液性。
接着，在2个电极35之间配置有溶解了有机半导体材料的溶液36。如图3E所示，溶液36由于不在具有疏液性的上表面的电极35上扩展，因此只配置于2个电极35之间。即，溶液36只与电极35的侧面接触，不与其上面接触。图4是表示刚在2个电极35之间配置了溶液36后的状态的俯视图。
若溶液中的溶剂蒸发，则如图3F所示，在2个电极35之间形成有机半导体膜37。可以根据采用的半导体材料，以比室温高的温度加热，由此使溶液36中的溶剂蒸发。另外，在采用利用光照射而成为半导体膜的半导体材料时，在溶剂蒸发了之后，照射光。
接着，如图3G所示，将有机绝缘体材料溶解了的溶液38配置于2个电极35之间。与溶液36的情况相同，溶液38不在电极35的上表面扩展，在2个电极35间正确地配置。即，溶液38只与电极35的侧面接触，不与电极35的上表面接触。
溶液36及溶液38例如可以通过喷墨法或网板印刷法配置。尤其，在2个电极35的间隔是100μm以下时，喷墨法能够更正确地形成图案。
若溶液38的溶剂蒸发，则如图3H所示，在2个电极35间形成栅绝缘膜39。有时也通过所采用的绝缘材料，以比室温高的温度加热，由此使溶液36中的溶剂蒸发。另外，在采用通过光照射而成为绝缘膜的绝缘材料时，在溶剂蒸发了之后，照射光。
最后，如图3I所示，在栅绝缘膜39上形成栅电极40。于是，形成场效应晶体管。栅电极40可以通过采用了障板的真空蒸镀法而形成。还有，在该例中，在源电极和漏电极之间形成了栅绝缘膜39，不过也可以在衬底31的整体形成。
图5A及图5B是示意地表示在该实施方式中形成的FET的剖面的图。图5A及图5B的FET50a及50b分别具备衬底31、有机分子膜34、2个电极35(源电极及漏电极)、有机半导体膜37、栅绝缘膜39、及栅电极40。
在FET50a中，电极35比有机半导体膜37及栅绝缘膜39厚。另一方面，在FET50b中，电极35比有机半导体膜37及栅绝缘膜39薄。在任一的FET中，有机半导体膜37及栅绝缘膜39只与电极35的侧面接触，不与其上表面接触。
在FET50a及50b中，有机半导体膜37及栅绝缘膜39不伸出2个电极35件以外的区域，因此可以在衬底上集成化多个晶体管。另外，在FET50a及50b中，有机半导体膜37不与源电极及漏电极的上表面接触。因此，本发明的FET，若与有机半导体膜37与电极上表面接触的现有FET相比，则具有因光照射而导致的噪声电流变小的效果。下面对其进行详述。
在FET中，在源-漏电极间流动的电流值由施加于栅电极上的栅电压控制。即，通过栅电压，在源-漏电极间存在的半导体膜内的载流子密度变化，伴随着该变化，在源-漏电极间流动的电流值变化。该载流子密度在具有比半导体膜的能隙大的能量的光照射到半导体膜上时也增加。因而，若光照射到FET的半导体膜，则存在不论电压的值怎样，电流都流动之患，这成为晶体管工作时的噪声。为了减小这样的噪声，优选光不照射到半导体膜上。在本实施方式的FET中，在源-漏电极上表面不存在半导体膜，若与半导体膜也存在于这些电极上表面的现有FET相比，则光照射的半导体膜的面积小。其结果是，能够减小因光导致的噪声电流。
有机半导体膜37的材料可以采用溶解于溶液中的有机半导体分子。作为有机半导体材料的一例，可以列举聚噻吩衍生物，例如，可以列举聚(3-烷基噻吩)、或聚(9，9-二烷基芴-コ-联二噻吩)等。另外，也可以使用含有赋予向溶液的溶解性的官能基的多环式芳香族分子。这样的官能基之一是磺乙酰胺基(R-CO-N＝S＝O、R是官能基)。另外，作为有机半导体材料的多环式芳香族分子，例如，可以列举戊省。
公知的是，具有半导体特性的多环式芳香族分子和磺乙酰胺基通过C-N结合及C-S结合(C是芳香族的碳，N及S是磺乙酰胺基中的元素)而结合。磺乙酰胺基可以通过狄尔斯-阿尔德反应(Diels-Alder反应)与多环式芳香族分子结合。由于附加了磺胺基的多环式芳香族分子溶解于溶液中，因此能够利用涂敷法形成该分子的薄膜。由于附加了磺胺基的多环式芳香族分子不具有半导体特性，因此该薄膜不作为半导体膜而发挥功能。但是，通过将该薄膜加热到100℃以上，产生逆狄尔斯-阿尔德反应(Reverse Diels-Alder反应)，磺乙酰胺基从多环式芳香族分子脱离。其结果是，形成有机半导体膜。
作为溶解半导体材料的溶剂，可以使用三氯甲烷、甲苯、四氢呋喃等。为了使半导体膜只与电极的侧面接触，优选润湿性相对分子(M)的膜低的溶剂。
采用本发明的制造方法，也能够将成为集成电路或显示器的驱动元件的多个场效应晶体管形成于一个衬底上。根据本发明，可以将半导体膜只配置于各晶体管的源电极和漏电极之间，而不配置晶体管间。因此，能够防止漏电流经由半导体膜流入晶体管间。其结果是，这些集成电路或驱动元件精度良好地工作。
另外，在本发明的制造方法中，能够形成上表面是疏液性的源电极和漏电极，利用此将半导体膜正确地配置于规定的位置。因此，能够形成高密度地配置了FET的电路。
[实施方式三]
参照图6A～图6I说明FET制造方法的一例。关于各部件的材料及形成方法，有时省略与实施方式二相同的事项的重复说明。
首先，如图6A所示，在衬底31上形成栅电极40及栅绝缘膜39。栅电极40可以通过采用了障板的真空蒸镀法、或光刻法形成。栅绝缘膜39可以通过旋转涂敷绝缘体材料溶解了的溶液来形成。
接着，如图6B所示，在栅绝缘膜39上形成导电性膜32。接着，如图6C所示，在导电性膜32上利用喷墨法喷出分子(M)溶解了的溶液33，配置成源电极和漏电极的形状。如在实施方式一中说明所述，导电性膜32上的溶液33不渗出。因此，溶液33被正确地配置于规定的位置。
如导电性膜32上的溶液33的溶剂蒸发，则在存在溶液33的区域形成分子(M)的有机分子膜34(图6D)。有机分子膜34是单分子膜，或分子(M)不规则地堆积于该单分子膜上而成的膜。有机分子膜34具有作为抗蚀剂膜的功能。
接着，将导电性膜32暴露于溶解导电性膜32的蚀刻液中。由此，只残留由有机分子膜34的图案覆盖的区域的导电性膜32，除去其它区域的导电性膜32。其结果是，如图6E所示，形成电极35(源电极及漏电极)的图案。该电极35的上表面由于由具有氟代烷基链的分子(M)覆盖，因此具有疏液性。
接着，在2个电极35之间配置有溶解了有机半导体材料的溶液36。如图6F所示，溶液36由于不在具有疏液性的上表面的电极35上扩展，因此只配置于2个电极35之间。即，溶液36只与电极35的侧面接触，不与其上表面接触。溶液36例如可以利用喷墨法或网板印刷法配置。在2个电极35的间隔是100μm以下时，喷墨法更能够正确地形成图案。
若溶液36的溶剂蒸发，则如图6G所示，在2个电极35之间形成有机半导体膜37。于是，形成FET。
图7A及图7B是示意地表示在该实施方式中形成的FET的剖面的图。图7A及图7B的FET70a及70b分别具备衬底31、有机分子膜34、2个电极35(源电极及漏电极)、有机半导体膜37、栅绝缘膜39、及栅电极40。
在FET70a中，电极35比有机半导体膜37厚。另一方面，在FET70b中，电极35比有机半导体膜37薄。在任一的FET中，有机半导体膜37只与电极35的侧面接触，不与其上表面接触。根据这样的结构，可以高密度地集成化FET。另外，与现有的晶体管相比，因光照射而导致的噪声变小。
接着，采用图8及图9说明可以应用于本发明中的喷墨式打印机的一例。在打印机中可以应用用于对纸进行印刷的普通的喷墨式打印机。
图8是喷墨式打印机的主要部分的概略图。图8的打印机80具备利用压电元件的压电效果而喷出液体的喷墨式头81。打印机80从喷墨头81朝向衬底82喷出墨水滴。喷墨头81搭载于载体83上，对应于载体83沿着载体轴84往复运动，而沿着扫描方向X往复运动。打印机80还具备使衬底82相对喷墨头81沿着垂直方向(扫描方向Y)相对移动的多个辊85。喷墨头81包括：具备喷出墨水的喷嘴孔的喷嘴板；用于从喷嘴孔喷出墨水的驱动部分；向喷嘴孔供给墨水的部分。
图9A及图9B示意地表示打印机80的墨水喷出部。图9A是喷嘴孔91和其附近的剖面图。喷嘴孔91与压力室92相通，在压力室92的上部配置有振动板93和压电元件94。压力室92由墨水95注满。墨水95从墨水流路96通过墨水供给孔97而供给。若向压电元件94施加电压，则压电元件94和振动板93弯曲，压力室92的压力上升，从喷嘴孔91喷出墨水95。对形成有喷嘴孔91的喷嘴板的表面实施疏液处理，使得墨水95从喷嘴孔91沿着一定的方向喷出。
图9B是通过图9A的虚线在与纸面垂直的方向切断时的立体图。在图9B中，只表示2个喷嘴孔附近的结构，但是实际上一列地并列了多个与其相同的结构的喷嘴孔。图9B表示左侧的压电元件94和振动板93弯曲，从喷嘴孔91喷出墨水95的状态。
图9C是喷嘴板的一例的一部分的俯视图。在图9C的例的上级，100个喷嘴孔91以340μm的间隔100个并列成一列，在该例的下级，100个喷嘴孔91以340μm的间隔100个并列成一列(在图9C中，只表示一部分)。上级的喷嘴列和下级的喷嘴列间隔170μm。在图9C中，分别以虚线表示位于喷嘴板的对面侧的压电元件94、及墨水流路96。从一个墨水流路96向100个并列成一列的喷嘴孔91供给墨水95。
实施例
[实施例一]
(a)衬底的准备
将玻璃衬底(大小50mm×50mm、厚度1mm)在乙醇中超声波冲洗10分钟，然后，以室温干燥。接着，采用真空溅射装置，在玻璃衬底上形成金的薄膜(厚度100nm)。
(b)利用喷墨法喷出的喷出溶液的调制
调制溶解了1vol％的规定有机分子而成的乙醇溶液。有机分子采用CF3(CF2)n(CH2)mSH(n是0～7的整数、m是2～18的自然数)，或CH3(CH2)15SH。CH3(CH2)15SH从和光纯药工业株式会社购入。CF3(CF2)n(CH2)mSH购入或利用公知的方法合成。合成方法例如在美国特许第6509100号、美国特许第3773826号、「Journal of Fluorine Chemistry(vol.104、2000年、p173-183)」、「Journal of Fluorine Chemistry(vol.93、1999年、p107-115)」中有述。
(c)喷墨装置的准备
准备在实施方式三中说明的喷墨装置，向一个墨水室中填充喷出溶液。为了能够使喷出溶液配置于衬底的规定位置，可以使衬底和喷墨头相对移动。
还有，在实施例中采用的喷墨装置的喷墨头中，作为振动板采用铜板(厚度3μm)，作为压电元件采用厚度3μm的钛酸锆酸铅(PZT)。PZT利用真空蒸镀法形成，并沿着膜的垂直方向(001)取向。另外，喷嘴孔的直径是20μm。喷嘴孔利用放电加工法形成。合计400个喷嘴孔配置成4列。各列由以340μm间隔并列的100个喷嘴孔构成。邻接的列的间隔是170μm。溶液的喷出通过对压电元件施加频率10KHz且振幅20V的电压而进行。
(d)金属图案的形成和评价
利用喷墨法对金属膜(金的膜)上的规定区域(尺寸：500μm×500μm)喷出喷出溶液，并将溶液配置成规定图案，然后以室温干燥30分钟。由此，在金属膜上形成了有机分子膜。接着，将衬底暴露于金的蚀刻液中15秒钟，然后用纯水冲洗。金的蚀刻液采用以氧气使KOH的浓度是1M且KCN的浓度是0.1mM的水溶液饱和而得到的溶液。
利用喷墨法形成的有机分子膜的图案用以下的方法评价。将形成有有机分子膜的金属膜配置于相对湿度100％的气氛中，用光学显微镜观察金属膜的表面。在相对湿度100％的气氛中水蒸气附着于衬底上。形成有有机分子膜的区域与玻璃表面相比具有疏液性，因此附着于该区域的水蒸气被弹起而成为微小的水滴。因此，形成有有机分子膜的区域弥散光，看起来发白。另一方面，附着于未形成有机分子膜的玻璃表面的水蒸气成为均匀的液膜。因而，形成有有机分子膜的区域能够用光学显微镜识别，从而采用光学显微镜来评价有机分子膜的形状和面积。另外，算出有机分子膜的面积相对配置有溶液的区域的面积(250000μm2)的比。
用光学显微镜也观察蚀刻后形成的金属图案，评价其形状和面积。评价结果如表1所示。
表1
  喷出溶液所含有的分子的化学式   有机分子膜的形状   有机分子膜的面积和溶液的配置区域的面积的比   金属图案的状态及面积
  CF<sub>3</sub>(CF<sub>2</sub>)<sub>n</sub>(CH<sub>2</sub>)<sub>m</sub>SH0≤n≤2，2≤m≤7   椭圆形   40～60   存在多个微小的气泡的椭圆形。面积是有机分子膜的70％左右。
  CF<sub>3</sub>(CF<sub>2</sub>)<sub>n</sub>(CH<sub>2</sub>)<sub>m</sub>SH3≤n≤7，2≤m≤7   正方形   1.05～1.3   存在多个微小的气泡的正方形。面积是有机分子膜的70％左右。
  CF<sub>3</sub>(CF<sub>2</sub>)<sub>n</sub>(CH<sub>2</sub>)<sub>m</sub>SH0≤n≤2，8≤m≤18   椭圆形   40～60   与溶液图案大致相同的椭圆形。在内部没有气泡。
  CF<sub>3</sub>(CF<sub>2</sub>)<sub>n</sub>(CH<sub>2</sub>)<sub>m</sub>SH3≤n≤7，8≤m≤18   正方形   1.05～1.3   与溶液图案大致相同的正方形。在内部没有气泡。
  CH<sub>3</sub>(CH<sub>2</sub>)<sub>15</sub>SH   椭圆形   100   与溶液图案大致相同的椭圆形。在内部没有气泡。
在采用溶解了CF3(CF2)n(CH2)mSH(0≤n≤2，2≤m≤7)而成的溶液时，有机分子膜成为与作为目的的正方形的图案不同的椭圆形，其面积与作为目的的区域相比也变大。在形成的金属图案中的任一处都存在气泡。除去了气泡的部分的金属图案面积是有机分子膜面积的70％左右。这些结果可以解释如下。CF3(CF2)n(CH2)mSH(0≤n≤2，2≤m≤7)的氟代烷基链短。因此，未形成具有使喷出溶液弹起所需要的疏液性的单分子膜，从而喷出溶液在金属膜上渗出。进而，上述分子的碳化氢链短，因此未在金属膜上形成致密的单分子膜，从而蚀刻液通过分子膜。其结果是，分子膜未作为抗蚀剂膜而充分地发挥功能。
在采用溶解了CF3(CF2)n(CH2)mSH(3≤n≤7，2≤m≤7)而成的溶液时，形成了作为目的的正方形的有机分子膜。但是，在金属图案的任一处都存在气泡。这些结果可以解释如下。CF3(CF2)n(CH2)mSH(3≤n≤7，2≤m≤7)的情况下，氟代烷基链充分长，形成了具有为了使溶液弹起而所需要的疏液性的单分子膜。但是，由于上述分子的碳化氢链短，因此未在金属膜上形成致密的单分子膜，从而蚀刻液通过分子膜。其结果是，分子膜未作为抗蚀剂膜而充分地发挥功能。
在采用溶解了CF3(CF2)n(CH2)mSH(0≤n≤2，8≤m≤18)而成的溶液时，有机分子膜成为与作为目的的正方形的图案不同的椭圆形，面积与作为目的的区域相比也变大。金属图案是与有机分子膜相同的形状。在金属图案中不存在气泡。这些结果可以解释如下。CF3(CF2)n(CH2)mSH(0≤n≤2，8≤m≤18)的氟代烷基链短。因此，未形成具有使喷出溶液弹起所需要的疏液性的单分子膜，从而喷出溶液在金属膜上渗出。另一方面，由于上述分子的碳化氢链充分长，因此形成了相对蚀刻液作为抗蚀剂膜而发挥功能的致密的单分子膜。
在采用溶解了CF3(CF2)n(CH2)mSH(3≤n≤7，8≤m≤18)而成的溶液时，能够形成具有目的形状的有机分子膜。金属图案是与有机分子膜相同的形状，在金属图案中不存在气泡。这推测为，由于上述分子的氟代烷基链和碳化氢链具有充分的长度，因此形成了具有使喷出溶液弹起所需要的疏液性，且作为抗蚀剂膜而发挥功能的致密的单分子膜。
在采用溶解了CH3(CH2)15SH而成的溶液时，有机分子膜成为与作为目的的正方形的图案不同的椭圆形，其面积与作为目的的区域相比也变大。金属图案是与有机分子膜相同的形状。在金属图案中不存在气泡。这些结果可以解释如下。上述分子没有氟代烷基链。因此，未形成具有使喷出溶液弹起所需要的疏液性的单分子膜，从而溶液图案渗出。另一方面，由于上述分子的碳化氢链充分长，因此形成了相对蚀刻液作为抗蚀剂膜而发挥功能的致密的单分子膜。
如上所述，通过采用溶解了CF3(CF2)n(CH2)mSH(3≤n≤7，8≤m≤18)而成的溶液，能够形成正确的金属图案。
[实施例二]
与实施例一同样地，采用溶解了CF3(CF2)n(CH2)mSH(3≤n≤7，8≤m≤18)而成的乙醇溶液，形成金属图案。然后，在臭氧气氛中对衬底照射紫外线。对照射后的金属图案的表面进行元素分析，只观测到金的元素。从该结果可知，完全除去了金属膜(金的膜)上的CF3(CF2)n(CH2)mSH。
[实施例三]
与实施例一同样地，采用溶解了CF3(CF2)n(CH2)mSH(3≤n≤7，8≤m≤18)而成的乙醇溶液，形成金属图案。然后，以300℃对衬底进行10分钟的热处理。对热处理后的金属图案的表面进行元素分析，只观测到金的元素。从该结果可知，完全除去了金属膜(金的膜)上的CF3(CF2)n(CH2)mSH。
[实施例四]
与实施例一同样地，采用溶解了CF3(CF2)3(CH2)11SH而成的乙醇溶液，形成金属图案。不过，在衬底上形成100个相同形状的金属图案。另外，作为参照，采用通常的光刻法，在实施例所采用的衬底上形成100个500μm×500μm的正方形的金的图案。
接着，将形成有金属图案的这些衬底在通常的室内环境中放置一周。接着，向衬底表面喷射氮气，然后，采用引线结合装置将金线分别与100个金属图案的表面粘接。当在一个金属图案上尝试3次粘接但仍无法顺利地粘接时，判断为该图案不可以粘接。以用本发明的方法制作的金属图案和用光刻法制作的金属图案，调查可粘接的图案的数目。
其结果是，在用本发明的方法形成的金属图案中，90个图案可以粘接。相对于此，在采用光刻法形成的金属图案中，30个图案可以粘接。不能将金属图案和金线顺利地粘接的原因推测为，因在室内放置，导致污物附着于金属表面。用本发明形成的金属图案在表面形成有氟代烷硫醇的单分子膜，从而表面具有疏液性。因此，附着于该表面的杂质容易通过喷射氮气而除去。其结果是，用本发明的制造方法形成的配线或电极等金属图案，与用光刻法形成的金属图案相比，能够与金线粘接的数目变多。
如上所述，用本发明的制造方法形成的金属图案，与用光刻法形成的金属图案相比，不易脏污，且容易进行电连接。
[实施例五]
(a)衬底的准备
将聚碳酸酯衬底(大小50mm×50mm、厚度1mm)在乙醇中超声波冲洗10分钟，然后，以室温干燥。接着，采用真空溅射装置，在衬底上形成金的薄膜(厚度100nm)。
(b)利用喷墨法喷出的喷出溶液的调制
作为用于形成作为抗蚀剂膜而发挥功能的有机分子膜的溶液，调制溶解了1vol％的CF3(CF2)3(CH2)11SH而成的乙醇溶液(溶液1)。作为用于形成有机半导体膜的溶液，调制溶解了1vol％的聚(3-烷基噻吩)而成的三氯甲烷溶液(溶液2)。作为用于形成栅绝缘膜的溶液，调制溶解了1vol％的聚乙烯苯酚而成的异丙醇溶液(溶液3)。
(c)喷墨装置的准备
准备在实施方式三中说明的喷墨装置，分别向三个墨水室中填充溶液1～3，为了能够使各自的液体配置于衬底的规定位置，可以使衬底和喷墨头相对移动。
(d)场效应晶体管的制造
在聚碳酸酯衬底上的金属膜上利用喷墨装置涂敷上述的溶液1，然后以室温干燥30分钟。溶液1涂敷成图10的区域101的形状。由此，形成了作为抗蚀剂膜而发挥功能的有机分子膜。接着，将该衬底在金的蚀刻液中暴露15秒钟，然后，用纯水冲洗。蚀刻液采用与实施例一相同的蚀刻液。于是，形成源电极和漏电极。
接着，利用喷墨装置对图11中附注了影线而表示的区域111涂敷上述溶液2，然后，以室温干燥30分钟。由此，形成有机半导体膜。
接着，利用喷墨装置对区域111涂敷上述溶液3，并干燥。由此，形成栅绝缘膜。最后，在区域111的中央的长方形的区域(尺寸：30μm×50μm)采用障板真空蒸镀金，从而形成栅电极。实施例五形成的FET的剖面图如图12所示。在衬底121上形成有2个FET。各自的FET具备源电极122、漏电极123、有机半导体膜124、栅绝缘膜125、及栅电极126。
有机半导体膜124及栅绝缘膜125几乎没有渗出地形成于源电极122和漏电极123之间。其结果是，能够形成具有如设计所示的形状的场效应晶体管。
(e)FET的电连接性的评价
针对制作的FET，评价源电极和漏电极的端部(图11的区域112)的电连接性。为了评价，在距区域112离开1000μm的位置形成1000μm×1000μm的正方形的金的电极端子。然后，调查用引线结合连接了该电极端子和区域112之间时的连接容易性。具体地，将形成有电极端子及FET的衬底在室内环境中放置24小时之后，在4个区域112和4个电极端子之间的30个部位(合计120个部位)，用金线实施引线结合，调查是否能够顺利地连接。在金膜的表面有污物时，金线不与金膜的表面粘接。
在区域112中，在110个部位连接了金线，在10个部位未连接金线。相对于此，在电极端子中，只在20个部位连接了金线。这推测为，在区域112中，由于形成有疏液性的单分子膜，因此污物不易附着，相对于此，未形成单分子膜的正方形的金表面容易附着污物。于是，在源电极和漏电极的表面由疏液性的单分子膜覆盖时，这些电极的电连接性提高。
[实施例六]
采用在实施例五中说明的材料及装置，制作FET。不过，在本实施例中，制作栅电极相对半导体膜位于衬底侧的底栅型的晶体管。以下，说明场效应晶体管的制造方法。
通过采用了障板的真空溅射法将金属膜蒸镀于衬底上，形成栅电极(尺寸：200μm×1000μm)。接着，利用旋转涂敷法在衬底上涂敷溶液3，然后，以室温干燥。由此，形成栅绝缘膜。
接着，利用真空溅射法，形成金属膜使得其将栅绝缘膜覆盖。然后，利用溶液1，形成如图13所示的形状的有机分子膜131。此时，形成有机分子膜131使得其夹着栅绝缘膜植下的栅电极132(在图13中用虚线及影线表示)。
接着，将形成有有机分子膜131的衬底暴露于在实施利益中说明的金的蚀刻液中15秒钟，然后，用纯水冲洗。于是，形成源电极和漏电极。
接着，利用喷墨装置将溶液2涂敷于源电极和漏电极之间的区域，然后以室温干燥30分钟。由此，形成有机半导体膜。有机半导体膜几乎没有渗出地形成于源电极和漏电极之间。
[实施例七]
与实施例五同样地制作FET。不过，在本实施例中，不是由金而是由铜来形成源电极及栅电极。另外，作为蚀刻液采用5wt％的氯化亚铁水溶液。在本实施例中也可以与实施例五同样地制作如设计所示的FET。制作的FET，与实施例五同样，电连接性优越。
[实施例八]
与实施例五同样地制作FET。不过，在本实施例中，不是由金而是由银或铂来形成源电极及漏电极。这些金属的膜利用电子束蒸镀法制作。膜厚是300nm。在采用了银时，蚀刻液采用K3Fe(CN)6的浓度是0.01M、K2S2O3的浓度是0.1M的水溶液。在采用了铂时，蚀刻液采用以体积比3∶1混合了36wt％的HCl和30wt％的过氧化氢水而成的液。
在本实施例中也可以与实施例五同样地制作如设计所示的FET。制作的FET，与实施例五同样，电连接性优越。
[实施例九]
与实施例五同样地制作FET。不过，在本实施例中，不是由金而是由铝和磷化铟的化合物(Al∶InP的摩尔比是8∶2)、或铝和砷化镓的化合物(Al∶GaAs的摩尔比是8∶1)来形成源电极及漏电极。这些合金膜利用真空溅射法制作。铝和磷化铟的化合物的膜通过同时用RF等离子体溅射铝的靶和磷化铟的靶而形成。化合物的组成通过改变各自的靶的溅射条件而调整。同样，铝和砷化镓的化合物的膜采用铝的靶和砷化镓的靶而制作。
这些化合物的膜的蚀刻液采用40wt％的氯化亚铁水溶液和4vol％的盐酸的混合水溶液。
在本实施例中，也可以与实施例五同样地制作如设计所示的FET。制作的FET，与实施例五同样，电连接性优越。
如以上说明所述，在用于制造导电性图案及FET的本发明的方法中，不需要使用高价的光掩模，因此在多品种少量生产印制电路板的电路的情况下特别有用。另外，喷墨头的移动距离从原理上来说可以任意大，因此本发明的制造方法对液晶显示器或电致发光型的大型显示器的驱动元件的电极(栅电极、源电极、漏电极)的制作是有用的。
另外，由于也能够三维地移动喷墨头并且喷出液体，因此根据本发明的制作方法，能够在曲面上形成金属图案。在便携式电话等小型电子器件中，需要不浪费地使用设备内的空置的空间，需要在具有紧密地收纳于设备内的空置的空间中的形状的部件的表面形成电路。因而，本发明的制造方法对便携式电话等小型设备的制造特别有用。
另外，根据本发明的制造方法，能够在大面积的塑料衬底上简单地制作场效应晶体管。利用本发明的制造方法制造的FET作为轻且薄的便携式设备等的电路的驱动元件是优选的。
(工业上的可利用性)
本发明可以应用于成为金属电极或金属配线的导电性图案的制造方法、具有金属电极或金属配线的电子器件(例如场效应晶体管)。

Claims (13)

1. 一种导电性图案的制造方法，包括：
(i)将溶解有选自由用以下的式(1)表示的分子及用以下的式(2)表示的分子构成的组中的至少一种分子的溶液配置于导电膜上，由此在所述导电膜的一部分形成所述至少一种分子的分子膜的工序；
(ii)使所述导电膜与所述导电膜的蚀刻液接触，由此除去未形成所述分子膜的部分的所述导电膜的工序，
CF3(CF2)n(CH2)mSH    ……(1)
n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数，
CF3(CF2)p(CH2)qSS(CH2)q’(CF2)p’CF3
                                       ……(2)
p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数。
2. 如权利要求1所述的导电性图案的制造方法，所述导电膜含有选自由金、银、铜、铂、砷化镓及磷化铟构成的组中的至少一种。
3. 如权利要求1所述的导电性图案的制造方法，所述导电膜形成于树脂衬底上。
4. 一种电子器件的制造方法，所述电子器件具备导电性图案，所述制造方法包括：
(I)将溶解有选自由用以下的式(1)表示的分子及用以下的式(2)表示的分子构成的组中的至少一种分子的溶液配置于导电膜上，由此在所述导电膜的一部分形成所述至少一种分子的分子膜的工序；
(II)使所述导电膜与所述导电膜的蚀刻液接触，由此除去未形成所述分子膜的部分的所述导电膜，从而形成所述导电性图案的工序，
CF3(CF2)n(CH2)mSH    ……(1)
n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数，
CF3(CF2)p(CH2)qSS(CH2)q’(CF2)p’CF3
                                 ……(2)
p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数。
5. 如权利要求4所述的电子器件的制造方法，所述导电膜含有选自由金、银、铜、铂、砷化镓及磷化铟构成的组中的至少一种。
6. 如权利要求4所述的电子器件的制造方法，所述导电膜形成于树脂衬底上。
7. 如权利要求4所述的电子器件的制造方法，所述电子器件是场效应晶体管，所述导电性图案包括源电极及漏电极。
8. 如权利要求7所述的电子器件的制造方法，在所述(II)的工序后，包括(III)在所述源电极和所述漏电极之间配置有溶解了有机半导体材料的溶液，由此在所述源电极和所述漏电极之间形成有机半导体膜的工序。
9. 一种电子器件，其具备导电性图案，在所述导电性图案的上表面存在选自由用以下的式(1)表示的分子及用以下的式(2)表示的分子构成的组中的至少一种分子的膜，
CF3(CF2)n(CH2)mSH    ……(1)
n是处于3～7这一范围的自然数，m是处于8～18这一范围的自然数
CF3(CF2)p(CH2)qSS(CH2)q’(CF2)p’CF3
                                       ……(2)
p及p’分别是独立地处于3～7这一范围的自然数，q及q’分别是独立地处于8～18这一范围的自然数。
10. 如权利要求9所述的电子器件，所述导电性图案是源电极及漏电极，该电子器件作为场效应晶体管而发挥功能。
11. 如权利要求10所述的电子器件，包括配置于所述源电极和所述漏电极之间的有机半导体膜。
12. 如权利要求10所述的电子器件，形成于树脂衬底上。
13. 如权利要求11所述的电子器件，所述有机半导体膜和所述源电极只在所述源电极的侧面接触，所述有机半导体膜和所述漏电极只在所述漏电极的侧面接触。
CNB2005800165412A 2004-10-15 2005-10-14 导电性图案、电子器件的制造方法及电子器件 Active CN100424831C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004301146 2004-10-15
JP301146/2004 2004-10-15

Publications (2)

Publication Number Publication Date
CN1957449A CN1957449A (zh) 2007-05-02
CN100424831C true CN100424831C (zh) 2008-10-08

Family

ID=36148439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800165412A Active CN100424831C (zh) 2004-10-15 2005-10-14 导电性图案、电子器件的制造方法及电子器件

Country Status (5)

Country Link
US (1) US7704783B2 (zh)
JP (1) JP4611316B2 (zh)
KR (1) KR100998123B1 (zh)
CN (1) CN100424831C (zh)
WO (1) WO2006041153A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2925222B1 (fr) * 2007-12-17 2010-04-16 Commissariat Energie Atomique Procede de realisation d'une interconnexion electrique entre deux couches conductrices
IT1394814B1 (it) * 2009-07-13 2012-07-13 St Microelectronics Srl Trattamento superficiale di un substrato organico o inorganico per migliorare la stabilità di uno strato metallico depositato e definito litograficamente
CN107086179A (zh) * 2017-04-18 2017-08-22 武汉华星光电技术有限公司 一种在基板上制备导电图案的制程

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031131A (ja) * 1998-02-23 2000-01-28 Saint Gobain Vitrage 導電性層のエッチング法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003149831A (ja) * 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
JP2004241769A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd レジストパターンの作製方法及び半導体装置の作製方法
JP2004241770A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd 導電層の作製方法及び半導体装置の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3773826A (en) * 1967-05-16 1973-11-20 Du Pont Fluorinated acrylic monomers containing hetero atoms
JPH10204350A (ja) 1997-01-27 1998-08-04 Seiko Epson Corp インクとインクジェットヘッドと印刷装置と配線基板
JP3245410B2 (ja) 1999-01-01 2002-01-15 株式会社リコー パターン画像形成方法、膜パターン形成方法、ケミカルブランキング方法及びエレクトロフォーミング方法
JP2000340928A (ja) 1999-05-28 2000-12-08 Mitsubishi Paper Mills Ltd プリント基板直描作製方法
US6509100B1 (en) * 1999-08-18 2003-01-21 The University Of Houston System Fluorinated hydrogn bond stabilized surface modifying agents, articles made therefrom, methods for making and using the same
JP4355436B2 (ja) 2000-10-25 2009-11-04 森村ケミカル株式会社 配線パターンの形成方法、回路基板の製造方法および遮光パターンの形成された透光体の製造方法
JP3900248B2 (ja) 2001-03-30 2007-04-04 ハリマ化成株式会社 多層配線板およびその形成方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405033B2 (en) 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
CN100574563C (zh) * 2004-01-15 2009-12-23 松下电器产业株式会社 金属图形及其制造方法
JP2005331564A (ja) * 2004-05-18 2005-12-02 Seiko Epson Corp 薄膜パターンの形成方法及びデバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031131A (ja) * 1998-02-23 2000-01-28 Saint Gobain Vitrage 導電性層のエッチング法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003149831A (ja) * 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
JP2004241769A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd レジストパターンの作製方法及び半導体装置の作製方法
JP2004241770A (ja) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd 導電層の作製方法及び半導体装置の作製方法

Also Published As

Publication number Publication date
JPWO2006041153A1 (ja) 2008-05-22
US7704783B2 (en) 2010-04-27
KR100998123B1 (ko) 2010-12-02
JP4611316B2 (ja) 2011-01-12
US20070196577A1 (en) 2007-08-23
CN1957449A (zh) 2007-05-02
WO2006041153A1 (ja) 2006-04-20
KR20070085088A (ko) 2007-08-27

Similar Documents

Publication Publication Date Title
CN100574563C (zh) 金属图形及其制造方法
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
CN100580973C (zh) 薄膜晶体管、布线基板、显示装置以及电子设备
US8188465B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100569692B1 (ko) 패턴의 형성 방법, 패턴 형성 장치, 디바이스의 제조방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭기판의 제조 방법
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
WO2007037381A1 (ja) 電子回路構成部材のマウント方法およびマウント装置
JP4907975B2 (ja) 高解像度および低解像度にパターニングされた膜特徴部分をもつ大面積電子装置
CN101926234A (zh) 在基底上形成颗粒薄层的方法
KR100909481B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
CN104507685B (zh) 转印装置以及基板处理装置
KR20060051894A (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR20070011207A (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
US7326460B2 (en) Device, method of manufacturing the same, electro-optic device, and electronic equipment
TWI232708B (en) Pattern forming method, pattern forming apparatus, device manufacturing method, conductive film wiring, electro-optical device, and electronic apparatus
CN100424831C (zh) 导电性图案、电子器件的制造方法及电子器件
KR100544820B1 (ko) 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP2007083227A (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
Gili et al. Picoliter printing
Ready et al. Jet printing for large area electronics
JP2004342917A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005074331A (ja) 表面処理方法及びデバイス製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220413

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.