KR20060051894A - 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기 - Google Patents

박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기 Download PDF

Info

Publication number
KR20060051894A
KR20060051894A KR1020050091831A KR20050091831A KR20060051894A KR 20060051894 A KR20060051894 A KR 20060051894A KR 1020050091831 A KR1020050091831 A KR 1020050091831A KR 20050091831 A KR20050091831 A KR 20050091831A KR 20060051894 A KR20060051894 A KR 20060051894A
Authority
KR
South Korea
Prior art keywords
region
substrate
film pattern
liquid
functional liquid
Prior art date
Application number
KR1020050091831A
Other languages
English (en)
Other versions
KR100728149B1 (ko
Inventor
신리 사카이
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051894A publication Critical patent/KR20060051894A/ko
Application granted granted Critical
Publication of KR100728149B1 publication Critical patent/KR100728149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Ink Jet (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 세밀한 선 형상의 미세한 막 패턴이 양호한 정밀도로 안정되어 형성된 막 패턴 기판, 디바이스의 제조 방법 및 전기 광학 장치, 및 전자 기기를 제공하는 것을 과제로 한다.
뱅크부(B)에 형성된 선 형상 영역(A)의 액체 주입부(A1)와, 액체 유동부(A2)의 선폭을 동일하게 함으로써, 액체 주입부(A1)의 기능액(L1)의 압력(P1)과 액체 유동부(A2)의 기능액(L2)의 압력(P2)이 거의 동일해져 요철이 적은 박막 패턴이 기판(P)에 형성된다.
박막 패턴, 전기 광학 장치, 기능액, 도전성 미립자, 뱅크, 액적

Description

박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기{THIN FILM PATTERN SUBSTRATE, METHOD FOR MANUFACTURING DEVICE, ELECTRO-OPTIC DEVICE, AND ELECTRONIC APPARATUS}
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면.
도 3은 박막 패턴 형성 방법을 나타내는 플로차트.
도 4는 박막 패턴 형성 절차를 나타내는 모식도.
도 5는 박막 패턴 형성 절차를 나타내는 모식도.
도 6은 제 1 실시예로서의 박막 패턴 기판을 나타내는 모식도로서, (a)는 평면도, (b)는 기능액(L)의 형상을 나타내는 도면, (c)는 액적의 단면도.
도 7은 제 2 실시예로서의 박막 패턴 기판을 나타내는 모식도.
도 8은 제 3 실시예로서의 박막 패턴 기판을 나타내는 모식도.
도 9는 잔류물 처리 공정에 사용하는 플라즈마 처리 장치의 일례를 나타내는 도면.
도 10은 액정 표시 장치를 대향 기판의 측에서 본 평면도.
도 11은 도 10의 H-H'선을 따르는 단면도.
도 12는 액정 표시 장치의 등가 회로도.
도 13은 액정 표시 장치의 부분 확대 단면도.
도 14는 비접촉형 카드 매체의 분해 사시도.
도 15는 전자 기기의 구체예를 나타내는 도면으로서, (a)는 휴대 전화의 사시도, (b)는 퍼스널 컴퓨터의 사시도, (c)는 손목 시계의 사시도.
[도면의 주요 부분에 대한 부호의 설명]
1 : 액적 토출 헤드
P : 기판
L : 기능액
L1 : 제 1 영역(A1)에서의 기능액
L2 : 제 2 영역(A1)에서의 기능액
B : 뱅크
A : 선 형상 영역
A1 : 제 1 영역
A2 : 제 2 영역
d : 선폭
R1 : 제 1 영역(A1)에 적하된 기능액(L1)의 곡률 반경
R2 : 제 2 영역(A2)에 적하된 기능액(L2)의 곡률 반경
R3 : 길이 방향의 곡률 반경
h1 : 기능액(L1)의 곡률 높이
h2 : 기능액(L2)의 곡률 높이
w : 베이스부의 폭
600 : 전자 기기로서의 휴대 전화
700 : 전자 기기로서의 정보 처리 장치
800 : 전자 기기로서의 시계
본 발명은 예를 들어 배선 등의 소정 형상의 박막 패턴이 형성된 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선 등의 박막 패턴을 형성하는 방법으로서는, 예를 들어 포토리소그래피법이 사용된다. 이 포토리소그래피법은 진공 장치 등의 대규모의 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 몇 % 정도로 그 대부분을 폐기하지 않으면 안되어 제조 비용이 높다.
이것에 대하여, 예를 들면, 일본국 특개소59-75205호 공보에 개시되어 있는 바와 같이, 액체 토출 헤드로부터 액체 재료를 액적 형상으로 토출하는 액적 토출법, 소위 잉크젯법을 이용하여 기판 위에 박막 패턴을 형성하는 방법이 제안되고 있다(일본국 특개소59-75205호 공보 참조). 이 방법에서는, 박막 패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 행하여 건조시켜 막 패턴을 형성한다. 또한, 이 막 패턴에는 액체 재료를 주입하는 액체 주입부와, 액체가 유동하는 액체 유동부가 있다. 이 방법에 의하면, 포토리소그래피가 불필요해져 프로세스가 대폭 간략화되는 동시에 원재료의 사용량도 적어도 된다는 이점이 있다.
그러나, 최근에 디바이스를 구성하는 회로의 고밀도화가 진행되고, 예를 들면, 배선에 대해서도 한층 더한 미세화, 세선화(細線化)가 요구되고 있다. 상술한 액적 토출법을 이용한 박막 패턴 형성 방법에서는 토출한 액적이 착탄 후에 기판 위에서 확대되므로, 미세한 박막 패턴을 안정적으로 형성하는 것이 곤란하였다.
특히, 상술한 액적의 확대가 균일하지 않은 경우에는 액체를 주입하는 액체 주입부와, 액체가 유동하는 액체 유동부의 액체 표면의 높이가 동일해지지 않아, 액체 주입부에 액체가 많이 잔존하여 액체 주입부와, 액체 유동부의 막 두께의 차이가 생겨 버릴 우려가 있었다. 또한, 액체 재료(잉크)의 번짐에 의해 결함이 발생할 우려가 있었다. 이에 의해, 막을 적층하여 디바이스를 제조하는 공정에서는 미세한 패턴의 적층막을 얻는 것이 곤란하였다.
본 발명의 목적은 세밀한 선 형상의 미세한 막 패턴을 양호한 정밀도로 안정하게 형성할 수 있는 막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것이다.
본 발명의 박막 패턴 기판은 기능액을 기판 위에 배치함으로써 박막 패턴이 형성된 기판으로서, 상기 기능액이 주입되는 제 1 영역부와, 상기 제 1 영역부에 주입된 상기 기능액이 유동하는 제 2 영역부를 구비하고, 상기 제 1 영역부는 상기 제 1 영역부의 폭보다 좁은 선폭(線幅)의 복수의 선 형상 패턴을 갖고, 상기 제 2 영역부를 구성하는 선 형상 패턴은 상기 제 1 영역부를 구성하는 복수의 선 형상 패턴 중 적어도 1개와 연결되어 있는 것을 특징으로 한다.
본 발명에 의하면, 제 2 영역부가 복수의 선 형상 패턴 중 적어도 1개와 연결되어 있으므로, 제 1 영역부에 주입된 기능액의 표면 장력에 의한 압력과, 제 2 영역부에 흘러나간 기능액의 표면 장력에 의한 압력이 정상 상태에서 균형이 잡히게 된다. 또한, 기능액이 토출한 후에는 제 1 영역부의 기능액의 곡률 높이와, 제 2 영역부의 기능액의 곡률 높이가 거의 균일해지므로, 건조 후에는 제 1 영역부의 막 두께와, 제 2 영역부의 막 두께가 거의 동일해진다. 따라서, 요철이 적은 박막 패턴의 기판이 형성된다.
본 발명의 박막 패턴 기판은 상기 제 1 영역부의 박막 패턴이 격자 형상 또는 빗살 형상으로 형성되어 있는 것이 바람직하다.
본 발명에 의하면, 격자 형상 또는 빗살 형상의 박막 패턴의 기판이 형성되므로 광학 소자 등에 채용할 수 있다.
본 발명의 박막 패턴 기판은 상기 제 1 영역부의 막 패턴이 소액성부(疎液性部)에 의해 구획된 친액성부(親液性部)인 것이 바람직하다.
본 발명에 의하면, 제 1 영역부로부터 제 2 영역부를 향하여 소액성부로 둘러싸인 친액성부를 기능액이 통과하므로 기능액이 흐르기 쉬워진다. 따라서, 더욱 요철이 적은 균일한 박막 패턴의 기판이 형성된다.
본 발명의 박막 패턴 기판은 상기 제 1 영역부에 잉크젯법에 의해 기능액이 주입되는 것이 바람직하다.
본 발명에 의하면, 기능액이 비상(飛翔)하여 기판에 착탄될 때까지의 비상 직경을 더욱 미세하게 컨트롤할 수 있으므로, 기능액을 복수 회로 나누어 제 1 영역부에 주입할 수 있다. 즉, 제 2 영역부에는 몇 회로 분할되어 기능액이 흘러가게 되어 있으므로, 더욱 균일한 박막 패턴의 기판이 형성된다.
본 발명의 박막 패턴 기판은 상기 박막 패턴이 도전성의 패턴인 것이 바람직하다.
본 발명에 의하면, 박막 패턴을 배선 패턴으로 할 수 있다. 즉, 각종 디바이스에 이 배선 패턴을 응용할 수 있다.
본 발명의 박막 패턴 기판은 상기 제 1 영역부의 선폭과, 상기 제 2 영역부의 선폭이 대략 동일 치수인 것이 바람직하다.
본 발명에 의하면, 기능액이 제 1 영역부로부터 제 2 영역부로 균일하게 흐름으로써, 제 1 영역부의 기능액의 압력과, 제 2 영역부의 기능액의 압력이 거의 동일해진다. 또한, 제 1 영역부의 기능액의 높이와, 제 2 영역부의 기능액의 높이가 거의 동일해진다. 따라서, 더욱 요철이 적은 균일한 박막 패턴의 기판이 형성된다.
본 발명의 디바이스의 제조 방법은 기능액을 기판 위에 배치함으로써 박막 패턴을 형성하는 방법으로서, 상기 박막 패턴은 상기 기능액이 주입되는 제 1 영역 부를 형성하는 공정과, 상기 제 1 영역부에 상기 기능액이 흘러가도록 접속하여 배치된 제 2 영역부를 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명에 의하면, 균일한 막 두께로 더욱 미세화된 막 패턴을 갖는 디바이스를 얻을 수 있다.
본 발명의 전기 광학 장치는 박막 패턴 기판을 갖는 디바이스를 구비하고 있는 것을 특징으로 한다.
본 발명에 의하면, 더욱 미세화된 디바이스를 갖으므로 더욱 높은 정밀도로 소형화가 가능한 전기 광학 장치를 제공할 수 있다.
본 발명의 전자 기기는 상술한 전기 광학 장치를 구비하고 있는 것을 특징으로 한다.
본 발명에 의하면, 더욱 높은 정밀도로 소형화가 가능한 전기 광학 장치를 갖으므로 더욱 고정밀도의 전자 기기를 제공할 수 있다.
이하, 본 발명의 박막 패턴 기판, 디바이스의 제조 방법의 실시예를 들어 첨부된 도면에 따라 상세하게 설명한다. 본 실시예에서는, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 포함하는 배선 패턴(막 패턴) 형성용 잉크(기능액)를 액적 형상으로 토출하고, 기판 위에 도전성 막으로 형성된 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
(제 1 실시예)
우선, 사용하는 잉크(기능액)에 대해서 설명한다. 액체 재료인 배선 패턴 형성용 잉크는 도전성 미립자를 분산매에 분산한 분산액으로 이루어지는 것이다. 본 실시예에서는 도전성 미립자로서, 예를 들면, 금, 은, 동, 알루미늄, 파라듐 및 니켈 중 적어도 어느 하나를 함유하는 금속 미립자 이외에, 이들의 산화물 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들의 도전성 미립자는 분산성을 향상시키기 위하여 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1㎚ 이상 1.0㎛ 이하인 것이 바람직하다. 1.0㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로서는 상기한 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에텔, 에틸렌글리콜디에틸에텔, 에틸렌글리콜메틸에틸에텔, 디에틸렌글리콜디메틸에텔, 디에틸렌글리콜디에틸에텔, 디에틸렌글리콜메틸에틸에텔, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에텔, p-디옥산 등의 에텔계 화합물, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법으로의 적용이 용이하다는 점에서, 물, 알코올류, 탄화수소계 화합물, 에텔계 화합물이 바람직하고, 더욱 바람직한 분산매로서는 물, 탄화수 소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에 의해 잉크를 토출할 때, 표면 장력이 0.02N/m 미만이면 잉크의 노즐면에 대한 흡습성이 증대하므로 비행 굴곡이 생기기 쉽고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스의 형상이 안정되지 않으므로 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위하여, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 노니온(Non-ion)계 등의 표면 장력 조절제를 미량 첨가할 수도 있다. 노니온계 표면 장력 조절제는 잉크의 기판에의 흡습성을 향상시키고, 막의 레벨링성을 개량하며, 막의 미세한 요철 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는 필요에 따라, 알코올, 에텔, 에스텔, 케톤 등의 유기 화합물을 포함할 수도 있다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우에는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱필름, 금속판, 세라믹 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막, 절연막 등이 하지층으로서 형성 된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로서는 대전 제어 방식, 가압 진동 방식, 전기 기계 변환 방식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/cm2 정도의 초고압을 인가하여 노즐 선단 측에 재료를 토출시키는 것으로서, 제어 전압을 걸지 않는 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료 간에 정전적인 반발이 일어나 재료가 비산되어 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형되는 성질을 이용한 것으로, 피에조 소자가 변형됨으로써 재료를 저장한 공간에 가요(可堯) 물질을 통하여 압력을 주고, 이 공간으로부터 재료를 밀어내어 토출 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(거품)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하고 난 후 재료를 꺼내는 것이다. 또한, 이 외에 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 튀기는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액체 재료의 한 방울의 양은 예를 들어 1나노그램 내지 300나노그램이다.
다음에, 본 발명에 따른 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다. 이 디바이스 제조 장치로서는 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함으로써 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
도 1에서, 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드 축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크가 배치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드로서, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면(下面)에 X축 방향으로 나열되어 일정 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대하여, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등으로서, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면 X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다.
스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등으로서, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, 제어 장치(CONT)는 X축 방향 구동 모터(2)에 대하여 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(3)에 대하여 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것으로서, Y축 방향 구동 모터(도시 생략)를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드 축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단으로서, 기판(P) 위에 도포된 잉크에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7) 를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향으로 일정 간격으로 나열되어 설치되어 있다. 또한, 도 1에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시킬 수 있도록 할 수도 있다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절 가능하게 할 수도 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴 형성용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하여 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형되고, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(22)의 뒤틀림 양이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(22)의 뒤틀림 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않으므로, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음에, 본 발명의 배선 패턴 형성 방법의 일실시예에 대해서, 도 3, 도 4 및 도 5를 참조하면서 설명한다.
도 3은 본 실시예에 따른 배선 패턴 형성 방법의 일례를 나타내는 플로차트 도면, 도 4 및 도 5는 형성 절차를 나타내는 모식도이다.
도 3에 나타낸 바와 같이, 본 실시예에 따른 배선 패턴의 형성 방법은 상술한 잉크(기능액)의 액적을 기판 위에 토출하고, 기판 위에 도전막 배선 패턴을 형성(묘화)하는 것으로서, 기판 위에 배선 패턴에 따른 뱅크를 돌출 설치하는 뱅크 형성 공정(S1)과, 기판에 친액성을 부여하는 친액화 처리 공정(S2)과, 뱅크에 발액성을 부여하는 발액화 처리 공정(S3)과, 발액성이 부여된 뱅크 간에 잉크를 배치하는 재료 배치 공정(S4)과, 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(S5)과, 소성 공정(S6)을 갖고 있다. 이하, 각 공정마다 상세하게 설명한다. 본 실시예에서는, 기판(P)으로서 유리 기판이 사용된다.
<뱅크 형성 공정>
우선, 유기 재료 도포 전에 표면 개질 처리로서 기판(P)에 대하여 HMDS 처리가 실시된다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기 형상으로 하여 도포하는 방법이다. 이것에 의해, 도 4의 (a)에 나타낸 바와 같이, 뱅크와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS층(32)이 기판(P) 위에 형성된다.
뱅크는 구획 부재로서 기능하는 부재로서, 뱅크의 형성은 포토리소그래피법 이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 포토리소그래피법을 사용하는 경우는 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등의 소정의 방법으로 기판(P)의 HMDS층(32) 위에 뱅크의 높이에 맞추어 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상(배선 패턴)에 맞추어 마스크를 실시하여 레지스트를 노광·현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로, 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물이고 상층이 유기물로 구성된 2층 이상으로 뱅크(볼록부)를 형성할 수도 있다. 이에 의해, 도 4의 (b)에 나타낸 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B, B)가 돌출 설치된다. 또한, 이와 같이 하여 형성되는 뱅크(B, B)로서는 그 상부 측의 폭이 좁고, 바닥부 측의 폭이 넓은 테이퍼 형상으로 하는 것이 후술하는 바와 같이 뱅크 간의 홈부에 잉크의 액적이 흘러들어 가기 쉬워지므로 바람직하다.
뱅크를 형성하는 유기 재료로서는 잉크에 대하여 발액성을 나타내는 재료일 수도 있고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 양호하여 포토리소그래피에 의한 패터닝이 하기 쉬운 절연 유기 재료일 수도 있다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다. 또는, 무기골격(실록산 결합)을 주쇄(主鎖)로 유기기를 가진 재료일 수도 있다.
기판(P) 위에 뱅크(B, B)가 형성되면 불산 처리가 실시된다. 불산 처리는 예를 들어 2.5% 불산 수용액으로 에칭을 실시함으로써, 뱅크(B, B) 간의 HMDS층 (32)을 제거하는 처리이다. 불산 처리에서는 뱅크(B, B)가 마스크로서 기능하고, 도 4의 (c)에 나타낸 바와 같이, 뱅크(B, B) 간에 형성된 홈부(34)의 바닥부(35)에 있는 유기물인 HMDS층(32)이 제거되고, 기판(P)이 노출된다.
<친액화 처리 공정>
다음에, 뱅크(B, B) 간의 바닥부(35)(기판(P)의 노출부)에 친액성을 부여하는 친액화 처리 공정이 행해진다. 친액화 처리 공정으로서는 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 여기서는, O2 플라즈마 처리를 실시한다.
O2 플라즈마 처리는 기판(P)에 대하여 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사한다. O2 플라즈마 처리 조건의 일례로서, 예를 들면, 플라즈마 파워가 50W 내지 1,000W, 산소 가스 유량이 50mL/min 내지 100mL/min, 플라즈마 방전 전극에 대한 기판의 상대 이동 속도가 0.5mm/sec 내지 10mm/sec, 기판 온도가 70℃ 내지 90℃이다.
그리고, 기판(P)이 유리 기판의 경우, 그 표면은 배선 패턴 형성용 잉크에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써, 뱅크(B, B) 간에서 노출하는 기판(P) 표면(바닥부(35))의 친액성을 더욱 높일 수 있다. 여기서, 뱅크 간 바닥부(35)의 잉크에 대한 접촉각이 15°이하로 되도록 O2 플라즈마 처리나 자외선 조사 처리가 행해지는 것이 바람직하 다.
도 9는 O2 플라즈마 처리할 때에 사용하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이다. 도 9에 나타내는 플라즈마 처리 장치는 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료 테이블(40)을 갖고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Y축 방향으로 이동 가능하게 되어 있다. 전극(42)의 하면에는 이동 방향과 직교하는 X축 방향으로 연장되는 2개의 평행한 방전 발생부(44, 44)가 돌출 설치되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 설치되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상 방전을 방지하는 것이다. 그리고, 유전체 부재(45)를 포함하는 전극(42)의 하면은 대략 평면 형상으로 되어 있고, 방전 발생부(44) 및 유전체 부재(45)와 기판(P) 사이에는 약간의 공간(방전 갭)이 형성되도록 되어 있다. 또한, 전극(42)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 설치되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 통하여 가스 도입구(49)에 접속되어 있다.
가스 통로(47)를 통하여 가스 분출구(46)로부터 분사된 처리 가스를 포함하는 소정 가스는 상기 공간 속을 이동 방향(Y축 방향)의 전방 및 후방으로 나뉘어 흐르고, 유전체 부재(45)의 전단 및 후단으로부터 외부에 배기된다. 이와 동시에, 전원(41)으로부터 전극(42)에 소정의 전압이 인가되고, 방전 발생부(44, 44)와 시료 테이블(40) 사이에서 기체 방전이 발생한다. 그리고, 이 기체 방전에 의해 생 성되는 플라즈마로 상기 소정 가스의 여기(勵起) 활성종이 생성되고, 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시예에서는, 상기 소정 가스는 처리 가스인 산소(O2)와, 대기압 근방의 압력하에서 방전을 용이하게 개시시키고, 또한 안정적으로 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희소성 가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다.
특히, 처리 가스로서 산소를 사용함으로써, 뱅크(B, B) 간의 바닥부(35)에서의 뱅크 형성시의 유기물(레지스트나 HMDS) 잔류물을 제거할 수 있다. 즉, 상기 불산 처리에서는 뱅크(B, B) 간 바닥부(35)의 HMDS(유기물)이 완전하게 제거되지 않는 경우가 있다. 또는, 뱅크(B, B) 간의 바닥부(35)에 뱅크 형성시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, O2 플라즈마 처리를 행함으로써 뱅크(B, B) 간 바닥부(35)의 잔류물이 제거된다.
또한, 여기서는 불산 처리를 행함으로써 HMDS층(32)을 제거하도록 설명했지만, O2 플라즈마 처리 또는 자외선 조사 처리에 의해 뱅크 간 바닥부(35)의 HMDS층(32)을 충분하게 제거할 수 있으므로 불산 처리는 행하지 않아도 된다. 또한, 여기서는 친액화 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리의 어느 한쪽을 행하도록 설명했지만, 물론 O2 플라즈마 처리와 자외선 조사 처리를 조합시킬 수도 있다.
<발액화 처리 공정>
계속해서, 뱅크(B)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는 4불화탄소(테트라플루오로메탄)를 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용한다. CF4 플라즈마 처리의 조건은 예를 들어 플라즈마 파워가 50W 내지 1,000W, 4불화탄소 가스 유량이 50mL/min 내지 100mL/min, 플라즈마 방전 전극에 대한 기판 반송 속도가 0.5mm/sec 내지 20mm/sec, 기판 온도가 70℃ 내지 90℃로 된다. 또한, 처리 가스로서는 테트라플루오로메탄에 한정되지 않고, 다른 플루오로카본계의 가스 또는 SF6이나 SF5CF3 등의 가스도 사용할 수 있다. CF4 플라즈마 처리에는 도 9를 참조하여 설명한 플라즈마 처리 장치를 사용할 수 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이것을 구성하는 수지 중에 불소기가 도입되고, 뱅크(B, B)에 대하여 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는 뱅크(B)를 형성하기 전에 행할 수도 있지만, 아크릴 수지나 폴리이미드 수지 등은 O2 플라즈마에 의한 사전 처리가 이루어진 편이 더욱 불소화(발액화)되기 쉽다는 성질이 있으므로, 뱅크(B)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 뱅크 간의 기판(P) 노출부에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, 기 판(P)은 그 친액성, 즉 흡습성이 실질적으로 손실되지 않는다.
상술한 친액화 처리 공정 및 발액화 처리 공정에 의해, 뱅크(B)의 발액성이 뱅크 간 바닥부(35)의 발액성보다 높아지도록 표면 개질 처리된 것으로 된다. 또한, 여기서는 친액화 처리로서 O2 플라즈마 처리를 행하고 있지만, 상술한 바와 같이, 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, O2 플라즈마 처리를 행하지 않고 CF4 플라즈마 처리만을 행하는 것에 의해서도 뱅크(B)의 발액성을 뱅크 간의 바닥부(35)보다 높게 할 수 있다.
<재료 배치 공정>
다음에, 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여 배선 패턴 형성용 잉크의 액적이 기판(P) 위의 뱅크(B, B) 간에 배치된다. 또한, 여기서는 도전성 재료로서 유기 은화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜에틸에텔을 사용한 유기 은화합물로 이루어지는 잉크를 토출한다. 재료 배치 공정에서는, 도 5의 (d)에 나타낸 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 포함하는 잉크를 액적으로 하여 토출한다. 액적 토출 헤드(1)는 뱅크(B, B) 간의 홈부(34)를 향하여 잉크의 액적을 토출하여 홈부(34) 내에 잉크를 배치한다. 이 때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉, 홈부(34))은 뱅크(B, B)에 둘러싸여 있으므로, 액적이 소정 위치 이외에 확대되는 것을 저지할 수 있다.
본 실시예에서는, 뱅크(B, B) 간 홈부(34)의 폭 W(여기서는, 홈부(34)의 개 구부에서의 폭)는 잉크(기능액)의 액적의 직경 D보다 작게 설정되어 있다. 또한, 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 의해, 액적 토출 헤드(1)의 토출 노즐이 막히지 않아 안정된 액적 토출을 행할 수 있다.
이러한 액적을 액적 토출 헤드(1)로부터 토출하여 홈부(34) 내에 배치하면, 액적은 그 직경 D가 홈부(34)의 폭 W보다 크다는 점에서, 도 5의 (e)의 2점 쇄선으로 나타낸 바와 같이, 그 일부가 뱅크(B, B) 위에 배치된다. 그런데, 뱅크(B, B)의 표면이 발액성으로 되어 있고 또한 테이퍼 형상으로 되어 있는 점에서, 이들 뱅크(B, B) 위에 배치된 액적 부분이 뱅크(B, B)로부터 튕겨나오고, 또한 모세관 현상에 의해 홈부(34) 내에 흘러내림으로써, 도 5의 (e)의 실선으로 나타낸 바와 같이, 액적이 홈부(34) 내에 들어간다.
또한, 홈부(34) 내에 토출되고, 또는 뱅크(B, B)로부터 흘러내린 잉크는 기판(P)(바닥부(35))이 친액화 처리되어 있는 점에서 확장 습윤되기 쉽게 되어 있고, 이에 의해 잉크는 더욱 균일하게 홈부(34) 내를 매립하게 된다. 따라서, 홈부(34)의 폭 W가 액적의 직경 D보다 작은데도 불구하고, 홈부(34) 내를 향하여 토출된 액적은 홈부(34) 내에 양호하게 들어가 이것을 균일하게 매립하게 된다.
<중간 건조 공정>
기판(P)에 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위하여 필요에 따라 건조 처리를 한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 이외에, 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는 특별히 한정되지 않지만, 적외선 램프, 키세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들의 광원은 일반적으로는 출력 10W 이상 5,000W 이하의 범위의 것이 사용되지만, 본 실시예에서는 100W 이상 1,000W 이하의 범위로 충분하다. 그리고, 이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 행함으로써, 도 5의 (f)에 나타낸 바와 같이, 잉크의 액적이 복수층 적층되어 막 두께가 두터운 배선 패턴(박막 패턴)(33)이 형성된다.
<소성 공정>
토출 공정 후의 건조막은 유기 은화합물의 경우, 도전성을 얻기 위하여 열처리를 행하고, 유기 은화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중 또는 수소 등의 환원 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 운동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절하게 결정된다. 본 실시예에서는, 토출되어 패턴을 형성한 잉크에 대하여 대기 중 클린 오븐에 의해 280℃ 내지 300℃에서 300분간의 소성 공정이 행해진다. 또한, 예를 들어 유기 은화합물의 유기분을 제거하기 위해서는 약 200℃에서의 소성을 필요로 한다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 250℃ 이하에서 행하는 것이 바람직하다. 이상의 공정에 의해, 토출 공정 후의 건조막은 미립자 간의 전기적 접촉이 확보되어 도전성 막으로 변환된다.
또한, 소성 공정 후, 기판(P) 위에 존재하는 뱅크(B, B)를 애싱(ashing) 박리 처리에 의해 제거할 수 있다. 애싱 처리로서는 플라즈마 애싱이나 오존 애싱 등을 채용할 수 있다. 플라즈마 애싱은 플라즈마화한 산소 가스 등의 가스와 뱅크(레지스트)를 반응시키고, 뱅크를 기화시켜 박리·제거하는 것이다. 뱅크는 탄소, 산소, 수소로 구성되는 고체의 물질로서, 이것이 산소 플라즈마와 화학 반응함으로써 CO2, H2O, O2로 되고, 모두 기체로서 박리할 수 있다. 한편, 오존 애싱의 기본 원리는 플라즈마 애싱과 동일하고, O3(오존)을 분해하여 반응성 가스의 O+(산소 래디컬)로 바꾸고, 이 O+과 뱅크를 반응시킨다. O+과 반응한 뱅크는 CO2, H2O, O2로 되고, 모두 기체로서 박리된다. 기판(P)에 대하여 애싱 박리 처리를 실시함으로써 기판(P)으로부터 뱅크가 제거된다. 뱅크를 제거하는 공정으로서는 애싱 박리 처리 이외에도 뱅크를 용제에 녹이는 방법이나 물리적으로 제거하는 방법을 행할 수도 있다.
여기서, 본 발명의 제 1 실시예로서의 막 패턴 기판의 형성 방법에 대해서 설명한다.
도 6은 제 1 실시예로서의 박막 패턴 기판을 나타내는 모식도로서, (a)는 평 면도, (b)는 기능액(L)의 형상을 나타내는 사시도, (c)는 액적의 단면도이다.
도 6의 (a)에 나타낸 바와 같이, 기판(P) 위에 뱅크(B)를 형성할 때, 뱅크(B)에 의해 구획되는 선 형상 영역(A)에 대해서, 제 1 영역(A1)이 격자 형상으로 구획 형성되어 있고, 또한 제 1 영역(A1)의 선폭(d)과, 제 2 영역(A2)의 선폭(d)이 균등해지도록 막 패턴이 구성되어 있다.
기판(P) 위에 뱅크(B)가 형성되고, 이 뱅크(B)에 의해 구획된 선 형상 영역(A)에 기능액(L)을 배치할 수 있도록 구성되어 있다. 특히, 액적 토출 헤드(1)의 노즐로부터 기능액(L)이 제 1 영역(A1)에 토출에 의해 주입됨으로써, 이 주입된 기능액(L)이 제 1 영역(A1)으로부터 제 2 영역(A2)을 향하여 유동해 가도록 구성되어 있다.
또한, 이 막 패턴 형성 방법에서는 뱅크(B)에 의해 구획된 선 형상 영역(A)의 선폭(d)이 균등하게 형성되어 있는 것에 의해, 기능액(L)이 제 1 영역(A1)으로부터 제 2 영역(A2)으로 효율적으로 흘러 간다. 또한, 제 1 영역(A1)에 기능액(L)을 계속해서 적하시킴으로써, 제 1 영역(A1)에 체류한 기능액(L)이 서서히 고조되고, 점점 제 1 영역(A1)으로부터 제 2 영역(A2)으로 기능액(L)이 흘러나간다. 제 2 영역(A2)에 흘러들어간 기능액(L)은 제 2 영역(A2)에 체류한다.
여기서, 뱅크(B)에 의해 구획된 선 형상 영역(A)에 기능액(L)이 배치되고, 이 기능액(L)이 예를 들어 건조됨으로써, 기판(P) 위에 선 형상의 막 패턴(F)이 형성된다. 이 경우, 뱅크(B)에 의해 막 패턴(F)의 형상이 규정되는 점에서, 예를 들어 인접하는 뱅크(B, B) 간의 폭을 좁게 하는 등, 뱅크(B)를 적절하게 형성함으로 써 막 패턴(F)의 미세화나 세선화가 도모되고 있다. 또한, 제 1 영역(A1)의 외측을 둘러싸는 뱅크만으로 하고, 그 내측의 섬 형상의 뱅크는 발액 처리면으로 하는 구성으로도 가능하다.
일반적으로, 선 형상 영역(A)에 액체를 배치할 때, 액체의 표면 장력의 작용 등에 의해 그 영역에 액체가 유입되기 어렵거나, 그 영역 내에서 액체가 확대되기 어려운 경우가 있다. 이것에 대하여, 본 발명의 막 패턴 기판의 형성 방법은 선폭이 균등하게 설치되어 있으므로, 제 1 영역(A1)과, 제 2 영역(A2)의 압력이 거의 일정해지기 때문에 이 부분에서의 액체의 움직임이 안정되어, 선 형상 영역(A)으로의 기능액(L)의 유입 또는 선 형상 영역(A) 내에서의 기능액(L)의 확대가 촉진된다.
이와 같이, 기능액(L)을 배치할 때의 제 1 영역(A1)으로부터 제 2 영역(A2)으로의 기능액(L)의 유입이 촉진되는 점에서, 제 2 영역(A2)의 도중에서 잉크 번짐 등이 일어나지 않고 막 패턴(F)이 원하는 형상으로 형성된다. 따라서, 세밀한 선 형상의 막 패턴(F)을 양호한 정밀도로 안정적으로 형성할 수 있다.
여기서, 도 6의 (b)를 참조하면서 제 1 영역(A1)의 압력(P1)과, 제 2 영역(A2)의 압력(P2)이 거의 일정해지는 것에 대해서 설명한다.
제 1 영역(A1)에 기능액(L)이 적하되면, 이 기능 액적(L)은 표면 장력에 의해 안정되려고 하는 힘이 활성화되어 반구 형상을 나타낸다. 그러나, 계속해서 기능액(L)을 제 1 영역(A1)에 적하하면, 기능액(L)이 점차 증가해 나가 선 형상 영역 (A)에 설치된 격자 형상의 홈을 따라 기능액(L)이 제 1 영역(A1)으로부터 제 2 영역(A2)으로 흘러들어 간다. 소정량의 기능액(L)의 적하가 완료되면, 제 1 영역(A1)과, 제 2 영역(A2)이 세밀한 홈 형상이므로, 제 1 영역(A1)에 적하된 기능액(L1)의 형상과, 제 2 영역(A2)의 기능액(L2)의 형상이 대략 어묵 형상으로 되어 제 1 영역(A1)의 압력(P1)과, 제 2 영역(A2)의 압력(P2)이 동일해지고, 안정된다(도 6의 (b) 참조).
여기서, 제 1 영역(A1)과 제 2 영역(A2)의 선폭을 d로 하고, 제 1 영역(A1)에 적하된 기능액(L1)의 압력을 P1, 표면 장력을 σ, 액면 곡률 반경을 R1, 길이 방향의 곡률 반경을 R3라고 하면 R3는 ∞로서, P1, σ, R1 사이에는 이하의 관계가 성립되고, 제 1 영역(A1)에 적하된 기능액(L1)의 압력(P1)은 표면 장력을 σ로서, (1)식에 의해 나타낸다.
[수식 1]
Figure 112005055469031-PAT00001
...(1)
다음에, 제 2 영역(A2)의 기능액(L2)의 압력을 P2, 표면 장력을 σ, 폭 방향의 곡률 반경을 R2, 길이 방향의 곡률 반경을 R3라고 하면 R3는 ∞로서, P2, σ, R2 사이에는 이하의 관계가 성립되고, 제 2 영역(A2)의 압력(P2)은 표면 장력을 σ로서, (2)식에 의해 나타낸다.
[수식 2]
Figure 112005055469031-PAT00002
...(2)
단, 제 1 영역(A1)과, 제 2 영역(A2)은 선폭(d)이 공통되므로, R1=R2로 되고, (1)식과 (2)식으로부터 P1=P2로 된다. 즉, 제 1 영역(A1)의 기능액(L1)의 압력(P1)과 제 2 영역(A2)의 기능액(L2)의 압력(P2)이 동일해져 정상 상태에서는 균형이 잡힌다.
여기서, 도 6의 (c)를 참조하면서 제 1 영역(A1)과, 제 2 영역(A2)의 곡률 높이 h에 대해서 설명한다.
도 6의 (c)에 나타낸 바와 같이, 액적(L)의 곡률 반경을 R, 곡률 높이를 h, 베이스부의 폭을 w라고 하면, 곡률 높이 h는 (3)식으로 나타낼 수 있다.
[수식 3]
Figure 112005055469031-PAT00003
...(3)
여기서, 제 1 영역(A1)에 적하된 기능액(L1)의 곡률 반경을 R1, 곡률 높이를 h1, 베이스부의 폭을 w라고 하면, 곡률 높이 h1는 (4)식으로 나타낼 수 있다.
[수식 4]
Figure 112005055469031-PAT00004
...(4)
마찬가지로, 제 2 영역(A2)에 적하된 기능액(L2)의 곡률 반경을 R2, 곡률 높이를 h2, 베이스부의 폭을 w라고 하면, 곡률 높이 h2는 (5)식으로 나타낼 수 있다.
[수식 5]
Figure 112005055469031-PAT00005
...(5)
여기서, 제 1 영역(A1)과, 제 2 영역(A2)은 선폭(d)이 공통되므로, R1=R2로 되고, (4)식과 (5)식으로부터 h1=h2로 된다. 따라서, 최종적으로 건조 후에는 제 1 영역(A1)과, 제 2 영역(A2)의 막 두께가 동일해진다.
이상과 같은 제 1 실시예에서는 다음과 같은 효과를 얻을 수 있다.
(1) 선 형상 영역(A)에 선폭이 좁은(세밀한) 제 1 영역(A1)의 선 형상 패턴을 갖으므로, 제 1 영역(A1) 내에서는 적하된 액적(L)의 곡률 높이 h가 거의 균일해진다. 따라서, 액적(L)이 건조된 후에는 막의 두께가 균일해지고, 요철이 적은 막 패턴이 형성된다. 또한, 넓은 묘화 영역에 잉크가 토출된 경우, 잉크가 흡수되어버려 잉크 번짐을 일으키는 경우가 있다. 그러나, 이 넓은 묘화 영역을 선폭이 좁은(세밀한) 제 1 영역(A1)으로 구획 형성함으로써, 잉크가 좁은(세밀한) 제 1 영역(A1)을 따라 흐르기 쉬워지므로, 잉크 번짐을 일으키는 일이 없다. 따라서, 결 함이 적은 박막 패턴을 형성할 수 있다.
(2) 선 형상 영역(A)에서의 제 1 영역(A1)과 제 2 영역(A2)의 패턴을 구성하는 홈부의 선폭(d)을 균등하게 한 것에 의해, 제 1 영역(A1)의 기능액(L1)의 압력(P1)과 제 2 영역(A2)의 기능액(L2)의 압력(P2)이 동일해지고, 제 1 영역(A1)에 주입된 기능액(L)을 효율적으로 제 2 영역(A2)에 흘러들어가게 할 수 있다. 즉, 필요 최소한의 액적으로 막 패턴을 형성할 수 있는 동시에, 더욱 미세한 막 패턴을 형성할 수 있다.
(3) 또한, 제 1 영역(A1)과 제 2 영역(A2)의 선폭(d)이 동일하므로, 제 1 영역(A1)과 제 2 영역(A2)의 패턴을 구성하는 선폭(d)에 적하된 기능액(L) 중에 포함되는 분산매의 증발 속도가 동일한 정도가 되므로, 건조 과정에서의 막의 균일성을 용이하게 얻을 수 있다. 즉, 제 1 영역(A1)과 제 2 영역(A2)의 막의 두께가 동일한 정도가 되므로 요철이 적은 막 패턴을 형성할 수 있다. 따라서, 이 막 패턴 위에 다른 막을 적층하여 얻어지는 적층 구조의 적층막으로도 평탄하고 균일한 적층막을 형성할 수 있으므로, 단선 등이 없는 안정된 품질의 디바이스를 제공할 수 있다.
(제 2 실시예)
다음에, 본 발명의 제 2 실시예에 대해서 설명한다. 제 2 실시예는 상술한 제 1 실시예에서의 액체 주입부(A2)가 빗살 형상으로 되어 있는 것이 다르다. 또한, 상술한 제 1 실시예와 동일한 부품 및 동일한 기능을 갖는 부품에는 동일 기호 를 붙여 설명을 생략한다.
도 7은 제 2 실시예로서의 막 패턴 기판의 모식도이다.
도 7에 나타낸 바와 같이, 이 막 패턴은 기판(P) 위에 뱅크(B)를 형성할 때, 뱅크(B)에 의해 구획되는 선 형상 영역(A)에 대해서, 제 1 영역(A1)이 빗살 형상으로 되도록 구성되어 있다. 제 2 영역(A2)은 제 1 영역(A1)과 연결되어 있다. 또한, 제 1 영역(A1)의 선폭(d)과, 제 2 영역(A2)의 선폭(d)이 동일해지도록 구성되어 있다.
제 1 영역(A1)에 기능액(L)이 적하되면, 이 기능액(L)은 표면 장력에 의해 안정되려고 하는 힘이 활성화되어 반구 형상을 나타낸다. 그러나, 계속해서 기능액(L)이 제 1 영역(A1)에 적하되면, 선 형상 영역(A)에 설치된 빗살 형상의 홈을 따라 기능액(L)이 제 2 영역(A2)에 흘러들어 간다. 소정량의 기능액(L)의 적하가 완료되면, 제 1 영역(A1)과 제 2 영역(A2)이 세밀한 홈 형상이므로, 제 1 영역(A1)에 적하된 기능액(L1)의 형상과 제 2 영역(A2)의 기능액(L2)의 형상이 대략 어묵 형상으로 되어 제 1 영역(A1)의 압력(P1)과 제 2 영역(A2)의 압력(P2)이 동일해진다. 또한, 제 1 영역(A1)의 곡률 높이 h1과 제 2 영역(A2)의 곡률 높이 h2가 거의 동일해지고, 상술한 제 1 실시예와 마찬가지로 안정된다(도 6의 (b), 도 6의 (c) 참조).
이상과 같은 제 2 실시예에서는 제 1 실시예에서 얻은 효과 이외에, 다음과 같은 효과를 얻을 수 있다.
(4) 제 1 영역(A1)이 빗살 형상의 박막 패턴 기판을 형성할 수 있으므로, 광학 소자의 단자부 등에 채용할 수 있다.
(제 3 실시예)
다음에, 본 발명의 제 3 실시예에 대해서 설명한다. 제 3 실시예는 상술한 제 1 실시예 및 제 2 실시예에서의 형상과는 달리, 뱅크(B)에서의 선 형상 영역(A)을 복잡한 패턴으로 배치하고, 이 때의 선폭(d)이 균등해지도록 구획 형성하고 있는 것이 다른 것이다. 또한, 상술한 제 1 실시예 및 제 2 실시예와 동일한 부품 및 동일한 기능을 갖는 부품에는 동일 기호를 붙여 설명을 생략한다.
도 8은 제 3 실시예로서의 박막 패턴 기판의 모식도이다.
도 8에 나타낸 바와 같이, 이 박막 패턴은 기판(P) 위에 뱅크(B)를 형성할 때, 뱅크(B)에 의해 구획되는 선 형상 영역(A)에 대해서, 기능액(L)이 적하되는 제 1 영역(A1)과, 이 기능액(L)이 흘러나가는 방향을 향하여 제 2 영역(A2), 제 3 영역(A3), 제 4 영역(A4)이 연결되어 배치되어 있고, 이들 제 1 영역(A1), 제 2 영역(A2), 제 3 영역(A3), 제 4 영역(A4)의 선폭(d)은 동일해지도록 구성되어 있다.
제 1 영역(A1)에 기능액(L)이 적하되면, 이 기능액(L)은 표면 장력에 의해 안정되려고 하는 힘이 활성화되어 반구 형상을 나타낸다. 그러나, 계속해서 기능액(L)이 제 1 영역(A1)에 적하되면, 선 형상 영역(A)에 설치된 세선 형상의 패턴을 따라 기능액(L)이 제 2 영역(A2)에 흘러들어가고, 서서히 제 3 영역(A3), 제 4 영역(A4)으로 흘러나간다. 기능액(L)의 적하가 완료되면, 제 1 영역(A1)에 적하된 기능액(L1)의 형상과, 제 2 영역(A2) 내지 제 4 영역(A4) 간에서의 기능액(L2) 내 지 기능액(L4)의 형상이 대략 어묵 형상으로 되고, 안정된다. 따라서, 제 1 영역(A1)의 기능액(L1)의 압력(P1)과, 제 2 영역(A2)의 기능액(L2)의 압력(P2)과 제 3 영역(A3)의 기능액(L3)의 압력(P3), 제 4 영역(A4)의 기능액(L4)의 압력(P4)이 상술한 제 1 실시예와 마찬가지로 동일해진다. 또한, 제 1 영역(A1)의 곡률 높이 h1과 제 2 영역(A2)의 곡률 높이 h2가 거의 동일해지고, 상술한 제 1 실시예와 마찬가지로 안정된다(도 6의 (b), 도 6의 (c) 참조).
이상과 같은 제 3 실시예에서는 제 1 실시예 또는 제 2 실시예에서 얻은 효과 이외에, 다음과 같은 효과를 얻을 수 있다.
(5) 선 형상 영역(A)을 구성하는 제 1 영역(A1), 제 2 영역(A2), 제 3 영역(A3), 제 4 영역(A4)을 균등한 선폭(d)으로 연결하여 구성함으로써, 복잡한 박막 패턴 기판을 형성할 수 있다. 따라서, 프린트 배선 기판 등의 복잡한 회로 기판에 채용할 수 있다.
<전기 광학 장치>
본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 도 10은 본 발명에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판 측에서 본 평면도이고, 도 11은 도 10의 H-H'선을 따르는 단면도이다. 도 12는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 13은 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능할 정도의 크기로 하기 위하여, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 10 및 도 11에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 짝을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 밀봉재(52)는 기판면 내의 영역으로 둘러싸인 프레임 형상으로 형성되어 있다.
밀봉재(52)의 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 보더(border)(53)가 형성되어 있다. 밀봉재(52)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남는 1변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는 TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판 간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장된 TAB(Tape Automated·Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉 TN(Twisted·Nematic) 모드, STN(Super·Twisted·Nematic) 모드 등의 동작 모드나, 노멀 백색 모드/노멀 흑색 모드 별에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 12에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에 이들 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서대로 선 순차로 공급할 수도 있고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 할 수도 있다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서대로 선 순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온(on) 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여, 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 11에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위하여, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자릿수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 13은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는 상기 실시예의 배선 패턴의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P) 위의 뱅크(B, B) 간에 형성되어 있다.
게이트 배선(61) 위에는 SiNx로 이루어지는 게이트 절연막(62)을 통하여 아모퍼스 실리콘(a-Si) 층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 위에는 오믹(ohmic) 접합을 얻기 위한, 예를 들면, n+형 a-Si층으로 이루어지는 접합층(64a, 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 위에는 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63) 및 에칭 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 실시함으로써 도시되는 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)과 마찬가지로 성막하는 동시에 포토 에칭을 실시함으로써, 도시하는 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 위에 각각 뱅크(66…)를 돌출 설치하고, 이들 뱅크(66…) 사이에 상술한 액적 토출 장치(IJ)를 이용하여 은화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
또한, 상기 실시예에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들어 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을 음극과 양극 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(勵起子)(엑시톤)를 생성시키고, 이 엑시톤이 실활(失活)할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고, 상기한 TFT(30)를 갖는 기판 위에 유기 EL 표시 소자에 사용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광 색을 나타내는 재료, 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하고, 각각을 패터닝함으로써, 자발광 풀 컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL디바이스도 포함하는 것이다.
다른 실시예로서, 비접촉형 카드 매체의 실시예에 대해서 설명한다. 도 14에 나타낸 바와 같이, 본 실시예에 따른 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 하우징 내에 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 접수의 적어도 한쪽을 행하도록 되어 있다. 본 실시예에서는, 상기 안테나 회로(412)가 상기 실시예에 따른 배선 패턴 형성 방법에 의해 형성되어 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는 상기한 이외에 PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막 면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
<전자 기기>
본 발명의 전자 기기의 구체예에 대해서 설명한다. 도 15의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 15의 (a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다. 도 15의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 15의 (b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다. 도 15의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 15의 (c)에서, 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 15의 (a) 내지 (c)에 나타내는 전자 기기는 상기 실시예의 액정 표시 장치를 구비한 것으로서, 양호하게 세선화된 배선 패턴을 갖고 있다. 또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
또한, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다. 이하에 변형예를 나타낸다.
(제 1 변형예)
제 1 실시예 내지 제 3 실시예에서는 뱅크를 형성하고, 이 뱅크에 발액성을 부여하도록 설명했지만, 이것에 한정되는 것이 아니고, 예를 들면, 기판에 표면 처리를 실시하여 배선 패턴 형성 예정 영역에 친액화 처리를 실시하고, 다른 부분에 발액화 처리를 실시하며, 이 친액화 처리 부분에 도전성 미립자를 포함하는 잉크나 유기 은화합물을 배치함으로써, 원하는 배선 패턴을 형성할 수 있다.
(제 2 변형예)
제 1 실시예 내지 제 3 실시예에서는 박막 패턴을 도전성 막으로 하는 구성으로 했지만, 이것에 한정되지 않고, 예를 들면, 액정 표시 장치에서 표시 화상을 컬러화하기 위하여 사용되고 있는 컬러 필터에도 적용 가능하다. 이 컬러 필터는 기판에 대하여 R(적색), G(녹색), B(청색)의 잉크(액체 재료)를 액적으로서 소정 패턴으로 배치함으로써 형성할 수 있지만, 기판에 대하여 소정 패턴에 따른 뱅크를 형성하고, 이 뱅크에 발액성을 부여하고난 후 잉크를 배치하여 컬러 필터를 형성함으로써 고성능의 컬러 필터를 갖는 액정 표시 장치를 제조할 수 있다.
(제 3 변형예)
제 1 실시예 또는 제 2 실시예에서, 제 1 영역(A1)을 격자 형상과, 빗살 형상으로 배열했지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 선폭(d)이 균등해지도록 하여 링 형상으로 배열할 수도 있다.
이와 같이 하면, 제 1 실시예 또는 제 2 실시예와 동종의 효과가 얻어지는 이외에, 링 형상의 박막 패턴 기판이 형성된다.
(제 4 변형예)
제 1 실시예 내지 제 3 실시예에서, 홈을 형성할 때에 박막 형성 프로세스를 채용했지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 에칭 등으로 형성할 수도 있다.
이와 같이 하면, 제 1 실시예 내지 제 3 실시예와 동종의 효과가 얻어지는 이외에, 복잡한 박막 형성 프로세스를 필요로 하지 않는다.
이상 설명한 바와 같이, 본 발명에 의하면 세밀한 선 형상의 미세한 막 패턴을 양호한 정밀도로 안정하게 형성할 수 있는 막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (9)

  1. 기능액을 기판 위에 배치함으로써 박막 패턴이 형성된 기판으로서,
    상기 기능액이 주입되는 제 1 영역부와,
    상기 제 1 영역부에 주입된 상기 기능액이 유동하는 제 2 영역부를 구비하고,
    상기 제 1 영역부는 상기 제 1 영역부의 폭보다 좁은 선폭의 복수의 선 형상 패턴을 갖고,
    상기 제 2 영역부를 구성하는 선 형상 패턴은 상기 제 1 영역부를 구성하는 복수의 선 형상 패턴 중 적어도 1개와 연결되어 있는 것을 특징으로 하는 박막 패턴 기판.
  2. 제 1 항에 있어서,
    상기 제 1 영역부의 박막 패턴이 격자 형상 또는 빗살 형상으로 형성되어 있는 것을 특징으로 하는 박막 패턴 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 영역부의 막 패턴이 소액성부(疎液性部)에 의해 구획된 친액성부(親液性部)인 것을 특징으로 하는 박막 패턴 기판.
  4. 제 1 항에 있어서,
    상기 제 1 영역부에 잉크젯법에 의해 기능액이 주입되는 것을 특징으로 하는 박막 패턴 기판.
  5. 제 1 항에 있어서,
    상기 박막 패턴이 도전성의 패턴인 것을 특징으로 하는 박막 패턴 기판.
  6. 제 1 항에 있어서,
    상기 제 1 영역부의 선폭과, 상기 제 2 영역부의 선폭이 대략 동일 치수인 것을 특징으로 하는 박막 패턴 기판.
  7. 기능액을 기판 위에 배치함으로써 박막 패턴을 형성하는 디바이스의 제조 방법으로서,
    상기 박막 패턴은 상기 기능액이 주입되는 제 1 영역부를 형성하는 공정과,
    상기 제 1 영역부에 상기 기능액이 흘러 가도록 접속하여 배치된 제 2 영역부를 형성하는 공정을 구비한 것을 특징으로 하는 디바이스의 제조 방법.
  8. 제 1 항에 기재된 박막 패턴 기판을 갖는 디바이스를 구비하고 있는 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 기재된 전기 광학 장치를 구비하고 있는 것을 특징으로 하는 전자 기기.
KR1020050091831A 2004-11-01 2005-09-30 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기 KR100728149B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00317559 2004-11-01
JP2004317559A JP2006126692A (ja) 2004-11-01 2004-11-01 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20060051894A true KR20060051894A (ko) 2006-05-19
KR100728149B1 KR100728149B1 (ko) 2007-06-13

Family

ID=35636762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091831A KR100728149B1 (ko) 2004-11-01 2005-09-30 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기

Country Status (7)

Country Link
US (1) US7476559B2 (ko)
EP (1) EP1652590B1 (ko)
JP (1) JP2006126692A (ko)
KR (1) KR100728149B1 (ko)
CN (1) CN100388107C (ko)
DE (1) DE602005019825D1 (ko)
TW (1) TWI296945B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710021B1 (ko) * 2005-05-13 2007-04-23 세이코 엡슨 가부시키가이샤 뱅크의 형성 방법, 막 패턴의 형성 방법, 반도체 장치,전기 광학 장치, 및 전자 기기
KR100797593B1 (ko) 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
JP4561934B2 (ja) * 2008-11-19 2010-10-13 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101337167B1 (ko) * 2008-12-24 2013-12-05 엘지디스플레이 주식회사 표시장치의 제조방법
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US20120142132A1 (en) * 2009-08-11 2012-06-07 Shimadzu Corporation Method of manufacturing optical matrix device
DE102010032839B4 (de) 2010-07-30 2019-03-28 Jörg R. Bauer Sandwichbauteil mit einer Bedienschicht und einer Funktionsschicht
JP6085578B2 (ja) * 2014-03-11 2017-02-22 住友重機械工業株式会社 膜形成方法及び膜形成装置
CN205450520U (zh) 2016-04-06 2016-08-10 京东方科技集团股份有限公司 阵列基板和显示装置
CN109786431B (zh) * 2019-02-25 2021-10-22 京东方科技集团股份有限公司 显示基板及其制备方法、和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975205A (ja) 1982-10-25 1984-04-27 Seiko Epson Corp カラ−フイルタの製造方法
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JPH11248927A (ja) * 1998-03-03 1999-09-17 Seiko Epson Corp フィルター製造装置とフィルター製造装置におけるインク重量測定方法
JP2000193814A (ja) * 1998-12-28 2000-07-14 Canon Inc カラ―フィルタの検査方法、検査装置、カラ―フィルタの製造方法
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2002221616A (ja) * 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003063366A (ja) * 2001-08-30 2003-03-05 Nabco Ltd 鉄道車両用電気式応荷重弁
US20030146692A1 (en) * 2002-01-11 2003-08-07 Seiko Epson Corporation Organic EL device and manufacturing method therefor, electrooptic apparatus, and electronic apparatus
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
JP2004006700A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
TWI256732B (en) 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005019955A (ja) 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
JP4330492B2 (ja) 2004-06-09 2009-09-16 シャープ株式会社 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710021B1 (ko) * 2005-05-13 2007-04-23 세이코 엡슨 가부시키가이샤 뱅크의 형성 방법, 막 패턴의 형성 방법, 반도체 장치,전기 광학 장치, 및 전자 기기
KR100797593B1 (ko) 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Also Published As

Publication number Publication date
TW200621381A (en) 2006-07-01
US20060092191A1 (en) 2006-05-04
US7476559B2 (en) 2009-01-13
DE602005019825D1 (de) 2010-04-22
JP2006126692A (ja) 2006-05-18
EP1652590A1 (en) 2006-05-03
TWI296945B (en) 2008-05-21
KR100728149B1 (ko) 2007-06-13
CN1769988A (zh) 2006-05-10
EP1652590B1 (en) 2010-03-10
CN100388107C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4075929B2 (ja) パターン形成方法
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008098550A (ja) 膜パターンの形成方法
JP2008093620A (ja) 膜パターンの形成方法
JP2004351397A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee