JP2006245557A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006245557A5 JP2006245557A5 JP2006025676A JP2006025676A JP2006245557A5 JP 2006245557 A5 JP2006245557 A5 JP 2006245557A5 JP 2006025676 A JP2006025676 A JP 2006025676A JP 2006025676 A JP2006025676 A JP 2006025676A JP 2006245557 A5 JP2006245557 A5 JP 2006245557A5
- Authority
- JP
- Japan
- Prior art keywords
- island
- wiring
- semiconductor layer
- shaped semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- 絶縁表面を有する基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された、チャネルを含む第1の島状半導体層と、
前記第1の島状半導体層上に形成された、n型またはp型の導電型を付与する不純物元素を含む第2の島状半導体層と、
前記第2の島状半導体層上に形成された、ドレイン配線およびソース配線と、を有し、
前記ドレイン配線および前記ソース配線は、前記第1の島状半導体層をキャリアの移動方向と垂直に横断しており、
前記第2の島状半導体層と重ならない領域の、前記第1の島状半導体層は露呈しており、
前記チャネルの長さは、前記ドレイン配線および前記ソース配線の間隔に等しいことを特徴とする半導体装置。 - 絶縁表面を有する基板上に形成された第1および第2のゲート電極と、
前記第1および第2のゲート電極上にゲート絶縁膜を介して形成された、第1および第2のチャネルを含む第1の島状半導体層と、
前記第1の島状半導体層上に形成された、n型またはp型の導電型を付与する不純物元素を含む第2の島状半導体層と、
前記第2の島状半導体層上に形成された、ドレイン配線、ソース配線および配線と、を有し、
前記第2の島状半導体層は、前記第1のゲート電極とのみ重なる第1の領域と、前記第2のゲート電極とのみ重なる第2の領域と、前記第1および第2のゲート電極の両方と重なる第3の領域と、からなり、
前記ドレイン配線は、前記第1の領域上に形成され、
前記ソース配線は、前記第2の領域上に形成され、
前記配線は、前記第3の領域上に形成され、
前記ドレイン配線、前記ソース配線および前記配線は、前記第1の島状半導体層をキャリアの移動方向と垂直に横断しており、
前記ドレイン配線および前記配線は、蛇行部分を有しており、
前記第2の島状半導体層と重ならない領域の、前記第1の島状半導体層は露呈しており、
前記第1のチャネルの長さは、前記ドレイン配線および前記配線の間隔に等しく、
前記第2のチャネルの長さは、前記配線および前記ソース配線の間隔に等しいことを特徴とする半導体装置。 - 請求項1において、
前記ドレイン配線および前記ソース配線は、感光性樹脂を含むことを特徴とする半導体装置。 - 請求項2において、
前記ドレイン配線、前記ソース配線および前記配線は、感光性樹脂を含むことを特徴とする半導体装置。 - 絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状半導体層を形成し、
前記第1の島状半導体層上にn型またはp型の導電型を付与する不純物元素を含む第2の島状半導体層を形成し、
感光性材料を含む導電性材料を液滴吐出法で吐出して、前記第2の島状半導体層上に接する導電膜パターンを形成し、
前記第1の島状半導体層を横断するようにレーザ光を選択的に照射して、前記導電膜パターンを選択的に露光し、
露光された前記導電膜パターンを現像して、ドレイン配線およびソース配線を形成し、
前記ドレイン配線および前記ソース配線をマスクとして前記第1および第2の島状半導体層をエッチングして、前記ドレイン配線および前記ソース配線に挟まれた領域の前記第1の島状半導体層を露呈することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に第1および第2のゲート電極を形成し、
前記第1および第2のゲート電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状半導体層を形成し、
前記第1の島状半導体層上にn型またはp型の導電型を付与する不純物元素を含む第2の島状半導体層を形成し、
感光性材料を含む導電性材料を液滴吐出法で吐出して、前記第2の島状半導体層上に接する導電膜パターンを形成し、
前記第1の島状半導体層を横断するようにレーザ光を選択的に照射して、前記導電膜パターンを選択的に露光し、
露光された前記導電膜パターンを現像して、ドレイン配線、ソース配線および配線を形成し、
前記ドレイン配線、前記ソース配線および前記配線をマスクとして前記第1および第2の島状半導体層をエッチングして、前記ドレイン配線および前記配線に挟まれた領域ならびに前記配線および前記ソース配線に挟まれた領域の前記第1の島状半導体層を露呈し、
前記ドレイン配線および前記配線は、蛇行部分を有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025676A JP5238132B2 (ja) | 2005-02-03 | 2006-02-02 | 半導体装置、モジュール、および電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027312 | 2005-02-03 | ||
JP2005027312 | 2005-02-03 | ||
JP2006025676A JP5238132B2 (ja) | 2005-02-03 | 2006-02-02 | 半導体装置、モジュール、および電子機器 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010041740A Division JP2010166068A (ja) | 2005-02-03 | 2010-02-26 | 半導体装置 |
JP2012125668A Division JP5674712B2 (ja) | 2005-02-03 | 2012-06-01 | 発光装置、モジュール及び電子機器 |
JP2012264150A Division JP2013084969A (ja) | 2005-02-03 | 2012-12-03 | 半導体装置、モジュール、及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006245557A JP2006245557A (ja) | 2006-09-14 |
JP2006245557A5 true JP2006245557A5 (ja) | 2009-01-15 |
JP5238132B2 JP5238132B2 (ja) | 2013-07-17 |
Family
ID=37051577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006025676A Active JP5238132B2 (ja) | 2005-02-03 | 2006-02-02 | 半導体装置、モジュール、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5238132B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
EP1764770A3 (en) * | 2005-09-16 | 2012-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method of display device |
CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
JP2008176095A (ja) * | 2007-01-19 | 2008-07-31 | Semiconductor Energy Lab Co Ltd | パターン形成方法及び薄膜トランジスタの作製方法 |
US8816484B2 (en) | 2007-02-09 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5315822B2 (ja) * | 2008-07-09 | 2013-10-16 | コニカミノルタ株式会社 | 薄膜トランジスタの製造方法及びこれにより製造された電子デバイス |
TWI570937B (zh) * | 2008-07-31 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
EP2308093B1 (en) * | 2008-08-04 | 2020-04-15 | The Trustees of Princeton University | Hybrid dielectric material for thin film transistors |
JP5627071B2 (ja) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2172977A1 (en) | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101064402B1 (ko) * | 2009-01-12 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 |
JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
US8912080B2 (en) * | 2011-01-12 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
JP5639514B2 (ja) | 2011-03-24 | 2014-12-10 | 株式会社東芝 | 表示装置 |
JP2019049748A (ja) * | 2018-11-28 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108171A (ja) * | 1984-11-01 | 1986-05-26 | Toshiba Corp | 薄膜電界効果トランジスタ |
JPH08176177A (ja) * | 1994-12-27 | 1996-07-09 | Mitsubishi Materials Corp | Pt膜形成用組成物、並びに、この組成物より形成したPt膜及びPt膜パターン |
JP4236716B2 (ja) * | 1997-09-29 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2000022156A (ja) * | 1998-06-30 | 2000-01-21 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びそのアレイ |
JP2000258921A (ja) * | 1999-03-10 | 2000-09-22 | Canon Inc | パターン形成方法およびその形成パターン |
JP4250345B2 (ja) * | 2000-02-08 | 2009-04-08 | キヤノン株式会社 | 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法 |
JP4570278B2 (ja) * | 2000-08-28 | 2010-10-27 | シャープ株式会社 | アクティブマトリクス基板 |
JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
KR100918180B1 (ko) * | 2003-03-04 | 2009-09-22 | 삼성전자주식회사 | 쉬프트 레지스터 |
-
2006
- 2006-02-02 JP JP2006025676A patent/JP5238132B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006245557A5 (ja) | ||
JP6001336B2 (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
GB2402548B (en) | Thin film transistor array substrate | |
JP2010166038A5 (ja) | ||
JP2005244204A5 (ja) | ||
TWI319624B (en) | Method for manufacturing thin film transistor substrate using maskless exposing device | |
JP2009533874A5 (ja) | ||
TW200725911A (en) | Fabricating method for thin film transistor array substrate and thin film transistor array substrate using the same | |
JP2009124124A5 (ja) | ||
JP2005244203A5 (ja) | ||
CN110190085B (zh) | 发光二极管驱动背板及其制备方法、显示装置 | |
JP2015025955A5 (ja) | ||
JP2006013481A5 (ja) | ||
US9738807B2 (en) | Method of forming pattern and pattern | |
JP2009246348A5 (ja) | ||
JP2015015388A (ja) | 半導体装置 | |
KR970076033A (ko) | 액정표시장치의 제조방법 | |
KR101774478B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP6067831B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2007134684A5 (ja) | ||
JP2010199459A (ja) | トランジスタ素子の製造方法 | |
JP2003229578A5 (ja) | ||
JP2006237303A5 (ja) | ||
KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
JP2005123565A (ja) | ゲート−ボディーコンタクト薄膜トランジスター |