JP2003229578A5 - - Google Patents

Claims (22)

1. 絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成された複数のゲート電極とを含むＴＦＴを備え、
   前記半導体層は、前記絶縁膜を間に挟んでゲート電極と重なる複数のチャネル形成領域と、ソース領域またはドレイン領域と、前記チャネル形成領域と前記ソース領域または前記ドレイン領域との間に低濃度不純物領域とを有し、
   前記複数のゲート電極のうち、互いに隣り合う二つのゲート電極の間隔は、前記低濃度不純物領域の幅より短いことを特徴とする半導体装置。
2. 絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成された複数のゲート電極とを含むＴＦＴを備え、
   前記半導体層は、前記絶縁膜を間に挟んでゲート電極と重なる複数のチャネル形成領域と、ソース領域またはドレイン領域と、前記複数のチャネル形成領域と隣接する高濃度不純物領域と、前記チャネル形成領域と前記ソース領域または前記ドレイン領域との間に低濃度不純物領域とを有し、
   前記複数のゲート電極のうち、互いに隣り合う二つのゲート電極の間隔は、前記半導体層の低濃度不純物領域の幅より短いことを特徴とする半導体装置。
3. 請求項２において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域と同じ不純物濃度であることを特徴とする半導体装置。
4. 請求項２において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域よりも不純物濃度が高いことを特徴とする半導体装置。
5. 請求項２において、前記高濃度不純物領域は、前記低濃度不純物領域より不純物濃度が高く、前記ソース領域または前記ドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置。
6. 請求項２乃至５のいずれか一において、前記高濃度不純物領域の幅は、互いに隣り合うゲート電極との間隔と等しいことを特徴とする半導体装置。
7. 請求項１乃至６のいずれか一において、複数のチャネル形成領域のうち、前記互いに隣り合う二つのチャネル形成領域の間隔は、互いに隣り合う二つのゲート電極の間隔と等しいことを特徴とする半導体装置。
8. 絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成された第１のゲート電極及び第２のゲート電極とを含むＴＦＴを備え、
   前記半導体層は、前記絶縁膜を間に挟んで第１のゲート電極と重なる第１のチャネル形成領域と、
   前記絶縁膜を間に挟んで第２のゲート電極と重なる第２のチャネル形成領域と、
   前記第１のチャネル形成領域と前記第２のチャネル形成領域との両方に隣接する高濃度不純物領域と、
   前記第１のチャネル形成領域に接する第１の低濃度不純物領域と、該第１の低濃度不純物領域に接するドレイン領域と、
   前記第２チャネル形成領域に接する第２の低濃度不純物領域と、該第２の低濃度不純物領域に接するソース領域とを有し、
   第１ゲート電極と第２ゲート電極の間隔は、前記第１の低濃度不純物領域の幅より短いことを特徴とする半導体装置。
9. 請求項８において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域と同じ不純物濃度であることを特徴とする半導体装置。
10. 請求項８において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域よりも不純物濃度が高いことを特徴とする半導体装置。
11. 請求項８において、前記高濃度不純物領域は、前記低濃度不純物領域より不純物濃度が高く、前記ソース領域または前記ドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置。
12. 請求項８乃至１１のいずれか一において、前記高濃度不純物領域の幅は、前記第１の低濃度不純物領域の幅より短いことを特徴とする半導体装置。
13. 請求項８乃至１２のいずれか一において、前記高濃度不純物領域の幅は、前記第２の低濃度不純物領域の幅より短いことを特徴とする半導体装置。
14. 請求項８乃至１３のいずれか一において、前記第１の低濃度不純物領域の幅と前記第２の低濃度不純物領域の幅は同一であることを特徴とする半導体装置。
15. 絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成された複数のゲート電極とを含むＴＦＴを備え、
    前記半導体層は、前記絶縁膜を間に挟んでゲート電極と重なる複数のチャネル形成領域と、ソース領域またはドレイン領域と、前記複数のチャネル形成領域と隣接する高濃度不純物領域と、前記チャネル形成領域と前記ソース領域または前記ドレイン領域との間に低濃度不純物領域とを有し、
    前記複数のゲート電極のうち、互いに隣り合う二つのゲート電極の間隔は、前記低濃度不純物領域の幅と同一であることを特徴とする半導体装置。
16. 請求項１５において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域と同じ不純物濃度であることを特徴とする半導体装置。
17. 請求項１５において、前記高濃度不純物領域は、前記ソース領域または前記ドレイン領域よりも不純物濃度が高いことを特徴とする半導体装置。
18. 請求項１５において、前記高濃度不純物領域は、前記低濃度不純物領域より不純物濃度が高く、前記ソース領域または前記ドレイン領域よりも不純物濃度が低いことを特徴とする半導体装置。
19. 請求項１乃至１８のいずれか一において、前記ソース領域または前記ドレイン領域と電気的に接続する画素電極を備えたことを特徴とする半導体装置。
20. 請求項１乃至１８のいずれか一において、前記ソース領域または前記ドレイン領域と電気的に接続する画素電極を備え、
    前記絶縁表面と前記半導体層との間に形成された第１遮光層と、少なくとも一つの前記ゲート電極層上に延在する第２遮光層と、前記ゲート電極層と前記画素電極との間に形成された第３遮光層とを有することを特徴とする半導体装置。
21. 請求項２０において、前記ゲート電極と前記第１乃至第３遮光層とが重畳していることを特徴とする半導体装置。
22. 請求項２１において、前記第２遮光層の厚さが１００〜１５０nmであることを特徴とする半導体装置。