JP2007515071A - 広いメサを備えた超接合ディバイスの製造方法 - Google Patents

広いメサを備えた超接合ディバイスの製造方法 Download PDF

Info

Publication number
JP2007515071A
JP2007515071A JP2006545503A JP2006545503A JP2007515071A JP 2007515071 A JP2007515071 A JP 2007515071A JP 2006545503 A JP2006545503 A JP 2006545503A JP 2006545503 A JP2006545503 A JP 2006545503A JP 2007515071 A JP2007515071 A JP 2007515071A
Authority
JP
Japan
Prior art keywords
mesa
conductivity type
manufacturing
semiconductor device
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006545503A
Other languages
English (en)
Other versions
JP4999464B2 (ja
Inventor
イュアン シィー、フュー
チョン ソー、クーン
ディ プラット、ブライアン
Original Assignee
サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド filed Critical サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド
Publication of JP2007515071A publication Critical patent/JP2007515071A/ja
Application granted granted Critical
Publication of JP4999464B2 publication Critical patent/JP4999464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L29/7802—
    • H01L29/0634—
    • H01L29/66143—
    • H01L29/66712—
    • H01L29/66734—
    • H01L29/76—
    • H01L29/7811—
    • H01L29/7813—
    • H01L29/872—
    • H01L29/94—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H01L29/0653—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Micromachines (AREA)

Abstract

半導体ディバイスの製造方法は、溝とメサとを有する半導体基板を設けることを含む。少なくとも１つのメサは、第１および第２側壁を有する。この方法は、第２導電率形のドーパントを第１側壁に角度を持って打込み、第２導電率形のドーパントを第２側壁に角度を持って打込む。上記のドーパントを少なくとも１つのメサに拡散させて、少なくとも１つのメサを柱に変換させる。次いで、柱は、その第１側壁に第１導電率形のドーパントを角度を持って打込み、その第２側壁に第１導電率形のドーパントを角度を持って打込むことによって、カラムに変換される。次いで、ドーパントは柱に拡散されて、隣接する溝の深さ方向に沿って位置する第１および第２ドープ領域のＰ−Ｎ接合を提供する。最後に、溝に絶縁材料を充填する。
【選択図】 なし

Description

本出願は、“超接合ディバイス”と称する、２００３年１２月１９日に出願された米国仮特願第６０／５３０,９５５の優先権および“超接合ディバイス”と称する、２００３年１２月１９日に出願された米国仮特願第６０／５３１,５８５との優先権を主張する。
本発明は、半導体ディバイスの製造方法、特に、広いメサを備えた超接合半導体ディバイス製造方法に関するものである。
米国特許第５,２１６,２７５号に開示されている、キシンビ チェン博士(Dr. Xingbi Chen)による超接合ディバイスの発明以来、彼の発明の超接合効果を拡大及び改良する多くの試みがなされた。米国特許第６,４１０,９５８号および米国特許第６,３００,１７１号ならびに米国特許第６,３０７,２４６号はそのような努力の例であり、これらを言及することによりそれらの内容を本願に組み込むこととする。
米国特許第６,４１０,９５８号(Usui, et al.)は縁部端子構造と半導体構成要素としてのドリフト領域に関する。1つの導電率形の半導体本体は、他の導電率形の複数個の領域が２つ以上の異なる面に埋め込まれている縁領域を有する。半導体構成要素の作動領域の下方に、その下にある基板を用いてドリフト(漂流)領域が結合されている。
米国特許第６,３０７,２４６号(Nitta, et al.)は高電圧維持縁部構造体を有する半導体構成要素を開示する。この構造体内では、多数の平行に結合した個別の構成要素がセル通路の多数のセルに配置されている。縁領域では、半導体構成要素は、遮光源ゾーン領域を備えたセルを有する。この遮光源ゾーン領域では電力半導体構成要素の整流中、不均一に大きい逆流電流密度によって寄生バイポーラートランジスタの電源が入るのを抑制する。更に、遮光源ゾーン領域を有する縁部構造体は、Nitta, et al.で論じられている科学技術条件で非常に簡単に製造できる。Nitta, et alはパラメータの効果を明確にし、ｏｎ状態で導電し、ｏｆｆ状態では、導電しない平行ＰＮ層からなるドリフト層を有する超接合半導体ディバイスの大量生産を可能にしている。Ｎ形のドリフト領域での作動不純物の総量は、Ｐ形の区分領域の作動不純物の総量の１００％から１５０％の範囲内である。加えて、Ｎ形ドリフト領域とＰ形区分領域とのいずれか1方の幅は、他方の領域の９４％から１０６％の範囲内である。
米国特許第６,３００,１７１号(Frisina)は、高電圧半導体ディバイスの縁部構造体の製造方法を開示する。この方法は、第１導電率形の第１半導体層を形成する第１工程と、この第１半導体層の頂面上に第１マスクを形成する第２工程と、このマスクの１部を除去して、マスクに１つ以上の開口部を形成する第３工程と、この１つ以上の開口部を介して、第１半導体層に第２導電率形のドーパントを導入する第４工程と、第１マスクを完全に除去し、第１半導体層上に、第１導電率形の第２半導体層を形成する第５工程と、第１半導体層に打込んだドーパントを拡散させて、第１および第２の半導体層に第２導電率形のドープされた領域を形成する第６工程とを含む。第２工程から第６工程までを１回以上繰り返し、多数の第１導電率形の積層された半導体層と、第２導電率形の２列以上のドープ領域を含む最終縁部構造体を形成する。上記の列は、上記の多数の積層された半導体層に挿入され、その後マスクの開口部を介して打込まれたドープ領域を積層することにより形成され、高電圧半導体ディバイスに近い列は、それより遠い列よりも深い。
広いメサを備えた超接合ディバイスを製造する方法を提供することが望ましく、また、処理中半導体基板を機械加工するマイクロ・エレクトロ・機械システム(以下、マイクロマシンという)(ＭＥＭＳ)技術を用いて超接合ディバイスを製造する方法を提供することが望ましい。
米国特許第５,２１６,２７５号 米国特許第６,４１０,９５８号 米国特許第６,３００,１７１号 米国特許第６,３０７,２４６号
簡単に述べると、本発明は、半導体ディバイスの製造方法からなる。先ず、相互に対向する第１主表面及び第２主表面を有する半導体基板を設ける。この半導体基板は、第２主表面に、第１導電率形の強くドープされた領域を有し、第１主表面に、第１導電率形の軽くドープされた領域を有する。上記の半導体基板には、複数個の溝と複数個のメサとが設けられており、各メサは、隣接する溝と、強くドープされた領域に向け、上記の第１主表面から第１深さ位置迄のびる第１延長部分とを有する。１つ以上のメサが第１側壁面と第２側壁面とを有する。複数個の溝の各々は底部を有する。この方法は、第２導電率形のドーパントを、上記１つ以上のメサの第１側壁面に、第１所定打込み角度で打ち込み、第２導電率形の第１ドープ領域を形成する。この方法は、また、第２導電率形のドーパントを、上記１つ以上のメサの第２側壁面に第２所定打込み角度で打込み第２導電率形の第２ドープ領域を形成する。次いで、１つ以上のメサに打込まれたドーパントを拡散させて１つ以上のメサを１つの柱に変換する。この柱は、第１導電率形のドーパントをその第１側壁面に第１所定打込み角度で打込んで、その第１側壁面に第１導電率形の第２ドープ領域を設け、そして第１導電率形のドーパントを、上記の柱の第１側壁面に対向する第２側壁面に第２所定打込み角度で打込んでカラムに変換される。打込まれたドーパントは、次いで、柱に拡散されて、第２側壁に第１導電率形の第２ドープ領域を設け、隣接する溝の深さ方向に沿って位置する第１および第２ドープ領域のＰ−Ｎ接合を設ける。最後に、複数個の溝には絶縁材料が充填される。
また、本発明は、半導体ディバイスの製造方法からなる。先ず、相互に対向する第１主表面及び第２主表面を有する半導体基板を設ける。この半導体基板は、第２主表面に、第１導電率形の強くドープされた領域を有し、第１主表面に、第１導電率形の軽くドープされた領域を有する。複数個の溝と複数個のメサとが設けられ、各メサは、隣接する溝と、強くドープされた領域に向け、上記の第１主表面から第１深さ位置迄伸びる第１延長部分とを有する。１つ以上のメサが第１側壁面と第２側壁面とを有する。複数個の溝の各々は底部を有する。この方法は、第１導電率形のドーパントを、上記１つ以上のメサの第１側壁面に、第１所定打込み角度で打ち込み、第１導電率形の第１ドープ領域を形成する。この方法は、また、第１導電率形のドーパントを、上記１つ以上のメサの第２側壁面に第２所定打込み角度で打込み第１導電率形の第２ドープ領域を形成する。１つ以上のメサに打込まれたドーパントを拡散させて１つ以上のメサを１つの柱に変換する。この柱は、第２導電率形のドーパントがその第１側壁面に第１所定打込み角度で打込まれて、その第１側壁に第２導電率形の第２ドープ領域を設け、そして第２導電率形のドーパントが、上記の柱の第１側壁面に対向する第２側壁面に第２所定打込み角度で打込まれてカラムに変換される。打込まれたドーパントは、次いで、柱に拡散されて、第２側壁に第２導電率形の第１ドープ領域を設ける。最後に、複数個の溝には絶縁材料が充填される。
上記の要約ならびに本発明の好ましい実施例の以下の詳細な記載は、添付図面と共に読めばより良く理解される。本発明を図示するため、図中には、現在好ましい実施例が図示されているが、本発明は、図示されている正確なディバイスおよび器具に限定されるものではない。
ある種の言葉が便宜上のみ以下の記載に使用されているが、これに限るものではない。“右”、“左”、“下方”および“上方”の言葉は、言及している図面の方向を示すものである。“内方”および“外方”の言葉は、記載している物体とその示されている部分の幾何学的中心に向かうおよびこれから遠のく方向のことを言う。上記の言葉には、上で特記した言葉と、これらの派生語および同様の意味を有する言葉が含まれる。加えて、クレームおよび明細書中の対応個所で使われている“ａ”の言葉は“１つ以上”を意味する。
図１から図１１は、本発明の第１の好ましい実施例によるＮ形構造体の製造方法を示す。
図１に関しては、Ｎ＋基板３とＮ−エピタキシアル層５とを含む半導体ウエハの部分図が示されている。ここで用いられている導電率とは、記載の実施例に制限されるが、当業者であれば、Ｐ形導電率は、Ｎ形導電率に変えることができ、それでも機能的には正しい(即ち、第１あるいは第２導電率形を用いると言っている。)ことが分かる。よって、この明細書で使われている場合、ＮあるいはＰと言っているのはＮはＰに、ＰはＮに置き換えられることを意味する。絶縁ゲートバイポーラトランジスタ（ＩＧＢＴｓ）等のＭＯＳゲートディバイスは、Ｐ＋基板上にＮ形のエピタキシアル層を置いて（反対も可）エピタキシアルウエハで作製することができる。
図２に関しては、当業界で周知の技術を用いて、エピタキシアル層５がエッチングされて、溝が、基板３と、エピタキシアル層５と間の界面１３１に接触ないし接近している。このエッチング方法で、溝９およびメサ１１が形成されている。メサ１１は、この方法で製造される各トランジスタ・セルあるいは作動ディバイスセルのための電圧維持層を形成するため用いられる“ディバイスメサ”である。メサ１１は、周囲の、端子あるいは縁部端子領域に対向して“作動領域”に在るので“ディバイスメサ”と言う。作動領域とは、半導体ディバイスが形成される領域であって、端子領域は、作動ディバイスのセル同士を絶縁する領域である。
メサ１１の分離、即ち溝９の幅(Ａ)とその深さ(Ｂ)とは後述するイオン打込みの打込み角度Φ、Φ’(即ち、第１打込み角度Φあるいは第２打込み角度Φ’)を決定するために用いられる。同じ理由で、メサ１１と縁部端子領域との幅(Ａ)もほぼ同じ距離である。明確には示されていないが、幾つかの実施例では溝９は、成長酸化物を充填する溝充填工程を容易にするためその底部より頂部のほうが約１％から１０％分少し広くするほうが好ましい。よって、頂部が広くなった溝９を有する実施例では、メサ１１は、第１主表面に対し所定の傾斜を維持する第１側壁面と第２側壁面とを有する。第１側壁面の傾斜は、エッチング工程の許容量により、第２側壁面のものとほぼ同じである。
溝９に、沈着された酸化物を充填するその他の実施例では、メサ１１の側壁を出来るだけ垂直にすることが望ましい。第１溝９は、基板(強くド−プされた領域)３に向け、第１主表面から第１深さ位置迄深さ(Ｂ)分伸びているが、基板(強くドープされた領域)までの全ての距離に亘って伸びる必要はない。
処理中半導体基板を機械加工するマイクロマシン(ＭＥＭＳ)技術を用いてエッチングするのが好ましい。ＭＥＭＳ技術によると、溝はより深く、その側壁はより真っ直ぐにできる。ＭＥＭＳ技術を用いると、深さ(Ｂ)が約４０から１００マイクロメータないしミクロン(μｍ)あるいはもっと深い溝９を形成できる。更に、従来のエッチングで形成されたあるいはその他の方法で形成された溝９より深くて、その側壁が真っ直ぐな溝９を形成すると、従来の半導体トランジスタディバイスに比べ雪崩破壊電圧(Ｖｂ)特性が向上した(即ち、雪崩破壊電圧(Ｖｂ)は約６００から６５０ボルト以上に増加する)最終超接合ディバイスが得られる。ＭＥＭＳ技術(即ち、溝形成、エッチング、平坦化等)は本発明のどの実施例でも使用可能である。
必要なら、以下の方法工程の１つ以上を用いて、各溝９の側壁を平滑にする。
・ 溝の表面からシリコンの薄層(約１００から１,０００Å)を除去するため等方性(isotropic)プラズマ・エッチングが用いられる。
・ 犠牲二酸化シリコン層６を溝の表面で成長させ、ついで、バッファ酸化物エッチングあるいは希釈フッ化水素(ＨＦ)エッチング等のエッチング法を用いて除去する。
これらの技術のいずれかあるいは両方を用いると溝の角は丸くなり表面は滑らかになると共に、残存するストレスや望ましくない混入物を除去できる。然し乍、垂直の側壁と四角い角を備えるのが望ましい実施例では、上記の等方性エッチング法に代えて、異方性(anisotropic)エッチング法を用いる。等方性エッチングとは反対に、異方性エッチングは、エッチングされる材料においてエッチング率とその方向が異なることを意味する。
図３は、この技術分野での既知の技術を用いた酸化工程後の半導体ウエハの部分断面図である。酸化物層６は、その後のエッチング用にマスクされる。犠牲第二酸化ケイ素層６は、厚さ約２００Åから１,０００Åを有する。この厚さだと、以下に述べるイオン打込みの後、確実にドーパントがメサ１１内に保持される。ここで用いる“酸化物”とは、単独で用いられている場合は二酸化ケイ素のことを意味する。
図４は、図３の平面図で、ここでは複数個のディバイス・メサ１１と溝９とが示されている。次の工程で分かるように、ディバイス・メサ１１にはイオンが打込まれ、その後イオンがディバイス内を移動する。図４は、基板の多くの可能な平面図の１つを示す。多角形セル・レイアウトに代え縞模様(即ち、列とカラム状のメサ１１)を示すが、この実施例は必ずしも多角形セル構造体を除くものではない。その他多くの溝９とメサ１１との配置も、本発明から逸脱することなく考えられる。
図５では、僅かな角度Φ(即ち、第１所定打込み角度Φ)で、マスク工程を行わず、メサ１１にはホウ素(Ｂ)(即ち、第２導電率形のドーパント)がその片側に４０から１０００ｋｅＶまでの範囲の高いエネルギー・レベルで打込まれている。エネルギー・レベルは約２００から１０００ｋｅＶの範囲内が好ましいが、ドーパントを十分に打込めるよう選択すべきである。矢印１２で示されているように、第１所定打込み角度Φは、メサ１１同士の間の幅(Ａ)と溝９の深さ(Ｂ)とによって決められ、垂線から約２度と１２度との間であり図示の実施形態では約４度である。第１所定打込み角度Φを決定するのに幅(Ａ)と深さ(Ｂ)とを用いると確実に作動領域の溝９の側壁のみにイオンが打込まれる。よって、第２導電率形のドーパントが、少なくとも１つの所定メサ１１に第１所定打込み角度Φで打込まれて、１つの溝９の側壁面に、強くドープされた領域より低いドープ濃度を有する第２導電率形の第１ドープ領域を形成する。
図６に示されているように、メサ１１の反対側には、矢印１５で示されているように、第２所定打込み角度Φ’でホウ素(Ｂ)が打込まれている。第１所定打込み角度Φと同様、第２所定打ち込み角度Φ’は、メサ１１同士の間の幅(Ａ)と溝９の深さ(Ｂ)とによって決められ、垂線から約−２度と−１２度との間であり図示の実施例では約−４度である。第２所定打込み角度Φ’を決定するのに幅(Ａ)と深さ(Ｂ)とを用いると、確実に作動領域の溝９の側壁のみにイオンが打込まれる。よって、第２導電率形のドーパントが、少なくとも１つの所定メサ１１に第２所定打込み角度Φ’で打込まれて、１つの溝９の側壁面に、強くドープされた領域より低いドープ濃度を有する第２導電率形の第２ドープ領域を形成する。
図７では、第２のＰ形イオン打込みに(第６図)に続いて、１２００℃までの温度での駆動工程が、１２時間まで、メサ１１がＰカラム２２に変換されるように行われる。この温度と時間とは打込まれたドーパントを十分に移動させるように選択すべきである。
次いで、第２イオン打込みが、図８で示されているように、リン(Ｐ)や砒素(Ａｓ)等のＮ形ドーパントで行われる。このＮ形打込みは、矢印４１で示されているように、約３０ｋｅＶから４００ｋｅＶまでのエネルギー・レベル、第１所定打込み角度Φで行われる。エネルギー・レベルは、約４０から３００ｋｅＶの範囲内が好ましいが、エネルギー・レベルはドーパントを十分に打込めるよう選択すべきである。図９では、矢印４２で示されているように、メサ１１の反対側に、第２所定打込み角度Φ’でＮ形ドーパントが打込まれている。
第２のＮ形イオン打込みに続いて、１２００℃までの温度で移動工程が１２時間まで行われ、図１０で示されているように、Ｐ柱２２がＮ／Ｐ柱２７と右側の端子ＮＰ領域３１とに変換される。
低圧(ＬＰ)化学蒸着(ＣＶＤ)テトラエチルオルトシリケート(ＴＥＯＳ)あるいは単に(ＬＰＴＥＯＳ)として知られている技術を用いて、酸化物層６を再度置くため、蒸気酸化工程あるいは沈着工程が行われる。あるいは、ファイバーグラス(ＳＯＧ)技術あるいはその他の沈着せられた酸化物層を用いて、溝９に二酸化ケイ素を充填してもよい(図１１)。するとＮ／Ｐ柱２７は二酸化ケイ素２９によって囲まれる。しかし、溝９を埋めるとディバイスが反ることが分かっている。この反りの問題は、薄い酸化物層６上に窒化ケイ素(例えばＳｉｘＮｙ)のような薄い誘電体層１３３(図１１)を沈着させることにより減少あるいは解決できる。ここで用いる場合、単独でもちいられていれば、“窒化物”とは窒化ケイ素のことを言う。
Ｎ／Ｐ柱２７がＮ／Ｐカラム２７に変換されるので、図面には簡略のためＮ／Ｐ柱２７あるいはＮ／Ｐカラム２７の構造領域のみが反映されている。一般に、メサ１１が柱に、そして柱がカラムに変換される場合、簡略のため図中同じ符号は同一領域をさしているので、その構造体は変換されたものと解する。
この技術分野での既知の技術による化学機械研磨(ＣＭＰ)を用いて平坦化した後、酸化物層６はＮ／Ｐカラム２７の頂部からなくなっており、Ｎ／Ｐカラム２７の頂部は、トランジスタ用のディバイス特徴を形成するため露出されているのが、図１１に示されている。平坦化量は約０.６−３.２μｍである。Ｐ形端子リング１６、１８が加えられている。
図１２〜図１３は本発明の第１の好ましい実施形態によるＰ形構造体を製造する方法を示す。図１２は、図１から図１１に示された第１実施例の代替例であり、同様にして製造される。
広いカラムあるいはメサ６１が、従来のディバイスのメサより広い幅ＷＭを有しているのが図示されている。この幅ＷＭは実施例間では変更してもよく、限定的なものとして解釈すべきではない。
図１２には、Ｐ＋＋基板７３の上にエピタキシアル層７５が形成されているものが示されている。誘電性充填物１９０によって区画されたＮＰＰＮ形カラムからなる広いカラム６１がある。このカラム６１の表面上には誘電体層１３４があり、この誘電体層１３４は、厚さ約２００Åから１０００Åまでの二酸化ケイ素の薄い層を伴う薄い窒化物層１３３を含む。カラム６１は誘電性充填物１９０により区画されている。誘電性充填物１９０は、窒化ケイ素、ドープされたあるいはドープされていない酸化物、半絶縁材料等である。半絶縁材料は、ドープされていないポリシリコンあるいは半絶縁多結晶シリコン(ＳＩＰＯＳ)である。
図１３は、図１２のディバイスを製造するための工程の概略を示すフローチャートである。(上記の)Ｎ形構造体の作製に取りかかるに当たり、工程１０１で、Ｐエピタキシアル層をＰ＋＋基板に向けエッチングして溝で分離されるＰメサを形成する。工程１０３で、メサと溝とは薄い酸化物層で被覆される。工程１０４で、前のエッチング工程で形成されたメサの片側にＰドーパントを打込むため、Ｐドーパントを第１所定打込み角度Φで打込んで第１打込みを行う。工程１０５に進むと、第２所定打ち込み角度Φ’で第２のＰ形ドーパントの打ち込みが行われる。工程１０６に進むと、拡散工程が行われ、Ｐメサをカラム６１に変換する。その後工程１０７では、もう一度Ｎ形ドーパントが第１所定打込み角度Φで打込まれ、ついで、工程１０８で、Ｎ形ドーパントが第２所定打ち込み角度Φ’(第１打ち込み角度Φの負)で打込む第２打込み工程が続く。工程１０９で拡散工程が行われ、その後、工程１１３で、低圧化学蒸着が続く。その後工程１１０で、溝が誘電性物で補充され、その後、工程１１１でＮ本体が打込まれると共にトランジスタ・セルが形成され、それと同時に、Ｎ本体の打込み６５、６６が形成される。
図１４は、Ｎ−Ｐ再充填アプローチと称するＮ形構造体の第２実施例である。これは、二重Ｐ(２Ｐ)ドーパントであるエピタキシアル新補充物６７によって分離されている広いカラム６９を含む。イオン打込み２３１を含むＮ端子領域も生じている。この方法は、また、Ｎ端子あるいは分離リング１６及び１８を形成する。
図１５〜図１６は、本発明の第２の好ましい実施例によるＮ形構造体の製造方法を示す。
図１５は、図１６のディバイスを製造するのに用いられる工程の概略を示すフローチャートである。図１５に進むと、図１〜図１１と同様、この方法は、先ず、Ｎ形エピタキシアル層５が上にあるＮ＋＋基板３から開始する。エッチング工程２０１が行われ、複数個の溝８９が、ほぼ、図１４で示されているエピタキシアル再充填物６７の個所に、そしてメサ８１が図１４でカラム６９が示されている個所に位置する。工程２０３では、第１実施例のように、メサ８１と溝８９とが薄い酸化物層で被覆される。この酸化物層の目的はドーパントが工程中逃げるのを阻止することである。工程２０４に進んで、Ｎ形ドーパントが第１所定打込み角度Φで打込まれ、その後、工程２０５で、Ｎ形ドーパントが、垂直軸に対し第１所定打込み角度Φの負の角度である第２所定打ち込み角度Φ’で打込まれる。次いで、この方法は、工程２０６に進んで、打込まれたドーパントが拡散され、工程２１２でエピタキシアル再充填が行われるが、このエピタキシアル再充填物は全ての溝８９を充填するものではない。この時点で、エピタキシアル層には、工程２０７で、Ｐ形ドーパントが第１所定打込み角度Φで打込まれ、その後、工程２０８で、第１所定打込み角度Φの負の角度である第２所定打込み角度Φ’で第２回目のＰ形ドーパントの打込みを行う。図１６では、イオン打込み工程が行われた後の薄いエピタキシアル層８３が示されている。その後、工程２０９で、エピタキシアル再充填があり、工程２１０では、確実に溝８９が充填されて、カラム６９がエピタキシアル層で分離されるよう拡散工程が行われる。その後Ｐ本体の打込みとセルの形成が工程２１１でなされる。端子あるいは分離リング１６及び１８(図１４)も形成されるのはこの時点である。
図１７と図１８は、本発明の第２の好ましい実施例によるＰ形構造体を製造する方法を示す。
図１７は、エピタキシアル再充填方式を用いるこの実施例のＰ形構造体を示す。この構造体は、複数個の広いＰ形構造体１６３と、２Ｎ形エピタキシアル・ドーパント１６１を充填した溝を有する。またＮ端子領域６５、６６もある。エピタキシアル層７５がその上にある基板７３から開始する。
図１８は、図１７のディバイスを製造するのに用いられる工程の概略を示すフローチャートである。この方法は、Ｐエピタキシアル層７５をＰ＋＋基板７３に向けエッチングし、溝で分離される複数個のＰ−形メサを形成する工程３０１で始まる。工程３０３では、薄い酸化物層が沈着されてメサと溝とを覆っている。工程３０４に進んで、Ｐ形ドーパントが第１所定打込み角度Φで打込まれ、工程３０５に進んで、Ｐ形ドーパントが第２所定打ち込み角度Φ’で打込まれる。第２実施例のＮ形構造体のように、拡散工程が工程３０６で行なわれる。工程３１２に進んで、Ｎ形構造体の場合で前記したように、この時点で、薄いエピタキシアル再充填が行なわれる。工程３０７では、Ｎ形ドーパントが第１所定打込み角度Φで打ち込まれ、その後カラムの反対側に、Ｎ形ドーパントが工程３０８で、第２所定打込み角度Φ’で打込まれる。工程３０９で、エピタキシアル再充填が行なわれ全ての溝が完全に充填あるいは再充填される。次いで、工程３１０でドーパントを拡散する。工程３１１で、Ｎ形本体の打込みとセルが形成され、端子あるいは分離リング６５および６６が生じる。
広いメサ構造体の第３の好ましい実施例に進んで、図１９から図２１は、本発明の第３の好ましい実施例によるＮ形構造体の製造方法を示す。よって、第３実施例は、ＮカラムとＰカラムとの間に酸化物を有するＮ形構造体である。
図１９は、薄いあるいは狭い２Ｐポリ充填溝１６３と、この溝１６３からＮカラム１６１を分離させている酸化物層１６５を有する広いカラム１６１とが在る、第３実施例のＮ形構造体を示す。ここでは酸化物は二酸化ケイ素のことを言う。この二酸化ケイ素層１６５は、また、２Ｐポリ充填溝１６３からＮ端子領域を分離している。
図１９のディバイスの製造に用いられる方法は、図２０のフローチャートに示されている。ここでは、工程４０１で、Ｎ＋＋基板３に接近しているＮエピタキシアル層５に、Ｎメサ１６１がエッチングで形成されている。このＮメサ１６１は、第１実施例で示されているように、溝で分離されている。工程４０３では、メサ１６１、溝、そしてカラムの両側部、底部および頂部が、他の実施例で前記したように、薄い酸化物層で被覆される。その後、工程４０４で、Ｎ形ドーパントが第１所定打込み角度Φで打込まれる。工程４０５に進んで、カラム１６１の反対側に、Ｎ形ドーパントが第２所定打込み角度Φ’打ち込まれる。その後、工程４０６で、拡散が行われ、Ｎ形ドーパントがＮカラム１６１に拡散される。この時点でＴＥＯＳライナ１６７が沈着され(図２１)、そこに図２０に示されているようにＰドーパントが打込まれ、工程４１２で約２０００ÅのドープされていないポリＴＥＯＳライナが当てがわれる。溝の裏打ちに続いて、工程４０７でＰ形ドーパントがカラム１６１の側壁に、第１所定打込み角度Φで打込まれ、その後、工程４０８で、カラム１６１の反対側に、Ｐ形ドーパントが第２所定打込み角度Φ’で打込まれる。その後工程４１０で、ドープされていないポリの再充填がなされる。工程４１１では、拡散が行われ、その後Ｐ本体が打込まれ、セルが形成される。加えて、図１９のリング１６と１８がこの時点で形成される。
この第３の実施例の１つの利点は、ドープされていないポリの再充填操作と、Ｐ本体の打込みと拡散後、セルが薄い酸化物層１６５(図１９)で分離されて残っているということである。
第３実施例では、Ｐチャネル・ディバイス用基板は、Ｐ＋であり、Ｎチャネル・ディバイス用基板は、Ｎ＋である。再充填材料は、ドープされたあるいはドープされていない酸化物、窒化物、半絶縁材料、ポリシリコン(ポリ)あるいはその他の組み合わせである。その結果生じる構造体は、ＭＯＳＦＥＴＳおよびショットキィ(Ｓｈｏｔｔｋｙ)ダイオード等のディバイスを作製するのに用いられる。
図２２および図２３は、本発明の第３の好ましい実施例によるＰ形構造体を製造する方法を示す。
第３実施例の代替例では、ＮチャネルとＰチャネルとが交換できる。再充填材料は、ドープされたあるいはされていない酸化物、窒化物あるいはその他の組み合わせである。Ｎ形構造体同様、Ｐ形構造体は、ＭＯＳＦＥＴＳ、ショットキィ・ディバイス等のディバイスを作製するのに用いられる。図２２に示されているように、広いＮカラム２６１が狭い２Ｐポリ２６３で区画されており、このカラムは、また、酸化物層１６５により区画されていて、この酸化物層１６５はこのカラムを端子領域２３１から区画させている。Ｎリング６５及び６８等のＮ領域が端子領域２３１に配置されている。
図２３では、工程５０１でＰ−エピタキシアル層７５がＰ＋基板に向けエッチングされてＰメサを形成し、このＰメサは溝で分離されている。工程５０３で、メサ２６１は薄い酸化物層で被覆される。工程５０４では、カラム２６１にＮ形ドーパントが第１所定打込み角度Φで打込まれる。工程５０５では、カラム２６１の反対側に、第２Ｎ形ドーパントが、第１所定打込み角度Φの負の角度である第２所定打込み角度Φ’で打込まれる。ドーパントの打込み後、工程５０６で拡散が行われ、工程５１３に進んで、ドープされていないポリのＴＥＯＳライナがディバイスに沈着される。その後、工程５０７で、Ｐドーパントが第１所定打込み角度Φで打込まれ、工程５０８で、構造体の反対側に第２所定打ち込み角度Φ’で打込まれる。次いで工程５０９で拡散が行われ、工程５１０でドープされていないポリ２６３が再充填される。工程５１１で、拡散が行われると共に、Ｎ本体の打ち込みとセル形成が行なわれる。
図２４から図２６は、本発明の第４実施例による構造体の製造方法を示す。前記の実施例と同様に、ＮカラムとＰカラムとは交換でき、Ｐチャネル・ディバイス用基板は、Ｐ＋であり、Ｎチャネル・ディバイス用基板はＮ＋である。再充填材料は、ドープされたあるいはされていない酸化物、窒化物、半絶縁材料、ドープされていないポリあるいはその他の組み合わせであり、この構造体は、ＭＯＳＦＥＴＳ、ショットキィ・ディバイス等のディバイスを作製するため用いられる。
図２４には、誘電性再充填物２６１を備えたＮ形構造体を示す第４実施例が示されている。この構造体は、誘電性領域２６１によって分離された広いカラム２２７を有し、誘電性領域２６１は、また、広いカラム２２７からＮ端子領域２３５を分離する。加えて、薄い窒化物層２３３が所定個所に置かれており、誘電性再充填領域２６１が、その後の製造中構造体から形成されるチップが反るのを阻止する。
図２５のフローチャートは上記のディバイスを製造するために用いられる方法を示し、工程６０１では、その他のディバイスについて前記したエッチングによる溝形成から始まる。工程６０３では、メサ２２７と溝２６１とが薄い窒化物層２３３で被覆されている。工程６０４では、Ｎ形ドーパントが第１所定打込み角度Φで打込まれ、工程６０５では、第２Ｎ形ドーパントが第１所定打ち込み角度Φの負角度である、第２所定打込み角度Φ’で打込まれる。工程６０６では、拡散が行われて、打込まれたＮ形ドーパントが駆動される。工程６０６での拡散後、工程６０７に進んで、Ｐ形ドーパントが第１所定打ち込み角度Φで打込まれ、その後、工程６０８で、Ｐ形ドーパントが第２所定打ち込み角度Φ’で打込まれる。工程６０９で、拡散が行われてＰ形ドーパントを拡散し、次いで、工程６１３で、窒化物の低圧化学蒸着法(ＬＰＣＶＤ)が行なわれる。窒化物が所定位置に置かれると、工程６１０で溝２６１にはドープされていない酸化物、窒化物、ポリシリコンあるいはその他の組み合わせ等の材料２６３が再充填される。工程６１１で、Ｐリング１６および１８を含むＰ本体の打込みが行なわれる。
図２６は、誘電性再充填材料２６３、広いカラム327と窒化物層２３７とを備えた第４の好ましい実施例のＰ形構造体を示す。再充填材料は、ドープされたあるいはされていない酸化物、窒化物、半絶縁材料、ドープされていないポリシリコンあるいはその他の組み合わせである。第４実施例のＰ形構造体を製造するのに用いられる工程は、エッチング工程が、Ｐエピタキシアル層７５で自然に行なわれることを除いてＮ形構造体を製造するのに用いられるのとほぼ同じである。Ｎ形端子あるいは分離リング１６および１８はＰエピタキシアル層７５に配置される。
図２７から図３１は、標準平坦化法を用いるＮ形構造体の平坦なＭＯＳＦＥＴセル種(即ち、単一セルあるいは多セル・チップの個別のディバイスあるいはセルの形態)である。
図２７は、誘電性再充填物２９によってその他の隣接するセルから分離されているＮＰ−ＰＮカラム２７を有する、第１の好ましい実施例によるＮＰ−ＰＮメサ・ディバイスを示し、このディバイスにはＰ領域１５０１を含むソース領域１５０５がある。Ｐ領域１５０１にはＮソース領域１５０２が形成されている。ゲート・ポリ１５０４をＮソース・コネクション１５０２とＰ領域１５０１とから離す酸化物層１５０６がある。ソース・コネクタは、通常、１５０５である。
図２８は、第４実施例によるＰＮ−ＮＰメサ・ディバイスで、Ｎ形平坦ＭＯＳ構造体に用いられる。このディバイスは、誘電体２６７により隣接するその他のセルから分離されているＰＮ−ＮＰカラム３２７を有する。ソース７０５はＰ領域７０１を含み、このＰ領域にＮ形ソース領域７０２が位置する。酸化物層７０６がゲートポリ７０８を、Ｎソース領域７０２とＰ領域７０１とから離している。
図２９は、Ｎ形平坦ＭＯＳディバイスを用いる第２の好ましい実施例のＰＮＰメサ・ディバイスを示す。このディバイスは、Ｐポリ領域６７によってその他の隣接するセルから分離されているＮＮ領域６９を有する。深いＰ領域８０５があって、ここにＮソース領域８０４が位置する。ゲート・ポリ８０３は、ソース領域８０１の全部分である酸化物層８０２によって囲まれている。同様の構造体が図３０にあり、これは図２９のもののピッチを狭くしたもので、Ｎ領域６９の幅を除いて同じ構成を有する。
図３１は、Ｎ形平坦ＭＯＳＦＥＴ構造体の第３の実施例によるＰＮＰメサ・ディバイスである。このディバイスは、ＮＮ領域１６１を含み、このＮＮ領域１６１はＰポリ領域１６３によってその他の隣接するセルから分離されている。ソース領域９０５はゲート・ポリ領域９０４を含み、このゲート・ポリ領域９０４は酸化物層９０３で囲まれている。ソース・コネクションは、Ｐ領域９０１に位置するＮ領域９０２含む。
図３２から図３６は、Ｐ形構造体用の標準平坦化方法を用いる、平坦ＭＯＳＦＥＴのセル種(単一セルあるいは多セル・チップの個別のディバイスあるいはセルの形態)である。
図３２は、第１の好ましい実施例により形成された、ＮＰ−ＰＮメサ・ディバイスを示す。ドレインである、Ｐ基板７３がＮＰ−ＰＮカラム６１に配置されている。このディバイスは、誘電体層１９０によりその他の隣接するセルから区画されている。ソース領域１５０８は、Ｎ領域１５１５を含み、ここにＰコネクション１５０７が位置する。ゲート・ポリ１５１１は、Ｎ領域１５１５とＰ領域１５０７との両方の上に位置し、これらから酸化物層１５０９により区画している。
図３３は、Ｐ形平坦ＭＯＳＦＥＴ構造体を用いる第４実施例によるＰＮ−ＮＰメサ・ディバイスである。このディバイスは、ドレインである、Ｐ＋形基板７３を含み、この上にＰＮ−ＮＰカラム３２７が配置されている。このディバイスは、誘電性領域２６１により隣接するセルから区画されている。ソース領域７２２があり、これは、Ｐソース・コネクション７２１が位置するＮ領域７２０を含む。２つのゲートがあり、各々、ゲート・ポリ７２５を囲むゲート酸化物７２３を含む。
図３４と図３５とは、第２の好ましい実施例により形成されたディバイスを示す。ここでは、図３４は広い構造体を示し、図３５は、狭い構造体を示す。Ｎ基板７３がＰＰカラム１６３（広いメサ）あるいはＰＰカラム１６３（狭いメサ）を含み、Ｎ形材料１６１がＰＰカラムを隣接するセルから分離させている。ソース領域８１１がＮ領域を８１３を含み、ここに、Ｐソース・コネクション８１０が位置する。ゲートは、ゲート・ポリ８１４を囲む酸化物層８１２を含む。
図３６は、第３の好ましい実施例により形成されたディバイスを示し、Ｐ形平坦構造を用いるＰＰメサを有し、Ｐ＋基板７３を含む。この基板上には、隣接するセルからＮポリ２６１によって区画されているＰＰカラム２６３がある。ソース領域９１０がＮ領域９１５を含み、このＮ領域にはＰコネクション９１３が位置する。ＰＰカラム２６３をソース９１０に、ゲート酸化物層９１２によって囲まれているゲート・ポリ領域９１１を含むゲートが連結している。
図３７から図４１は、Ｎ形構造体用の標準平坦方法の溝ＭＯＳＦＥＴｓのセル種(単一セルあるいは多セル・チップの個別のディバイスあるいはセルの形態)である。
図３７は、ＮＰ−ＰＮメサを用いる第１の好ましい実施例によるディバイスのセル構造体を示す。ＮＰ−ＰＮカラム２７が、ドレインである基板３の上に位置し、ポリ領域２９によって、その他の隣接セルから区画されている。３つのＰ領域１６０１、１６０３および１６０４が在り、これらは、各々から溝で分離されている。この溝は、酸化物層１６０９により囲まれているゲート・ポリ領域１６０７を含む。Ｎソースコネクション１６０５は、Ｐ領域１６０１、１６０３および１６０４内に位置し、酸化物層１６０９によりゲート・ポリ１６０７から分離されて、ソース領域１６１０を形成する。
図３８は、ＰＮ−ＮＰメサを用いる第４の好ましい実施例によるディバイスのセル構造体を示す。このディバイスは、ポリ領域２６７によってその他の隣接するセル構造体から分離しているＰＮ−ＮＰカラム２２７を含む。ソース領域７３４はＰ領域７３１と、このＰ領域７３１内に位置するＮソース・コネクション７３２とを含む。Ｐ領域７３１およびＮソース・コネクション７３２とは、ゲート・ポリ７３６から酸化物層７３５により分離している。
図３９および図４０は、広いＰＮ−ＮＰメサ（図３９）と狭いＰＮ−ＮＰメサ(図４０)とを有する第２の好ましい実施例によるセル構造体を示す。各ディバイスは、ポリ領域６７により隣接するセルから区画されているＮＮ領域６９を含み、Ｎ＋基板３はドレインであり、ソース領域８２３はＰ領域８２１を含む。Ｐ領域８２１にはＮソース領域８２２が位置している。Ｎソース・コネクション８２２は、酸化物層８２４によってゲート・ポリ８２５から遮断されている。
図４１は、ＰＮ−ＮＰメサを有する第３の好ましい実施例によるディバイスのセル構造体を示す。このディバイスは、ドレインである基板３上に置かれたＮＮカラム１６３を含み、Ｐポリ領域１６１によって、その他の隣接するセルから区画している。ソース９２０はＰ領域９２５を含み、このＰ領域９２５内にＮソース・コネクション９２３が位置する。Ｎソース・コネクション９２３とＰ領域とは酸化物層９２１によりゲート・ポリ９２４から遮断されている。
図４２から図４６は、Ｐ形構造体を用いる標準溝ＭＯＳＦＥＴ方法のセル種(即ち、単一セルあるいは多セル・チップの個別のディバイスあるいはセルの形態)である
図４２は、Ｐ形溝ＭＯＳＦＥＴ用のＮＰ−ＰＮメサを有する第１の好ましい実施例によるディバイスのセル構造体である。このディバイスは、ドレインであるＰ＋基板７３の上に配置されたＮＰ−ＰＮカラム６１を含む。このディバイスは、誘電性領域６３により、その他の隣接するセルから区画している。ソース領域１６１１がＮ領域１６１５を含み、このＮ領域１６１５にはＰソース接点１６１２が位置する。ゲート・ポリ１６１３があり、ゲート・酸化物層１６１４によって囲まれている。
図４３は、Ｐ形溝ＭＯＳＦＥＴ用ＮＰ−ＰＮメサを有する第４の好ましい実施例によるディバイスのセル構造体を示す。このディバイスは、ドレインであるＰ＋基板７３を含み、この基板の上にＮＰ−ＰＮカラム２２７が位置する。誘電性層２６７により、ディバイスはその他の隣接するセルから区画している。このディバイスは３つのＮ領域７４０、７４３および７４８とを有するソース領域７５０を含む。これらＮ領域７４０、７４３および７４８の内にはＰソース領域が７４１が位置する。Ｎ領域７４０、７４３および７４８とＰソース領域７４１とは酸化物層７４４により、ゲート・ポリ領域７４５、７４７から分離している。
図４４は、Ｐ形溝ＭＯＳＦＥＴ用のメサＮＰ−ＰＮを有する第２の好ましい実施例によるディバイスのセル構造体を示す。このディバイスは、ドレインであるＰ＋基板７３を含み、その上にはＰＰカラム１６３があり、このＰＰカラム１６３はその他の隣接するセル構造体からＮ領域１６１によって分離している。ソース領域８３５はＮ領域８３１を含み、この内にＰ領域８３２が位置する。Ｐ領域８３２はＰソース接点の役割をなし、ゲート・ポリ８３４から酸化物層８３３によって分離している。同様の構造体が図４５にあり、これは図４４のディバイスのピッチを狭くしたものであり、Ｐ領域１６３の幅を除いて同じ構成である。
図４６は、Ｐ形溝ＭＯＳＦＥＴ用のＮＰ−ＰＮメサを有する第３の好ましい実施例によるディバイスのセル構造体を示す。このディバイスは、ドレインであるＰ＋基板７３を含み、その上にＰＰカラム２６３が置かれている。このディバイスはその他の隣接するセルからＮポリ２６１によって区画している。ソース領域９３０はＮ領域９３２を含み、その内にはＰソース接点９３４が位置する。ゲート・ポリ９３５は、酸化物層９３３により、Ｐソース接点９３４から離れている。
図４７は、平坦なＮ形ショットキィダイオードディバイスのセル種を示す。図４７は、ドレインであるＮ形基板３の上に、表面整流と標準ショットキィ方法のためＰ形打込みをした、平坦なショットキィディバイスを示す。ソース９４１はＮＮカラム９６３の上の端子９４３を含み、ＮＮカラム９６３はＰポリ層１６１によって、隣接するセルから区画している。
上記のように、これらの方法は、ＮカラムおよびＰカラムも交換できるので、融通性がある。Ｐチャネル・ディバイス製造用には、基板は、Ｐ＋であり、Ｎチャネル・ディバイス用には基板はＮ＋である。再充填材料は、ドープされたあるいはされない酸化物、ＳＩＰＯＳ等の半絶縁材料、ドープされたあるいはドープされないポリシリコン、窒化物あるいはこれらの組み合わせものである。異なる実施例もＭＯＳＦＥＴおよびショットキィ・ダイオード等のディバイスを作製するのに用いられる。
最後に、縁部端子領域は、本発明から逸脱することなく浮動ブッシュあるいは電磁界板端子を含む。
上記より、本発明は、半導体ディバイスおよび広いメサを有する超接合半導体ディバイスの製造方法に関する。当業者であれば、上記の実施例には、その広い発明概念から逸脱することなく変形が可能であることが感得せられる。よって、本発明は、開示されている特定の実施例に限定されるものではなく、添付特許請求の範囲に記載されている本発明の精神と範囲内の変形例もカバーするものである。
本発明の第１の好ましい実施例によるＮ形半導体基板の部分断面図である。 エッチング工程後の図１の半導体基板の部分断面図である。 酸化工程後の図２の半導体基板の部分断面図である。 図３の基板の平面図である。 第１所定打込み角度でのＰ導電率イオンの打込みを示す図３の半導体基板の部分断面図である。 第２所定打込み角度でのＰ導電率イオンの打込みを示す図５の半導体基板の部分断面図である。 駆動工程後の図６の半導体基板の部分断面図である。 第１所定打込み角度でのＮ導電率イオンの打込みを示す図７の半導体基板の部分断面図である。 第２所定打込み角度でのＮ導電率イオンの打込み示す図８の半導体基板の部分断面図である。 第２駆動工程後の図９の半導体基板の部分断面図である。 平坦化工程後の図１０の半導体基板の部分断面図である。 本発明の第１の好ましい実施例の代替例によるＰ形半導体基板の部分断面図である。 本発明の第１の好ましい実施例の代替例によるＰ形構造体の製造工程を示すフローチャートである。 本発明の第２の好ましい実施例の代替例によるＮ形半導体基板の部分断面図である。 本発明の第２の好ましい実施例によるＮ形構造体の製造工程を示すフローチャートである。 本発明の第２の好ましい実施例によるＮ形半導体基板の部分断面図である。 本発明の第２の好ましい実施例の代替例によるＰ形半導体基板の部分断面図である。 本発明の第２の好ましい実施例の代替例によるＰ形構造体の製造工程を示すフローチャートである。 本発明の第３の好ましい実施例によるＮ形半導体基板の部分断面図である。 本発明の第２の好ましい実施例によるＮ形構造体の製造工程を示すフローチャートである。 テトラエチルオルトシリケート(ＴＥＯＳ)ライナを当てがった後の図１９のＮ形半導体基板の部分断面図である。 本発明の第３の好ましい実施例の代替例によるＰ形半導体基板の部分断面図である。 本発明の第３の好ましい実施例の代替例によるＰ形構造体の製造工程を示すフローチャートである。 本発明の第４の好ましい実施例によるＮ形半導体基板の部分断面図である。 本発明の第２の好ましい実施例によるＮ形構造体の製造工程を示すフローチャートである。 本発明の第４の好ましい実施例の代替例によるＰ形半導体基板の部分断面図。 第１の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第４の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第２の好ましい実施例による、標準平坦化方法を用いる、狭いピッチの平坦なＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第３の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第１の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第４の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準平坦化方法を用いる、狭いピッチの平坦なＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第３の好ましい実施例による標準平坦化方法を用いる、平坦なＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第１の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第４の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第３の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＮ形構造体のセル種の部分断面図である。 第１の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第４の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第２の好ましい実施例による標準溝方法を用いる、溝ＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 第４の好ましい実施例による標準平坦化方法を用いる、溝ＭＯＳＦＥＴのＰ形構造体のセル種の部分断面図である。 Ｎ形平坦ショットキィ・ダイオードディバイスのセル種の部分断面図である。

Claims (28)

  1. 半導体ディバイスの製造方法であって、
    相互に対向する第１主表面及び第２主表面とを有する半導体基板を設け、この半導体基板は、第２主表面に、第１導電率形の強くドープされた領域を有し、第１主表面に、第１導電率形の軽くドープされた領域を有する、
    上記の半導体基板に、複数個の溝と複数個のメサとを形成し、各メサは、隣接する溝と、強くドープされた領域に向け、上記の第１主表面から第１深さ位置迄のびる第１延長部分とを有して、少なくとも１つのメサが第１側壁面と第２側壁面とを有し、複数個の溝の各々は底部を有する、
    第２導電率形のドーパントを、上記少なくとも１つのメサの第１側壁面に、打ち込み、第２導電率形の第１ドープ領域を形成し、
    第２導電率形のドーパントを、上記少なくとも１つのメサの第２側壁面に打込み、第２導電率形の第２ドープ領域を形成し、
    打込まれたドーパントを少なくとも１つのメサに拡散させ、
    第１導電率形のドーパントを上記の少なくとも１つのメサの第１側壁面に打ち込んで第１導電率形の第２ドープ領域を第１側壁に設け、そして第１導電率形のドーパントを、その第２側壁面に打込み、
    打込まれたドーパントを、少なくとも１つのメサに拡散して、第１および第２側壁面に第１導電率形の第２ドープ領域を設け、
    少なくとも１つ以上のメサに隣接する溝に、半絶縁材料および絶縁材料の１つを充填することからなるもの。
  2. 請求項１に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも１つのメサに隣接する溝に絶縁材料を充填する前に、上記の第１および第２側壁面と溝の底部に窒化ケイ素を沈着させることからなるもの。
  3. 請求項１に記載の半導体ディバイスの製造方法であって、更に、
    第２導電率形のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも１つのメサと、少なくとも、この１つ以上のメサに隣接する溝の第１および第２側壁と底部の上に酸化物層を形成することからなるもの。
  4. 請求項１に記載の半導体ディバイスの製造方法であって、更に、
    第１導電率のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも、１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にエピタキシアル層を形成することからなるもの。
  5. 請求項１に記載の半導体ディバイスの製造方法であって、更に、
    第１導電率のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも、この少なくとも１つのメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にテトラエチルオルトシリケート(ＴＥＯＳ)ライナを形成することからなるもの。
  6. 請求項５に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも、１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にドープされないポリシリコン層を形成することからなるもの。
  7. 請求項６に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも、少なくとも１つのメサに隣接する溝に半絶縁材料および絶縁材料の１つを充填する工程が、少なくとも、上記の少なくとも１つのメサに隣接する溝に、ドープされないポリシリコン、ドープされたポリシリコン、ドープされた酸化物、ドープされない酸化物、窒化ケイ素および半絶縁ポリクリスタリン・シリコン(ＳＩＰＯＳ)のうちの少なくとも１つを充填することを含むもの。
  8. 請求項１に記載の半導体ディバイスの製造方法であって、更に、
    第１側壁面が第１主表面に対し、第１所定傾斜角度を維持し、第２側壁面が第１主表面に対し、第２所定傾斜角度を維持するもの。
  9. 請求項１に記載の半導体ディバイスの製造方法であって、上記の第１および第２側壁面が第１主表面に対しほぼ直角であるもの。
  10. 請求項１に記載の半導体ディバイスの製造方法であって、複数個の溝が、半導体基板を機械加工するマイクロマシン(ＭＥＭＳ)を用いて形成されるもの。
  11. 半導体ディバイスの製造方法であって、
    相互に対向する第１主表面及び第２主表面とを有する半導体基板を設け、この半導体基板は、第２主表面に、第１導電率形の強くドープされた領域を有し、第１主表面に、第１導電率形の軽くドープされた領域を有し、
    複数個の溝と複数個のメサとを形成し、各メサは、隣接する溝と、強くドープされた領域に向け、上記の第１主表面から第１深さ位置迄伸びる第１延長部分とを有し、少なくとも１つのメサは第１側壁面と第２側壁面とを有し、複数個の溝の各々が底部を有し、
    第１導電率形のドーパントを、上記少なくとも１つのメサの第１側壁面に、打ち込み、第１導電率形の第１ドープ領域を形成し、
    第１導電率形のドーパントを、上記少なくとも１つのメサの第２側壁面に打込み、第１導電率形の第２ドープ領域を形成し、
    打込まれたドーパントを少なくとも１つのメサに拡散させ、
    第２導電率形のドーパントを少なくとも１つのメサの第１側壁面に打ち込み、その第１側壁に第２導電率形の第２ドープ領域を設け、そして第２導電率形のドーパントを、上記少なくとも１つのメサの第２側壁面に打込み、
    打込まれたドーパントを少なくとも１つのメサに拡散して、第１および第２側壁に第２導電率形の第１ドープ領域を設け、
    少なくとも、少なくとも１つのメサに隣接する溝に、半絶縁材料および絶縁材料の１つを充填するもの。
  12. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも、１つ以上のメサに隣接する溝に、半絶縁材料および絶縁材料の１つを充填する前に、上記の第１および第２側壁と溝の底部に窒化ケイ素を沈着させることからなるもの。
  13. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    第１導電率のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも、この１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上に酸化物層を形成することからなるもの。
  14. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    第２導電率形のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも、この１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にエピタキシアル層を沈着させることからなるもの。
  15. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    第２導電率形のドーパントを、少なくとも１つのメサの第１側壁面に打込む前に、少なくとも、この１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にテトラエチルオルトシリケート(ＴＥＯＳ)ライナを形成することからなるもの。
  16. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも、１つ以上のメサに隣接する溝の底部ならびに上記の第１および第２側壁を含む少なくとも１つのメサの上にドープされないポリシリコン層を形成することからなるもの。
  17. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    少なくとも、１つ以上のメサに隣接する溝に半絶縁材料および絶縁材料の１つを充填する工程が、少なくとも、上記の１つ以上のメサに隣接する溝に、ドープされないポリシリコン、ドープされたポリシリコン、ドープされた酸化物、ドープされない酸化物、窒化ケイ素および半絶縁ポリクリスタリン・シリコン(ＳＩＰＯＳ)のうちの少なくとも１つを充填することを含むもの。
  18. 請求項１１に記載の半導体ディバイスの製造方法であって、更に、
    第１側壁面が第１主表面に対し、第１所定傾斜角度を維持し、第２側壁面が第１主表面に対し、第２所定傾斜角度を維持するもの。
  19. 請求項１１に記載の半導体ディバイスの製造方法であって、第１および第２側壁面が第１主表面に対しほぼ直角であるもの。
  20. 請求項１１項に記載の半導体ディバイスの製造方法であって、複数個の溝が、半導体基板を機械加工するマイクロマシン(ＭＥＭＳ)を用いて形成されるもの。
  21. 請求項１に記載の半導体ディバイスの製造方法であって、第２導電率形のドーパントの第１側壁面への打込みが、第１所定打込み角度で行なわれるもの。
  22. 請求項１に記載の半導体ディバイスの製造方法であって、第２導電率形のドーパントの第２側壁面への打込みが、第２所定打込み角度で行なわれるもの。
  23. 請求項１に記載の半導体ディバイスの製造方法であって、第１導電率形のドーパントの第１側壁面への打込みが、第１所定打込み角度で行なわれるもの。
  24. 請求項１に記載の半導体ディバイスの製造方法であって、第１導電率形のドーパントの第２側壁面への打込みが、第２所定打込み角度で行なわれるもの。
  25. 請求項１１に記載の半導体ディバイスの製造方法であって、第１導電率形のドーパントの第１側壁面への打込みが、第１所定打込み角度で行なわれるもの。
  26. 請求項１１に記載の半導体ディバイスの製造方法であって、第１導電率形のドーパントの第２側壁面への打込みが、第２所定打込み角度で行なわれるもの。
  27. 請求項１１に記載の半導体ディバイスの製造方法であって、第２導電率形のドーパントの第１側壁面への打込みが、第１所定打込み角度で行なわれるもの。
  28. 請求項１１に記載の半導体ディバイスの製造方法であって、第２導電率形のドーパントの第２側壁面への打込みが、第２所定打込み角度で行なわれるもの。

JP2006545503A 2003-12-19 2004-12-20 広いメサを備えた超接合ディバイスの製造方法 Expired - Fee Related JP4999464B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US53095503P 2003-12-19 2003-12-19
US53158503P 2003-12-19 2003-12-19
US60/530,955 2003-12-19
US60/531,585 2003-12-19
PCT/US2004/042548 WO2005060676A2 (en) 2003-12-19 2004-12-20 A method for manufacturing a superjunction device with wide mesas

Publications (2)

Publication Number Publication Date
JP2007515071A true JP2007515071A (ja) 2007-06-07
JP4999464B2 JP4999464B2 (ja) 2012-08-15

Family

ID=34713782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006545503A Expired - Fee Related JP4999464B2 (ja) 2003-12-19 2004-12-20 広いメサを備えた超接合ディバイスの製造方法

Country Status (6)

Country Link
US (2) US7052982B2 (ja)
EP (1) EP1706900A4 (ja)
JP (1) JP4999464B2 (ja)
KR (1) KR20070029655A (ja)
TW (1) TWI348219B (ja)
WO (1) WO2005060676A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515080A (ja) * 2003-12-19 2007-06-07 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
JP2010525611A (ja) * 2007-04-23 2010-07-22 アイスモス・テクノロジー・リミテッド 熱的に敏感な充填材料を備えたトレンチ型半導体デバイスの製造方法
JP2014154596A (ja) * 2013-02-05 2014-08-25 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP2007515079A (ja) * 2003-12-19 2007-06-07 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 従来の端子を備えた超接合装置の製造方法
US6982193B2 (en) * 2004-05-10 2006-01-03 Semiconductor Components Industries, L.L.C. Method of forming a super-junction semiconductor device
US7423315B2 (en) * 2004-11-05 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20060114478A1 (en) * 2004-11-26 2006-06-01 Applied Materials, Inc. Evaluating effects of tilt angle in ion implantation
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
TWI401749B (zh) 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
JP2008538659A (ja) * 2005-04-22 2008-10-30 アイスモス テクノロジー コーポレイション 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法
KR101296922B1 (ko) * 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US7446018B2 (en) 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7390745B2 (en) * 2005-09-23 2008-06-24 International Business Machines Corporation Pattern enhancement by crystallographic etching
JP5201307B2 (ja) * 2005-12-22 2013-06-05 富士電機株式会社 半導体装置
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US7429772B2 (en) 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US7541260B2 (en) * 2007-02-21 2009-06-02 Infineon Technologies Austria Ag Trench diffusion isolation in semiconductor devices
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20080272429A1 (en) * 2007-05-04 2008-11-06 Icemos Technology Corporation Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20090085148A1 (en) * 2007-09-28 2009-04-02 Icemos Technology Corporation Multi-directional trenching of a plurality of dies in manufacturing superjunction devices
CN101510557B (zh) * 2008-01-11 2013-08-14 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
US7846821B2 (en) 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US7795045B2 (en) * 2008-02-13 2010-09-14 Icemos Technology Ltd. Trench depth monitor for semiconductor manufacturing
US8030133B2 (en) * 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
CN101877307B (zh) * 2009-04-29 2013-02-13 上海华虹Nec电子有限公司 获得交替p型和n型半导体器件结构的方法及其器件结构
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
KR101094371B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 수직트랜지스터를 구비한 반도체장치 제조 방법
CN101958283B (zh) * 2009-07-09 2014-07-09 上海华虹宏力半导体制造有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8354331B2 (en) * 2009-12-01 2013-01-15 International Business Machines Corporation Multiplying pattern density by single sidewall imaging transfer
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR101361067B1 (ko) * 2011-10-28 2014-02-11 메이플세미컨덕터(주) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
TWI463571B (zh) 2011-12-08 2014-12-01 Vanguard Int Semiconduct Corp 半導體裝置的製造方法
CN102522338B (zh) * 2011-12-27 2014-04-16 杭州士兰集成电路有限公司 高压超结mosfet结构及p型漂移区形成方法
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US9576842B2 (en) 2012-12-10 2017-02-21 Icemos Technology, Ltd. Grass removal in patterned cavity etching
JP5940500B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置及びその製造方法
US9281303B2 (en) 2014-05-28 2016-03-08 International Business Machines Corporation Electrostatic discharge devices and methods of manufacture
US9768284B2 (en) * 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
DE102019109048B4 (de) 2018-07-18 2024-05-08 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
US11362042B2 (en) * 2020-01-24 2022-06-14 Icemos Technology Corporation Semiconductor device with oxide-nitride stack
US11316042B2 (en) 2020-01-31 2022-04-26 Power Integrations, Inc. Process and structure for a superjunction device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260982A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 半導体装置及びその製造方法
JP2002124675A (ja) * 2000-10-16 2002-04-26 Toshiba Corp 半導体装置およびその製造方法
JP2003046082A (ja) * 2001-05-25 2003-02-14 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US608100A (en) * 1898-07-26 Annunciator gas-fixture
US4158206A (en) * 1977-02-07 1979-06-12 Rca Corporation Semiconductor device
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5045903A (en) * 1988-05-17 1991-09-03 Advanced Power Technology, Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
US5019522A (en) * 1986-03-21 1991-05-28 Advanced Power Technology, Inc. Method of making topographic pattern delineated power MOSFET with profile tailored recessed source
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE69220846T2 (de) * 1991-05-03 1998-02-12 Philips Electronics Nv Verfahren zur Herstellung eines Halbleiterbauelements mit Ionenimplantierung
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5349224A (en) * 1993-06-30 1994-09-20 Purdue Research Foundation Integrable MOS and IGBT devices having trench gate structure
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
KR0183886B1 (ko) * 1996-06-17 1999-04-15 김광호 반도체장치의 트렌치 소자분리 방법
JP3327135B2 (ja) * 1996-09-09 2002-09-24 日産自動車株式会社 電界効果トランジスタ
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5976947A (en) * 1997-08-18 1999-11-02 Micron Technology, Inc. Method for forming dielectric within a recess
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
DE19801095B4 (de) 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
JP3517154B2 (ja) * 1998-04-30 2004-04-05 株式会社東芝 誘電体分離集積回路
US6307246B1 (en) * 1998-07-23 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor resurf devices formed by oblique trench implantation
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
EP1011146B1 (en) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Method of manufacturing an integrated edge structure for high voltage semiconductor devices
US6452230B1 (en) * 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US6222229B1 (en) * 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
US6284626B1 (en) * 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
EP1058303A1 (en) * 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Fabrication of VDMOS structure with reduced parasitic effects
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
EP1261036A3 (en) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
DE10131704A1 (de) * 2001-06-29 2003-01-16 Atmel Germany Gmbh Verfahren zur Dotierung eines Halbleiterkörpers
US6521954B1 (en) * 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260982A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 半導体装置及びその製造方法
JP2002124675A (ja) * 2000-10-16 2002-04-26 Toshiba Corp 半導体装置およびその製造方法
JP2003046082A (ja) * 2001-05-25 2003-02-14 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515080A (ja) * 2003-12-19 2007-06-07 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
JP2010525611A (ja) * 2007-04-23 2010-07-22 アイスモス・テクノロジー・リミテッド 熱的に敏感な充填材料を備えたトレンチ型半導体デバイスの製造方法
JP2014154596A (ja) * 2013-02-05 2014-08-25 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4999464B2 (ja) 2012-08-15
US20060205174A1 (en) 2006-09-14
TW200531281A (en) 2005-09-16
WO2005060676B1 (en) 2006-07-13
KR20070029655A (ko) 2007-03-14
TWI348219B (en) 2011-09-01
US20050181564A1 (en) 2005-08-18
WO2005060676A3 (en) 2006-05-11
WO2005060676A2 (en) 2005-07-07
US7052982B2 (en) 2006-05-30
EP1706900A4 (en) 2009-07-22
EP1706900A2 (en) 2006-10-04
US7364994B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
JP4999464B2 (ja) 広いメサを備えた超接合ディバイスの製造方法
US7023069B2 (en) Method for forming thick dielectric regions using etched trenches
JP4786872B2 (ja) 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法
US7410891B2 (en) Method of manufacturing a superjunction device
JP5143567B2 (ja) 高電圧超接合端子の製造方法
US7199006B2 (en) Planarization method of manufacturing a superjunction device
JP4741187B2 (ja) ドープカラムを含む高電圧電力ｍｏｓｆｅｔ
US20090026586A1 (en) Superjunction Device Having Oxide Lined Trenches and Method for Manufacturing a Superjunction Device Having Oxide Lined Trenches
EP1868239B1 (en) Method of manufacturing trenches in a semiconductor body
US10163680B1 (en) Sinker to buried layer connection region for narrow deep trenches
US8963239B2 (en) 800 V superjunction device
KR20070035475A (ko) 에칭된 트렌치들을 이용하여 두꺼운 유전체 영역들을형성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees