JP2007042739A - 光電変換素子の製造方法および光電変換素子 - Google Patents

光電変換素子の製造方法および光電変換素子 Download PDF

Info

Publication number
JP2007042739A
JP2007042739A JP2005222865A JP2005222865A JP2007042739A JP 2007042739 A JP2007042739 A JP 2007042739A JP 2005222865 A JP2005222865 A JP 2005222865A JP 2005222865 A JP2005222865 A JP 2005222865A JP 2007042739 A JP2007042739 A JP 2007042739A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
groove
conversion element
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005222865A
Other languages
English (en)
Other versions
JP4717545B2 (ja
Inventor
Hiroyuki Juso
博行 十楚
Atsushi Yoshida
篤史 吉田
Kazuyo Nakamura
一世 中村
Hidetoshi Washio
英俊 鷲尾
Sunao Takahashi
直 高橋
Tatsuya Takamoto
達也 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005222865A priority Critical patent/JP4717545B2/ja
Priority to PCT/JP2006/313825 priority patent/WO2007015354A1/ja
Priority to EP06780995.4A priority patent/EP1916718A4/en
Priority to US11/989,518 priority patent/US20090283127A1/en
Priority to AU2006276661A priority patent/AU2006276661B2/en
Publication of JP2007042739A publication Critical patent/JP2007042739A/ja
Application granted granted Critical
Publication of JP4717545B2 publication Critical patent/JP4717545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】 エッチング液への浸漬回数を低減できるとともに作業工程数を低減することができる光電変換素子の製造方法およびこの方法により得られた光電変換素子を提供する。
【解決手段】 基板と、基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体と、を含み、積層体中に少なくとも１つのｐｎ接合部を有する光電変換素子を製造する方法であって、基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体を形成する工程と、積層体上に保護膜を形成する工程と、少なくとも積層体の一部を機械的に除去することにより溝を形成する工程と、保護膜および溝の形成後にエッチング液を用いて溝の側壁をエッチングする工程と、溝に対応する箇所を切断することによって複数の光電変換素子に分離する工程と、を含む、光電変換素子の製造方法とその方法により得られた光電変換素子である。
【選択図】 図１

Description

本発明は光電変換素子の製造方法および光電変換素子に関し、特にエッチング液への浸漬回数を低減できるとともに作業工程数を低減することができる光電変換素子の製造方法およびこの光電変換素子の製造方法により得られた光電変換素子に関する。
一般に、太陽電池素子などの光電変換素子の製造においては、発生電力を向上するために、ｐｎ接合端面でのキャリアの再結合を抑制することで、光電変換素子の並列抵抗の低下を防止する必要がある。
従来、基板上に形成された複数の化合物半導体層からなる積層体中にｐｎ接合が形成されてなる光電変換素子において、ｐｎ接合端面でのキャリアの再結合を抑制する方法が開示されている（たとえば特許文献１参照）。この従来の方法は、光電変換素子を区分する境界領域（区分領域）にある化合物半導体層を化学処理によってエッチングし、残りの部分をダイシングによって機械的に分離して、個々の光電変換素子を形成する方法である。
図５（Ａ）〜図５（Ｉ）に、この従来の方法の一例（従来例１の方法）を図解する模式的な断面図を示す。以下、図５（Ａ）〜図５（Ｉ）を参照して、従来例１の方法を説明する。
まず、図５（Ａ）に示すように、基板１０１上に、互いに組成の異なる化合物半導体層であるバッファ層１０２、ベース層１０３およびエミッタ層１０４を順次積層して、バッファ層１０２、ベース層１０３およびエミッタ層１０４からなる積層体を形成する。
次に、図５（Ｂ）に示すように、エミッタ層１０４の表面上に後述するエッチング液に対して耐性を有するフォトレジストなどの保護膜１０５を形成する（保護膜形成工程）。
次いで、図５（Ｃ）に示すように、保護膜１０５の一部を除去することにより開口して、後工程で、基板１０１、バッファ層１０２、ベース層１０３およびエミッタ層１０４を所望の形状に切り出す際の切り出し形状部分１０６を形成する（パターンニング工程）。
続いて、図５（Ｄ）に示すように、パターンニングされた保護膜１０５をマスクとしてエッチング液を用いてベース層１０３およびエミッタ層１０４を除去し、その後、図５（Ｅ）に示すように、基板１０１およびバッファ層１０２をエッチング液を用いて除去する（エッチング工程）。
そして、図５（Ｆ）に示すように、基板１０１の裏面に粘着シート１０７を貼り付ける（粘着シート貼付工程）。
その後、図５（Ｇ）に示すように、切り出し形状部分１０６から基板１０１をダイシングにより機械的に切断して、最終形状であるチップ状態（セル状態）に分離する（素子分離工程）。
そして、図５（Ｈ）に示すように、切断の完了したチップ状態の光電変換素子を粘着シートから取り出し、表面の保護膜を除去する（保護膜剥離工程）。
最後に、図５（Ｉ）に示すように、チップ状態の光電変換素子の基板１０１の裏面に裏面電極１２０を個々に形成（裏面電極形成工程）した後、熱処理（熱処理工程）および特性測定（素子測定工程）を行なう。
しかしながら、従来例１の方法においては、たとえば化合物半導体層であるバッファ層１０２およびエミッタ層１０４が同一組成のエッチング液Ａでエッチングできる材料であって、基板１０１およびベース層１０３がエッチング液Ａとは組成が異なるエッチング液Ｂでエッチングできる材料からなる場合、基板１０１、バッファ層１０２、ベース層１０３およびエミッタ層１０４をエッチング液を用いたエッチングにより除去するためには、エッチング液Ａへの浸漬によりエミッタ層１０４をエッチングしてベース層１０３の表面を露出させた後、エッチング液Ｂへの浸漬によりベース層１０３をエッチングしてバッファ層１０２の表面を露出させ（図５（Ｄ））、その後、再度エッチング液Ａへの浸漬を行ない、バッファ層１０２をエッチングして基板１０１の表面を露出し、さらにエッチング液Ｂに浸漬して基板１０１をエッチングする（図５（Ｅ））必要がある。
したがって、従来例１の方法においては、エッチング液への浸漬工程を合計４回も行なう必要があり、エッチング液への浸漬回数が多いという問題があった。さらに、従来例１の方法においては、エッチング液Ａおよびエッチング液Ｂにそれぞれ２回ずつ浸漬させることによって、ベース層１０３およびエミッタ層１０４の横方向へのエッチング量が増加して、光電変換素子の特性が低下するという問題があった。
また、図６（Ａ）〜図６（Ｃ）に、光電変換素子の製造方法の他の一例（従来例２の方法）の一部を図解する模式的な断面図を示す。
まず、従来例１の方法と同様に、保護膜形成工程およびパターンニング工程を行なった後、図６（Ａ）に示すように、基板１０１の裏面に粘着シート１０７を貼り付ける（粘着シート貼付工程）。
次に、図６（Ｂ）に示すように、切り出し形状部分１０６から基板１０１をダイシングにより機械的に切断して、最終形状であるチップ状態に分離する（素子分離工程）。このとき、チップ状態の光電変換素子の外周部においては、ダイシングに影響を受けて生じた結晶欠陥を含む領域が存在する。この領域は、光電変換素子の特性低下の要因の一つとなる。
次いで、図６（Ｃ）に示すように、チップ状態に切り出した光電変換素子を粘着テープから取り出し、保護膜１０５をマスクとしてエッチングを行なうことによって、外周部の結晶欠陥を含む層を除去し、所定の特性が得られるようにする（エッチング工程）。
その後は、従来例１の方法と同様に、個々の光電変換素子について、保護膜剥離工程、裏面電極形成工程、熱処理工程および素子測定工程を行なう。
上記の従来例２の方法においては、チップ状態に切り出した光電変換素子の側面からエッチングを実施するため、従来例１の方法で問題となった同一のエッチング液に複数回の浸漬を行なう必要がなくなり、それぞれのエッチング液に対して各１回の浸漬でエッチングが可能となる。
しかしながら、従来例２の方法においては、素子分離工程をエッチング工程の前に実施する必要があるために、素子分離工程以降の工程について、チップ状態の光電変換素子を１つずつ処理する必要があり、作業工程数が多くなるため、歩留りが低下し、製造コストが上昇する要因となる。
特開平８−２７４３５８号公報
上記の事情に鑑みて、本発明の目的は、エッチング液への浸漬回数を低減できるとともに作業工程数を低減することができる光電変換素子の製造方法およびこの光電変換素子の製造方法により得られた光電変換素子を提供することにある。
本発明は、基板と、基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体と、を含み、積層体中に少なくとも１つのｐｎ接合部を有する光電変換素子を製造する方法であって、基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体を形成する工程と、積層体上に保護膜を形成する工程と、少なくとも積層体の一部を機械的に除去することにより溝を形成する工程と、保護膜および溝の形成後にエッチング液を用いて溝の側壁をエッチングする工程と、溝に対応する箇所を切断することによって複数の光電変換素子に分離する工程と、を含む、光電変換素子の製造方法である。
ここで、本発明の光電変換素子の製造方法においては、溝の形成時において溝は最も基板側に位置しているｐｎ接合部よりも深く形成されることが好ましい。
また、本発明の光電変換素子の製造方法において、溝の形成はダイシング、スクライビング、ドライエッチングおよびレーザスクライビングからなる群から選択された少なくとも１種によって行なうことができる。
また、本発明の光電変換素子の製造方法において、溝の形成時の溝幅は、複数の光電変換素子に分離する際の切断幅よりも広いことが好ましい。
また、本発明の光電変換素子の製造方法においては、溝の形成時において最も基板側に位置しているｐｎ接合部における溝幅が複数の光電変換素子に分離する際の切断幅よりも広いことが好ましい。
また、本発明の光電変換素子の製造方法においては、溝の断面形状を、矩形状、Ｖ字状、Ｕ字状または台形状とすることができる。
また、本発明の光電変換素子の製造方法においては、積層体を構成する化合物半導体層の少なくとも１つがＧａＡｓおよびＧａＰの少なくとも一方を含んでいてもよい。
また、本発明の光電変換素子の製造方法においては、基板がＧｅ、ＧａＡｓおよびＧａＰからなる群から選択された少なくとも１種からなっていてもよい。
また、本発明の光電変換素子の製造方法においては、エッチング液として、アンモニアを含むアルカリ性水溶液、硫酸を含む酸性水溶液および塩酸を含む酸性水溶液からなる群から選択された少なくとも１種を用いることができる。
さらに、本発明は、上記のいずれかの光電変換素子の製造方法により製造された光電変換素子であることを特徴とする。
ここで、本発明の光電変換素子は、その外周部に溝の側壁を有しており、溝の側壁は外周部の溝の側壁以外の部分よりも内側に位置し得る。
本発明によれば、エッチング液への浸漬回数を低減できるとともに作業工程数を低減することができる光電変換素子の製造方法およびこの光電変換素子の製造方法により得られた光電変換素子を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
（実施の形態１）
図１（Ａ）〜図１（Ｉ）に、本発明の実施の形態１の光電変換素子の製造方法の模式的な断面図を示す。まず、図１（Ａ）に示すように、基板１上に、互いに組成の異なる化合物半導体層からなるバッファ層２、ベース層３およびエミッタ層４を順次積層し、バッファ層２、ベース層３およびエミッタ層４から構成された積層体を形成する。ここで、基板１はたとえばウエハ状の形態を有しており、バッファ層２、ベース層３およびエミッタ層４はそれぞれ周知のプロセスで基板１上に形成することができる。
ここで、基板１としては、たとえば、ＩｎＧａＡｓ、ＩｎＧａＰ、Ｇｅ、ＧａＰまたはＧａＡｓのいずれかからなる半導体基板またはＩｎＧａＡｓ、ＩｎＧａＰ、Ｇｅ、ＧａＰまたはＧａＡｓの群から選択された少なくとも２種以上の層を積層した半導体基板などを用いることができる。また、基板１の厚さは特に限定はされず、たとえば実用上問題のない厚さのものを用いることができる。また、基板１は、ｐｎ接合部を有していてもよい。
また、積層体としては、バッファ層２、ベース層３およびエミッタ層４からなる３層構造のものを用いているがこれに限定されず、たとえば２層構造または４層構造などのように化合物半導体層を２層以上積層していればよい。また、バッファ層２、ベース層３およびエミッタ層４の他に、ＢＳＦ（Back Surface Field；裏面電界）層、窓層、多接合型光電変換素子のトンネル接合層、多接合型光電変換素子の他のベース層および他のエミッタ層などの少なくとも１種以上の化合物半導体層を含んでいてもよい。
ここで、化合物半導体層としては、たとえば、ＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＡｌＰ層、ＩｎＧａＰ層またはＧａＰ層などを用いることができる。
また、積層体は、互いに組成の異なる複数の化合物半導体層が順次積層して構成されていればよく、その複数の化合物半導体層によってｐｎ接合部が形成されていればよい。なお、積層体におけるｐｎ接合部は、ｐ型の化合物半導体層とｎ型の化合物半導体層とを接合することにより形成することができる。また、複数の化合物半導体層は、第１のエッチング液に浸漬させたときのエッチングレートが第２のエッチング液（第１のエッチング液とは組成が異なる）に浸漬させたときのエッチングレートよりも大きくなる第１の化合物半導体層と、上記の第２のエッチング液に浸漬させたときのエッチングレートが上記の第１のエッチング液に浸漬させたときのエッチングレートよりも大きくなる第２の化合物半導体層と、を含んでいてもよい。
次に、図１（Ｂ）に示すように、バッファ層２、ベース層３およびエミッタ層４からなる積層体の最表面のエミッタ層４上に保護膜５を形成する（保護膜形成工程）。ここで、保護膜５としては、後の工程でバッファ層２、ベース層３およびエミッタ層４をエッチングするエッチング液のそれぞれに対して耐性を有するものであればよく、保護膜５としてフォトレジストを用いた場合には後の工程でのエッチングが容易となる点で好ましい。
次いで、図１（Ｃ）に示すように、基板１の裏面（化合物半導体層を積層する表面とは反対側の表面）に粘着シート７を貼り付ける（粘着シート貼付工程）。粘着シート７としては、たとえば基板１の強度を保持できるものであればよい。なお、この粘着シート貼付工程は、後述する溝形成工程の実施方法によっては特に実施する必要はない。
続いて、図１（Ｄ）に示すように、基板１、バッファ層２、ベース層３、エミッタ層４および保護膜５の一部をダイシングにより機械的に除去して断面形状が矩形状の溝８を形成する（溝形成工程）。この溝８の形成は、光電変換素子の最終の所定形状を考慮して実施することが好ましい。
また、溝８の形成時において溝８は最も基板１側に位置しているｐｎ接合部よりも深く形成することが、光電変換素子の分離を確実に行なう観点から好ましい。ここで、最も基板１側に位置しているｐｎ接合部は、基板１がｐｎ接合部を有していない場合には積層体が有しているｐｎ接合部のうち最も基板１に近い位置にあるｐｎ接合部のことであり、基板１がｐｎ接合部を有している場合には基板１の裏面（化合物半導体層を積層する表面とは反対側の表面）に最も近い位置にあるｐｎ接合部のことを意味する。すなわち、積層体および／または基板１が有しているｐｎ接合部はこの溝８によって切断されることになる。ただし、あまり溝８を深くすると基板１の強度が低下し、個々の光電変換素子が互いに連結した状態を維持することができなくなる傾向にあることから、たとえば基板１の厚さが１００〜２００μｍである場合には、基板１の切断量を２０〜５０μｍとすることが好ましいことが実験で確認されている。なお、この溝形成工程によって、バッファ層２、ベース層３およびエミッタ層４からなる積層体は分割されることになる。また、保護膜５も積層体と同様の形状に分割される。
また、溝８の幅９は、後述する素子分離工程において実施するダイシングなどの切断により、光電変換素子のｐｎ接合部が影響を受けないような幅にしておくことが好ましい。つまり、最も基板１側に位置しているｐｎ接合部における溝８の幅９が後述する素子分離工程において実施するダイシングなどによる切断幅（図１（Ｈ）に示す切断幅１９）よりも広いことが好ましい。たとえば、後述する素子分離工程で２０μｍ幅のダイシングブレードを使用する場合、ダイシング装置のアライメント精度などを考慮して溝８の幅９を４０μｍ以上とすることが好ましいことを実験により確認している。
なお、溝形成工程は、たとえば、ダイシング、スクライビング、ドライエッチングおよびレーザスクライビングからなる群から選択された少なくとも１種によって行なうことができる。
この溝８の側壁には後述のエッチング工程においてエッチングされるエッチング領域１０が形成される。すなわち、溝８の形成時に、機械的および／または熱的に影響を受けて積層体および基板１に結晶欠陥を多く含む領域が形成され、キャリアの再結合中心となり、光電変換素子の特性を低下させる要因になることから、溝８の側壁のエッチング領域１０はエッチング工程において除去される。
溝形成工程の後には、図１（Ｅ）に示すように、基板１から粘着シート７を剥離し、積層体が形成された基板１をエッチング液に浸漬し、保護膜５をエッチングマスクとしてエッチング領域１０をエッチングにより除去する（エッチング工程）。
本実施の形態においては、基板１、バッファ層２、ベース層３およびエミッタ層４のそれぞれのエッチングに適したエッチング液の組成が異なる場合があったとしても、同一組成のエッチング液でエッチングされるものについてはその位置に関係なく溝８の側壁から同時にエッチングされるため、上記の従来例１では必要であった同一組成のエッチング液への複数回の浸漬の必要がない。
たとえば、バッファ層１２およびエミッタ層１４が第１のエッチング液でエッチングできるが第１のエッチング液とは組成が異なる第２のエッチング液ではエッチングできない材料であり、基板１およびベース層１３が上記の第２のエッチング液でエッチングできるが上記の第１のエッチング液でエッチングできない材料である場合においても、第１のエッチング液および第２のエッチング液にそれぞれ１回ずつ浸漬させるだけで溝８の側壁のエッチング領域１０のエッチングが可能となる。
また、本実施の形態においては、個々の光電変換素子が互いに連結した状態でエッチング工程を行なうことができるので、一括してエッチング処理が可能となる。したがって、上記の従来例２のように個々の光電変換素子を個別にエッチングする必要がないため、作業工程数を大幅に低減することができる。
なお、エッチング工程においては、溝８の側壁のエッチング領域１０に存在する化合物半導体層および基板の種類に応じてエッチング液の組成およびエッチング処理時間を適宜選択することが好ましい。たとえば化合物半導体層がＩｎＧａＡｓ層またはＧａＡｓ層などである場合および／または基板がＩｎＧａＡｓ基板、ＧａＡｓ基板若しくはＧｅ基板などである場合にはエッチング液としてアンモニアを含むアルカリ性水溶液および／または硫酸を含む酸性水溶液を用いることが好ましい。
ここで、アンモニアを含むアルカリ性水溶液の組成は、たとえばＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１０（体積比）とすることができ、アンモニアを含むアルカリ性水溶液を用いたときのエッチング処理時間はたとえば６０秒〜９０秒とすることができる。
また、硫酸を含む酸性水溶液の組成は、たとえばＨ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１０（体積比）とすることができ、硫酸を含む酸性水溶液を用いたときのエッチング処理時間は６０秒〜９０秒とすることができる。
また、たとえば化合物半導体層がＩｎＧａＰ層またはＧａＰ層などである場合または基板がＩｎＧａＰ基板若しくはＧａＰ基板などである場合にはエッチング液として塩酸を含む酸性水溶液を用いることが好ましい。
ここで、塩酸を含む酸性水溶液の組成は、たとえばＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１０（体積比）とすることができ、塩酸を含む酸性水溶液の組成を用いたときのエッチング処理時間はたとえば６０秒〜９０秒とすることができる。
上記のエッチング工程の後、図１（Ｆ）に示すように、保護膜５を剥離する（保護膜剥離工程）。
続いて、図１（Ｇ）に示すように、基板１の裏面にたとえば電極形成用装置を用いて裏面電極２０を形成する（裏面電極形成工程）。その後、基板１と裏面電極２０との物理的な密着力の向上および電気抵抗の低減を目的として熱処理を実施する（熱処理工程）。熱処理工程後は、基板１を測定装置に設置して、光電変換素子の特性を評価する（素子測定工程）。
ここで、保護膜剥離工程、裏面電極形成工程、熱処理工程および素子測定工程は、複数の光電変換素子が互いに連結された状態で行なうことができる。したがって、保護膜剥離工程、裏面電極形成工程、熱処理工程および素子測定工程を分離された個々の光電変換素子についてそれぞれ行なう上記の従来例２と比べて作業工程数を大幅に低減することができる。たとえば１つの基板から１００個の光電変換素子を作製する場合には、本実施の形態は上記の従来例２と比べて保護膜剥離工程、裏面電極形成工程、熱処理工程および素子測定工程の時間をそれぞれ１／１００とすることができる。
なお、裏面電極形成工程および熱処理工程の少なくとも一方を上記の保護膜形成工程の前に行なってもよい。
素子測定工程の後には、図１（Ｈ）に示すように、基板１１の裏面に粘着テープ７を貼り付け（粘着シート貼付工程）、上記の溝形成工程で形成した溝８に対応する箇所をダイシングなどによって切断することにより複数の光電変換素子に分離する（素子分離工程）。これによりチップ状態（セル状態）の光電変換素子を得ることができる。ここで、上述したように、切断幅１９は、溝形成時の溝８の幅９よりも狭くすることが好ましい。
最後に、粘着テープ７を剥離することによって、図１（Ｉ）に示すように、所定の形状に切断された個々の光電変換素子を得ることができる（素子取り出し工程）。
この光電変換素子の外周部は溝形成工程およびエッチング工程を経て得られた溝の側壁２１と素子分離工程で得られた溝の側壁以外の部分２２とから構成されている。溝の側壁２１の方が溝の側壁以外の部分２２よりも内側に位置している。また、光電変換素子のｐｎ接合部は溝の側壁２１のいずれかの部分の高さに位置していることになる。
素子分離工程以降に個々の光電変換素子を取り扱う場合、光電変換素子のｐｎ接合部に機械的ダメージを与えると光電変換素子の特性を低下させることになる。しかし、図１（Ｉ）に示す光電変換素子のｐｎ接合部は溝の側壁以外の部分２２よりも内側に入っている溝の側壁２１のいずれかの部分の高さに位置しており、ハンドリングなどによって機械的ダメージを受ける可能性が少なくなるため、光電変換素子の特性の低下を生じさせる可能性を少なくすることができる。
このような本実施の形態の製造方法により得られた光電変換素子は、基板１、バッファ層２、ベース層３およびエミッタ層４を適宜調節することによって太陽電池素子として用いることが可能である。
（実施の形態２）
図２（Ａ）および図２（Ｂ）に、本発明の実施の形態２の光電変換素子の製造方法の一部の模式的な断面図を示す。
実施の形態１においては、溝形成工程において形成される溝の断面形状が矩形状である場合について説明したが、実施の形態２においては図２（Ａ）に示すように、溝の断面形状がＶ字状であることを特徴としている。その他の工程は実施の形態１と同様である。
Ｖ字の角度２３は特に限定されないが、Ｖ字の角度２３が大きくなりすぎると溝８の幅９が広くなりすぎて光電変換素子の特性の低下を引き起こすおそれがあり、Ｖ字の角度２３が小さくなりすぎると溝形成の効果を得ることができないおそれがあることから、Ｖ字の角度２３は３０°以上６０°以下であることが好ましい。
本実施の形態のように溝の断面形状をＶ字状にした場合、素子分離工程において分離された後の光電変換素子の外周部は、図２（Ｂ）に示すように、Ｖ字状の溝に起因する傾斜を有する溝の側壁２１と溝の側壁以外の部分２２とから構成されており、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置する。
このように、本実施の形態においても、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置することから、実施の形態１の場合と同様に素子取り出し工程以降にｐｎ接合部に機械的ダメージが与えられる可能性を低くする効果を得ることができる。
（実施の形態３）
図３（Ａ）および図３（Ｂ）に、本発明の実施の形態３の光電変換素子の製造方法の一部の模式的な断面図を示す。
実施の形態１においては、溝形成工程において形成される溝の断面形状が矩形状である場合について説明したが、実施の形態３においては図３（Ａ）に示すように、溝の断面形状がＵ字状であることを特徴としている。その他の工程は実施の形態１と同様である。
本実施の形態のように溝の断面形状をＵ字状にした場合においても、素子分離工程において分離された後の光電変換素子の外周部は、図３（Ｂ）に示すように、溝の側壁２１と素子分離工程における溝の側壁以外の部分２２とから構成されており、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置する。
このように、本実施の形態においても、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置することから、実施の形態１の場合と同様に素子取り出し工程以降にｐｎ接合部に機械的ダメージが与えられる可能性を低くする効果を得ることができる。
（実施の形態４）
図４（Ａ）および図４（Ｂ）に、本発明の実施の形態４の光電変換素子の製造方法の一部の模式的な断面図を示す。
実施の形態１においては、溝形成工程において形成される溝の断面形状が矩形状である場合について説明したが、実施の形態４においては図４（Ａ）に示すように、溝の断面形状が台形状であることを特徴としている。その他の工程は実施の形態１と同様である。
本実施の形態のように溝の断面形状を台形状にした場合においても、素子分離工程において分離された後の光電変換素子の外周部は、図４（Ｂ）に示すように、溝の側壁２１と素子分離工程における溝の側壁以外の部分２２とから構成されており、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置する。
このように、本実施の形態においても、溝の側壁２１は溝の側壁以外の部分２２よりも内側に位置することから、実施の形態１の場合と同様に素子取り出し工程以降にｐｎ接合部に機械的ダメージが与えられる可能性を低くする効果を得ることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、太陽電池素子の製造、特に化合物半導体太陽電池素子の製造に好適に利用することができる。
本発明の実施の形態１の光電変換素子の製造方法を図解する模式的な断面図である。 本発明の実施の形態２の光電変換素子の製造方法の一部を図解する模式的な断面図である。 本発明の実施の形態３の光電変換素子の製造方法の一部を図解する模式的な断面図である。 本発明の実施の形態４の光電変換素子の製造方法の一部を図解する模式的な断面図である。 従来例１の光電変換素子の製造方法を図解する模式的な断面図である。 従来例２の光電変換素子の製造方法の一部を図解する模式的な断面図である。
符号の説明
１，１０１ 基板、２，１０２ バッファ層、３，１０３ ベース層、４，１０４ エミッタ層、５，１０５ 保護膜、７，１０７ 粘着シート、８ 溝、９ 幅、１０ エッチング領域、１９ 切断幅、２０，１２０ 裏面電極、２１ 溝の側壁、２２ 溝の側壁以外の部分、２３ 角度、１０６ 切り出し形状部分。

Claims (11)

  1. 基板と、基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体と、を含み、積層体中に少なくとも１つのｐｎ接合部を有する光電変換素子を製造する方法であって、
    基板上に互いに組成の異なる複数の化合物半導体層が順次積層して構成された積層体を形成する工程と、
    積層体上に保護膜を形成する工程と、
    少なくとも積層体の一部を機械的に除去することにより溝を形成する工程と、
    保護膜および溝の形成後にエッチング液を用いて溝の側壁をエッチングする工程と、
    溝に対応する箇所を切断することによって複数の光電変換素子に分離する工程と、を含む、光電変換素子の製造方法。
  2. 溝の形成時において溝は最も基板側に位置しているｐｎ接合部よりも深く形成されることを特徴とする、請求項１に記載の光電変換素子の製造方法。
  3. 溝の形成はダイシング、スクライビング、ドライエッチングおよびレーザスクライビングからなる群から選択された少なくとも１種によって行なわれることを特徴とする、請求項１または２に記載の光電変換素子の製造方法。
  4. 溝の形成時の溝幅は、複数の光電変換素子に分離する際の切断幅よりも広いことを特徴とする、請求項１から３のいずれかに記載の光電変換素子の製造方法。
  5. 溝の形成時において最も基板側に位置しているｐｎ接合部における溝幅が複数の光電変換素子に分離する際の切断幅よりも広いことを特徴とする、請求項４に記載の光電変換素子の製造方法。
  6. 溝の断面形状が、矩形状、Ｖ字状、Ｕ字状または台形状であることを特徴とする、請求項１から５のいずれかに記載の光電変換素子の製造方法。
  7. 積層体を構成する化合物半導体層の少なくとも１つがＧａＡｓおよびＧａＰの少なくとも一方を含むことを特徴とする、請求項１から６のいずれかに記載の光電変換素子の製造方法。
  8. 基板がＧｅ、ＧａＡｓおよびＧａＰからなる群から選択された少なくとも１種からなることを特徴とする、請求項１から７のいずれかに記載の光電変換素子の製造方法。
  9. エッチング液として、アンモニアを含むアルカリ性水溶液、硫酸を含む酸性水溶液および塩酸を含む酸性水溶液からなる群から選択された少なくとも１種を用いることを特徴とする、請求項１から８のいずれかに記載の光電変換素子の製造方法。
  10. 請求項１から９のいずれかに記載の光電変換素子の製造方法により製造されたことを特徴とする、光電変換素子。
  11. 外周部に溝の側壁を有しており、溝の側壁は外周部の溝の側壁以外の部分よりも内側に位置することを特徴とする、請求項１０に記載の光電変換素子。
JP2005222865A 2005-08-01 2005-08-01 光電変換素子の製造方法 Active JP4717545B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005222865A JP4717545B2 (ja) 2005-08-01 2005-08-01 光電変換素子の製造方法
PCT/JP2006/313825 WO2007015354A1 (ja) 2005-08-01 2006-07-12 光電変換素子の製造方法および光電変換素子
EP06780995.4A EP1916718A4 (en) 2005-08-01 2006-07-12 METHOD FOR PRODUCING A PHOTOELECTRIC TRANSFORMER AND PHOTOELECTRIC CONVERTER
US11/989,518 US20090283127A1 (en) 2005-08-01 2006-07-12 Method of Manufacturing Photoelectric Conversion Element and the Photoeletric Conversion Element
AU2006276661A AU2006276661B2 (en) 2005-08-01 2006-07-12 Method for manufacturing photoelectric conversion element and the photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222865A JP4717545B2 (ja) 2005-08-01 2005-08-01 光電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007042739A true JP2007042739A (ja) 2007-02-15
JP4717545B2 JP4717545B2 (ja) 2011-07-06

Family

ID=37708633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222865A Active JP4717545B2 (ja) 2005-08-01 2005-08-01 光電変換素子の製造方法

Country Status (5)

Country Link
US (1) US20090283127A1 (ja)
EP (1) EP1916718A4 (ja)
JP (1) JP4717545B2 (ja)
AU (1) AU2006276661B2 (ja)
WO (1) WO2007015354A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227080A (ja) * 2007-03-12 2008-09-25 Sharp Corp 集光型太陽電池の製造方法および電気特性測定装置
WO2010022214A1 (en) * 2008-08-21 2010-02-25 Applied Materials, Inc. Selective etch of laser scribed solar cell substrate
JP2010232466A (ja) * 2009-03-27 2010-10-14 Sanyo Electric Co Ltd 太陽電池モジュール
JP2010262975A (ja) * 2009-04-30 2010-11-18 Sharp Corp 太陽電池セルおよびその製造方法
JP2011146678A (ja) * 2009-12-16 2011-07-28 Kyocera Corp 太陽電池素子の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816191B2 (en) * 2005-11-29 2014-08-26 Banpil Photonics, Inc. High efficiency photovoltaic cells and manufacturing thereof
DE102009026410A1 (de) * 2009-05-20 2011-03-17 Carl Baasel Lasertechnik Gmbh & Co. Kg Verfahren zum Vereinzeln von Silizium-Solarzellen
KR101072106B1 (ko) * 2009-10-01 2011-10-10 엘지이노텍 주식회사 태양전지 및 이의 제조방법
WO2011114761A1 (ja) * 2010-03-18 2011-09-22 富士電機システムズ株式会社 薄膜太陽電池及びその製造方法
CN101969086B (zh) * 2010-07-29 2012-11-14 厦门市三安光电科技有限公司 一种防止边缘漏电的聚光太阳电池芯片制作方法
WO2012030701A2 (en) * 2010-08-30 2012-03-08 First Solar, Inc. Photovoltaic device interconnect
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
FR2983346B1 (fr) * 2011-11-25 2016-12-09 Soitec Silicon On Insulator Procede de prevention d'une panne electrique dans un empilement de couches semi-conductrices, cellule photovoltaïque a concentration a substrat mince, et assemblage de cellule solaire
KR101381123B1 (ko) * 2012-11-26 2014-04-04 삼성코닝정밀소재 주식회사 기판 커팅방법
JP6162018B2 (ja) * 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP6495056B2 (ja) * 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
JP2016171214A (ja) 2015-03-12 2016-09-23 株式会社ディスコ 単結晶基板の加工方法
JP6625854B2 (ja) * 2015-10-06 2019-12-25 株式会社ディスコ 光デバイスウエーハの加工方法
US20170256432A1 (en) * 2016-03-03 2017-09-07 Nexperia B.V. Overmolded chip scale package
EP3982425A4 (en) * 2019-06-04 2023-11-08 Jusung Engineering Co., Ltd. SUBSTRATE FOR SOLAR CELL, SOLAR CELL, AND METHOD FOR MANUFACTURING SOLAR CELL
CN113050308B (zh) * 2021-03-10 2022-05-10 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366157A (en) * 1976-11-26 1978-06-13 Toshiba Corp Method for semiconductor processing
JPS5793544A (en) * 1980-12-02 1982-06-10 Nec Corp Manufacture of compound semiconductor device
JPS63266851A (ja) * 1987-04-24 1988-11-02 Mitsubishi Monsanto Chem Co 半導体素子分離方法
JPH08274358A (ja) * 1995-04-03 1996-10-18 Japan Energy Corp Ｉｉｉ−ｖ族化合物半導体太陽電池

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218374A (ja) * 2002-01-23 2003-07-31 Sharp Corp Ｉｉｉ−ｖ族太陽電池
US7122734B2 (en) * 2002-10-23 2006-10-17 The Boeing Company Isoelectronic surfactant suppression of threading dislocations in metamorphic epitaxial layers
US6703639B1 (en) * 2002-12-17 2004-03-09 The United States Of America As Represented By The Secretary Of The Navy Nanofabrication for InAs/AlSb heterostructures
EP1780849B1 (en) * 2004-06-11 2013-01-30 Ricoh Company, Ltd. Surface emitting laser diode and its manufacturing method
US7534710B2 (en) * 2005-12-22 2009-05-19 International Business Machines Corporation Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366157A (en) * 1976-11-26 1978-06-13 Toshiba Corp Method for semiconductor processing
JPS5793544A (en) * 1980-12-02 1982-06-10 Nec Corp Manufacture of compound semiconductor device
JPS63266851A (ja) * 1987-04-24 1988-11-02 Mitsubishi Monsanto Chem Co 半導体素子分離方法
JPH08274358A (ja) * 1995-04-03 1996-10-18 Japan Energy Corp Ｉｉｉ−ｖ族化合物半導体太陽電池

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227080A (ja) * 2007-03-12 2008-09-25 Sharp Corp 集光型太陽電池の製造方法および電気特性測定装置
WO2010022214A1 (en) * 2008-08-21 2010-02-25 Applied Materials, Inc. Selective etch of laser scribed solar cell substrate
JP2010232466A (ja) * 2009-03-27 2010-10-14 Sanyo Electric Co Ltd 太陽電池モジュール
JP2010262975A (ja) * 2009-04-30 2010-11-18 Sharp Corp 太陽電池セルおよびその製造方法
JP2011146678A (ja) * 2009-12-16 2011-07-28 Kyocera Corp 太陽電池素子の製造方法

Also Published As

Publication number Publication date
AU2006276661B2 (en) 2011-04-14
JP4717545B2 (ja) 2011-07-06
AU2006276661A1 (en) 2007-02-08
WO2007015354A1 (ja) 2007-02-08
US20090283127A1 (en) 2009-11-19
EP1916718A4 (en) 2015-03-11
EP1916718A1 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4717545B2 (ja) 光電変換素子の製造方法
JP2004165227A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005510885A (ja) 背面接点を有する太陽電池の製造
JP2000091636A (ja) 半導体発光素子の製法
US20110303281A1 (en) Method for manufacturing thin film compound solar cell
US20120306056A1 (en) Semiconductor wafer and method of producing the same
JP4488702B2 (ja) 半導体装置の製造方法
JP5394091B2 (ja) 半導体装置の製造方法
JP3344056B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4315744B2 (ja) 積層体及び半導体装置の製造方法
JP4136795B2 (ja) 半導体装置の製造方法
JP4911883B2 (ja) 光電変換素子の製造方法
JP2013149773A (ja) 薄膜化合物太陽電池の製造方法
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
JP4562381B2 (ja) 化合物半導体太陽電池素子の製造方法
JP5201229B2 (ja) 半導体素子の製造方法
JP2019050312A (ja) 発光素子の製造方法
JP5275415B2 (ja) 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
JP2006135017A (ja) 光電変換装置およびその製造方法
JP2013197354A (ja) 光電変換素子の製造方法
JP5129369B2 (ja) 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
JP5840544B2 (ja) 薄膜化合物太陽電池およびその製造方法
JP2009105451A (ja) 積層体及び半導体装置の製造方法
JP2001085723A (ja) 太陽電池、及び太陽電池の製造方法
JP2947782B1 (ja) 薄膜シリコンの固定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3