JP2006310718A - メモリ素子のトランジスタ構造及びその製造方法 - Google Patents

メモリ素子のトランジスタ構造及びその製造方法 Download PDF

Info

Publication number
JP2006310718A
JP2006310718A JP2005188007A JP2005188007A JP2006310718A JP 2006310718 A JP2006310718 A JP 2006310718A JP 2005188007 A JP2005188007 A JP 2005188007A JP 2005188007 A JP2005188007 A JP 2005188007A JP 2006310718 A JP2006310718 A JP 2006310718A
Authority
JP
Japan
Prior art keywords
active region
transistor
gate electrode
field oxide
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005188007A
Other languages
English (en)
Inventor
Se Aug Jang
世 億 張
Yong-Soo Kim
龍 洙 金
Jae-Geun Oh
呉　在　根
Saisei Ro
載 盛 盧
Hyun-Chul Sohn
賢 哲 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006310718A publication Critical patent/JP2006310718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

【課題】 新しい形態のメモリ素子のトランジスタ構造及びその製造方法を提供すること。
【解決手段】本発明のトランジスタは、基板１１１の所定領域から突出した活性領域１１１ａと、活性領域内のチャネル領域に形成された凹溝部ｇと、活性領域の周りの基板に形成された、前記凹溝部を含む活性領域の上面より低い位置にある表面を有するフィールド酸化膜１１２と、前記凹溝部、及び表面が露出した前記活性領域の上に形成されたゲート絶縁膜１１３と、前記凹溝部に重畳し、活性領域の上を横切って延伸するゲート電極１１４とを備え、ソース及びドレーンラインに沿ったＸ−Ｘ’断面はリセストランジスタ構造であり、ゲートラインに沿ったＹ−Ｙ’断面は突起型トランジスタ構造である。
【選択図】 図４

Description

本発明は、半導体素子及びその製造方法に関し、より詳細には、リセストランジスタ（Ｒｅｃｅｓｓｅｄ Ｔｒａｎｓｉｓｔｏｒ）と突起型トランジスタ（Ｆｉｎ Ｔｒａｎｓｉｓｔｏｒ）の両方の長所を有する新しい形態のメモリ素子のトランジスタ構造及びその製造方法に関する。

最近、半導体素子の集積度が増加するにつれて、トランジスタのチャネル長及びチャネル幅が非常に短くなっている。その結果、従来の２次元のトランジスタ構造では、高濃度ドーピングによって引起こされる接合漏洩電流の原因で、十分なデータ保持時間が確保できないだけでなく、高集積メモリ素子の電流駆動能力の確保の面においても限界に至っている。
図１は、高集積メモリ素子に十分なデータ保持時間を確保させるために提案された従来のリセストランジスタの構造を示す断面図である。図１において、参照符号１は半導体基板を、２はフィールド酸化膜を、３はゲート絶縁膜を、４はゲート電極をそれぞれ表す。そして、参照符号ＳとＤはそれぞれソースとドレーン領域を、参照符号Ｃはチャネル領域を表す。
このリセストランジスタの構造の特徴は、半導体基板１を所定の深さにリセスさせ、ソース及びドレーン領域とチャネル領域との間の距離を最大限に大きく確保することである。
このようなリセストランジスタを、メモリ素子（例えば、ＤＲＡＭ）のトランジスタとして適用する場合、従来の一般的な２次元のトランジスタを適用する場合に比べて接合漏洩電流を著しく減少させ、２倍以上のデータ保持時間を確保することができる。
しかし、この従来のリセストランジスタの構造は、しきい値電圧のバックバイアス依存性が一層高くなるという短所、及び電流駆動能力の特性が良くないという短所がある。
一方、図２A及び図２Bは、高集積メモリ素子の電流駆動能力を改善するために提案された従来の、ポリゲート電極を有する突起型トランジスタの構造を示す図である。図２Aはその従来の突起型トランジスタの構造を示す斜視図であり、図２Bは図２Ａに示されたＸ−Ｘ’及びＹ−Ｙ’線に沿った従来の突起型トランジスタの構造を示す断面図である。図２Ａ及び図２Ｂにおいて、参照符号１１は半導体基板を、１２はフィールド酸化膜を、１３はゲート絶縁膜を、１４はポリシリコンのゲート電極をそれぞれ表す。そして、参照符号ＳとＤはソースとドレーン領域を、参照符号Ｃ１、Ｃ２、Ｃ３はチャネル領域をそれぞれ表す。
この突起型トランジスタの構造の特徴は、チャネルが形成される部分の半導体基板（参照番号１１ａと表記された活性領域）を垂直方向に突出させて、その上にゲート絶縁膜１３とポリゲート電極１４を形成することにより、ゲート電極１４が接している半導体基板１１（活性領域１１ａ）の３つの面（図２Ｂにおいて、参照符号Ｃ１、Ｃ２、Ｃ３と表示された部分）を全てトランジスタのチャネルとして用いることである。
このような突起型トランジスタを、メモリ素子（例えば、ＤＲＡＭ）のトランジスタとして適用する場合、チャネルに３つの面を使用できるので、電流量の増大により、従来の一般的な２次元のトランジスタに比べてメモリ素子の電流駆動能力を著しく向上させることができる。特に、突起型トランジスタはオン-オフ特性が非常に優れているため高速素子の具現を可能にし、またバックバイアス依存性も小さいので、低い電圧でも希望するデバイス特性が得られる。即ち、突起型トランジスタはしきい値電圧のバックバイアス依存性を低減すると共に、低い電圧でも優れたデバイス特性を有する高速メモリ素子の具現を可能にする。
しかしながら、この従来の突起型トランジスタは、その構造によって、十分なデータ保持時間を確保することができないという致命的な短所がある。これは、狭い領域内に形成されたトリプルチャネルにより、接合漏洩電流のソースが著しく大きくなるためと推測できる。
さらに、ゲート電極を高集積メモリ素子で通常要求される低抵抗電極構造（例えば、ポリシリコンの導電膜上にＷＳｉｘ、又はＷなどの低抵抗材料の導電膜が更に形成された構造）とする場合、十分なデータ保持時間を確保することが難しいという短所の他に、低抵抗ゲート電極の形成時に発生する不良（例えば、ボイド）によりゲート電極の抵抗が急激に増加して問題を引き起こすという他の短所もある。
上記の不良は、ポリシリコンの導電膜上にＷＳｉｘ、Ｗなどの低抵抗材料からなる導電膜を形成する過程で発生しうる問題であって、半導体基板１１から垂直に突出した活性領域１１ａとフィールド酸化膜１２との間に段差が存在することに起因する。
本発明は、上記のような従来技術の問題を解決するためになされたものであって、リセストランジスタと突起型トランジスタとを１つのセル内に集積させて同時に具現することにより、十分なデータ保持時間を確保することができるのみならず、しきい値電圧のバックバイアス依存性を減少させると共に、電流駆動能力を改善することができるメモリ素子のトランジスタ構造を提供することを目的とする。
また、本発明の別の目的は、上記の構造のトランジスタを効率的に製造することができる製造方法を提供することにある。
また、本発明のさらなる別の目的は、低抵抗ゲート電極の形成時にボイドの発生を抑制して、ゲート電極の抵抗値の増大を防ぐことができるメモリ素子のトランジスタの製造方法を提供することにある。

上記の技術的課題を解決するために、本発明の１側面によれば、メモリ素子のトランジスタ構造を提供することができる。このトランジスタは、基板の所定の領域から突出した活性領域と、この活性領域内のチャネル領域に所定の深さの凹溝部とを備えている。この凹溝部を含む活性領域の上面より低い位置にある表面を有するように活性領域の周りにはフィールド酸化膜が形成され、その上には凹溝部に重畳し、活性領域の上を横切って延伸するゲート電極が形成されている。ゲート電極と活性領域との間にはゲート絶縁膜が介装されている。ゲート電極の両側の活性領域内にはソース及びドレーン領域が形成されている。
この場合、ゲート電極はポリゲート電極や低抵抗ゲート電極を全て適用可能であり、低抵抗ゲート電極の代表的な例としては、ポリシリコンの第１導電膜上にＷ、ＷＮ、ＷＳｉｘ、及びＴｉＳｉｘなどの低抵抗材料からなる第２導電膜が更に形成された積層構造を挙げることができる。
また、上記技術的課題を解決するために、本発明の他の側面によれば、メモリ素子のトランジスタ製造方法を提供することができる。この製造方法では、半導体基板をエッチングし、前記基板の所定の領域から突出した活性領域を形成して、その周辺部には活性領域を画定するフィールド酸化膜を形成する。活性領域内のチャネル領域には所定の深さの凹溝部を形成する。この凹溝部を含む活性領域の上面より低い位置にある表面を有するようにフィールド酸化膜をエッチングする。そして、ゲート絶縁膜を形成する。次に、凹溝部に重畳し、活性領域の上を横切って延伸するように、ゲート絶縁膜とフィールド酸化膜上にゲート電極を形成する。
この際、凹溝部を形成する工程とフィールド酸化膜をエッチングする工程とは、その順序を入れ替えて行ってもよい。
最初のフィールド酸化膜は約２０００〜６０００Åの厚さで形成されることが好ましく、また、凹溝部の深さは最初に形成されたフィールド酸化膜の厚さの約１/３であることが好ましく、さらに、フィールド酸化膜は最初に形成されたフィールド酸化膜の厚さの約１/３が残存するようにエッチングされることが好ましい。
一方、ゲート電極は、ポリシリコンの導電膜の単層構造、又はポリシリコンの第１導電膜上に低抵抗材料の第２導電膜が更に蒸着により形成された積層構造のいずれかで形成され、第２導電膜として適用可能な低抵抗材料はＷ、ＷＮ、ＷＳｉｘ、及びＴｉＳｉｘなどを挙げることができる。
従って、ゲート電極が単層構造の場合には、ゲート絶縁膜の形成後に、導電膜を形成する工程、及び該導電膜の所定の部分をエッチングする工程を経てゲート電極が形成される。
一方、ゲート電極が積層構造の場合には、ゲート絶縁膜の形成後に、ポリシリコンの第１導電膜を形成する工程、 ＣＭＰで前記第１導電膜を平坦化する工程、平坦化した第１導電膜上に低抵抗材料の第２導電膜を形成する工程、及び第１及び第２導電膜の所定部分を順次エッチングする工程を経てゲート電極が形成される。この場合、第１導電膜は、フィールド酸化膜のエッチング工程により突出した活性領域の上部の高さＬ１以上の厚さで形成されなければならなく、第１導電膜の平坦化は前記活性領域の上面に約３００〜１５００Åの厚さの第１導電膜が残存するように行われる。
本発明によれば、メモリ素子の単位トランジスタ内にリセストランジスタと突起型トランジスタとの特徴が同時に具現されているので、素子駆動の際、リセストランジスタが有するデータ保持時間の改善効果と、突起型トランジスタが有する、優れた電流駆動能力の特性及びバックバイアス依存性の改善効果とが同時に得られる。さらに、下部の第１導電膜を平坦化した状態で、Ｗ、ＷＮ、ＷＳｉｘ、ＴｉＳｉｘなどの低抵抗材料からなる上部の第２導電膜を形成するので、低抵抗ゲート電極の形成の際、ボイドの発生を抑制して、ゲート電極の急激な抵抗値の増大を防止することができる。
以下、添付の図面を参照しながら本発明の好ましい実施の形態に関して詳細に説明する。
図３A〜図３Fは、本発明の第１の実施の形態に係るメモリ素子の、ポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。以下、これらの図面を参照しながら、単位トランジスタの製造方法を具体的に説明する。
図３Aに示すように、半導体基板１１１の所定の部分をエッチングして、基板１１１内にトレンチｔを形成する。その結果、半導体基板１１１から突出した活性領域１１１aが形成される。
次に、図３Bに示すように、トレンチｔ内にフィールド酸化膜１１２を形成する。この場合、フィールド酸化膜１１２は約２０００〜６０００Åの厚さｈ１で形成される。
その後、図３Cに示すように、活性領域１１１a 内のチャネル領域に所定の深さｄを有する凹溝部ｇを形成する。凹溝部ｇの深さｄは最初に形成されたフィールド酸化膜１１２の厚さｈ１の約１/３に相当することが好ましい。例えば、フィールド酸化膜１１２の厚さｈ１が３０００Åの場合、好ましくは、凹溝部の深さｄを１０００Åとする。ただし、場合によっては、凹溝部ｇの深さｄを、ｈ１の１/３と異なる値に調節することも可能である。
次に、図３Dに示すように、フィールド酸化膜１１２をウェット、あるいは、ドライエッチング法により所定の厚さｈ２にエッチングする。この際、エッチング処理は、エッチング後のフィールド酸化膜１１２の厚さｈ２が最初に形成されたフィールド酸化膜１１２の厚さｈ１の約１/３になるように行うことが好ましい。例えば、最初に形成されたフィールド酸化膜１１２の厚さｈ１が３０００Åの場合、エッチング後のフィールド酸化膜１１２の厚さｈ２が１０００Åとなるようにエッチングする。ただし、フィールド酸化膜１１２の厚さｈ２を、ｈ１の１/３と異なる値に調節してもよい。その結果、図示したように、フィールド酸化膜１１２の表面は、凹溝部ｇを含む活性領域１１１ａの上面より低い位置にある表面を有するように形成される。
ここでは、一例として、凹溝部ｇの形成後、フィールド酸化膜１１２をエッチングする場合を説明したが、これらの工程の順序を変えても差し支えない。
次に、図３Eに示すように、凹溝部ｇを含む活性領域１１１ａ上にゲート絶縁膜１１３を形成する。
その後、図３Fに示すように、ゲート絶縁膜１１３とフィールド酸化膜１１２の上にポリシリコンの導電膜を形成する。そして、この導電膜の所定部分をエッチングして、チャネル領域に形成された凹溝部ｇに重畳し、活性領域１１１ａの上を横切って延伸するポリゲート電極１１４を形成する。続いて、イオン注入工程によって、ポリゲート電極１１４の両側の活性領域１１１a内にソースとドレーン領域Ｓ、Ｄをそれぞれ形成する。
図４は、図３ＦのＸ−Ｘ’及びＹ−Ｙ’線に沿った断面図である。図４において、参照符号Ｃ１、 Ｃ２、 Ｃ３はチャネル領域を表す。
図４の断面図を参照すると、本発明の第１の実施の形態に係るトランジスタは、次のように構成されていることが分かる。即ち、半導体基板１１１の所定領域から突出した活性領域１１１ａと、この活性領域１１１ａ内のチャネル領域に形成された所定の深さの凹溝部ｇとを備えている。また、活性領域１１１ａの周りの半導体基板１１１には、凹溝部ｇを含む活性領域１１１ａの上面より低い位置にある表面を有するようにフィールド酸化膜１１２が形成され、このフィールド酸化膜１１２の上には、凹溝部ｇに重畳し、活性領域１１１ａの上を横切るようにゲート電極１１４が形成されている。ゲート電極１１４と活性領域１１１ａとの間にはゲート絶縁膜１１３が介装されている。ゲート電極１１４の両側の活性領域１１１ａにはソース及びドレーン領域Ｓ、Ｄが形成されている。
従って、本発明の第１の実施の形態に係るトランジスタは、ソース及びドレーンライン（Ｘ−Ｘ’）に沿った断面を見ると、リセストランジスタの構造を有し、ゲートライン（Ｙ−Ｙ’）に沿った断面を見ると、３つの面（Ｃ１、Ｃ２、Ｃ３）をチャネルとして使用する突起型トランジスタの構造を有する。即ち、リセストランジスタと突起型トランジスタとの特徴が１つのトランジスタ内に同時に具現されている。
このようなトランジスタ構造は、リセストランジスタと突起型トランジスタの両方の長所を有するので、メモリ素子の駆動時、十分なデータ保持時間と優れた電流駆動能力を確保することができるだけでなく、しきい値電圧のバックバイアス依存性も改善することができる。
図５A〜図５Hは、本発明の第２の実施の形態に係るメモリ素子の、低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。以下、これらの図面を参照しながら、その製造方法を具体的に説明する。
図５Aに示すように、半導体基板２１１の所定部分をエッチングして、半導体基板２１１内にトレンチｔを形成する。その結果、半導体基板２１１から突出した活性領域２１１ａが形成される。
そして、図５Bに示すように、トレンチｔ内にフィールド酸化膜２１２を形成する。この場合、フィールド酸化膜２１２は約２０００〜６０００Åの厚さｈ１で形成される。
その後、図５Cに示すように、活性領域２１１ａのチャネル領域に所定の深さｄの凹溝部ｇを形成する。凹溝部ｇの深さｄは最初に形成されたフィールド酸化膜２１２の厚さｈ１の約１/３に相当することが好ましいが、場合によっては、その深さｄを、ｈ１の１/３と異なる値に調節することも可能である。
そして、図５Dに示すように、フィールド酸化膜２１２をウェット、あるいは、ドライエッチング法で一定の厚さｈ２にエッチングする。この場合のエッチング処理は、フィールド酸化膜２１２の厚さｈ２が最初に形成されたフィールド酸化膜２１２の厚さｈ１の約１/３になるように行なうことが好ましいが、場合によっては、その厚さｈ２をｈ１の１/３と異なる値に調節することも可能である。その結果、凹溝部ｇを含む活性領域２１１ａの上面より低い位置にある表面を有するようにフィールド酸化膜２１２が形成される。
なお、ここでは、凹溝部ｇを形成する工程とフィールド酸化膜２１２をエッチングする工程とを、その順序を変えて行なっても差し支えない。
そして、図５Eに示すように、リセスｇ、及び表面が露出した活性領域２１１ａ上にゲート絶縁膜２１３を形成する。そして、ゲート絶縁膜２１３及びフィールド酸化膜２１２の上にポリシリコンの第１導電膜２１４ａを形成する。この場合、第１導電膜２１４ａは、先に行なったフィールド酸化膜２１２のエッチング処理によって突出させられた活性領域２１１ａの高さＬ１以上の厚さＬ２で形成される。
その後、図５Fに示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により第１導電膜２１４ａを平坦化する。この際、平坦化処理は、活性領域２１１ａの上面に約３００〜１５００Åの厚さＬ３の第１導電膜２１４ａが残存するように実施されることが好ましい。その結果、フィールド酸化膜２１２上にはＬ２-αの厚さの第１導電膜２１４ａが残り、活性領域２１１ａの上面にはＬ３の厚さの第１導電膜２１４ａが残存する。このように、第１導電膜２１４ａを平坦化する理由は、半導体基板２１１から垂直に突出した活性領域２１１ａとフィールド酸化膜２１２との間に存在する段差によって後続の工程時（例えば、低抵抗の第２導電膜の形成時）に、蒸着膜内にボイドが生成されることを防ぐためである。
次に、図５Gに示すように、平坦化された第１導電膜２１４ａ上にＣＶＤ（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、あるいは、 ＰＶＤ（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により第２導電膜２１４ｂを形成する。第２導電膜２１４ｂは、Ｗ、ＷＮ、ＷＳｉｘ、又はＴｉＳｉｘなどの低抵抗材料で形成される。
その後、図５Hに示すように、第１及び第２導電膜２１４ａ、２１４ｂの所定部分を順次エッチングして、凹溝部ｇに重畳し、活性領域２１１ａの上を横切る低抵抗ゲート電極２１４を形成する。この場合、低抵抗ゲート電極２１４は、図示したように、ポリシリコンの第１導電膜２１４ａ上に低抵抗の第２導電膜２１４ｂが更に蒸着により形成された積層構造を有する。その後、イオン注入工程により低抵抗ゲート電極２１４の両側の活性領域２１１ａ内にソース及びドレーン領域Ｓ、Ｄを形成する。
図６は、図５HのＸ−Ｘ’及びＹ−Ｙ’線に沿った断面図である。図６において、参照符号Ｃ１、Ｃ２、Ｃ３はチャネル領域を表す。
図６の断面図を参照すると、本第２の実施の形態に係るトランジスタは、ポリゲート電極１１４の代りに、低抵抗ゲート電極２１４が形成された点を除いては、上記した第１の実施の形態に係るトランジスタと同様の構造をしていることが分かる。
従って、本第２の実施の形態に係る構造のトランジスタも、やはりソース及びドレーンライン（Ｘ−Ｘ’）に沿った断面を見ると、リセストランジスタの構造を有し、ゲートライン（Ｙ−Ｙ’）に沿った断面を見ると、３つの面（Ｃ１、Ｃ２、Ｃ３と表示された部分）をチャネルとして使用する突起型トランジスタの構造を有する。即ち、第２の実施の形態でも、１つのトランジスタ内にリセストランジスタと突起型トランジスタとの特徴が同時に具現されている。
従って、図５Hのトランジスタを適用して、メモリ素子を設計すると、素子の駆動時に、上記第１の実施の形態と同様に、しきい値電圧のバックバイアス依存性を低減すると共に、優れた電流駆動能力、及び十分なデータ保持時間を確保することができる効果が得られる。
さらに、低抵抗ゲート電極２１４の形成時、ポリシリコンの第１導電膜２１４ａの形成及びその平坦化処理を行った後に第１導電膜２１４ａの上に低抵抗材料の第２導電膜２１４ｂを形成するので、低抵抗ゲート電極２１４内にボイドが発生しない。その結果、ボイドによるゲート電極の抵抗値の増大を防ぐことができる。
以上では、添付の図面を参照しながら本発明の好ましい実施の形態を説明したが、本発明は、上記説明した実施の形態に限定されるものではなく、本発明が属する技術分野において通常の知識を有する者であれば本発明の技術的要旨を逸脱しない範囲内で多様に変形、修正して実施できることは言うまでもない。
従来のリセストランジスタの構造を示す断面図である。 従来のポリゲート電極を有する突起型トランジスタの構造を示す斜視図である。 図２AのＸ−Ｘ’及びＹ−Ｙ’線に沿った断面図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第１の実施の形態に係るポリゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 図３ＦのＸ−Ｘ’及びＹ−Ｙ’線に沿った断面図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 本発明の第２の実施の形態に係る低抵抗ゲート電極を有する単位トランジスタの製造方法を示す斜視図である。 図５ＨのＸ−Ｘ’及びＹ−Ｙ’線に沿った断面図である。
符号の説明
１、１１、１１１、２１１ 半導体基板
１１ａ、１１１ａ、２１１ａ 活性領域
２、１２、１１２、２１２ フィールド酸化膜
３、１３、１１３、２１３ ゲート絶縁膜
４、１４、１１４、２１４ ゲート電極
２１４ａ 第１導電膜
２１４ｂ 第２導電膜

Claims (16)

  1. 半導体基板の所定の領域から突出した活性領域と、
    前記活性領域内のチャネル領域に形成された凹溝部と、
    前記半導体基板上に、前記凹溝部を含む前記活性領域の上面より低い位置にある表面を有するように形成されたフィールド酸化膜と、
    前記凹溝部、及び表面が露出した前記活性領域の上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜及び前記フィールド酸化膜の上に、前記凹溝部に重畳し、前記活性領域の上を横切って延伸するゲート電極と、
    前記ゲート電極の両側の前記活性領域内に形成されたソース及びドレーン領域とを備えることを特徴とするメモリ素子のトランジスタ構造。
  2. 前記ゲート電極は、ポリゲート電極、又は低抵抗ゲート電極であることを特徴とする請求項１に記載のメモリ素子のトランジスタ構造。
  3. 前記低抵抗ゲート電極は、ポリシリコンからなる第１導電膜上に低抵抗材料からなる第２導電膜が更に形成された積層構造を有することを特徴とする請求項２に記載のメモリ素子のトランジスタ構造。
  4. 前記第２導電膜は、Ｗ、ＷＮ、ＷＳｉｘ、及びＴｉＳｉｘからなるグループの中から選択されたいずれか１つの材料で形成されることを特徴とする請求項３に記載のメモリ素子のトランジスタ構造。
  5. 半導体基板をエッチングして、前記半導体基板の所定の領域から突出した活性領域を形成する第１ステップと、
    前記半導体基板上に前記活性領域を画定するフィールド酸化膜を形成する第２ステップと、
    前記活性領域内のチャネル領域に凹溝部を形成する第３ステップと、
    前記凹溝部を含む前記活性領域の上面より低い位置にある表面を有するように前記フィールド酸化膜をエッチングする第４ステップと、
    前記凹溝部、及び表面が露出した前記活性領域の上にゲート絶縁膜を形成する第５ステップと、
    前記凹溝部に重畳し、前記活性領域の上を横切って延伸するように、前記ゲート絶縁膜及び前記フィールド酸化膜の上にゲート電極を形成する第６ステップとを含むことを特徴とするメモリ素子のトランジスタの製造方法。
  6. 前記第３ステップの後に前記第４ステップが実行される、又は、前記第４ステップの後に前記第３ステップが実行されることを特徴とする請求項５に記載のメモリ素子のトランジスタの製造方法。
  7. 前記第２ステップにおいて、前記フィールド酸化膜は、約２０００〜６０００Åの厚さで形成されることを特徴とする請求項５に記載のメモリ素子のトランジスタの製造方法。
  8. 前記凹溝部は、前記第２ステップで形成された前記フィールド酸化膜の厚さの約１/３の深さで形成されることを特徴とする請求項５に記載のメモリ素子のトランジスタの製造方法。
  9. 前記第４ステップにおいて、前記フィールド酸化膜は、前記第２ステップで形成された前記フィールド酸化膜の厚さの１/３に相当する膜が残存するようにエッチングされることを特徴とする請求項５に記載のメモリ素子のトランジスタの製造方法。
  10. 前記ゲート電極は、ポリゲート電極、又は低抵抗ゲート電極で形成されることを特徴とする請求項５に記載のメモリ素子のトランジスタの製造方法。
  11. 前記ゲート電極が低抵抗ゲート電極の場合、前記第６ステップは、前記ゲート絶縁膜及び前記フィールド酸化膜の上にポリシリコンの第１導電膜を形成するステップと、前記第１導電膜を平坦化するステップと、平坦化した前記第１導電膜上に低抵抗材料の第２導電膜を形成するステップと、前記第１導電膜及び前記第２導電膜の所定の部分を順次エッチングするステップとを含むことを特徴とする請求項１０に記載のメモリ素子のトランジスタの製造方法。
  12. 前記第２導電膜は、Ｗ、ＷＮ、ＷＳｉｘ、及びＴｉＳｉｘからなるグループの中から選択されたいずれか１つの材料で形成されることを特徴とする請求項１１に記載のメモリ素子のトランジスタの製造方法。
  13. 前記第２導電膜は、ＣＶＤ、または、ＰＶＤ法により形成されることを特徴とする請求項１２に記載のメモリ素子のトランジスタの製造方法。
  14. 前記第１導電膜は、前記第４ステップの完了後に露出した前記活性領域の上部の高さ以上の厚さで形成されることを特徴とする請求項に１１記載のメモリ素子のトランジスタの製造方法。
  15. 前記第１導電膜は、前記活性領域の上に約３００〜１５００Åの厚さの前記第１導電膜が残存するように平坦化されることを特徴とする請求項１１に記載のメモリ素子のトランジスタの製造方法。
  16. 前記第１導電膜は、ＣＭＰによって平坦化されることを特徴とする請求項１１に記載のメモリ素子のトランジスタの製造方法。
JP2005188007A 2005-04-29 2005-06-28 メモリ素子のトランジスタ構造及びその製造方法 Pending JP2006310718A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036056A KR100691006B1 (ko) 2005-04-29 2005-04-29 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012139562A Division JP5097306B2 (ja) 2005-04-29 2012-06-21 Ｄｒａｍメモリ素子のトランジスタ構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006310718A true JP2006310718A (ja) 2006-11-09

Family

ID=37085166

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005188007A Pending JP2006310718A (ja) 2005-04-29 2005-06-28 メモリ素子のトランジスタ構造及びその製造方法
JP2012139562A Active JP5097306B2 (ja) 2005-04-29 2012-06-21 Ｄｒａｍメモリ素子のトランジスタ構造及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012139562A Active JP5097306B2 (ja) 2005-04-29 2012-06-21 Ｄｒａｍメモリ素子のトランジスタ構造及びその製造方法

Country Status (6)

Country Link
US (2) US7332755B2 (ja)
JP (2) JP2006310718A (ja)
KR (1) KR100691006B1 (ja)
CN (1) CN100456495C (ja)
DE (1) DE102005031702B4 (ja)
TW (1) TWI261303B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153530A (ja) * 2006-12-19 2008-07-03 Elpida Memory Inc 半導体装置及びその製造方法
JP2011514677A (ja) * 2008-03-06 2011-05-06 マイクロン テクノロジー， インク． 空洞画定ゲートを有するデバイスおよびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
KR100608377B1 (ko) * 2005-05-02 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 제조방법
KR100642384B1 (ko) * 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
KR100767399B1 (ko) * 2006-07-03 2007-10-17 삼성전자주식회사 핀-펫을 포함하는 반도체 장치의 제조 방법
KR100882797B1 (ko) * 2006-10-20 2009-02-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100806610B1 (ko) * 2007-03-13 2008-02-25 주식회사 하이닉스반도체 반도체 집적회로장치의 제조 방법
KR100871712B1 (ko) * 2007-07-10 2008-12-08 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조 방법
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
KR20110069196A (ko) * 2009-12-17 2011-06-23 삼성전자주식회사 도전막 구조물의 형성 방법 및 리세스 채널 트랜지스터의 제조 방법
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US8759184B2 (en) * 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8609499B2 (en) * 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US9653542B2 (en) * 2013-10-23 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having isolation structure and method of forming the same
CN105097535B (zh) * 2014-05-12 2018-03-13 中国科学院微电子研究所 FinFet器件的制造方法
KR102564385B1 (ko) * 2015-12-30 2023-08-08 에스케이하이닉스 주식회사 핀 트랜지스터, 핀 트랜지스터의 제조 방법 및 이를 포함하는 전자 장치
US10163900B2 (en) 2017-02-08 2018-12-25 Globalfoundries Inc. Integration of vertical field-effect transistors and saddle fin-type field effect transistors
CN107731833B (zh) * 2017-08-31 2018-12-14 长江存储科技有限责任公司 一种阵列共源极填充结构及其制备方法
US10777465B2 (en) 2018-01-11 2020-09-15 Globalfoundries Inc. Integration of vertical-transport transistors and planar transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
WO2000079602A1 (de) * 1999-06-22 2000-12-28 Infineon Technologies Ag Mehrkanal-mosfet und verfahren zu seiner herstellung
JP2003298051A (ja) * 2002-01-30 2003-10-17 Soko Lee ダブルゲートｆｅｔ素子及びその製造方法
JP2004128508A (ja) * 2002-10-01 2004-04-22 Samsung Electronics Co Ltd 多重チャンネルを有するモストランジスター及びその製造方法
JP2004281761A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
WO2005038931A1 (ja) * 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698902A (en) * 1994-12-19 1997-12-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device having finely configured gate electrodes
US6797994B1 (en) * 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6369422B1 (en) * 2001-05-01 2002-04-09 Atmel Corporation Eeprom cell with asymmetric thin window
KR100517126B1 (ko) * 2003-04-21 2005-10-18 재단법인서울대학교산학협력재단 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법
US7326619B2 (en) * 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
JP2005086024A (ja) 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US6787404B1 (en) * 2003-09-17 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Method of forming double-gated silicon-on-insulator (SOI) transistors with reduced gate to source-drain overlap capacitance
KR100621624B1 (ko) * 2004-04-09 2006-09-13 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
WO2000079602A1 (de) * 1999-06-22 2000-12-28 Infineon Technologies Ag Mehrkanal-mosfet und verfahren zu seiner herstellung
JP2003298051A (ja) * 2002-01-30 2003-10-17 Soko Lee ダブルゲートｆｅｔ素子及びその製造方法
JP2004128508A (ja) * 2002-10-01 2004-04-22 Samsung Electronics Co Ltd 多重チャンネルを有するモストランジスター及びその製造方法
JP2004281761A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
WO2005038931A1 (ja) * 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153530A (ja) * 2006-12-19 2008-07-03 Elpida Memory Inc 半導体装置及びその製造方法
US7705401B2 (en) 2006-12-19 2010-04-27 Elpida Memory, Inc. Semiconductor device including a fin-channel recess-gate MISFET
JP4600837B2 (ja) * 2006-12-19 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
JP2011514677A (ja) * 2008-03-06 2011-05-06 マイクロン テクノロジー， インク． 空洞画定ゲートを有するデバイスおよびその製造方法

Also Published As

Publication number Publication date
US20060244055A1 (en) 2006-11-02
JP5097306B2 (ja) 2012-12-12
JP2012209572A (ja) 2012-10-25
KR20060113152A (ko) 2006-11-02
KR100691006B1 (ko) 2007-03-09
US7601583B2 (en) 2009-10-13
US20080096355A1 (en) 2008-04-24
DE102005031702A1 (de) 2006-11-02
US7332755B2 (en) 2008-02-19
TW200638470A (en) 2006-11-01
TWI261303B (en) 2006-09-01
CN100456495C (zh) 2009-01-28
CN1855539A (zh) 2006-11-01
DE102005031702B4 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5097306B2 (ja) Ｄｒａｍメモリ素子のトランジスタ構造及びその製造方法
JP4992018B2 (ja) 半導体メモリ素子のトランジスタの製造方法
US8049262B2 (en) Semiconductor device with increased channel length and method for fabricating the same
USRE48246E1 (en) Method for manufacturing a transistor of a semiconductor memory device
KR100625795B1 (ko) 반도체 소자의 게이트 및 그 형성방법
US8410547B2 (en) Semiconductor device and method for fabricating the same
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
KR100668838B1 (ko) 반도체 소자의 게이트 형성방법
JP4080485B2 (ja) ビット線構造およびその製造方法
US20060128130A1 (en) Method for fabricating recessed gate structure
US6737321B2 (en) Method of manufacturing flash memory device
US7618885B2 (en) Semiconductor device having a recess channel and method for fabricating the same
JP2007134669A (ja) フラッシュメモリ素子及びその製造方法
US8928040B2 (en) Semiconductor device including line-type active region and method for manufacturing the same
JP2011243690A (ja) 半導体装置の製造方法
KR100753410B1 (ko) 반도체 소자의 제조방법
KR20080062557A (ko) 반도체 소자의 제조방법
KR20070070927A (ko) 새들형 핀 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221