JP2006259684A - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents

Abstract

【課題】液晶装置等の電気光学装置において、画像信号線や対向電極電位線に電荷が残留することを、極めて効果的に防止する。
【解決手段】電気光学装置は、基板上に、画素領域に配列された複数の画素部と、画素領域の周辺に位置する周辺領域に配置されており複数の画素部を制御するための周辺回路と、周辺回路へ画像信号を供給するための画像信号線及び接地電位を供給するための接地電位線とを備える。画像信号線は、画像信号線及び接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して、接地電位線に電気的に接続されている。
【選択図】図３

Description

本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置では、例えば液晶等の電気光学物質が、一対の基板間に挟持されている。これら基板の一方である素子基板には、複数の画素電極が設けられる。また、これら基板の他方である対向基板には、該複数の画素電極に対向する対向電極が設けられる。更に、素子基板には、画素電極を駆動するためのデータ線駆動回路、走査線駆動回路等の周辺回路が設けられ、複数の外部回路接続端子から周辺回路へと複数の引回配線が引き回されている。そして、このように構成された電気光学装置は、その完成時や納品時などに、電源及びテスト用の画像信号等を供給可能な検査装置にセットされ、その動作検査や動作調整が行われる。

このような検査や調整が終えられ、電気光学装置が検査装置から取り外されると、電気光学装置の周辺回路や配線には、各種信号に基づく電荷が残る。特に、画像信号線や対向電極電位線に、画像信号や対向電極電位による電荷が残っていると、画素電極及び対向電極間に、直流電圧が印加されることになるので、両電極間に位置する液晶等が焼き付きを起こす場合がある。或いは、このような電荷が残留していると、その後に更に実施される検査や調整を高精度で実施することが困難となる。

このため、特許文献１では、電気光学装置の外部にて、画像信号線に接続される外部回路接続端子及び対向電極電位線に接続される外部回路接続端子を、抵抗や短絡用スイッチを介して相互に接続する技術が提案されている。また、特許文献２では、電気光学装置の内部にて、引回配線全てを画素スイッチング用の薄膜トランジスタ（以下適宜“ＴＦＴ”と称する）を構成する半導体層から形成された内部抵抗線を介して接地電位線等に接続する技術が提案されている。いずれの技術によっても、上述の如く電気光学装置における残留電荷を除去することが可能とされている。

特許第３１７３２００号公報 特許第３２４０８２９号公報

しかしながら、特許文献１に開示された技術によれば、画像信号線が接続される端子と、接地電位線が接続される端子とを端子間で接続する。従って、電気光学装置の外部に、このような接続用の抵抗や短絡スイッチを設ける必要がある。更に、この技術を応用して、基板上に接続用の抵抗や短絡スイッチを作り込むとすれば、限られた基板上領域に、これを作り込むための領域を確保するのが困難となる。特に小型の電気光学装置や、基板に対して画像表示領域が大きい型の電気光学装置の場合には、このような領域を確保することが非常に困難となる。更に、仮に基板上領域において小さい領域に放電抵抗を作り込んだとすれば、即ち、微小サイズの放電抵抗を作り込んだとすれば、静電気の存在により、該微小サイズの放電抵抗が、静電破壊される可能性が高くなってしまう。特に、微小サイズの放電抵抗の上層側又は下層側を、層間絶縁膜を介して他の配線が配線されている場合には、層間絶縁膜を介してコンデンサ構造が構築されることになり、この部分で放電抵抗が静電破壊される可能性が極めて高くなってしまう。結局、電気光学装置内に特許文献１に開示された如き、抵抗や短絡スイッチを作り込むのは、基板や装置全体の大型化を招くか、或いは、静電破壊による装置の不良化を招くという意味から、実践上は極めて不利である。

他方、特許文献２に開示された技術によれば、薄膜トランジスタに用いる膜で放電抵抗を形成するので、設計自由度が極端に低い。よって、基板上における限られた領域内に、適切な高抵抗の放電抵抗を作り込むこと、或いは小さな領域内に適切な高抵抗の放電抵抗を作り込むことは、困難或いは実践上不可能である。即ち、同一膜を用いるのでは、画素スイッチング用の薄膜トランジスタに要求される性能等との関係で、作り込み可能な抵抗値、面積や位置についての制約が極端に大きくなる。加えて、この技術によっても、上述した特許文献１の場合と同様に、仮に微小サイズの放電抵抗を作り込んだとすれば、静電破壊される可能性が高くなってしまう。

本発明は上記問題点に鑑みてなされたものであり、画像信号線や対向電極電位線に電荷が残留することを、極めて効果的に防止可能である、電気光学装置及びその製造方法、並びに、そのような電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するために、基板上に、画素領域に配列された複数の画素部と、前記画素領域の周辺に位置する周辺領域に配置されており前記複数の画素部を制御するための周辺回路と、前記周辺回路へ画像信号を供給するための画像信号線及び接地電位を供給するための接地電位線とを備え、前記画像信号線は、前記画像信号線及び前記接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して、前記接地電位線に電気的に接続されている。

本発明の電気光学装置によれば、その動作時には、外部回路から外部回路接続端子を経由して、周辺回路の一部としての例えばデータ線駆動回路を動作させるための、クロック信号、電源信号、制御信号、画像信号等の各種信号が、データ線駆動回路に供給される。これと並行して、外部回路から外部回路接続端子を経由して、周辺回路の一部としての例えば走査線駆動回路を動作させるための、クロック信号、電源信号、制御信号等の各種信号が、走査線駆動回路に供給される。この際、接地電位線を介して接地電位が周辺回路に供給され、画像信号線を介して画像信号が周辺回路に供給される。他方で、対向電極電位線を介して、更に上下導通端子及び上下導通材を介して、対向電極電位が対向電極に供給される。これらにより例えば、データ線駆動回路によりデータ線を介して画像信号が画素領域或いは画素アレイ領域に配列された各画素部に供給されると共に、走査線駆動回路により走査線を介して走査信号が各画素部に供給され、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が行なわれる。ここに「画素領域」とは、基板上で平面的に見て複数の画素部が配列された領域、即ち、複数の画素部の駆動により画像を表示させるための領域を意味し、例えば本発明の実施形態に係る「画像表示領域」が、その一例或いは典型例となる。尚、このような走査線及びデータ線は、例えば、基板上に相互に交差するように且つ夫々複数配線される。また、このような画素部は、例えば、画素電極と、走査線にゲートが接続され且つデータ線から供給される画像信号を走査線から供給される走査信号に応じて画素電極へ選択的に供給する画素スイッチング用のＴＦＴとを有する。

本発明では特に、画像信号線は、高抵抗である放電抵抗を介して接地電位線に電気的に接続されている。従って、当該電気光学装置の完成時や納品時などに、検査装置にセットされ、その動作検査や動作調整が行われた後にこれから取り外されても、電気光学装置における画像信号線に残留する電荷や、画像信号線に接続された周辺回路内の各種電子素子等に残留する電荷は、検査や調整後から取り外されるまでの僅かな時間の内に、放電抵抗を介して接地電位線へと放電されることになる。ここで、どの程度の時間で放電可能であるかは、概ね放電抵抗の抵抗値による。よって、実用上好ましい程度の時間で放電されるように、放電抵抗は、０．１ＭΩ〜５ＭΩの抵抗値を有するように形成される。

従って、検査装置から取り外された際などに、残留電荷によって画素電極及び対向電極間に直流電圧が印加されることで、両電極間に挟持される液晶等の電気光学物質が焼き付きを起こす事態は効果的に回避される。更に、残留電荷がないが故に、その後に再び実施される検査や調整を、高精度で実施することが可能となる。この際、電気光学装置の外部に、前述した特許文献１の如き接続用の抵抗や短絡スイッチを設ける必要はない。しかも、前述した特許文献２の如く、画素部のＴＦＴに用いる膜で放電抵抗を形成しないので済むので、設計自由度を高くすることも可能である。よって、基板上における限られた領域内に、適切な高抵抗の放電抵抗を作り込むこと、或いは小さな領域内に適切な高抵抗の放電抵抗を作り込むことも可能となる。即ち、同一膜を用いなければ、例えば画素スイッチング用など、画素部のＴＦＴに要求される性能等との関係で、作り込み可能な抵抗値、面積や位置についての制約が無くて済む。

以上のように本発明によれば、画像信号線に電荷が残留することを、極めて効果的に防止可能となる。

本発明の電気光学装置の一態様では、前記画素部は画素電極を有し、前記画素電極に対向する対向電極と、前記対向電極に対向電極電位を供給するための対向電極電位線とを備える。

この態様によれば、画素部は画素電極を有している。画素電極に対向する対向電極には、対向電極電位線を介して、対向電極電位が供給される。対向電極電位線を、本発明に係る放電抵抗を介して接地電位に電気的に接続することにより、対向電極電位線に電荷が残留することを、極めて効果的に防止可能となる。

本発明の電気光学装置の他の態様では、前記対向電極電位線は、前記対向電極電位線及び前記接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して、前記接地電位線に電気的に接続されている。

この態様によれば、対向電極電位線は、対向電極電位線及び接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して接地電位線に接続されているので、外部回路接続端子或いはこれに接続された配線先端を接地電位線に接続するのと比べて、放電抵抗を形成可能な面積や位置についての自由度が増大し、これにより実現可能な抵抗値についても自由度が広がる。更に、対向電極電位線が放電抵抗に接続される部分と外部回路接続端子との間に、静電保護回路や入力保護回路等の各種回路を作り込むことも可能となる。

本発明の電気光学装置の他の態様では、前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、当該配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、当該配線の他端は前記放電抵抗を介して、前記接地電位線に電気的に接続されている。

この態様によれば、画像信号線及び対向電極電位線のうち少なくとも一方の配線は、外部回路接続端子と電気的に接続された一端とは反対の他端側において、放電抵抗を介して、接地電位線に電気的に接続されている。このため、画像信号線及び対向電極電位線の配線の途中に放電抵抗が設けられていないので、他の配線や回路の設計の自由を確保しつつ、画像信号線及び対向電極電位線のうち少なくとも一方に電荷が残留することを、効果的に防止可能となる
本発明の電気光学装置の他の態様では、前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、前記少なくとも一方の配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、前記少なくとも一方の配線の途中には静電保護回路及び入力保護回路のうち少なくとも一方の保護回路が設けられ、前記少なくとも一方の配線は、前記少なくとも一方の保護回路内において、前記放電抵抗を介して前記接地電位線に電気的に接続されている。

この態様によれば、画像信号線及び対向電極電位線の少なくとも一方が放電抵抗に接続される部分と外部回路接続端子との間に、静電保護回路や入力保護回路等の保護回路が存在するので、微小サイズの放電抵抗を作り込んだとしても、静電気の存在により、該微小サイズの放電抵抗が、静電破壊される可能性が格段に低くなる。このように放電抵抗を作り込めば、基板や装置全体の大型化を招くことなく、しかも、静電破壊による装置の不良化を招くことはないので、実践上極めて有利である。

本発明の電気光学装置の他の態様では、前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、前記少なくとも一方の配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、前記少なくとも一方の配線の途中には静電保護回路及び入力保護回路のうち少なくとも一方の保護回路が設けられ、前記少なくとも一方の配線は、前記外部回路接続端子から見て前記少なくとも一方の保護回路より遠い側において、前記放電抵抗を介して前記接地電位線に電気的に接続されている。

この態様によれば、画像信号線及び対向電極電位線の少なくとも一方が放電抵抗に接続される部分と外部回路接続端子との間に、静電保護回路や入力保護回路等の保護回路が存在するので、微小サイズの放電抵抗を作り込んだとしても、静電気の存在により、該微小サイズの放電抵抗が、静電破壊される可能性が格段に低くなる。このように放電抵抗を作り込めば、基板や装置全体の大型化を招くことなく、しかも、静電破壊による装置の不良化を招くことはないので、実践上極めて有利である。

本発明の電気光学装置の他の態様では、前記対向電極電位線及び前記画像信号線は、前記放電抵抗を介して、相互に同一の前記接地電位線に電気的に接続されている。

この態様によれば、対向電極電位線及び画像信号線は、同一の接地電位線に接続されているので、放電抵抗を介して両配線間における電位差が殆ど無い状態にするのが容易となる。言い換えれば、放電抵抗を介して両配線間における電位差が殆ど無い状態になるまでの時間の短縮が図れる。

本発明の電気光学装置の他の態様では、前記放電抵抗は半導体膜からなり、前記画素部又は前記周辺回路の少なくとも一部をなす半導体素子を構成する半導体膜に対してドープされる不純物とは別の不純物が、前記放電抵抗を構成する半導体膜に対してドープされる。

この態様によれば、前述した特許文献２の如く画素部のＴＦＴに用いる膜で放電抵抗が形成されるのではなく、放電抵抗は半導体膜からなり、画素部や周辺回路の半導体膜に対してドープされる不純物とは別の不純物が、放電抵抗を構成する半導体膜に対してドープされる、言い換えれば、専用の不純物ドープが行われることで、半導体素子を構成する半導体膜とは異なる抵抗値を有する。例えば、実用上好ましい程度の時間で放電されるように、放電抵抗が０．１ＭΩ〜５ＭΩの抵抗値を有する。特に放電抵抗を半導体膜に対して専用の不純物ドープを行なって形成するので、不純物濃度や不純物の種類や、放電抵抗の面積や配置等については、画素部や周辺回路を構成する半導体素子とは無関係に設定可能である。よって、限られた基板上領域に、放電抵抗を作り込むための領域を確保するのは、非常に容易となる。特に小型の電気光学装置や、基板に対して画像表示領域が大きい型の電気光学装置の場合であっても、このような領域を確保することが容易となる。これらの結果、所望の抵抗値を有する放電抵抗を、所望の面積で且つ所望の位置に形成可能となる。

尚、半導体素子を構成する半導体膜と放電抵抗を構成する半導体膜とは、同一工程で成膜及びパターニングされた後に、別工程で不純物ドープされてもよい。或いは、これらの半導体膜は、別工程で成膜及びパターニングされた後に、別工程で不純物ドープされてもよい。

本発明の電気光学装置の他の態様では、前記基板上に引き回された配線は、層間絶縁膜を介して前記放電抵抗の上層側又は下層側を通過する配線部分を含む。

この態様によれば、基板上に引き回された配線は、放電抵抗の上層側又は下層側を通過する配線部分を含むので、放電抵抗を作り込んだ基板上における平面領域を放電抵抗専用に割り当てる必要は無く、その上層側や下層側に、放電抵抗とは別の引き回された配線や周辺回路部部分を配置可能となる。特に、第２電気光学装置のように静電保護回路や入力保護回路を所定位置に設けておけば、このように層間絶縁膜を介してコンデンサ構造が構築されることになるにも拘わらず、この部分で放電抵抗が静電破壊される可能性を低くできる。

本発明の電気光学装置の他の態様では、前記画像信号線は、シリアル−パラレル展開された複数の画像信号が供給される複数の画像信号線からなり、該複数の画像信号線は夫々、複数の前記放電抵抗の夫々を介して前記接地電位線に電気的に接続されており、前記複数の放電抵抗は、抵抗の長さ及び幅が所定範囲内に揃えられており、前記配線部分は、前記複数の放電抵抗の全てに対して重ねられている。

この態様によれば、複数の放電抵抗は、抵抗の長さ及び幅（即ち、抵抗長及び抵抗幅）が所定範囲内に揃えられており、好ましくは、抵抗の長さ及び幅は、同一設計値に揃えられている。そして、配線部分は、複数の放電抵抗の全てに対して重ねられており、好ましくは、複数の放電抵抗の全てに対して等しく重ねられている。従って、抵抗の長さ及び幅が、どれだけ揃えられているかに応じて、或いはどれだけ等しく重ねられているかに応じて、複数の画像信号線から放電される電荷量は、相互に近付けられるか、好ましくは等しくされる。言い換えれば、放電後における画像信号線の電位は、相互に近付けられるか、好ましくは等しくされ、残留電荷の画像信号の系列毎のムラは低減される。よって、検査装置から取り外された際などに、残留電荷のムラが生じて、画素電極及び対向電極間にムラある直流電圧が印加されることで、両電極間に挟持される液晶等の電気光学物質がムラをもって焼き付きを起こす事態は効果的に回避される。従って、画像信号の系列毎の表示むらが発生することを効果的に防止し得る。

更に、残留電荷のムラがないが故に、その後に再び実施される検査や調整を、高精度で実施することが可能となる。より具体的には検査を行う際に、残留電荷のばらつきによって、周辺回路や画素部についての正常又は非正常の判定を高精度に行えなくなるという実践上の大きな問題点を、本態様によって効率的に回避できる。

本発明の第１電気光学装置の他の態様では、前記放電抵抗は、不純物ドープされた半導体膜から構成され、前記放電抵抗と前記画像信号線及び前記対向電極電位線の少なくとも一方との接続部には、前記放電抵抗よりも高濃度に不純物ドープされた前記半導体膜から構成された部分が局所的に存在している。

この態様によれば、放電抵抗は、不純物ドープされた半導体膜から構成される。ここで特に、放電抵抗の接続部には、放電抵抗よりも高濃度に不純物ドープされた半導体膜から構成された部分が局所的に存在しているので、接続部に不純物ドープされていない極めて高抵抗の半導体膜部分が存在して、画像信号線や対向電極電位線と放電抵抗との間の導電性がとれなくなることを効果的に防止し得る。実際に不純物ドープを行う場合には、マスクの寸法誤差やパターン誤差等により、このような極めて高抵抗の半導体膜部分を発生させ得るので、本態様の如く敢えて高濃度に不純物ドープすることで低抵抗化した個所を接続部に構築することは、実践上大変有利である。

本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を製造する電気光学装置の製造方法であって、前記基板上に、前記画素部、前記周辺回路、前記外部回路接続端子、前記引き回された配線及び前記放電抵抗を形成する第１形成工程と、対向基板上に、前記対向電極を形成する第２形成工程と、前記基板及び前記対向基板を相互に貼り合せる貼合工程とを備え、前記第１形成工程は、前記画素部又は前記周辺回路の少なくとも一部をなす半導体素子を構成する第１半導体膜に対して第１濃度で不純物ドープする第１ドープ工程と、該第１ドープ工程とは別に前記放電抵抗を構成する第２半導体膜に対して第２濃度で不純物ドープする第２ドープ工程とを有する。

本発明の電気光学装置の製造方法によれば、基板については、例えば、成膜処理、パターニング処理、不純物ドープ処理、高温処理等に係る各種処理を含む、第１形成工程によって、画素部、周辺回路、外部回路接続端子、引き回された配線、放電抵抗等が形成される。他方、対向基板については、例えば、成膜処理、パターニング処理、不純物ドープ処理、高温処理等に係る各種処理を含む、第２形成工程によって、対向電極等が形成される。その後、貼合工程によって、最終的に例えば液晶等の電気光学物質が挟持された形となるように、基板及び対向基板は、貼り合せられる。ここで特に、基板を形成する第１形成工程においては、第１ドープ工程によって、画素部又は前記周辺回路の少なくとも一部をなす半導体素子を構成する第１半導体膜に対して第１濃度で不純物ドープが行われる。これと相前後して、第１ドープ工程とは別である、即ち放電抵抗を形成のために専用の第２ドープ工程によって、放電抵抗を構成する第２半導体膜に対して第２濃度で不純物ドープが行われる。従って、前述した特許文献２の如く画素部のＴＦＴに用いる膜で放電抵抗を形成するのではなく、放電抵抗を半導体膜に対して専用の不純物ドープを行なって形成するので、不純物濃度や不純物の種類や、放電抵抗の面積や配置等については、画素部や周辺回路を構成する半導体素子とは無関係に設定可能である。よって、例えば上述した本発明に係る電気光学装置の場合と同様に、放電抵抗を、半導体素子を構成する半導体膜とは異なる抵抗値を有するように形成することも容易となる。

以上のように本発明によれば、画像信号線や対向電極電位線に電荷が残留することを、極めて効果的に防止可能である電気光学装置を比較的容易に製造できる。

本発明の電気光学装置の製造方法の一態様では、前記第１形成工程において、前記第１及び第２半導体膜は、前記第１及び第２ドープ工程の前に、相互に同一工程で成膜及びパターニングされる。

この態様によれば、第１及び第２半導体膜は同一工程で成膜及びパターニングされるので、製造プロセスの簡略化を図れる。但し、これらの半導体膜を、別工程で成膜及びパターニングした後に、放電抵抗を構成する半導体膜に対して専用の不純物ドープを行なってもよい。

本発明の電気光学装置の製造方法の他の態様では、前記第１形成工程において、前記第１ドープ工程が実施される際に、前記第２半導体膜は、前記第１濃度での不純物ドープを阻止するための第１レジストによって覆われている。

この態様によれば、第１ドープ工程が実施される際に、第２半導体膜は第１レジストによって覆われているので、放電抵抗を構成する第２半導体膜を、半導体素子を構成する第１半導体膜に対して、その不純物濃度や不純物の種類や、放電抵抗の面積や配置等について無関係に形成できる。

この態様では、前記第１形成工程において、前記第２ドープ工程は、前記放電抵抗と前記画像信号線及び前記対向電極電位線の少なくとも一方との接続部に、前記放電抵抗よりも高濃度に不純物ドープされた前記半導体層から構成された部分が局所的に存在するように、前記第１レジストによって覆われた領域よりも広い領域を露出させた第２レジストを介して前記第２濃度で不純物ドープを行うように製造してもよい。

このように製造すれば、放電抵抗の接続部に、放電抵抗よりも高濃度に不純物ドープされた半導体層から構成された部分を局所的に形成できる。これにより、接続部に不純物ドープされていない極めて高抵抗の半導体膜部分が存在して、画像信号線や対向電極電位線と放電抵抗との間の導電性がとれなくなることを効果的に防止し得る。不純物ドープを行う場合には、マスクの寸法誤差やパターン誤差等により、このような極めて高抵抗の半導体膜部分を発生させ得るので、このようにパターンを相互に微妙にずらせた第１及び第２レジストを用いることで、低抵抗化した個所を接続部に構築することは、実践上大変有利である。

本発明の電気光学装置の製造方法の他の態様では、前記引き回された配線は、前記基板上において、層間絶縁膜を介して前記放電抵抗の上層側又は下層側を通過する配線部分を含み、前記画像信号線は、シリアル−パラレル展開された複数の画像信号が供給される複数の画像信号線からなり、該複数の画像信号線は夫々、前記放電抵抗として複数の放電抵抗のうち対応する一の放電抵抗を介して前記接地電位線に電気的に接続されており、前記複数の放電抵抗は、抵抗長及び抵抗幅が所定範囲内に揃えられており、前記配線部分は、前記複数の放電抵抗の全てに対して重ねられており、前記第２ドープ工程は、前記複数の放電抵抗を、同一工程でドープする。

この態様によれば、第２ドープ工程によって、複数の放電抵抗を同一工程でドープするので、複数の放電抵抗について、抵抗長及び抵抗幅を同一設計値に揃えることができ、層間絶縁膜を介して放電抵抗の上層側又は下層側を通過する配線部分を、複数の放電抵抗の全てに対して等しく重ねることが、比較的容易にして可能となる。残留電荷の画像信号の系列毎のムラは低減される。よって、検査装置から取り外された際などに、残留電荷のムラが生じて、画素電極及び対向電極間にムラある直流電圧が印加されることで、両電極間に挟持される液晶等の電気光学物質がムラをもって焼き付きを起こす事態は効果的に回避される。従って、画像信号の系列毎の表示むらが発生することを効果的に防止し得る。

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像を表示可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置など、各種電子機器を実現できる。また、本発明の電子機器として、例えば、電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等を実現することも可能である。

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。

＜第１実施形態＞
以下では、本発明の第１実施形態について図１から図１１を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置に適用したものである。

先ず、図１及び図２を参照して、本実施形態に係る電気光学装置の全体構成について、説明する。ここに図１は、本実施形態に係る電気光学装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。

図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路３０１が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の外側に設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿って、複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述する放電抵抗、静電保護回路等が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

また、ＬＣＯＳやＤＭＤなどシリコン基板上に素子を形成するデバイスでは、画素スイッチング素子として、ＴＦＴの替わりにトランジスタを形成することができる。

また、液晶がＩＰＳモードの場合には対向電極２１はＴＦＴアレイ基板１０上に設けられることになる。

次に、この液晶装置の主要な構成について図３を参照して説明する。ここに、図３は、本実施形態に係る液晶装置の要部の構成を示している。

図３において、液晶装置は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（図２参照）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層５０（図２参照）にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。この液晶装置はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるＴＦＴや、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路、外部回路接続端子１０２及び静電保護回路４１０が形成されている。更に、画像信号ＶＩＤ１〜ＶＩＤ６を供給するための画像信号線９１及び接地電位の電源である第２電源ＶＳＳＸ、ＶＳＳＹを供給するための接地電位線９３を含む複数の引回配線９０が、外部回路接続端子１０２からデータ線駆動回路１０１等の駆動回路へ引き回されている。ここに引回配線９０は、本発明に係る「引き回された配線」の一例である。

対向基板２０（図２参照）上に、画素電極９ａに対向する対向電極２１が形成されている。引回配線９０は、対向電極２１に対向電極電位ＬＣＣＯＭを供給するための対向電極電位線９９を更に含んでいる。ＴＦＴアレイ基板１０上に、対向電極電位線９９及び対向電極２１を相互に電気的に接続するための上下導通端子１０６が更に形成されており、ＴＦＴアレイ基板１０及び対向基板２０（図２参照）間に、上下導通端子１０６及び対向電極２１（図２参照）を相互に電気的に接続する上下導通材１０７が設けられている。

画像信号線９１及び対向電極電位線９９は夫々、画像信号線９１、対向電極電位線９９及び接地電位線９３を構成する導電膜と比べて高抵抗である放電抵抗４００を介して、接地電位線９３ａに電気的に接続されている。

次に、このように構成された本実施形態の液晶装置の動作について、図３を参照しつつ説明する。

本実施形態の液晶装置の動作時には、外部回路接続端子１０２にＦＰＣ等を介して接続された外部回路から外部回路接続端子１０２及び引回配線９０を経由して、データ線駆動回路１０１を動作させるための、クロック信号、第１電源信号ＶＤＤＸ、第２電源信号ＶＳＳＸ、制御信号及び画像信号ＶＩＤ１〜ＶＩＤ６等の各種信号がデータ線駆動回路１０１に供給される。これと並行して、外部回路から外部回路接続端子１０２及び引回配線９０を経由して、走査線駆動回路１０４を動作させるための、クロック信号、第１電源信号ＶＤＤＹ、第２電源信号ＶＳＳＹ、制御信号等の各種信号が走査線駆動回路１０４に供給される。この際、引回配線９０のうち接地電位線９３ａを介して接地電位である第２電源信号ＶＳＳＸがデータ線駆動回路１０１に供給され、接地電位線９３ｂを介して接地電位である第２電源信号ＶＳＳＹが走査線駆動回路１０４に供給される。また、引回配線９０のうち画像信号線９１を介して画像信号ＶＩＤ１〜ＶＩＤ６がサンプリング回路３０１に供給される。他方で、引回配線９０のうち対向電極電位線９９を介して、更に上下導通端子１０６及び上下導通材１０７を介して、対向電極電位ＬＣＣＯＭが対向電極２１（図２参照）に供給される。これらにより、データ線駆動回路１０１によりデータ線３を介して画像信号ＶＩＤ１〜ＶＩＤ６が画素部に供給されると共に、走査線駆動回路１０４により走査線２を介して走査信号が画素部に供給され、画素電極９ａ及び対向電極２１間に挟持された、液晶層５０を各画素部で駆動することで、アクティブマトリクス駆動が行なわれる。尚、走査線２及びデータ線３は、ＴＦＴアレイ基板１０上に相互に交差するように且つ夫々複数配線されている。また、ここでは図示しないが、画素部には、画素電極９ａと、走査線２にゲートが接続され且つデータ線３から供給される画像信号ＶＩＤ１〜ＶＩＤ６を走査線２から供給される走査信号に応じて画素電極９ａへ選択的に供給する画素スイッチング用のＴＦＴとが形成されている。

本実施形態では特に、画像信号線９１及び対向電極電位線９９は夫々、高抵抗である放電抵抗４００を介して接地電位線９３ａに電気的に接続されている。従って、当該液晶装置の完成時や納品時などに、検査装置にセットされ、その動作検査や動作調整が行われた後にこれから取り外されても、液晶装置における画像信号線９１及び対向電極電位線９９に残留する電荷や、画像信号線９１又は対向電極電位線９９に接続されたデータ線駆動回路１０１、走査線駆動回路１０４等の周辺回路内の各種電子素子等に残留する電荷は、検査や調整後から取り外されるまでの僅かな時間の内に、放電抵抗４００を介して接地電位線９３ａへと放電される。ここで、本実施形態では、放電抵抗は、０．１ＭΩ〜５ＭΩの抵抗値を有するように形成されており、実用上好ましい程度の時間で放電される。

従って、検査装置から取り外された際などに、残留電荷によって画素電極９ａ及び対向電極２１間に直流電圧が印加されることで、両電極間に挟持される液晶層５０（図２参照）が焼き付きを起こす事態は効果的に回避される。更に、残留電荷がないため、その後に再び実施される検査や調整を、高精度で実施することが可能となる。この際、液晶装置の外部に、接地電位線との接続用の抵抗や短絡スイッチを設ける必要はない。しかも、画素部のＴＦＴに用いる膜で放電抵抗を形成しないので、設計自由度が高い。よって、ＴＦＴアレイ基板１０上における限られた領域内に、適切な高抵抗の放電抵抗を作り込むことができる。

以上のように本実施形態によれば、画像信号線９１や対向電極電位線９９に電荷が残留することを、極めて効果的に防止可能となる。

図３において、本実施形態では、特に、画像信号線９１及び対向電極電位線９９は夫々、外部回路接続端子１０２に接続された先端と反対側に位置する配線終端において、放電抵抗４００を介して、接地電位線９３ａに電気的に接続されている。

従って、外部回路接続端子１０２或いはこれに接続された配線先端を接地電位線に接続するのと比べて、放電抵抗を形成可能な面積や位置についての自由度が増大し、これにより実現可能な抵抗値についても自由度が広がる。更に、画像信号線９１及び対向電極電位線９９が放電抵抗４００に接続される部分と外部回路接続端子１０２との間に、静電保護回路４１０や入力保護回路等の各種回路を作り込むことも可能となる。

尚、画像信号線９１及び対向電極電位線９９は夫々、配線途中において、放電抵抗４００を介して、接地電位線９３ａに電気的に接続されていてもよく。このように構成した場合も、上述と同様の効果が得られる。

加えて、本実施形態では、ＴＦＴアレイ基板１０上に、引回配線９０の途中に配置された静電保護回路４１０が更に形成されている。ここに静電保護回路４１０の具体的構成としては、例えばダイオード接続されたＴＦＴを介して、或いはダイオードを介して引回配線９０が電源配線等に接続された形式のものなど、既存の各種形式の静電保護回路を採用可能である。画像信号線９１及び対向電極電位線９９は夫々、外部回路接続端子１０２から見て静電保護回路４１０より遠い側において、放電抵抗４００を介して接地電位線に電気的に接続されている。尚、静電保護回路４１０内において放電抵抗４００を介して接地電位線に電気的に接続されていてもよい。

本実施形態によれば、画像信号線９１及び対向電極電位線９９が放電抵抗４００に接続される部分と外部回路接続端子１０２との間に、静電保護回路４１０が存在するので、微小サイズの放電抵抗４００を作り込んだとしても、静電気の存在により、該微小サイズの放電抵抗４００が、静電破壊される可能性が格段に低くなる。このように放電抵抗４００を作り込めば、基板や装置全体の大型化を招くことなく、しかも、静電破壊による装置の不良化を招くことはないので、実践上極めて有利である。

更に、本実施態様では、対向電極電位線９９及び画像信号線９１は、放電抵抗４００を介して、相互に同一の接地電位線９３ａに電気的に接続されている。よって、放電抵抗４００を介して両配線間における電位差が殆ど無い状態にするのが容易となる。言い換えれば、放電抵抗４００を介して両配線間における電位差が殆ど無い状態になるまでの時間の短縮が図れる。

次に、本実施形態における画素スイッチング用のＴＦＴ及び放電抵抗の構成ついて、図４から図６を参照しつつ説明する。ここに図４は、任意の画素スイッチング用のＴＦＴにおける、チャネル領域に沿った横断面を示す、断面図である。図５は、図３におけるＣ１の部分拡大平面図である。図６は、図５におけるＡ−Ａ’断面図である。

図４において、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線２、当該走査線２からの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線２と半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。

走査線２上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。

第１層間絶縁膜４１上には蓄電容量の下部容量電極７１、が形成されており、コンタクトホール８３を介して、高濃度ドレイン領域１ｅに電気的に接続されている。これらの上には、コンタクトホール８１が開孔された第２層間絶縁膜４２が形成されている。

第２層間絶縁膜４２上には、データ３線が形成されており、コンタクトホール８１を介して、高濃度ソース領域１ｄに電気的に接続されている。これらの上には第３層間絶縁膜４３及び画素電極９ａが順に形成されている。

一方、ＴＦＴ３０の下側には、下地絶縁膜１２を介して下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光するために設けられている。

図５において、画像信号線９１は、シリアル−パラレル展開された複数の画像信号ＶＩＤ１〜ＶＩＤ６が供給される複数の画像信号線９１ａ〜９１ｆからなり、複数の画像信号線９１ａ〜９１ｆは夫々、放電抵抗４００として複数の放電抵抗４００ａ〜４００ｆのうち対応する一の放電抵抗を介して接地電位線９３ａに電気的に接続されている。

図６において、放電抵抗４００は、ＴＦＴアレイ基板１０上に下地絶縁膜１２を介して、不純物ドープされた半導体層４ａから構成されている。更に、放電抵抗４００と画像信号線９１及び対向電極電位線９９との接続部には、放電抵抗４００よりも高濃度に不純物ドープされた半導体層４ａから構成された高濃度不純物ドープ部分４ｄ及び４ｅが局所的に存在している。放電抵抗４００上には、高濃度不純物ドープ部分４ｄ及び４ｅへ通じるコンタクトホール８５及び８７が各々開口された第１層間絶縁膜４１が形成されている。

第１層間絶縁層４１の上には、画像信号線９１ｄ及び接地電位線９３ａが形成されている。画像信号線９１ｄは、コンタクトホール８５を介して、高濃度不純物ドープ部分４ｄに電気的に接続されており、接地電位線９３ａは、コンタクトホール８７を介して、高濃度不純物ドープ部分４ｅに電気的に接続されている。これらの上には第２層間絶縁膜４２及び第３層間絶縁膜４３が順に形成されている。

このように構成されているので、接続部に不純物ドープされていない極めて高抵抗の半導体膜部分が存在して、画像信号線９１や対向電極電位線９９と放電抵抗４００との間の導電性がとれなくなることを効果的に防止できる。実際に不純物ドープを行う場合には、マスクの寸法誤差やパターン誤差等により、このような極めて高抵抗の半導体膜部分を発生させ得るので、本態様の如く敢えて高濃度に不純物ドープすることで低抵抗化した個所を接続部に構築することは、実践上大変有利である。

尚、本実施形態においては、放電抵抗４００は、データ線駆動回路用の接地電位線９３ａに接続されているが、走査線駆動回路用の接地電位線９３ｂに接続されていてもよい。 画素スイッチング用のＴＦＴを構成する半導体膜に対して行われる不純物ドープとは別である専用の不純物ドープが、放電抵抗４００を構成する半導体膜４ａに対して行なわれることで、半導体素子を構成する半導体膜とは異なる抵抗値を有する。

次に、本実施形態における放電抵抗の製造プロセスについて、図７及び図８を参照して、説明する。ここに図７及び図８は、放電抵抗及び画素スイッチング用のＴＦＴの製造工程図である。

先ず図７（ａ）の工程では、例えばシリコン基板、石英基板、ガラス基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温で熱処理し、後に実施される高温プロセスにおいて基板１０に生じる歪みが少なくなるように前処理しておく。

続いて、このように処理されたＴＦＴアレイ基板１０の全面に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層を形成した後、例えばフォトリソグラフィ法及びエッチング処理により、画素スイッチング用のＴＦＴの下側に形成される所定パターンの下側遮光膜１１ａを形成する。

続いて、下側遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）や、燐（Ｐ）又は硼素（Ｂ）がドープされてなる、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる下地絶縁層１２を形成する。

続いて、下地絶縁層１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、所定パターンを有する第１半導体膜１ａ及び第２半導体膜４ａを形成する。更に、熱酸化すること等により、ゲート絶縁膜となる絶縁膜２ａを形成する。この結果、第１半導体膜１ａ及び第２半導体膜４ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２ａの厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。

次に図７（ｂ）の工程では、続いて、画素スイッチング用のＴＦＴ部分において、例えば、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更に燐（Ｐ）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ法及びエッチング処理により、所定パターンを有する走査線２を形成する。

次に図７（ｃ）の工程では、続いて、画素スイッチング用のＴＦＴ部分において、低濃度で不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃの半導体層１ａを形成する。一方、放電抵抗部分は、不純物ドープを阻止するためのレジスト６０によって覆っておく。

次に図８（ａ）の工程では、続いて、画素スイッチング用のＴＦＴ部分において、高濃度で不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０の半導体膜１ａを形成する。一方、放電抵抗部分は、所定パターンのレジスト６１によって覆っておくことにより、高濃度ドープ領域４ｄ及び４ｅを含む、半導体膜４ａを形成する。

次に図８（ｂ）の工程では、続いて、画素スイッチング用のＴＦＴ部分は、全体をレジスト６２によって覆っておく。放電抵抗部分は、高濃度ドープ領域４ｄ及び４ｅの上をレジスト６２によって覆っておく。所定の濃度で不純物イオンをドープすることにより放電抵抗４００を形成する。

次に図８（ｃ）の工程では、画素スイッチング用のＴＦＴ部分においては、下部容量電極７１及びデータ線３を形成する。一方、放電抵抗部分においては、画像信号線９１及び接地電位線９３ａを形成する。先ず、例えばドライエッチング法又はウエットエッチング法若しくはこれらの組み合わせにより、第１層間絶縁膜４１にコンタクトホール８３、８５及び８７を開孔する。次いで、例えば、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更に燐（Ｐ）を熱拡散し、このポリシリコン膜を導電化して下部容量電極７１、画像信号線９１及び接地電位線９３ａを形成する。下部容量電極７１の上には、更に、例えば、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜を膜厚５０ｎｍ程度の比較的薄い厚さに堆積した後、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより上部容量電極を形成する。こうして、蓄積容量を形成する。続いて、第２層間絶縁層４２にコンタクトホール８１を開孔する。次いで、導電膜３ａを堆積し、データ線３を形成する。その上に、第３層間絶縁膜４３及び画素電極９ａを形成する。

本実施形態によれば、前述した特許文献２の如く画素部のＴＦＴに用いる膜で放電抵抗４００が形成されるのではなく、放電抵抗４００は、画素スイッチング用のＴＦＴ３０等の画素部や周辺回路の半導体膜に対して行われる不純物ドープとは別である専用の不純物ドープ（図８（ｂ）参照）が、放電抵抗４００を構成する半導体膜に対して行なわれることで、画素スイッチング用のＴＦＴを構成する半導体膜とは異なる抵抗値を有する。本実施形態では、実用上好ましい程度の時間で放電されるように、放電抵抗が０．１ＭΩ〜５ＭΩの抵抗値を有する。特に放電抵抗４００を半導体膜に対して専用の不純物ドープ（図８（ｂ）参照）を行なって形成するので、不純物濃度や不純物の種類や、放電抵抗４００の面積や配置等については、画素スイッチング用のＴＦＴ３０等の画素部や周辺回路を構成する半導体素子とは無関係に設定可能である。よって、限られたＴＦＴアレイ基板１０上領域に、放電抵抗４００を作り込むための領域を確保するのは、非常に容易となる。特に小型の液晶装置や、ＴＦＴアレイ基板に対して画像表示領域１０ａが大きい型の液晶装置の場合であっても、このような領域を確保することが容易となる。これらの結果、所望の抵抗値を有する放電抵抗４００を、所望の面積で且つ所望の位置に形成可能となる。

以上のように本実施形態によれば、画像信号線９１や対向電極電位線９９に電荷が残留することを、極めて効果的に防止可能となる。

尚、半導体素子を構成する半導体膜と放電抵抗を構成する半導体膜とは、同一機会に成膜及びパターニングされた後に、別機会で不純物ドープされてもよい。或いは、これらの半導体膜は、別機会に成膜及びパターニングされた後に、別機会で不純物ドープされてもよい。

（変形例）
次に、図９から図１１を参照して、本実施形態に係る変形例について説明する。ここに図９は、本実施形態に係る第１変形例における図５と同趣旨の図である。図１０は、第１変形例における図６と同趣旨の断面図である。図１１は、第２変形例における図６と同趣旨の断面図である。

図９及び図１０に第１変形例として示すように、引回配線９０は、ＴＦＴアレイ基板１０上において、層間絶縁膜を介して放電抵抗４００の上層側を通過する配線部を含んでもよい。この構成では、引回配線９０が少なくとも放電抵抗４００と重なる領域では、画像信号線９１と同層で形成されている。

また、図１１に第２変形例として示すように、引回配線９０は、ＴＦＴアレイ基板１０上において、層間絶縁膜を介して放電抵抗４００の下層側を通過する配線部を含んでもよい。この構成では、引回配線９０が少なくとも放電抵抗４００と重なる領域では、画素スイッチング用ＴＦＴの下側遮光膜１１ａと同層で（ＴＦＴアレイ基板１０と下地絶縁膜１２との間の層で）形成されている。

このように、引回配線９０は、放電抵抗４００の上層側又は下層側を通過する配線部分を含むので、放電抵抗４００を作り込んだＴＦＴアレイ基板１０上における平面領域を放電抵抗４００専用に割り当てる必要は無く、その上層側や下層側に、放電抵抗４００とは別の引回配線９０や周辺回路部分を配置することができる。特に、本実施形態のように静電保護回路４１０（図３参照）を所定位置に設けておけば、このように層間絶縁膜を介してコンデンサ構造が構築されることになるにも拘わらず、この部分で放電抵抗４００が静電破壊される可能性を低くできる。

更に、画像信号線９１は、シリアル−パラレル展開された複数の画像信号ＶＩＤ１〜ＶＩＤ６が供給される複数の画像信号線９１ａ〜９１ｆからなり、複数の画像信号線９１ａ〜９１ｆは夫々、放電抵抗４００として複数の放電抵抗４００ａ〜４００ｆのうち対応する一の放電抵抗を介して接地電位線９３ａに電気的に接続されている。複数の放電抵抗４００ａ〜４００ｆは、抵抗長Ｌ及び抵抗幅Ｗが所定範囲内に揃えられており、引回配線９０の当該配線部分は、複数の放電抵抗４００ａ〜４００ｆの全てに対して重ねられている。

このように構成されているので、複数の放電抵抗４００ａ〜４００ｆは、抵抗長Ｌ及び抵抗幅Ｗが所定範囲内に揃えられており、好ましくは、抵抗長Ｌ及び抵抗幅Ｗは、同一設計値に揃えられている。これによって放電抵抗４００ａ〜４００ｆの抵抗値を所定範囲内で揃える（望ましくは同一にする）ことができる。そして、引回配線９０の配線部分は、複数の放電抵抗４００ａ〜４００ｆの全てに対して重ねられており、好ましくは、複数の放電抵抗４００ａ〜４００ｆの全てに対して等しく重ねられている。従って、抵抗長Ｌ及び抵抗幅Ｗが、どれだけ揃えられているかに応じて、或いはどれだけ等しく重ねられているかに応じて、複数の画像信号線９１ａ〜９１ｆから放電される電荷量は、相互に近付けられるか、好ましくは等しくされる。言い換えれば、放電後における画像信号線９１ａ〜９１ｆの電位は、相互に近付けられるか、好ましくは等しくされ、残留電荷の画像信号ＶＩＤ１〜ＶＩＤ６の系列毎のムラは低減される。よって、検査装置から取り外された際などに、残留電荷のムラが生じて、画素電極９ａ及び対向電極２１間にムラある直流電圧が印加されることで、両電極間に挟持される液晶層５０（図２参照）がムラをもって焼き付きを起こす事態は効果的に回避される。従って、画像信号ＶＩＤ１〜ＶＩＤ６の系列毎の表示むらが発生することを効果的に防止できる。

更に、残留電荷のムラがないため、その後に再び実施される検査や調整を、高精度で実施することが可能となる。より具体的には検査を行う際に、残留電荷のばらつきによって、周辺回路や画素部についての正常又は非正常の判定を高精度に行えなくなるという実践上の大きな問題点を効率的に回避できる。

尚、このような残留電荷に、実害を及ぼすような画像信号ＶＩＤ１〜ＶＩＤ６の系列毎のムラが生じない程度に、上述の所定範囲を設定するとよい。より具体的には、製造誤差を加味しつつ、実験的、経験的、シミュレーション等により、残留電荷にムラを生じさせない、複数の放電抵抗４００ａ〜４００ｆに係る抵抗長Ｌ及び抵抗幅Ｗの範囲を、上述の所定範囲として設定すればよい。また、単純には、複数の放電抵抗４００ａ〜４００ｆに係る抵抗長Ｌ及び抵抗幅Ｗを同一値に揃え、且つ配線部分を複数の放電抵抗４００ａ〜４００ｆの全てに対して等しく重ねるように設計すれば足りる。更に好ましくは、同一機会に、これら複数の放電抵抗４００ａ〜４００ｆを形成すれば、製造工程が容易である上に、抵抗値を揃えることも容易となる。

＜第２実施形態＞
次に、第２実施形態に係る液晶装置の製造方法について、図３、図７、図８及び図１２を参照して説明する。図１２は、本実施形態に液晶装置の製造方法を示すフローチャートである。

図１２において、本実施形態に係る液晶装置の製造方法は、ＴＦＴアレイ基板１０上に、画素部９ａ、データ線駆動回路１０１、走査線駆動回路１０４等を含む周辺回路、外部回路接続端子１０２、引回配線９０及び放電抵抗４００を形成する第１形成工程（Ｓ１０）と、対向基板２０上に、対向電極２１を形成する第２形成工程（Ｓ２０）と、ＴＦＴアレイ基板１０及び対向基板２０を相互に貼り合せる貼合工程（Ｓ３０）とを有する。

第１形成工程（Ｓ１０）は、図３に示した如き画素部９ａ又はデータ線駆動回路１０１、走査線駆動回路１０４等を含む周辺回路の少なくとも一部をなす半導体素子を構成する第１半導体膜１ａ（図７（ｃ）参照）に対して第１濃度で不純物ドープする第１ドープ工程（Ｓ１１）を有する。更に、第１ドープ工程とは別に放電抵抗４００を構成する第２半導体膜４ａ（図８（ｂ）参照）に対して第２濃度で不純物ドープする第２ドープ工程（Ｓ１２）とを有する。

本実施形態に係る液晶装置の製造方法によれば、ＴＦＴアレイ基板１０については、成膜処理、パターニング処理、不純物ドープ処理、高温処理等に係る各種処理を含む、第１形成工程によって、画素部９ａ、データ線駆動回路１０１、走査線駆動回路１０４等を含む周辺回路、外部回路接続端子１０２、引回配線９０、放電抵抗４００等が形成される。

他方、対向基板２０については、成膜処理、パターニング処理、不純物ドープ処理、高温処理等に係る各種処理を含む、第２形成工程（Ｓ２０）によって、対向電極２１等が形成される。その後、貼合工程によって、最終的に液晶層５０（図２参照）が挟持された形となるように、ＴＦＴアレイ基板１０及び対向基板２０は、貼り合せられる。

ここで特に、ＴＦＴアレイ基板１０を形成する第１形成工程（Ｓ１０）においては、第１ドープ工程（Ｓ１１）によって、画素部９ａ又はデータ線駆動回路１０１、走査線駆動回路１０４等を含む周辺回路の一部をなす半導体素子を構成する第１半導体膜１ａに対して第１濃度で不純物ドープが行われる（図７（ｃ）参照）。

これと相前後して、第１ドープ工程（Ｓ１０）とは別である、即ち放電抵抗４００を形成のために専用の第２ドープ工程（Ｓ２０）によって、放電抵抗４００を構成する第２半導体膜４ａに対して第２濃度で不純物ドープが行われる（図８（ｂ）参照）。

従って、第２実施形態によれば、前述した特許文献２の如く画素部のＴＦＴに用いる膜で放電抵抗を形成するのではなく、放電抵抗４００を半導体膜に対して専用の不純物ドープを行なって形成するので、不純物濃度や不純物の種類や、放電抵抗４００の面積や配置等については、画素部やデータ線駆動回路１０１及び走査線駆動回路１０４を含む周辺回路を構成する半導体素子とは無関係に設定可能である。よって、第１実施形態の液晶装置の場合と同様に、放電抵抗４００を、画素スイッチング用のＴＦＴ３０を構成する半導体膜とは異なる抵抗値を有するように形成することも容易となる。

以上のように本実施形態によれば、画像信号線９１や対向電極電位線９９に電荷が残留することを、極めて効果的に防止可能である液晶装置を比較的容易に製造できる。

本実施形態に係る液晶装置の製造方法では、特に、第１形成工程（Ｓ１０）において、第１半導体膜１ａ及び第２半導体膜４ａは、第１ドープ工程（Ｓ１１）及び第２ドープ工程（Ｓ１２）の前に、相互に同一機会に成膜及びパターニングされる。

よって、第１半導体膜１ａ及び第２半導体膜４ａは同一機会に成膜及びパターニングされるので、製造プロセスの簡略化を図れる。但し、これらの半導体膜を、別機会に成膜及びパターニングした後に、放電抵抗を構成する半導体膜に対して専用の不純物ドープを行なってもよい。

本実施形態に係る液晶装置の製造方法では、特に、第１形成工程（Ｓ１０）において、第１ドープ工程（Ｓ１１）が実施される際に、第２半導体膜４ａは、第１濃度での不純物ドープを阻止するための第１レジスト６１（図８（ａ））によって覆われている。尚、第１レジスト６１は例えば、図５及び図９に６１'の一点鎖線で示した矩形状の領域を覆うレジストである。

従って、第１ドープ工程（Ｓ１１）が実施される際に、第２半導体膜４ａは第１レジスト６１（図８（ａ）参照）によって覆われているので、放電抵抗４００を構成する第２半導体膜４ａを、半導体素子を構成する第１半導体膜１ａに対して、その不純物濃度や不純物の種類や、放電抵抗の面積や配置等について無関係に形成できる。

更に、第１形成工程（Ｓ１０）において、第２ドープ工程（Ｓ１２）は、放電抵抗４００と画像信号線９１及び前記対向電極電位線９９の少なくとも一方との接続部に、放電抵抗４００よりも高濃度に不純物ドープされた半導体層から構成された部分が局所的に存在するように、第１レジスト６１によって覆われた領域よりも広い領域を露出させた第２レジスト６２を介して第２濃度で不純物ドープを行うように製造してもよい（図８（ｂ）参照）。尚、第２レジスト６２は例えば、図５及び図９に６２'の破線で示した矩形状の開口部を有するレジストである。

このように製造すれば、放電抵抗４００の接続部に、放電抵抗４００よりも高濃度に不純物ドープされた半導体層から構成された高濃度不純物ドープ部分４ｄ及び４ｅを局所的に形成できる。これにより、接続部に不純物ドープされていない極めて高抵抗の半導体膜部分が存在して、画像信号線９１や対向電極電位線９９と放電抵抗４００との間の導電性がとれなくなることを効果的に防止し得る。不純物ドープを行う場合には、マスクの寸法誤差やパターン誤差等により、このような極めて高抵抗の半導体膜部分を発生させ得るので、このようにパターンを相互に微妙にずらせた第１レジスト６１及び第２レジスト６２を用いることで、低抵抗化した個所を接続部に構築することは、実践上大変有利である。

本実施形態に係る液晶装置の製造方法では、引回配線９０は、ＴＦＴアレイ基板１０上において、層間絶縁膜を介して放電抵抗４００の上層側又は下層側を通過する配線部分を含む。画像信号線９１は、シリアル−パラレル展開された複数の画像信号ＶＩＤ１〜ＶＩＤ６が供給される複数の画像信号線９１ａ〜９１ｆからなり、複数の画像信号線９１ａ〜９１ｆは夫々、放電抵抗４００として複数の放電抵抗４００ａ〜４００ｆのうち対応する一の放電抵抗を介して接地電位線に電気的に接続されている。更に、複数の放電抵抗４００ａ〜４００ｆは、抵抗長Ｌ及び抵抗幅Ｗが所定範囲内に揃えられており、配線部分は、複数の放電抵抗４００ａ〜４００ｆの全てに対して重ねられており、第２ドープ工程（１２）は、複数の放電抵抗４００ａ〜４００ｆを、同一機会にドープする。

本実施形態の液晶装置の製造方法によれば、第２ドープ工程（Ｓ１２）によって、複数の放電抵抗４００ａ〜４００ｆを同一機会にドープするので、複数の放電抵抗４００ａ〜４００ｆについて、抵抗長Ｌ及び抵抗幅Ｗを同一設計値に揃えることができる。従って、層間絶縁膜を介して放電抵抗４００の上層側又は下層側を通過する配線部分を、複数の放電抵抗４００ａ〜４００ｆの全てに対して等しく重ねることが比較的容易にできる。残留電荷の画像信号ＶＩＤ１〜ＶＩＤ６の系列毎のムラは低減される。よって、検査装置から取り外された際などに、残留電荷のムラが生じて、画素電極９ａ及び対向電極２１間にムラある直流電圧が印加されることで、両電極間に挟持される液晶層５０がムラをもって焼き付きを起こす事態は効果的に回避される。従って、画像信号ＶＩＤ１〜ＶＩＤ６の系列毎の表示むらが発生することを効果的に防止できる。

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。この図１３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図１４において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。

さらに、液晶装置を、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図１５において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

尚、図１３から図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

＜第２実施形態＞
本発明の第２実施形態について、図１６及び図１７を参照しつつ説明する。

先ず、第２実施形態に係る電気光学装置の静電保護回路及び放電抵抗の電気的構成について、図１６を参照して説明する。ここに図１６は、第２実施形態に係る電気光学装置の静電保護回路及び放電抵抗の電気的構成を示す回路図である。尚、図１６において、図１から図１２に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。

第２実施形態に係る電気光学装置では、図３を参照して示した第１実施形態に係る電気光学装置と同様に、画像信号線９１の一端は、周辺領域に配置された外部回路接続端子１０２に電気的に接続されており、画像信号線９１の途中には静電保護回路４１０Ｓが設けられている。

図１６に示すように、静電保護回路４１０Ｓは、ＰチャネルＴＦＴ４１０ａ及びＮチャネルＴＦＴ４１０ｂを備える。ＰチャネルＴＦＴ４１０ａのゲートは第１電源信号ＶＤＤＸを供給する電源信号線９４と電気的に接続されている。一方、ＮチャネルＴＦＴ４１０ｂのゲートは第２電源信号ＶＳＳＸを供給する接地電位線９３ａと電気的に接続されている。このようにダイオード接続されているため、ＰチャネルＴＦＴ４１０ａ及びＮチャネルＴＦＴ４１０ｂは夫々、ダイオードとして機能する。よって、静電気が、例えば外部回路接続端子１０２を介して画像信号線９１に印加されてしまった場合には、ＴＦＴアレイ基板１０上で外部回路接続端子１０２に比較的近い位置において、ＰチャネルＴＦＴ４１０ａを介して静電気を速やかに放出することができる。従って、静電保護回路４１０Ｓは、静電気が例えば外部回路接続端子１０２を介して画像信号線９１に印加されてしまうことにより、画素スイッチング用のＴＦＴ３０が静電破壊されてしまうことを防止できる。尚、図１６では、画像信号ＶＩＤ１を供給するための画像信号線９１の途中に設けられた静電保護回路４１０Ｓのみを示しているが、画像信号ＶＩＤ２〜ＶＩＤ６を供給する画像信号線の各々の途中にも同様の構成の静電保護回路４１０Ｓが設けられている。

更に、図１６に示すように、第２実施形態に係る電気光学装置では、画像信号線９１は、静電保護回路４１０Ｓ内において、即ちＴＦＴアレイ基板１０上で外部回路接続端子１０２に比較的近い位置において、放電抵抗４００を介して接地電位線９３ａに電気的に接続されている。よって、第１実施形態に係る電気光学装置と同様に、画像信号線９１に電荷が残留することを防止することができる。尚、第２実施形態に係る電気光学装置では、第１実施形態に係る電気光学装置とは異なり、画像信号線９１の外部回路接続端子１０２に接続された先端と反対側に位置する配線終端においては、放電抵抗４００（図３参照）を介して、接地電位線９３ａに電気的に接続されていなくてもよい。但し、このように反対側に位置する配線終端に、放電抵抗４００（図３参照）を冗長的に備えることも可能である。

第２実施形態では特に、放電抵抗４００は、静電保護回路４１０Ｓ内に設けられているので（より具体的には、外部回路接続端子１０２から見て、静電保護回路４１０Ｓよりも遠い側において画像信号線９１は放電抵抗４００と電気的に接続されている）、画像信号線１９に印加された静電気の存在により、放電抵抗４００が、静電破壊される可能性が格段に低くなっている。

次に、上述した静電保護回路及び放電抵抗の具体的な構成について、図１７を参照して説明する。ここに図１７は、第２実施形態に係る電気光学装置の静電保護回路及び放電抵抗の具体的な構成を示す平面図である。

図１７に示すように、静電保護回路４１０Ｓは、ＰチャネルＴＦＴ４１０ａ及びＮチャネルＴＦＴ４１０ｂを備える。

ＰチャネルＴＦＴ４１０ａは、半導体層４１１ａ及びゲート電極４１２ａから構成されている。

ゲート電極４１２ａは、走査線２（図４参照）と同一膜から形成されており、下部容量電極７１（図４参照）と同一膜から形成された電源信号線９４とコンタクトホール８１２ａを介して電気的に接続されている。尚、「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜であり、「同一膜である」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。

半導体層４１１ａは、半導体層１ａ（図４参照）と同一膜から形成されている。半導体層４１１ａのソース領域は、電源信号線９４とコンタクトホール８１１ａを介して電気的に接続されている。一方、半導体層４１１ａのドレイン領域は、画像信号線９１とコンタクトホール８１３ａを介して電気的に接続されている。

ＮチャネルＴＦＴ４１０ｂは、半導体層４１１ｂ及びゲート電極４１２ｂから構成されている。

ゲート電極４１２ｂは、走査線２と同一膜から形成されており、電源信号線９４とコンタクトホール８１２ｂを介して電気的に接続されている。

半導体層４１１ｂは、半導体層１ａと同一膜から形成されている。半導体層４１１ｂのソース領域は、接地電位線９３ａとコンタクトホール８１１ｂを介して電気的に接続されている。一方、半導体層４１１ｂのドレイン領域は、画像信号線９１とコンタクトホール８１３ｂを介して電気的に接続されている。

図１７において、静電保護回路４１０Ｓ内には、放電抵抗４００が設けられている。放電抵抗４００は、図６を参照して説明した第１実施形態における放電抵抗と概ね同様の構成となっている。放電抵抗４００は、コンタクトホール８４１を介して接地電位線９３ａと電気的に接続されており、コンタクトホール８４２を介して画像信号線９１と電気的に接続されている。このように放電抵抗４００は静電保護回路４１０Ｓ内に作りこまれているので、ＴＦＴアレイ基板１０や電気光学装置全体の大型化を招くことがない。

更に、本実施形態では、放電抵抗４００は、接地電位線９３ａに沿った第１部分４０１及び画像信号線９１に沿った第２部分４０２を有するように構成されている。よって、仮に放電抵抗４００が接地電位線９３ａ及び画像信号線９１間を直線的に繋ぐ部分だけから構成され、第１部分４０１及び第２部分４０２がない場合に比較して、放電抵抗４００を高抵抗に作り込むことができる。即ち、第１部分４０１を接地電位線９３ａに沿って長くすることで、或いはこれに加えて又は代えて第２部分４０２を画像信号線９１に沿って長くすることで、コンタクトホール８４１及び８４２相互間の距離を長くすることが可能となり、この長さに比例する形で放電抵抗４００の抵抗を高めることが可能となる。この場合、放電抵抗４００を高抵抗にするために、接地電位線９３ａ及び画像信号線９１を含むストライプ状に配列された複数の配線における配線ピッチを広げる必要がない。このような特徴は、ＴＦＴアレイ基板１０上における限られた配線領域内で配線の微細化を図りつつ放電抵抗４００を高抵抗化するのには、実践上非常に有利なものとなる。

以上説明したように、第２実施形態に係る電気光学装置によれば、画像信号線９１が放電抵抗４００に接続される部分と外部回路接続端子１０２との間に、静電保護回路４１０Ｓが存在するので、微小サイズの放電抵抗４００を作り込んだとしても、静電気の存在により、該微小サイズの放電抵抗４００が、静電破壊される可能性が格段に低くなる。このように放電抵抗４００を静電保護回路４１０Ｓ内に作り込めば、ＴＦＴアレイ基板１０や電気光学装置全体の大型化を招くことなく、しかも、静電破壊による装置の不良化を招くことはない。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

本発明の第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ'の断面図である。 本発明の第１実施形態に係る液晶装置の要部の構成を示す平面図である。 任意の画素スイッチング用のＴＦＴにおける断面図である。 図３におけるＣ１の部分拡大平面図である。 図５におけるＡ−Ａ’断面図である。 放電抵抗及び画素スイッチング用のＴＦＴの製造工程図（その１）である。 放電抵抗及び画素スイッチング用のＴＦＴの製造工程図（その２）である。 第１実施形態に係る変形例における図５と同趣旨の図である。 第１変形例における図６と同趣旨の断面図である。 第２変形例における図６と同趣旨の断面図である。 第１実施形態に液晶装置の製造方法を示すフローチャートである。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 第２実施形態に係る電気光学装置の静電保護回路及び放電抵抗の電気的構成を示す回路図である。 第２実施形態に係る電気光学装置の静電保護回路及び放電抵抗の具体的な構成を示す平面図である。

符号の説明

１ａ…第１半導体膜、４ａ…第２半導体膜、４ｄ、４ｅ…高濃度不純物ドープ部分、１０…ＴＦＴアレイ基板、１１ａ…下側遮光膜、２０…対向基板、２３…遮光膜、３０…画素スイッチング用のＴＦＴ、５０…液晶層、６１…第１レジスト、６２…第２レジスト、９０…引回配線、９１、９１ａ〜９１ｆ…画像信号線、９３…接地電位線、９９…対向電極電位線、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１０６…上下導通端子、１０７…上下導通材、４００、４００ａ〜４００ｆ、４００Ｌ…放電抵抗、４１０、４１０Ｓ…静電保護回路

Claims (17)

1. 基板上に、
   画素領域に配列された複数の画素部と、
   前記画素領域の周辺に位置する周辺領域に配置されており前記複数の画素部を制御するための周辺回路と、
   前記周辺回路へ画像信号を供給するための画像信号線及び接地電位を供給するための接地電位線と
   を備え、
   前記画像信号線は、前記画像信号線及び前記接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して、前記接地電位線に電気的に接続されている
   ことを特徴とする電気光学装置。
2. 前記画素部は画素電極を有し、
   前記画素電極に対向する対向電極と、
   前記対向電極に対向電極電位を供給するための対向電極電位線と
   を備えたことを特徴とする請求項１に記載の電気光学装置。
3. 前記対向電極電位線は、前記対向電極電位線及び前記接地電位線を構成する導電膜と比べて高抵抗の膜からなる放電抵抗を介して、前記接地電位線に電気的に接続されている
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、
   当該配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、
   当該配線の他端は前記放電抵抗を介して、前記接地電位線に電気的に接続されている
   ことを特徴とする請求項３に記載の電気光学装置。
5. 前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、
   前記少なくとも一方の配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、
   前記少なくとも一方の配線の途中には静電保護回路及び入力保護回路のうち少なくとも一方の保護回路が設けられ、
   前記少なくとも一方の配線は、前記少なくとも一方の保護回路内において、前記放電抵抗を介して前記接地電位線に電気的に接続されている
   ことを特徴とする請求項２に記載の電気光学装置。
6. 前記画像信号線及び前記対向電極電位線のうち少なくとも一方の配線において、
   前記少なくとも一方の配線の一端は、前記周辺領域に配置された外部回路接続端子に電気的に接続され、
   前記少なくとも一方の配線の途中には静電保護回路及び入力保護回路のうち少なくとも一方の保護回路が設けられ、
   前記少なくとも一方の配線は、前記外部回路接続端子から見て前記少なくとも一方の保護回路より遠い側において、前記放電抵抗を介して前記接地電位線に電気的に接続されている
   ことを特徴とする請求項２に記載の電気光学装置。
7. 前記対向電極電位線及び前記画像信号線は、前記放電抵抗を介して、相互に同一の前記接地電位線に電気的に接続されている
   ことを特徴とする請求項２から６のいずれか一項に記載の電気光学装置。
8. 前記放電抵抗は半導体膜からなり、前記画素部又は前記周辺回路の少なくとも一部をなす半導体素子を構成する半導体膜に対してドープされる不純物とは別の不純物が、前記放電抵抗を構成する半導体膜に対してドープされる
   ことを特徴とする請求項１から７のいずれかに記載の電気光学装置。
9. 前記基板上に引き回された配線は、層間絶縁膜を介して前記放電抵抗の上層側又は下層側を通過する配線部分を含むことを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
10. 前記画像信号線は、シリアル−パラレル展開された複数の画像信号が供給される複数の画像信号線からなり、
    該複数の画像信号線は夫々、複数の前記放電抵抗の夫々を介して前記接地電位線に電気的に接続されており、
    前記複数の放電抵抗は、抵抗の長さ及び幅が所定範囲内に揃えられており、
    前記配線部分は、前記複数の放電抵抗の全てに対して重ねられていることを特徴とする請求項９に記載の電気光学装置。
11. 前記放電抵抗は、不純物ドープされた半導体膜から構成され、
    前記放電抵抗と前記画像信号線及び前記対向電極電位線の少なくとも一方との接続部には、前記放電抵抗よりも高濃度に不純物ドープされた前記半導体膜から構成された部分が局所的に存在している
    ことを特徴とする請求項２から１０のいずれか一項に記載の電気光学装置。
12. 請求項１から１１のいずれか一項に記載の電気光学装置を製造する電気光学装置の製造方法であって、
    前記基板上に、前記画素部、前記周辺回路、前記外部回路接続端子、前記引き回された配線及び前記放電抵抗を形成する第１形成工程と、
    対向基板上に、前記対向電極を形成する第２形成工程と、
    前記基板及び前記対向基板を相互に貼り合せる貼合工程と
    を備え、
    前記第１形成工程は、前記画素部又は前記周辺回路の少なくとも一部をなす半導体素子を構成する第１半導体膜に対して第１濃度で不純物ドープする第１ドープ工程と、該第１ドープ工程とは別に前記放電抵抗を構成する第２半導体膜に対して第２濃度で不純物ドープする第２ドープ工程とを有する
    ことを特徴とする電気光学装置の製造方法。
13. 前記第１形成工程において、前記第１及び第２半導体膜は、前記第１及び第２ドープ工程の前に、相互に同一工程で成膜及びパターニングされることを特徴とする請求項１２に記載の電気光学装置の製造方法。
14. 前記第１形成工程において、前記第１ドープ工程が実施される際に、前記第２半導体膜は、前記第１濃度での不純物ドープを阻止するための第１レジストによって覆われていることを特徴とする請求項１２又は１３に記載の電気光学装置の製造方法。
15. 前記第１形成工程において、前記第２ドープ工程は、前記放電抵抗と前記画像信号線及び前記対向電極電位線の少なくとも一方との接続部に、前記放電抵抗よりも高濃度に不純物ドープされた前記半導体層から構成された部分が局所的に存在するように、前記第１レジストによって覆われた領域よりも広い領域を露出させた第２レジストを介して前記第２濃度で不純物ドープを行うことを特徴とする請求項１４に記載の電気光学装置の製造方法。
16. 前記引き回された配線は、前記基板上において、層間絶縁膜を介して前記放電抵抗の上層側又は下層側を通過する配線部分を含み、前記画像信号線は、シリアル−パラレル展開された複数の画像信号が供給される複数の画像信号線からなり、該複数の画像信号線は夫々、前記放電抵抗として複数の放電抵抗のうち対応する一の放電抵抗を介して前記接地電位線に電気的に接続されており、前記複数の放電抵抗は、抵抗長及び抵抗幅が所定範囲内に揃えられており、前記配線部分は、前記複数の放電抵抗の全てに対して重ねられており、
    前記第２ドープ工程は、前記複数の放電抵抗を、同一工程でドープすることを特徴とする請求項１２から１５のいずれか一項に記載の電気光学装置の製造方法。
17. 請求項１から１１のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。

Images