JP2008216621A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2008216621A JP2008216621A JP2007053778A JP2007053778A JP2008216621A JP 2008216621 A JP2008216621 A JP 2008216621A JP 2007053778 A JP2007053778 A JP 2007053778A JP 2007053778 A JP2007053778 A JP 2007053778A JP 2008216621 A JP2008216621 A JP 2008216621A
- Authority
- JP
- Japan
- Prior art keywords
- light shielding
- light
- layer
- substrate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】基板に平行な方向からTFTのチャネル領域に進入する光を遮って、オフリーク電流の発生を抑制することが可能であり、また、遮光層とゲート電極線との間の容量を低減させてTFTの誤動作を抑制することが可能な電気光学装置及び電子機器を提供すること。
【解決手段】液晶装置の素子基板には、複数のゲート電極線12と、複数の信号線14と、これらが交差する位置の近傍に画素ごとに配置されたTFT30とが形成されている。TFT30の半導体層31と基板との間には導電性の遮光層11が形成され、ゲート電極線12は、半導体層31に対して遮光層11とは反対側の層に形成されている。ゲート電極線12と遮光層11とは、導電性の遮光壁13によって電気的に接続されている。TFT30の半導体層31は、遮光層11、遮光壁13、信号線14によって遮光されるため、光によるオフリーク電流が生じにくい。
【選択図】図5
【解決手段】液晶装置の素子基板には、複数のゲート電極線12と、複数の信号線14と、これらが交差する位置の近傍に画素ごとに配置されたTFT30とが形成されている。TFT30の半導体層31と基板との間には導電性の遮光層11が形成され、ゲート電極線12は、半導体層31に対して遮光層11とは反対側の層に形成されている。ゲート電極線12と遮光層11とは、導電性の遮光壁13によって電気的に接続されている。TFT30の半導体層31は、遮光層11、遮光壁13、信号線14によって遮光されるため、光によるオフリーク電流が生じにくい。
【選択図】図5
Description
本発明は、薄膜トランジスタ(Thin Film Transistor:以下では適宜「TFT」と呼ぶ)が形成された基板を有する電気光学装置及び電子機器に関する。
上記のような電気光学装置では、各画素に設けられたスイッチング素子としてのTFTのチャネル領域に光が照射されると、当該TFTにオフリーク電流が発生することがある。TFTにオフリーク電流が発生すると、画素電位の変動等を招き、表示品位を低下させる。特に、プロジェクタに搭載するなど投射用途で用いられる電気光学装置の場合には、入射光の強度が高くこうした不具合が起こりやすいため、TFTのチャネル領域やその周辺を遮光することが望ましい。この点を鑑みて、特許文献1には、TFTと基板との間に遮光層を設け、表示領域外において当該遮光層とTFTのゲート電極線とを電気的に接続する構成が開示されている。
しかしながら、TFTと上記遮光層との間の絶縁層等に平行に又は斜めに光が入射すると、当該絶縁膜を伝播した光や、各層間の界面を多重反射した光が、基板に平行な方向からTFTのチャネル領域に到達してしまうことがあり、この光によりオフリーク電流が生じてしまうという問題点がある。
また、上記の構成では、ゲート電極線と遮光層との間の寄生容量により、ゲート電極線に印加される信号になまりが生じてTFTが誤動作することがあるという問題点がある。
本発明は、以上の問題点に鑑みてなされたものであり、本発明の奏する効果の1つにより、基板に平行な方向からTFTのチャネル領域に進入する光を遮ることができ、オフリーク電流の発生を抑制することが可能となる。また、本発明の奏する効果の1つにより、ゲート電極線と遮光層との間の容量を低減させてTFTの誤動作を抑制することが可能となる。
本発明の電気光学装置は、複数のゲート電極線と、複数の信号線と、前記ゲート電極線と前記信号線との交差に対応してマトリクス状に設けられた画素と、前記画素ごとに配置された薄膜トランジスタと、が形成された基板を有する電気光学装置であって、前記薄膜トランジスタの半導体層と前記基板との間に形成された導電性の第1の遮光層と、前記半導体層に対して前記第1の遮光層とは反対側の層に形成された前記ゲート電極線と、前記ゲート電極線と前記第1の遮光層とを電気的に接続する、前記画素の配置領域に形成された導電性の遮光壁と、を備えることを特徴とする。
このような構成によれば、遮光壁は、マトリクス状の画素の配置領域の内部においてゲート電極線と第1の遮光層とを電気的に接続するので、画素の配置領域外においてのみゲート電極線と第1の遮光層とを接続する構成と比較して、ゲート電極線と第1の遮光層との間の容量を低減させることができる。これにより、ゲート電極線に印加される信号になまりが生じにくくなり、薄膜トランジスタの誤動作を防止することが可能となる。また、遮光壁は、基板と平行な平面のうち薄膜トランジスタの半導体層を含む平面と交差するように配置されることとなるので、当該遮光壁により、基板に平行な方向から薄膜トランジスタのチャネル領域に進入する光を遮ることができる。こにより、薄膜トランジスタにおけるオフリーク電流の発生を抑制することが可能となる。
上記電気光学装置において、前記遮光壁は、前記画素ごとに形成されており、前記第1の遮光層は、各々の前記画素において、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることが好ましい。このような構成によれば、遮光壁は、基板と平行な平面のうち薄膜トランジスタの半導体層を含む平面と交差するように配置されることとなるので、当該遮光壁により、基板に平行な方向から薄膜トランジスタのチャネル領域に進入する光を遮ることができる。また、第1の遮光層により、基板側から薄膜トランジスタのチャネル領域に入射する光を遮ることができる。さらに、第1の遮光層は、基板の法線方向から見てチャネル領域と遮光壁との間の領域に重なるように形成されるので、第1の遮光層と遮光壁とによってチャネル領域への光の進入を効果的に防止することができる。これらの構成により、薄膜トランジスタにおけるオフリーク電流の発生を抑制することが可能となる。
上記電気光学装置において、前記信号線は、前記半導体層に対して前記第1の遮光層とは反対側の層に形成された遮光性を有する部材であり、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることが好ましい。このような構成によれば、信号線により、薄膜トランジスタのチャネル領域に基板の反対側から入射する光の少なくとも一部を遮ることができる。これにより、薄膜トランジスタにおけるオフリーク電流の発生を抑制することが可能となる。ここで、「少なくとも一部が重なっている」とは、薄膜トランジスタに複数のチャネル領域がある場合、そのうちの1つのチャネル領域と重なっており、他のチャネル領域とは重なっていない状態が含まれる。また、チャネル領域とは重なっておらず、チャネル領域と遮光壁との間の領域にのみ重なっている状態が含まれる。
上記電気光学装置においては、前記信号線と同一層に形成された第2の遮光層をさらに有し、前記信号線及び前記第2の遮光層は、前記半導体層に対して前記第1の遮光層とは反対側の層に形成された遮光性の部材であって、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることが好ましい。このような構成によれば、信号線及び第2の遮光層により、薄膜トランジスタのチャネル領域に基板の反対側から入射する光の少なくとも一部を遮ることができる。これにより、薄膜トランジスタにおけるオフリーク電流の発生を抑制することが可能となる。ここで、「少なくとも一部が重なっている」とは、薄膜トランジスタに複数のチャネル領域がある場合、そのうちの1つのチャネル領域と重なっており、他のチャネル領域とは重なっていない状態が含まれる。また、チャネル領域とは重なっておらず、チャネル領域と遮光壁との間の領域にのみ重なっている状態が含まれる。
上記電気光学装置において、前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を挟むように、少なくとも2つ形成されていてもよい。このような構成によれば、一方の遮光壁により、チャネル領域に上記平面に沿って入射する光を遮断することができるとともに、他方の遮光壁により、これとは反対側から入射する光も遮断することができる。このため、基板に平行な方向から薄膜トランジスタのチャネル領域に進入する光をより効果的に遮ることができる。
上記電気光学装置において、前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を三方から囲むように形成されていてもよい。このような構成によれば、遮光壁により、チャネル領域に進入する光をより広範囲に遮ることができる。
上記電気光学装置において、前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を全周にわたって囲むように形成されていてもよい。このような構成によれば、遮光壁により、基板に平行な方向から薄膜トランジスタのチャネル領域に進入する光を全面的に遮ることができる。これにより、薄膜トランジスタにおけるオフリーク電流の発生をさらに抑制することが可能となる。また、好ましい態様によれば、前記半導体層は、前記遮光壁により囲まれていてもよい。また、前記第2の遮光層と画素電極とを接続する接続部を有しており、前記接続部は、前記半導体層と前記遮光壁との間に領域に配置されていてもよい。さらに、換言すれば、前記半導体層は、1つのチャネル領域を少なくとも有しており、前記第2の遮光層と画素電極とを接続する接続部を有しており、前記接続部は、前記1つのチャネル領域と前記遮光壁との間に配置されてもよい。
本発明の電子機器は、上記電気光学装置を表示部に備えることを特徴とする。このような構成によれば、オフリーク電流に起因する画質低下や、薄膜トランジスタの誤動作による画像乱れの生じにくい電子機器が得られる。
以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
(第1の実施形態)
<液晶装置の構成>
図1は、本発明の電気光学装置としての液晶装置100を示す図であり、(a)は平面図、(b)は(a)中のJ−J’線の位置で切断して示す断面図である。
<液晶装置の構成>
図1は、本発明の電気光学装置としての液晶装置100を示す図であり、(a)は平面図、(b)は(a)中のJ−J’線の位置で切断して示す断面図である。
液晶装置100は、石英やガラス等の基板10を含む素子基板10aと、石英やガラス等の基板20を含む対向基板20aとを備えている。素子基板10aと対向基板20aとは、枠状のシール材52を介して互いに対向した状態で貼り合わされており、このシール材52によって区画された領域に液晶50が封入されている。この領域は、表示に寄与する画素4(図2)が複数配置されている領域であり、以下では表示領域5とも呼ぶ。表示領域5は、本発明における「画素の配置領域」に対応する。
図2は、表示領域5の拡大平面図である。表示領域5には、矩形の画素4が多数配置されている。画素4は、赤、緑、青のいずれかの色の表示に寄与する。以下では、赤、緑、青の表示を行う画素をそれぞれ画素4R,4G,4Bと呼ぶ。画素4は、マトリクス状に配置されており、ある列に配置される画素4の色はすべて同一である。換言すれば、画素4は、対応する色がストライプ状に並ぶように配置されている。また、行方向に並んだ隣り合う3つの画素4R,4G,4Bの集合が、表示の最小単位(ピクセル)となる。液晶装置100は、各ピクセルにおいて、画素4R,4G,4Bの輝度バランスを調節することによって、種々の色の表示を行うことができる。
図1に戻り、シール材52の外側の領域には、信号線駆動回路101及び外部接続端子102が素子基板10aの一辺に沿って形成されており、この一辺に隣接する2辺に沿ってゲート電極線駆動回路104が形成されている。信号線駆動回路101、ゲート電極線駆動回路104は、基板10上に形成された素子によって構成されている。対向基板20aの角部においては、電気的な導通を取るための上下導通材106が素子基板10aと対向基板20aとの間に配設されている。
図1(b)において、対向基板20aを構成する基板20の液晶50側表面には、図示しないカラーフィルタ、共通電極がこの順に積層されている。カラーフィルタは、入射した光の特定の波長成分を吸収することによって透過光を着色することができる樹脂である。画素4R,4G,4Bには、それぞれ赤、緑、青に対応するカラーフィルタが配置される。
図3は、表示領域5を構成する複数の画素4における各種素子、配線等の等価回路図である。表示領域5においては、複数本のゲート電極線12と複数本の信号線14とが交差するように配線され、ゲート電極線12と信号線14とで区画された領域に画素電極16がマトリクス状に配置されている。そして、ゲート電極線12と信号線14とが交差する位置の近傍には、画素4ごとにTFT30が配置されている。また、TFT30のドレイン領域には、画素電極16が電気的に接続されている。
TFT30は、ゲート電極線12から供給される走査信号G1,G2,…,Gmに含まれるON信号によってオンとなり、このとき信号線14に供給された画像信号S1,S2,…,Snを画素電極16に供給する。そして、画素電極16と、対向基板20aに設けられた共通電極との間の電圧が液晶50に印加される。液晶装置100は、液晶50の配向状態に応じた偏光変換機能と、液晶装置100の外部に配置された図示しない偏光板の偏光選択機能とによって透過光を変調することで表示を行う装置である。
TFT30のドレイン領域には、画素電極16と並列に蓄積容量70が電気的に接続されている。蓄積容量70は、定電位とされた容量線72に電気的に接続されている。この蓄積容量70によって、画素電極16の電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。以上の各種素子、配線等は、主に素子基板10aに形成されている。
図4は、素子基板10aのうち、1つの画素4に対応する部分を抽出して示した平面図である。上記したように、各画素4においては、ゲート電極線12と信号線14とが交差するように配置されており、この交差に対応してTFT30が形成されている。また、TFT30には、略長方形の画素電極16が電気的に接続されている。
以下、図4に示された各構成要素を、図5及び図6を用いて詳述する。図5は、図4のTFT30の近傍領域を拡大して示す平面図である。また、図6(a)は、図5中のA−A’線の位置における断面図、図6(b)は、図5中のB−B’線の位置における断面図である。なお、以下の説明において「上層」又は「下層」とは、図6において相対的に上又は下に形成された層を指す。
図6に示すように、基板10上には本発明における第1の遮光層としての遮光層11が形成されている。遮光層11は、アルミニウム、銀、クロムをはじめとする金属や、これらの金属を成分として有する合金等から構成された、遮光性及び導電性を有する部材である。遮光層11は、図5に示すように、ゲート電極線12と平行に、かつゲート電極線12より広い幅を有する帯状に形成されている。すなわち、遮光層11は、基板10の法線方向から見てゲート電極線12の全体を覆う領域に配置されている。遮光層11は、基板10と後述する半導体層31との間の層に形成されていれば足り、例えば基板10と遮光層11との間にさらに下地絶縁膜等が形成されていてもよい。
遮光層11の上層には、酸化シリコン等からなる層間絶縁膜41を挟んで、半導体層31が積層されている。半導体層31は、例えばポリシリコン層から構成することができ、ゲート電極線12からの電界によりチャネルが形成されるチャネル領域31aと、これを挟むソース領域及びドレイン領域とを有して構成される。チャネル領域31aに光が照射されると光による励起でリーク電流が発生してしまうため、液晶装置100にはチャネル領域31aへの光の入射を防止する種々の遮光機構が設けられている。また、リーク電流をさらに低減させるために、半導体層31は、ソース領域及びドレイン領域の一部に低濃度領域を設けたLDD(Lightly Doped Drain)構造とすることが好ましい。
半導体層31の上層には、酸化シリコン等からなるゲート絶縁膜42を挟んで、チタン、クロム、タングステン、タンタル、モリブデン等の高融点金属又はこれらを含む合金等からなるゲート電極線12が積層されている。換言すれば、ゲート電極線12は、半導体層31に対して遮光層11とは反対側の層に形成されている。ゲート電極線12は、層間絶縁膜41及びゲート絶縁膜42を貫通して設けられたコンタクトホールを介して遮光層11と電気的に接続されている。このコンタクトホールは、ゲート電極線12と同一の材料で埋められており、導電性及び遮光性を有する遮光壁13としても機能する。
上記の半導体層31、ゲート絶縁膜42、ゲート電極線12から、TFT30が構成される。本実施形態の半導体層31は、基板10の法線方向から見てU字型をなしており、ゲート電極線12は、半導体層31のU字を横切る方向に形成されている。したがって、TFT30は、ゲート電極線12と半導体層31とが異なる2箇所で対向するダブルゲート構造を有している。
ゲート電極線12の上層には、酸化シリコン等からなる層間絶縁膜43を挟んで信号線14が積層されている。信号線14は、アルミニウム、クロム、タングステン等の金属又はこれらを含む合金等から構成され、遮光性を有する。信号線14は、図5に示すようにゲート電極線12と直交するように配置され、半導体層31のU字の一方の先端において半導体層31と電気的に接続されている。より詳しくは、信号線14は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31のソース領域と電気的に接続されている。
信号線14と同一層には、信号線14と同一の材料からなる中継電極15が形成されている。中継電極15は、半導体層31のU字の他方の先端において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22を介して半導体層31のドレイン領域と電気的に接続されている。中継電極15は、金属等からなるため遮光性を有しており、本発明における第2の遮光層に対応する。
信号線14及び中継電極15の上層には、酸化シリコン等からなる層間絶縁膜44を挟んで、透光性を有するITO(Indium Tin Oxide)からなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。層間絶縁膜44の一部及び画素電極16の上層には、ポリイミドからなる配向膜18が積層されている。配向膜18は、液晶50(図1(b))に接する部材であり、配向膜18をラビングすることで、液晶50の液晶分子を当該ラビングの方向に沿って配向させることができる。
<第1の実施形態の効果1:遮光>
以上のような構成を有する本実施形態の液晶装置100は、TFT30に含まれる半導体層31の、特にチャネル領域31aに対して入射する光を遮るための機構を複数有している。
以上のような構成を有する本実施形態の液晶装置100は、TFT30に含まれる半導体層31の、特にチャネル領域31aに対して入射する光を遮るための機構を複数有している。
まず、半導体層31と基板10との間に、遮光層11が形成されている。この遮光層11は、基板10の法線方向から見てチャネル領域31aの全体に重なっているため、基板10側からチャネル領域31aに入射する光を遮ることができる。
また、チャネル領域31aを含む半導体層31の側方に、ゲート電極線12と同一の部材からなる遮光壁13が形成されている。遮光壁13は、半導体層31の上層にあるゲート電極線12と、下層にある遮光層11との間に形成されているため、基板10に平行な方向からチャネル領域31aに入射しようとする光を遮ることができる。また、遮光層11が、基板10の法線方向から見てチャネル領域31aと遮光壁13との間の領域に重なるように形成されているので、遮光層11と遮光壁13とによってチャネル領域31aへの光の進入を効果的に防止することができる。
さらに、2つあるチャネル領域31aの一方は、遮光性を有する信号線14に覆われている(図5)。すなわち、信号線14は、チャネル領域31aの上層において、基板10の法線方向から見て一方のチャネル領域31aに重なる領域に形成されているため、基板10とは反対側(対向基板20a側)から入射する光を遮ることができる。
以上のような構成により、TFT30に含まれる半導体層31の、特にチャネル領域31aに対する光の入射を抑制することができる。これにより、TFT30におけるオフリーク電流の発生を抑制することが可能となる。
<第1の実施形態の効果2:寄生容量低減>
また、液晶装置100の各画素4では、ゲート電極線12と遮光層11とが遮光壁13によって電気的に接続されている。このため、ゲート電極線12と遮光層11とを合わせた低抵抗の配線に走査信号G1,G2,…,Gmを供給することができる。さらに、各画素4において電気的な接続を行うことで、表示領域5の外部においてのみゲート電極線12と遮光層11とを接続する構成と比較して、ゲート電極線12と遮光層11との間に生じる容量(寄生容量)を低減させることができる。以下、この点について図7を用いて説明する。
また、液晶装置100の各画素4では、ゲート電極線12と遮光層11とが遮光壁13によって電気的に接続されている。このため、ゲート電極線12と遮光層11とを合わせた低抵抗の配線に走査信号G1,G2,…,Gmを供給することができる。さらに、各画素4において電気的な接続を行うことで、表示領域5の外部においてのみゲート電極線12と遮光層11とを接続する構成と比較して、ゲート電極線12と遮光層11との間に生じる容量(寄生容量)を低減させることができる。以下、この点について図7を用いて説明する。
図7(a)は、表示領域5の外部においてのみゲート電極線12と遮光層11とを電気的に接続する従来の構成の等価回路図である。この図においては、ゲート電極線12(配線抵抗R12)と遮光層11(配線抵抗R11)とが、両端におけるコンタクト抵抗Rcntによってのみ電気的に接続されている。ここで、配線抵抗R12と配線抵抗R11とが異なると、ゲート電極線12及び遮光層11に流れる電流の大きさが異なることとなり、対向するゲート電極線12及び遮光層11の電位に差が生じて寄生容量Cが発生する。
このとき、ゲート電極線12に走査信号G1を供給すると、その波形は図8(a)のようには急峻にならず、図8(b)のように立ち上がり及び立ち下がりの波形がなまってしまう。これにより、TFT30の動作マージンT2が小さくなる。ここで、動作マージンT2とは、TFT30がオフとなる値にまで走査信号G1が立ち下がった時点から、隣接するTFT30(走査信号G2が供給されるTFT30)に画像信号Sn(図8(c)では階調kに相当)の印加が開始される時点までの期間をいう。動作マージンT2が小さくなると、本来階調jの画像信号Snが書き込まれるべきところ、階調kの画像信号Snが書き込まれてしまうことがある。これは、TFT30の誤動作と認識され、液晶装置100の表示画像の乱れ等となって表れる。
一方、図7(b)は、各画素4においてゲート電極線12と遮光層11とを電気的に接続する本実施形態の構成の等価回路図である。この図においては、ゲート電極線12(配線抵抗R12)と遮光層11(配線抵抗R11)とが、両端におけるコンタクト抵抗Rcntの他に、遮光壁13(配線抵抗R13)によっても電気的に接続されている。このため、対向するゲート電極線12及び遮光層11に電位の差が生じにくく、寄生容量Cを低減することができる。
このとき、ゲート電極線12に走査信号G1を供給すると、その波形は、図8(a)に示すように、立ち上がり、立ち下がりともになまりの少ない急峻なものになる。これにより、TFT30の動作マージンT1を大きくすることができ、TFT30の誤動作を防止することができる。また、上記のように走査信号G1の波形の立ち上がり時間、立ち下がり時間が短くなることで、例えば画質を落とすことなくフレーム周波数を上げることができ、あるいはフレーム周波数を一定に保ちながらゲート信号線数を増やしてパネルサイズを大きくすることができる。
(第2の実施形態)
<液晶装置の構成>
続いて、本発明の第2の実施形態について説明する。本実施形態に係る液晶装置100は、第1の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第1の実施形態と共通である。以下、図9及び図10を用いて、第1の実施形態の図5及び図6と異なる点を中心に説明する。なお、図5及び図6の実施形態と同じ要素には同じ符号を付すことにして、その説明は省略する。
<液晶装置の構成>
続いて、本発明の第2の実施形態について説明する。本実施形態に係る液晶装置100は、第1の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第1の実施形態と共通である。以下、図9及び図10を用いて、第1の実施形態の図5及び図6と異なる点を中心に説明する。なお、図5及び図6の実施形態と同じ要素には同じ符号を付すことにして、その説明は省略する。
図9は、TFT30の近傍領域を拡大して示す平面図であり、素子基板10aの1つの画素4に対応する部分のうち、図5と同一の範囲を示したものである。また、図10(a)は、図9中のC−C’線の位置における断面図、図10(b)は、図9中のD−D’線の位置における断面図である。
図10に示すように、基板10上には本発明における第1の遮光層としての遮光層11が形成されている。遮光層11は、図9に示すように、ゲート電極線12の長手方向と平行に、かつゲート電極線12より広い幅を有する帯状に形成されている。すなわち、遮光層11は、基板10の法線方向から見てゲート電極線12の全体に重なる領域に配置されている。
遮光層11の上層には、層間絶縁膜41を挟んで、半導体層31が積層されている。本実施形態では、半導体層31は、信号線14と直交する方向に延びた一直線状に形成されている。
半導体層31の上層には、ゲート絶縁膜42を挟んで、ゲート電極線12が積層されている。ゲート電極線12は、図9に示すように、開口部を有する矩形の枠状の部分と、当該枠状の部分の4辺のうち、半導体層31と平行な一辺を延長してなる線状の部分とから構成される。枠状の部分のうち半導体層31と平行な2辺は、半導体層31に重ならない位置に配置されている。また、枠状の部分のうちの他の2辺は、半導体層31と直交し、かつ基板10の法線方向から見て半導体層31に交差するように配置されている。したがって、ゲート電極線12と半導体層31とは2箇所で交差しており、TFT30はダブルゲート構造を有する。半導体層31のうち、ゲート電極線12に交差する2つの領域がチャネル領域31aに相当する。また、前記矩形の枠状の部分の開口部は、2つの領域がチャネル領域31aの間に設けられている。ゲート電極線12は、枠状の部分の4辺のうち、半導体層31に平行な2辺の長さ方向の略全体にわたって設けられたコンタクトホールを介して遮光層11と電気的に接続されている。このコンタクトホールは、ゲート電極線12と同一の材料で埋められており、導電性及び遮光性を有する遮光壁13としても機能する。
ゲート電極線12の上層には、層間絶縁膜43を挟んで遮光性を有する信号線14及び本発明における第2の遮光層としての中継電極15が同一層に同一材料を用いて形成されている。信号線14は、ゲート電極線12の長手方向と直交するように延びた直線部分を有するとともに、当該直線部分がその幅方向に一部張り出しており、この張り出し部が半導体層31の略半分を覆うように配置されている。信号線14は、上記直線部分において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31の一端(ソース領域)と電気的に接続されている。
一方、中継電極15は、半導体層31のうち、信号線14に覆われていない残りの略半分を覆う領域に形成されている。中継電極15は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22(図10(b)においては不図示)を介して半導体層31の他端(ドレイン領域)と電気的に接続されている。
信号線14及び中継電極15の上層には、層間絶縁膜44を挟んで、ITOからなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。層間絶縁膜44の一部及び画素電極16の上層には、ポリイミドからなる配向膜18が積層されている。
<第2の実施形態の効果>
以上のような構成によれば、より効果的に半導体層31のチャネル領域31aを遮光することができる。
以上のような構成によれば、より効果的に半導体層31のチャネル領域31aを遮光することができる。
まず、半導体層31と基板10との間に形成された遮光層11は、基板10の法線方向から見てチャネル領域31aを含む半導体層31の全体に重なる領域に形成されている。このため、基板10側からチャネル領域31a及び半導体層31に入射する光を効果的に遮ることができる。
また、半導体層31を挟む両側には、半導体層31と平行な状態に形成された2つの遮光壁13が形成されている。すなわち、遮光壁13は、チャネル領域31aを含み基板10に平行な平面においてチャネル領域31aを挟むように形成されている。これにより、基板10に平行な2方向から入射する光を遮断することができる。
また、2つあるチャネル領域31aは、遮光性を有する信号線14及び中継電極15に覆われている。さらに、信号線14及び中継電極15は、半導体層31の略全体を覆うように広い面積を有して形成されている。これにより、半導体層31及びチャネル領域31aに、基板10とは反対側(対向基板20a側)から入射する光を効果的に遮ることができる。
以上のような構成により、TFT30に含まれる半導体層31の、特にチャネル領域31aに対する光の入射を抑制することができる。これにより、TFT30におけるオフリーク電流の発生を抑制することが可能となる。
また、第1の実施形態と同様に、遮光壁13は、画素4ごとにゲート電極線12と遮光層11とを電気的に接続するので、ゲート電極線12と遮光層11との間の容量を低減させることができる。これにより、ゲート電極線12に印加される信号になまりが生じにくくなり、TFT30の誤動作を防止することが可能となる。
(第3の実施形態)
<液晶装置の構成>
続いて、本発明の第3の実施形態について説明する。本実施形態に係る液晶装置100は、第2の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第2の実施形態と共通である。以下、図11及び図12を用いて、第2の実施形態の図9及び図10と異なる点を中心に説明する。
<液晶装置の構成>
続いて、本発明の第3の実施形態について説明する。本実施形態に係る液晶装置100は、第2の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第2の実施形態と共通である。以下、図11及び図12を用いて、第2の実施形態の図9及び図10と異なる点を中心に説明する。
図11は、TFT30の近傍領域を拡大して示す平面図であり、素子基板10aの1つの画素4に対応する部分のうち、図9と同一の範囲を示したものである。また、図12(a)は、図11中のE−E’線の位置における断面図、図12(b)は、図11中のF−F’線の位置における断面図である。
図12に示すように、基板10上には本発明における第1の遮光層としての遮光層11が形成されている。遮光層11は、図11に示すように、ゲート電極線12の長手方向と平行に、かつゲート電極線12より広い幅を有する帯状に形成されている。すなわち、遮光層11は、基板10の法線方向から見てゲート電極線12の全体に重なる位置に配置されている。
遮光層11の上層には、層間絶縁膜41を挟んで、半導体層31が積層されている。本実施形態では、半導体層31は、信号線14と直交する方向に延びた一直線状に形成されている。
半導体層31の上層には、ゲート絶縁膜42を挟んで、ゲート電極線12が積層されている。ゲート電極線12は、図11に示すように、半導体層31と平行に設けられた平行部12aと、これに平行に、半導体層31を挟んで平行部12aの反対側に設けられた平行部12bとを有している。平行部12aと平行部12bとは、これらに垂直な直交部12c及び直交部12gによって連結されている。直交部12gは2本設けられており、これらは半導体層31と直交し、かつ基板10の法線方向から見て半導体層31に交差するように配置されている。したがって、ゲート電極線12と半導体層31とは2箇所で交差しており、TFT30はダブルゲート構造を有する。半導体層31のうち、ゲート電極線12に交差する2つの領域がチャネル領域31aに相当する。平行部12a,12b、及び直交部12cは、コの字状に連結されており、半導体層31を三方から囲むように形成されている。ゲート電極線12は、平行部12a,12b、及び直交部12cに一繋がりに設けられたコの字状のコンタクトホールを介して遮光層11と電気的に接続されている。このコンタクトホールは、ゲート電極線12と同一の材料で埋められており、導電性及び遮光性を有する遮光壁13としても機能する。したがって、本実施形態では、半導体層31を三方から囲むコの字状の遮光壁13が形成されている。より詳しくは、遮光壁13は、チャネル領域31aを含み基板10に平行な平面においてチャネル領域31aを三方から囲むように形成されている。
ゲート電極線12の上層には、層間絶縁膜43を挟んで遮光性を有する信号線14及び本発明における第2の遮光層としての中継電極15が同一層に同一材料を用いて形成されている。信号線14は、ゲート電極線12の長手方向と直交するように延びた直線部分を有するとともに、当該直線部分がその幅方向に一部張り出しており、この張り出し部が、2つのチャネル領域31aを含む半導体層31の大部分を覆うように配置されている。信号線14は、上記直線部分において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31の一端(ソース領域)と電気的に接続されている。
一方、中継電極15は、半導体層31のうち、信号線14に覆われていない残りの部位を覆う領域に形成されている。中継電極15は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22を介して半導体層31の他端(ドレイン領域)と電気的に接続されている。
信号線14及び中継電極15の上層には、層間絶縁膜44を挟んで、ITOからなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。層間絶縁膜44の一部及び画素電極16の上層には、ポリイミドからなる配向膜18が積層されている。
<第3の実施形態の効果>
以上のような構成によれば、半導体層31を三方から囲むコの字状の遮光壁13により、基板10に平行な方向からチャネル領域31aに入射する光の大部分を遮断することができる。これにより、TFT30におけるオフリーク電流の発生をより効果的に抑制することが可能となる。
以上のような構成によれば、半導体層31を三方から囲むコの字状の遮光壁13により、基板10に平行な方向からチャネル領域31aに入射する光の大部分を遮断することができる。これにより、TFT30におけるオフリーク電流の発生をより効果的に抑制することが可能となる。
また、第1の実施形態と同様に、遮光壁13は、画素4ごとにゲート電極線12と遮光層11とを電気的に接続するので、ゲート電極線12と遮光層11との間の容量を低減させることができる。これにより、ゲート電極線12に印加される信号になまりが生じにくくなり、TFT30の誤動作を防止することが可能となる。
(第4の実施形態)
<液晶装置の構成>
続いて、本発明の第4の実施形態について説明する。本実施形態に係る液晶装置100は、第3の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第3の実施形態と共通である。以下、図13及び図14を用いて、第3の実施形態の図11及び図12と異なる点を中心に説明する。
<液晶装置の構成>
続いて、本発明の第4の実施形態について説明する。本実施形態に係る液晶装置100は、第3の実施形態から、素子基板10aにおけるTFT30の近傍の構成要素の配置に変更を加えたものであり、その他の点は第3の実施形態と共通である。以下、図13及び図14を用いて、第3の実施形態の図11及び図12と異なる点を中心に説明する。
図13は、TFT30の近傍領域を拡大して示す平面図であり、素子基板10aの1つの画素4に対応する部分のうち、図11と同一の範囲を示したものである。また、図14(a)は、図13中のG−G’線の位置における断面図、図14(b)は、図13中のH−H’線の位置における断面図である。
図14に示すように、基板10上には本発明における第1の遮光層としての遮光層11が形成されている。遮光層11は、図13に示すように、ゲート電極線12の長手方向と平行に、かつゲート電極線12より広い幅を有する帯状に形成されている。すなわち、遮光層11は、基板10の法線方向から見てゲート電極線12の全体に重なる位置に配置されている。
遮光層11の上層には、層間絶縁膜41を挟んで、半導体層31が積層されている。本実施形態では、半導体層31は、信号線14と直交する方向に延びた一直線状に形成されている。
半導体層31の上層には、ゲート絶縁膜42を挟んで、ゲート電極線12が積層されている。ゲート電極線12は、図13に示すように、半導体層31と平行に設けられた平行部12aと、これに平行に、半導体層31の反対側に設けられた平行部12bとを有している。平行部12aと平行部12bとは、これらに垂直な直交部12c,12d,12gによって連結されている。直交部12gは2本設けられており、これらは半導体層31と直交し、かつ基板10の法線方向から見て半導体層31に交差するように配置されている。したがって、ゲート電極線12と半導体層31とは2箇所で交差しており、TFT30はダブルゲート構造を有する。半導体層31のうち、ゲート電極線12に交差する2つの領域がチャネル領域31aに相当する。平行部12a,12b、及び直交部12c,12dは、矩形の枠状に連結されており、半導体層31を全周にわたって囲むように形成されている。ゲート電極線12は、平行部12a,12b、直交部12c,12dの全周にわたって設けられた矩形の枠状のコンタクトホールを介して遮光層11と電気的に接続されている。このコンタクトホールは、ゲート電極線12と同一の材料で埋められており、導電性及び遮光性を有する遮光壁13としても機能する。したがって、本実施形態では、半導体層31を全周にわたって囲む矩形の枠状の遮光壁13が形成されている。より詳しくは、遮光壁13は、チャネル領域31aを含み基板10に平行な平面においてチャネル領域31aを全周にわたって囲むように形成されている。
ゲート電極線12の上層には、層間絶縁膜43を挟んで遮光性を有する信号線14及び本発明における第2の遮光層としての中継電極15が同一層に同一材料を用いて形成されている。信号線14は、ゲート電極線12の長手方向と直交するように延びた直線部分を有するとともに、当該直線部分がその幅方向に両側に張り出しており、この張り出し部が、2つのチャネル領域31aのうちの1つを含む半導体層31の略半分を覆うように配置されている。信号線14は、上記直線部分において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31の一端(ソース領域)と電気的に接続されている。
一方、中継電極15は、半導体層31のうち、信号線14に覆われていない、他方のチャネル領域31aを含む残りの略半分を覆う領域に形成されている。中継電極15は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22を介して半導体層31の他端(ドレイン領域)と電気的に接続されている。
信号線14及び中継電極15の上層には、層間絶縁膜44を挟んで、ITOからなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。層間絶縁膜44の一部及び画素電極16の上層には、ポリイミドからなる配向膜18が積層されている。
<第4の実施形態の効果>
以上のような構成によれば、半導体層31を全周にわたって囲む矩形の枠状の遮光壁13により、基板10に平行な方向からチャネル領域31aに入射する光を遮断することができる。これにより、TFT30におけるオフリーク電流の発生をより効果的に抑制することが可能となる。
以上のような構成によれば、半導体層31を全周にわたって囲む矩形の枠状の遮光壁13により、基板10に平行な方向からチャネル領域31aに入射する光を遮断することができる。これにより、TFT30におけるオフリーク電流の発生をより効果的に抑制することが可能となる。
また、第1の実施形態と同様に、遮光壁13は、画素4ごとにゲート電極線12と遮光層11とを電気的に接続するので、ゲート電極線12と遮光層11との間の容量を低減させることができる。これにより、ゲート電極線12に印加される信号になまりが生じにくくなり、TFT30の誤動作を防止することが可能となる。
(電子機器)
上述した液晶装置100は、例えば、図17に示すような透過型液晶パネルをライトバルブとして用いた電子機器としての投射型のプロジェクタ1100に搭載して用いることができる。
上述した液晶装置100は、例えば、図17に示すような透過型液晶パネルをライトバルブとして用いた電子機器としての投射型のプロジェクタ1100に搭載して用いることができる。
図17においてプロジェクタ1100は3板プリズム方式の光学系を用いており、白色光源のランプユニット1102から射出した投射光がライトガイド1104の内部で、複数のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に分けられ、それぞれの色の画像を表示する上述した液晶装置100よりなる3枚の液晶パネル1110R、1110Gおよび1110Bに導かれる。そして、それぞれの液晶パネル1110R、1110Gおよび1110Bによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、レッドRおよびブルーBの光が90°曲げられ、グリーンGの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
こうした用途のプロジェクタ1100に用いられるランプユニット1102は輝度が非常に高く、百数十万Cd/m2にも達することがあるが、本実施形態のプロジェクタ1100は、上記液晶装置100の遮光機能によって、TFT30の光誤動作による不具合が生じにくい。
なお、本発明を適用した液晶装置100は、上記プロジェクタ1100の他にも、携帯情報端末、携帯電話機、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
(変形例1)
上記実施形態は、素子基板10aに画素電極16、対向基板20aに共通電極を有し、これらの電極間に電圧を印加する構成であるが、これに限定する趣旨ではない。本発明の実施にあたっては、素子基板10a側に画素電極16、共通電極26(図15)を有するFFS(Fringe Field Switching)方式とすることもできる。
上記実施形態は、素子基板10aに画素電極16、対向基板20aに共通電極を有し、これらの電極間に電圧を印加する構成であるが、これに限定する趣旨ではない。本発明の実施にあたっては、素子基板10a側に画素電極16、共通電極26(図15)を有するFFS(Fringe Field Switching)方式とすることもできる。
図15は、このような本変形例に係る液晶装置100の素子基板10aのうち、1つの画素4に対応する部分を抽出して示した平面図であり、図16は、図15中のI−I’線の位置における断面図である。本変形例の構成は、図16中の画素電極16より下層の部分(基板10側の部分)については、図4乃至図6に示す第1の実施形態と同様である。そして、画素電極16の上層には、酸化シリコンからなる層間絶縁膜45を挟んでITOからなる透光性を有する共通電極26が形成されている。共通電極26上には、ポリイミドからなる配向膜18が積層されている。
図15に示すように、共通電極26は、画素電極16に重なる部分において、くの字形のスリット26aが互いに平行となるように多数設けられている。このような構成によれば、共通電極26と画素電極16との間に駆動電圧を印加すると、共通電極26の上面から出てスリット26aを通り画素電極16の上面に至る電気力線を有するような電界が生じる。このとき共通電極26の上部、すなわち液晶50の層においては基板10と平行な電界が生じる。液晶分子は、この横電界に従って基板10に平行な面内で配向方向を変える。その結果、素子基板10a、対向基板20aの外側に配置された偏光板(不図示)の透過軸との相対角度が変化し、その相対角度に応じた偏光変換機能に基づいて表示が行われる。
このような液晶モードは、FFSモードと呼ばれる。FFSモードは、上記のように常に液晶分子が基板10に略平行に保たれるため視角によるリタデーションの変化が少なく、広視野角な表示を行うことができる。また、FFSモードにおいては、画素電極16と共通電極26との間の層間絶縁膜45が蓄積容量の役割を果たすため、別途蓄積容量を形成する必要がないという利点を有する。したがって、容量電極等を遮光に用いない本発明と好適に組み合わせることができる。
(変形例2)
上記実施形態は、各画素4において遮光層11とゲート電極線12との間を遮光壁13によって電気的に接続する構成であるが、これに代えて、複数画素4に1つの割合で接続を行う構成としてもよい。遮光層11とゲート電極線12との間の電気的な接続は、表示領域5内で一定の間隔をおいて行われていれば、寄生容量を低減する効果を奏することができる。
上記実施形態は、各画素4において遮光層11とゲート電極線12との間を遮光壁13によって電気的に接続する構成であるが、これに代えて、複数画素4に1つの割合で接続を行う構成としてもよい。遮光層11とゲート電極線12との間の電気的な接続は、表示領域5内で一定の間隔をおいて行われていれば、寄生容量を低減する効果を奏することができる。
(変形例3)
上記実施形態では、遮光壁13は、ゲート電極線12と同一の材料によって形成されるが、異なる材料によって形成してもよい。これによれば、遮光壁13により遮光性及び導電性の高い材料を用いることができる。
上記実施形態では、遮光壁13は、ゲート電極線12と同一の材料によって形成されるが、異なる材料によって形成してもよい。これによれば、遮光壁13により遮光性及び導電性の高い材料を用いることができる。
(変形例4)
上記実施形態は、本発明を電気光学装置としての液晶装置に適用した例であるが、これに限定する趣旨ではない。本発明は、複数のゲート電極線と、複数の信号線と、これらの交差に対応して配置されたTFTとが形成された基板を有する電気光学装置であれば種々のものに適用することができる。その一例としては、有機EL(Electro Luminescence)装置を挙げることができる。
上記実施形態は、本発明を電気光学装置としての液晶装置に適用した例であるが、これに限定する趣旨ではない。本発明は、複数のゲート電極線と、複数の信号線と、これらの交差に対応して配置されたTFTとが形成された基板を有する電気光学装置であれば種々のものに適用することができる。その一例としては、有機EL(Electro Luminescence)装置を挙げることができる。
(変形例5)
上記実施形態のTFT30は、2つのチャネル領域31aを有するダブルゲート構造のものであるが、これに限定する趣旨ではなく、チャネル領域31aが1つであるシングルゲート構造、又はチャネル領域31aが3つであるトリプルゲート構造などを採用することができる。いずれにしても、TFT30には、少なくとも1つのチャネル領域31aが含まれていればよい。
上記実施形態のTFT30は、2つのチャネル領域31aを有するダブルゲート構造のものであるが、これに限定する趣旨ではなく、チャネル領域31aが1つであるシングルゲート構造、又はチャネル領域31aが3つであるトリプルゲート構造などを採用することができる。いずれにしても、TFT30には、少なくとも1つのチャネル領域31aが含まれていればよい。
(変形例6)
上記実施形態では、遮光層11は、基板10の法線方向から見てチャネル領域31a、及びチャネル領域31aと遮光壁13との間の領域の全てに重なるように形成されているが、これに限定する趣旨ではなく、上記領域の少なくとも一部に重なる構成としてもよい。
上記実施形態では、遮光層11は、基板10の法線方向から見てチャネル領域31a、及びチャネル領域31aと遮光壁13との間の領域の全てに重なるように形成されているが、これに限定する趣旨ではなく、上記領域の少なくとも一部に重なる構成としてもよい。
4…画素、5…表示領域、10…基板、10a…素子基板、11…第1の遮光層、12…ゲート電極線、13…遮光壁、14…信号線、15…第2の遮光層としての中間電極、16…画素電極、18…配向膜、20…基板、20a…対向基板、21,22,23…コンタクトホール、26…共通電極、30…TFT(薄膜トランジスタ)、31…半導体層、31a…チャネル領域、50…液晶、100…電気光学装置としての液晶装置、1100…電子機器としてのプロジェクタ。
Claims (8)
- 複数のゲート電極線と、複数の信号線と、前記ゲート電極線と前記信号線との交差に対応してマトリクス状に設けられた画素と、前記画素ごとに配置された薄膜トランジスタと、が形成された基板を有する電気光学装置であって、
前記薄膜トランジスタの半導体層と前記基板との間に形成された導電性の第1の遮光層と、
前記半導体層に対して前記第1の遮光層とは反対側の層に形成された前記ゲート電極線と、
前記ゲート電極線と前記第1の遮光層とを電気的に接続する、前記画素の配置領域に形成された導電性の遮光壁と、を備えることを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置であって、
前記遮光壁は、前記画素ごとに形成されており、
前記第1の遮光層は、各々の前記画素において、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることを特徴とする電気光学装置。 - 請求項2に記載の電気光学装置であって、
前記信号線は、前記半導体層に対して前記第1の遮光層とは反対側の層に形成された遮光性を有する部材であり、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることを特徴とする電気光学装置。 - 請求項2に記載の電気光学装置であって、
前記信号線と同一層に形成された第2の遮光層をさらに有し、
前記信号線及び前記第2の遮光層は、前記半導体層に対して前記第1の遮光層とは反対側の層に形成された遮光性の部材であって、前記基板の法線方向から見て前記半導体層のチャネル領域、及び前記チャネル領域と前記遮光壁との間の領域に少なくとも一部が重なっていることを特徴とする電気光学装置。 - 請求項2から4のいずれか一項に記載の電気光学装置であって、
前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を挟むように、少なくとも2つ形成されていることを特徴とする電気光学装置。 - 請求項2から4のいずれか一項に記載の電気光学装置であって、
前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を三方から囲むように形成されていることを特徴とする電気光学装置。 - 請求項2から4のいずれか一項に記載の電気光学装置であって、
前記遮光壁は、前記チャネル領域を含み前記基板に平行な平面において前記チャネル領域を全周にわたって囲むように形成されていることを特徴とする電気光学装置。 - 請求項1から7のいずれか一項に記載の電気光学装置を表示部に備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053778A JP2008216621A (ja) | 2007-03-05 | 2007-03-05 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053778A JP2008216621A (ja) | 2007-03-05 | 2007-03-05 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008216621A true JP2008216621A (ja) | 2008-09-18 |
Family
ID=39836736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007053778A Withdrawn JP2008216621A (ja) | 2007-03-05 | 2007-03-05 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008216621A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139918A (ja) * | 2008-12-15 | 2010-06-24 | Epson Imaging Devices Corp | 液晶表示パネル |
WO2012144517A1 (ja) * | 2011-04-22 | 2012-10-26 | シャープ株式会社 | 液晶表示パネル |
JP2014081643A (ja) * | 1999-06-02 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2020112828A (ja) * | 2013-09-13 | 2020-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
-
2007
- 2007-03-05 JP JP2007053778A patent/JP2008216621A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014081643A (ja) * | 1999-06-02 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2010139918A (ja) * | 2008-12-15 | 2010-06-24 | Epson Imaging Devices Corp | 液晶表示パネル |
WO2012144517A1 (ja) * | 2011-04-22 | 2012-10-26 | シャープ株式会社 | 液晶表示パネル |
AU2012246546B2 (en) * | 2011-04-22 | 2014-08-07 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
JP5657784B2 (ja) * | 2011-04-22 | 2015-01-21 | シャープ株式会社 | 液晶表示パネル |
JP2020112828A (ja) * | 2013-09-13 | 2020-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7098679B2 (ja) | 2013-09-13 | 2022-07-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11848331B2 (en) | 2013-09-13 | 2023-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834705B2 (ja) | 電気光学装置、及び電子機器 | |
US8194217B2 (en) | Electro-optical apparatus and electronic device having particular pixel configuration | |
JP2009047967A (ja) | 電気光学装置及び電子機器 | |
JP2008216621A (ja) | 電気光学装置及び電子機器 | |
KR100626576B1 (ko) | 전기광학장치 그리고 전자기기 및 투사형 표시장치 | |
JP4655943B2 (ja) | 電気光学装置及びその製造方法、並びに導電層の接続構造 | |
JP2007079257A (ja) | 電気光学装置及びその製造方法、電子機器並びにコンデンサー | |
JP6696539B2 (ja) | 電気光学装置、電子機器 | |
JP2008040399A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4245008B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4123245B2 (ja) | 電気光学装置及び電子機器 | |
JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP5481790B2 (ja) | 電気光学装置 | |
JP5186728B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5292738B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4449863B2 (ja) | 電気光学装置、電子機器 | |
JP2009300477A (ja) | 電気光学装置及び電子機器 | |
JP2010067879A (ja) | 薄膜トランジスタ及び電気光学装置並びに電子機器 | |
JP2009069247A (ja) | 電気光学装置、その製造方法及び電子機器、並びに配線構造 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4591573B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2010039209A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4984911B2 (ja) | 電気光学装置及び電子機器 | |
JP5182138B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |