JP2003322874A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2003322874A JP2003322874A JP2002128365A JP2002128365A JP2003322874A JP 2003322874 A JP2003322874 A JP 2003322874A JP 2002128365 A JP2002128365 A JP 2002128365A JP 2002128365 A JP2002128365 A JP 2002128365A JP 2003322874 A JP2003322874 A JP 2003322874A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- sub
- wiring
- liquid crystal
- electrode line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス方式の液晶表示素子に
おいて、比較的安価な検査装置で簡便に点灯検査を行う
ことができるようにする。 【解決手段】 アレイ基板の非表示領域に、各画素電極
１０のソース電極線２０の各々に第１スイッチ素子５１
を介して接続される第１検査配線５０と、各画素電極１
０のゲート電極線３０の各々に高抵抗導体６１（もしく
はスイッチ素子）を介して接続される第２検査配線６０
と、キャパシタ用電極線４０の各々に接続される第３検
査配線７０と、第１スイッチ素子５１に制御信号を与え
る第４検査配線８０とを形成し、第１ないし第３検査配
線５０，６０，７０に所定の点灯電圧を印加した状態
で、第４検査配線８０に通電して第１スイッチ素子５１
をオンとすることにより点灯検査を行う。
おいて、比較的安価な検査装置で簡便に点灯検査を行う
ことができるようにする。 【解決手段】 アレイ基板の非表示領域に、各画素電極
１０のソース電極線２０の各々に第１スイッチ素子５１
を介して接続される第１検査配線５０と、各画素電極１
０のゲート電極線３０の各々に高抵抗導体６１（もしく
はスイッチ素子）を介して接続される第２検査配線６０
と、キャパシタ用電極線４０の各々に接続される第３検
査配線７０と、第１スイッチ素子５１に制御信号を与え
る第４検査配線８０とを形成し、第１ないし第３検査配
線５０，６０，７０に所定の点灯電圧を印加した状態
で、第４検査配線８０に通電して第１スイッチ素子５１
をオンとすることにより点灯検査を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示素子に関し、さらに詳しく言えば、
比較的安価な検査装置で簡便に点灯検査が行えるように
した液晶表示素子に関するものである。
クス方式の液晶表示素子に関し、さらに詳しく言えば、
比較的安価な検査装置で簡便に点灯検査が行えるように
した液晶表示素子に関するものである。
【０００２】
【従来の技術】液晶表示素子の製造工程では、多くの場
合、２枚の透明電極基板を周辺シール材を介して貼り合
わせ、その内部に液晶を封入して液晶セルを作製した
後、次工程に送る前に点灯検査を行うようにしている。
合、２枚の透明電極基板を周辺シール材を介して貼り合
わせ、その内部に液晶を封入して液晶セルを作製した
後、次工程に送る前に点灯検査を行うようにしている。
【０００３】この点灯検査では、端子部に形成されてい
る引き出し電極端子に、検査装置のプローブを接触させ
て通電し、実際に点灯させて表示機能の良・不良を判定
して、不良品を次工程に流さないようにする。
る引き出し電極端子に、検査装置のプローブを接触させ
て通電し、実際に点灯させて表示機能の良・不良を判定
して、不良品を次工程に流さないようにする。
【０００４】ＴＦＴ−ＬＣＤ（薄膜トランジスタによる
液晶表示素子）の場合、例えば単純マトリクス型に比べ
て画素数が多く、したがって、引き出し電極も多く、か
つ、その電極幅および電極間ピッチも狭いため、その点
灯検査には、高価で精密な多端子ブローバが必要とされ
る。
液晶表示素子）の場合、例えば単純マトリクス型に比べ
て画素数が多く、したがって、引き出し電極も多く、か
つ、その電極幅および電極間ピッチも狭いため、その点
灯検査には、高価で精密な多端子ブローバが必要とされ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、高価で
精密な多端子ブローバによる点灯検査は、携帯電話機な
どに用いられる特に小型で低価格なＴＦＴ−ＬＣＤにと
っては大きなコスト負担となる。
精密な多端子ブローバによる点灯検査は、携帯電話機な
どに用いられる特に小型で低価格なＴＦＴ−ＬＣＤにと
っては大きなコスト負担となる。
【０００６】本発明は、上記した課題を解決するために
なされたもので、その目的は、パネル内に検査用の配線
を有し、これによって比較的安価な検査装置で簡便に点
灯検査が行えるようにした液晶表示素子（ＴＦＴ−ＬＣ
Ｄ）を提供することにある。
なされたもので、その目的は、パネル内に検査用の配線
を有し、これによって比較的安価な検査装置で簡便に点
灯検査が行えるようにした液晶表示素子（ＴＦＴ−ＬＣ
Ｄ）を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、マトリクス状に配列された各画素電極ご
とに能動素子と蓄積容量とが設けられ、上記各能動素子
に対してゲート電極線とソース電極線とが接続されてい
るアレイ基板と、上記蓄積容量のキャパシタ用電極線と
接続される共通電極を有する対向基板とを周辺シール材
を介して圧着し、その各基板間に液晶を封入してなるア
クティブマトリクス方式の液晶表示素子において、上記
アレイ基板の非表示領域に、上記ソース電極線の各々に
第１スイッチ素子を介して接続される第１検査配線と、
上記ゲート電極線の各々に第２スイッチ素子を介して接
続される第２検査配線と、上記キャパシタ用電極線の各
々に接続される第３検査配線と、上記第１および第２ス
イッチ素子に制御信号を与える第４検査配線とが形成さ
れていることを特徴としている。
め、本発明は、マトリクス状に配列された各画素電極ご
とに能動素子と蓄積容量とが設けられ、上記各能動素子
に対してゲート電極線とソース電極線とが接続されてい
るアレイ基板と、上記蓄積容量のキャパシタ用電極線と
接続される共通電極を有する対向基板とを周辺シール材
を介して圧着し、その各基板間に液晶を封入してなるア
クティブマトリクス方式の液晶表示素子において、上記
アレイ基板の非表示領域に、上記ソース電極線の各々に
第１スイッチ素子を介して接続される第１検査配線と、
上記ゲート電極線の各々に第２スイッチ素子を介して接
続される第２検査配線と、上記キャパシタ用電極線の各
々に接続される第３検査配線と、上記第１および第２ス
イッチ素子に制御信号を与える第４検査配線とが形成さ
れていることを特徴としている。
【０００８】この構成によれば、第１ないし第３検査配
線に所定の点灯電圧を印加し、第４検査配線から第１お
よび第２スイッチ素子に制御信号を与えてスイッチオン
とすることにより、各能動素子が導通して各画素電極が
点灯状態となる。これから分かるように、本発明によれ
ば、４本のプローブで点灯検査を行うことができる。
線に所定の点灯電圧を印加し、第４検査配線から第１お
よび第２スイッチ素子に制御信号を与えてスイッチオン
とすることにより、各能動素子が導通して各画素電極が
点灯状態となる。これから分かるように、本発明によれ
ば、４本のプローブで点灯検査を行うことができる。
【０００９】スイッチ素子にはＦＥＴなどの半導体スイ
ッチが用いられるが、ゲート電極線に接続される第２検
査配線については、第２スイッチ素子に代えて高抵抗導
体を用いてもよい。この場合には、第４検査配線は第１
スイッチ素子の専用となり、接続第２スイッチ素子に対
する制御配線は不要となる。
ッチが用いられるが、ゲート電極線に接続される第２検
査配線については、第２スイッチ素子に代えて高抵抗導
体を用いてもよい。この場合には、第４検査配線は第１
スイッチ素子の専用となり、接続第２スイッチ素子に対
する制御配線は不要となる。
【００１０】対向基板側にＲ，Ｇ，Ｂの各サブ画素を含
むカラーフィルタが設けられているカラーＴＦＴ−ＬＣ
Ｄの場合、第１検査配線を３本の副配線とし、第１副配
線をＲサブ画素用のソース電極線に、第２副配線をＧサ
ブ画素用のソース電極線に、第３副配線をＢサブ画素用
のソース電極線にそれぞれ第１スイッチ素子を介して接
続することにより、Ｒ，Ｇ，Ｂの各色ごとの点灯検査を
行うことができる。
むカラーフィルタが設けられているカラーＴＦＴ−ＬＣ
Ｄの場合、第１検査配線を３本の副配線とし、第１副配
線をＲサブ画素用のソース電極線に、第２副配線をＧサ
ブ画素用のソース電極線に、第３副配線をＢサブ画素用
のソース電極線にそれぞれ第１スイッチ素子を介して接
続することにより、Ｒ，Ｇ，Ｂの各色ごとの点灯検査を
行うことができる。
【００１１】別の方法として、ゲート電極線をＲサブ画
素用のゲート電極線，Ｇサブ画素用のゲート電極線およ
びＢサブ画素用のゲート電極線の３本のゲート電極線と
するとともに、第２検査配線も３本の副配線とし、第１
副配線をＲサブ画素用のゲート電極線に、第２副配線を
Ｇサブ画素用のゲート電極線に、第３副配線をＢサブ画
素用のゲート電極線にそれぞれ第２スイッチ素子もしく
は高抵抗導体を介して接続しても、上記と同様に、Ｒ，
Ｇ，Ｂの各色ごとの点灯検査を行うことができる。
素用のゲート電極線，Ｇサブ画素用のゲート電極線およ
びＢサブ画素用のゲート電極線の３本のゲート電極線と
するとともに、第２検査配線も３本の副配線とし、第１
副配線をＲサブ画素用のゲート電極線に、第２副配線を
Ｇサブ画素用のゲート電極線に、第３副配線をＢサブ画
素用のゲート電極線にそれぞれ第２スイッチ素子もしく
は高抵抗導体を介して接続しても、上記と同様に、Ｒ，
Ｇ，Ｂの各色ごとの点灯検査を行うことができる。
【００１２】プロービング作業を容易とするため、第１
ないし第４検査配線の各端部に検査用電極パッドが設け
られるが、これらの検査配線および検査用電極パッド
が、その後の液晶駆動ＩＣ実装時やＴＣＰ基板接続時の
異常原因となることを防止するため、各検査用電極パッ
ドを高抵抗を介して液晶駆動回路側のグランドに接続す
ることが好ましい。また、プロービング接続の確実性を
向上させるため、検査用電極パッドの大きさを０．０１
ｍｍ２以上の大きさとすることが好ましい。
ないし第４検査配線の各端部に検査用電極パッドが設け
られるが、これらの検査配線および検査用電極パッド
が、その後の液晶駆動ＩＣ実装時やＴＣＰ基板接続時の
異常原因となることを防止するため、各検査用電極パッ
ドを高抵抗を介して液晶駆動回路側のグランドに接続す
ることが好ましい。また、プロービング接続の確実性を
向上させるため、検査用電極パッドの大きさを０．０１
ｍｍ２以上の大きさとすることが好ましい。
【００１３】なお、各検査配線および検査用電極パッド
をいわゆる捨て基板部に形成し、点灯検査終了後に、パ
ネルから切り離してもよい。また、Ｒ，Ｇ，Ｂの各色ご
とに点灯検査を行う場合はゲート電極線を３本とする
が、各色ごとの点灯検査を必要としない場合は、その３
本をまとめて一つのゲート電極線として用いてもよい。
をいわゆる捨て基板部に形成し、点灯検査終了後に、パ
ネルから切り離してもよい。また、Ｒ，Ｇ，Ｂの各色ご
とに点灯検査を行う場合はゲート電極線を３本とする
が、各色ごとの点灯検査を必要としない場合は、その３
本をまとめて一つのゲート電極線として用いてもよい。
【００１４】
【発明の実施の形態】次に、本発明の実施形態について
説明する。図１は、この液晶表示素子のアレイ基板側の
要部拡大平面図である。なお、この液晶表示素子は、ア
レイ基板と対向基板とを周辺シール材を介して貼り合わ
せた後、その内部に液晶を封入してなるが、対向基板に
ついては一般的な構成であってよいため、その説明は図
面も含めて省略する。
説明する。図１は、この液晶表示素子のアレイ基板側の
要部拡大平面図である。なお、この液晶表示素子は、ア
レイ基板と対向基板とを周辺シール材を介して貼り合わ
せた後、その内部に液晶を封入してなるが、対向基板に
ついては一般的な構成であってよいため、その説明は図
面も含めて省略する。
【００１５】アレイ基板には、ＩＴＯよりなる画素電極
１０がマトリクス状に配置されている。この画素電極１
０のマトリクス配列に合わせて、この例では列（縦）方
向に沿ってソース電極線２０の多数本が平行に配線さ
れ、また、行（横）方向に沿ってゲート電極線３０の多
数本が平行に配線されている。ソース電極線２０は図示
しないソースドライバ回路に接続され、また、ゲート電
極線３０は図示しないゲートドライバ回路に接続されて
いる。
１０がマトリクス状に配置されている。この画素電極１
０のマトリクス配列に合わせて、この例では列（縦）方
向に沿ってソース電極線２０の多数本が平行に配線さ
れ、また、行（横）方向に沿ってゲート電極線３０の多
数本が平行に配線されている。ソース電極線２０は図示
しないソースドライバ回路に接続され、また、ゲート電
極線３０は図示しないゲートドライバ回路に接続されて
いる。
【００１６】図示しないが、各画素電極１０の下側には
絶縁膜を介して蓄積容量が形成されており、各行ごとに
その行に含まれる蓄積容量にわたってキャパシタ用電極
線４０がゲート電極線３０と同じく行方向に沿って配線
されている。
絶縁膜を介して蓄積容量が形成されており、各行ごとに
その行に含まれる蓄積容量にわたってキャパシタ用電極
線４０がゲート電極線３０と同じく行方向に沿って配線
されている。
【００１７】ソース電極線２０とゲート電極線３０の各
交点部に能動素子としてのＴＦＴ（薄膜トランジスタ）
１１が形成されている。ＴＦＴ１１はＦＥＴ（電界効果
トランジスタ）からなり、ソース電極線２０はそのソー
スに接続され、ゲート電極線３０はゲートに接続されて
いる。また、画素電極１０はＦＥＴのドレインに接続さ
れている。
交点部に能動素子としてのＴＦＴ（薄膜トランジスタ）
１１が形成されている。ＴＦＴ１１はＦＥＴ（電界効果
トランジスタ）からなり、ソース電極線２０はそのソー
スに接続され、ゲート電極線３０はゲートに接続されて
いる。また、画素電極１０はＦＥＴのドレインに接続さ
れている。
【００１８】蓄積容量は、ゲート電極線３０に駆動電圧
が印加され、その後に駆動電圧がオフとされても信号電
圧を維持するためのもので、図示しない対向基板の共通
電極と接続される。なお、蓄積容量をゲート電極線に接
続し、ゲート電極線にキャパシタ用電極線の役割を兼ね
させる場合もあるが、これも本発明に含まれる。
が印加され、その後に駆動電圧がオフとされても信号電
圧を維持するためのもので、図示しない対向基板の共通
電極と接続される。なお、蓄積容量をゲート電極線に接
続し、ゲート電極線にキャパシタ用電極線の役割を兼ね
させる場合もあるが、これも本発明に含まれる。
【００１９】本発明は、比較的安価な検査装置で簡便に
点灯検査が行えるようにするため、次に説明する４本の
検査配線５０，６０，７０および８０を備えている。各
画素電極１０が含まれる領域を表示領域とすると、この
各検査配線は、その外側の表示に寄与しない非表示領域
に設けられる。
点灯検査が行えるようにするため、次に説明する４本の
検査配線５０，６０，７０および８０を備えている。各
画素電極１０が含まれる領域を表示領域とすると、この
各検査配線は、その外側の表示に寄与しない非表示領域
に設けられる。
【００２０】第１検査配線５０は表示領域の周りに沿っ
て配線され、ソース電極線２０の各々の一端に第１スイ
ッチ素子５１を介して接続される。本発明の好ましい態
様によれば、第１スイッチ素子５１はＴＦＴ１１と同時
にアレイ基板上に形成されるＦＥＴからなる。
て配線され、ソース電極線２０の各々の一端に第１スイ
ッチ素子５１を介して接続される。本発明の好ましい態
様によれば、第１スイッチ素子５１はＴＦＴ１１と同時
にアレイ基板上に形成されるＦＥＴからなる。
【００２１】ＴＦＴ１１は静電破壊を起こしやすいた
め、この例では、第１検査配線５０と各ソース電極線２
０との間に、リングダイオードからなる静電気破壊防止
回路５２を第１スイッチ素子５１に対して並列に入れて
いる。静電気破壊防止回路５２のリングダイオードは公
知のものであってよい。
め、この例では、第１検査配線５０と各ソース電極線２
０との間に、リングダイオードからなる静電気破壊防止
回路５２を第１スイッチ素子５１に対して並列に入れて
いる。静電気破壊防止回路５２のリングダイオードは公
知のものであってよい。
【００２２】第２検査配線６０も表示領域の周りに沿っ
て配線され、ゲート電極線３０の各々の一端に接続され
る。この接続にあたって、上記第１検査配線５０と同じ
く、第２検査配線６０を各ゲート電極線３０に対してＦ
ＥＴなどのスイッチ素子を介して接続してもよいが、こ
の例では、第２検査配線６０を高抵抗導体６１を介して
ゲート電極線３０の各々と接続している。
て配線され、ゲート電極線３０の各々の一端に接続され
る。この接続にあたって、上記第１検査配線５０と同じ
く、第２検査配線６０を各ゲート電極線３０に対してＦ
ＥＴなどのスイッチ素子を介して接続してもよいが、こ
の例では、第２検査配線６０を高抵抗導体６１を介して
ゲート電極線３０の各々と接続している。
【００２３】高抵抗導体６１は１〜１０ＭΩ程度の抵抗
値を持つことが好ましく、例えばＴＦＴ１１の電極間に
用いられるａ−Ｓｉ（アモルファスシリコン）により形
成されることが好ましい。また、第２検査配線６０と各
ゲート電極線３０との間にも、リングダイオードからな
る静電気破壊防止回路６２が高抵抗導体６１に対して並
列に入れられている。
値を持つことが好ましく、例えばＴＦＴ１１の電極間に
用いられるａ−Ｓｉ（アモルファスシリコン）により形
成されることが好ましい。また、第２検査配線６０と各
ゲート電極線３０との間にも、リングダイオードからな
る静電気破壊防止回路６２が高抵抗導体６１に対して並
列に入れられている。
【００２４】第３検査配線７０は、上記の各キャパシタ
用電極線４０を横断し、その各々と接続するように形成
される。第４検査配線８０は、上記第１スイッチ素子５
１に対する制御配線である。すなわち、上記第１スイッ
チ素子５１がＦＥＴからなる場合、そのゲートに接続さ
れる。
用電極線４０を横断し、その各々と接続するように形成
される。第４検査配線８０は、上記第１スイッチ素子５
１に対する制御配線である。すなわち、上記第１スイッ
チ素子５１がＦＥＴからなる場合、そのゲートに接続さ
れる。
【００２５】各検査配線５０，６０，７０，８０は、例
えばクロム（Ｃｒ），モリブデン（Ｍｏ），アルミニュ
ウム（Ａｌ）などにより形成され、その線幅は０．２〜
６．５μｍであってよい。
えばクロム（Ｃｒ），モリブデン（Ｍｏ），アルミニュ
ウム（Ａｌ）などにより形成され、その線幅は０．２〜
６．５μｍであってよい。
【００２６】各検査配線５０，６０，７０，８０の各端
部には、図示しないプローブの接触を容易とするため、
例えば０．１ｍｍ以上の幅を有し、大きさが０．０１ｍ
ｍ２以上の検査用電極パッド５３，６３，７２，８２が
それぞれ形成される。これらの各検査用電極パッドは液
晶表示素子の端子部に形成されることが好ましい。
部には、図示しないプローブの接触を容易とするため、
例えば０．１ｍｍ以上の幅を有し、大きさが０．０１ｍ
ｍ２以上の検査用電極パッド５３，６３，７２，８２が
それぞれ形成される。これらの各検査用電極パッドは液
晶表示素子の端子部に形成されることが好ましい。
【００２７】なお、この例において、対向基板側の共通
電極は、第３検査配線７０の検査用電極パッド７２に接
続される。また、図１において、各検査用電極パッドの
形状を矩形としたが、三角形状や他の多角形状あるいは
円形としてもよい。
電極は、第３検査配線７０の検査用電極パッド７２に接
続される。また、図１において、各検査用電極パッドの
形状を矩形としたが、三角形状や他の多角形状あるいは
円形としてもよい。
【００２８】検査用電極パッド５３，６３，７２，８２
を含めて各検査配線５０，６０，７０，８０を製品とし
ての液晶表示素子に残すとすると、その後の液晶駆動Ｉ
Ｃ実装時やＴＣＰ基板接続時の異常原因となるおそれが
ある。これを防止するため、各電極パッド５３，６３，
７２，８２を例えば１０〜１００ＫΩ程度の高抵抗導体
Ｒにより一括して図示しない液晶駆動回路側のグランド
に接続することが好ましい。
を含めて各検査配線５０，６０，７０，８０を製品とし
ての液晶表示素子に残すとすると、その後の液晶駆動Ｉ
Ｃ実装時やＴＣＰ基板接続時の異常原因となるおそれが
ある。これを防止するため、各電極パッド５３，６３，
７２，８２を例えば１０〜１００ＫΩ程度の高抵抗導体
Ｒにより一括して図示しない液晶駆動回路側のグランド
に接続することが好ましい。
【００２９】点灯検査は、図示しない検査装置から４本
のプローブを引き出し、その各々を検査用電極パッド５
３，６３，７２，８２に接触させる。そして、検査用電
極パッド５３，６３，７２に所定の点灯電圧を印加した
状態で、検査用電極パッド８２に第１スイッチ素子５１
をオンとする制御電圧を印加する。これにより、各ソー
ス電極線２０および各ゲート電極線３０をそれらのドラ
イバ回路に接続する前に点灯検査を行うことができる。
のプローブを引き出し、その各々を検査用電極パッド５
３，６３，７２，８２に接触させる。そして、検査用電
極パッド５３，６３，７２に所定の点灯電圧を印加した
状態で、検査用電極パッド８２に第１スイッチ素子５１
をオンとする制御電圧を印加する。これにより、各ソー
ス電極線２０および各ゲート電極線３０をそれらのドラ
イバ回路に接続する前に点灯検査を行うことができる。
【００３０】ところで、液晶表示素子が対向基板側にＲ
（赤），Ｇ（緑），Ｂ（青）の各サブ画素を含むカラー
フィルタが設けられているカラーＴＦＴ−ＬＣＤである
場合、本発明によれば、Ｒ，Ｇ，Ｂの各色ごとの点灯検
査も行うことができる。図２にその一例を示し、図３に
別の例を示す。
（赤），Ｇ（緑），Ｂ（青）の各サブ画素を含むカラー
フィルタが設けられているカラーＴＦＴ−ＬＣＤである
場合、本発明によれば、Ｒ，Ｇ，Ｂの各色ごとの点灯検
査も行うことができる。図２にその一例を示し、図３に
別の例を示す。
【００３１】図２において、説明の便宜上、１０Ｒがカ
ラーフィルタのＲサブ画素に対応するＲサブ画素電極，
１０ＧがカラーフィルタのＧサブ画素に対応するＧサブ
画素電極，１０ＢがカラーフィルタのＢサブ画素に対応
するＢサブ画素電極であるとし、また、Ｒサブ画素電極
１０Ｒ，Ｇサブ画素電極１０Ｇ，Ｂサブ画素電極１０Ｂ
の各ソース電極線を２０Ｒ，２０Ｇ，２０Ｂとする。
ラーフィルタのＲサブ画素に対応するＲサブ画素電極，
１０ＧがカラーフィルタのＧサブ画素に対応するＧサブ
画素電極，１０ＢがカラーフィルタのＢサブ画素に対応
するＢサブ画素電極であるとし、また、Ｒサブ画素電極
１０Ｒ，Ｇサブ画素電極１０Ｇ，Ｂサブ画素電極１０Ｂ
の各ソース電極線を２０Ｒ，２０Ｇ，２０Ｂとする。
【００３２】図２の例では、第１検査配線５０は１本
で、図１の上記実施形態と同じく、第１検査配線５０に
は、第１スイッチ素子５１を介して各ソース電極線２０
Ｒ，２０Ｇ，２０Ｂを接続する。なお、ソース電極線２
０Ｒのスイッチ素子を５１Ｒ，ソース電極線２０Ｇのス
イッチ素子を５１Ｇ，ソース電極線２０Ｂのスイッチ素
子を５１Ｂとする。また、各ゲート電極線３０も、上記
実施形態と同じく、高抵抗導体６１を介して第２検査配
線６０に接続する。図示しないが、第３検査配線７０も
上記実施形態と同じであってよい。
で、図１の上記実施形態と同じく、第１検査配線５０に
は、第１スイッチ素子５１を介して各ソース電極線２０
Ｒ，２０Ｇ，２０Ｂを接続する。なお、ソース電極線２
０Ｒのスイッチ素子を５１Ｒ，ソース電極線２０Ｇのス
イッチ素子を５１Ｇ，ソース電極線２０Ｂのスイッチ素
子を５１Ｂとする。また、各ゲート電極線３０も、上記
実施形態と同じく、高抵抗導体６１を介して第２検査配
線６０に接続する。図示しないが、第３検査配線７０も
上記実施形態と同じであってよい。
【００３３】これに対して、第４検査配線８０として、
３本の検査配線８０Ｒ，８０Ｇ，８０Ｂを用い、図示し
ないが各検査配線８０Ｒ，８０Ｇ，８０Ｂごとに検査用
電極パッドを設ける。検査配線８０Ｒはソース電極線２
０Ｒのスイッチ素子５１Ｒの制御端子に接続する。検査
配線８０Ｇはソース電極線２０Ｇのスイッチ素子５１Ｇ
の制御端子に接続する。検査配線８０Ｂはソース電極線
２０Ｂのスイッチ素子５１Ｂの制御端子に接続する。
３本の検査配線８０Ｒ，８０Ｇ，８０Ｂを用い、図示し
ないが各検査配線８０Ｒ，８０Ｇ，８０Ｂごとに検査用
電極パッドを設ける。検査配線８０Ｒはソース電極線２
０Ｒのスイッチ素子５１Ｒの制御端子に接続する。検査
配線８０Ｇはソース電極線２０Ｇのスイッチ素子５１Ｇ
の制御端子に接続する。検査配線８０Ｂはソース電極線
２０Ｂのスイッチ素子５１Ｂの制御端子に接続する。
【００３４】これによれば、図１の上記実施形態におけ
る検査用電極パッド５３，６３，７２に所定の点灯電圧
を印加した状態で、検査配線８０Ｒのみに通電してスイ
ッチ素子５１Ｒをオンとすることにより、表示部全体を
赤色表示とした状態で点灯検査を行うことができる。同
様に、検査配線８０Ｇのみに通電することにより、表示
部全体を緑色表示とした状態で点灯検査を行うことがで
き、また、検査配線８０Ｂのみに通電することにより、
表示部全体を青色表示とした状態で点灯検査を行うこと
ができる。
る検査用電極パッド５３，６３，７２に所定の点灯電圧
を印加した状態で、検査配線８０Ｒのみに通電してスイ
ッチ素子５１Ｒをオンとすることにより、表示部全体を
赤色表示とした状態で点灯検査を行うことができる。同
様に、検査配線８０Ｇのみに通電することにより、表示
部全体を緑色表示とした状態で点灯検査を行うことがで
き、また、検査配線８０Ｂのみに通電することにより、
表示部全体を青色表示とした状態で点灯検査を行うこと
ができる。
【００３５】次に、図３の例について説明する。この例
においては、図１の上記実施形態で１本としているゲー
ト電極線３０を３本のゲート電極線３０Ｒ，３０Ｇ，３
０Ｂとする。そして、Ｒサブ画素電極１０ＲのＴＦＴ１
１のゲートをゲート電極線３０Ｒに接続し、Ｇサブ画素
電極１０ＧのＴＦＴ１１のゲートをゲート電極線３０Ｇ
に接続し、Ｂサブ画素電極１０ＢのＴＦＴ１１のゲート
をゲート電極線３０Ｂに接続する。
においては、図１の上記実施形態で１本としているゲー
ト電極線３０を３本のゲート電極線３０Ｒ，３０Ｇ，３
０Ｂとする。そして、Ｒサブ画素電極１０ＲのＴＦＴ１
１のゲートをゲート電極線３０Ｒに接続し、Ｇサブ画素
電極１０ＧのＴＦＴ１１のゲートをゲート電極線３０Ｇ
に接続し、Ｂサブ画素電極１０ＢのＴＦＴ１１のゲート
をゲート電極線３０Ｂに接続する。
【００３６】また、第２検査配線６０も３本の検査配線
６０Ｒ，６０Ｇ，６０Ｂとし、検査配線６０Ｒとゲート
電極線３０Ｒ，検査配線６０Ｇとゲート電極線３０Ｇ，
検査配線６０Ｂとゲート電極線３０Ｂとを高抵抗導体６
１を介して接続する。なお、第１検査配線５０，第３検
査配線７０および第４検査配線８０については、図１の
上記実施形態と同じであってよい。
６０Ｒ，６０Ｇ，６０Ｂとし、検査配線６０Ｒとゲート
電極線３０Ｒ，検査配線６０Ｇとゲート電極線３０Ｇ，
検査配線６０Ｂとゲート電極線３０Ｂとを高抵抗導体６
１を介して接続する。なお、第１検査配線５０，第３検
査配線７０および第４検査配線８０については、図１の
上記実施形態と同じであってよい。
【００３７】これによれば、検査用電極パッド５３，検
査用電極パッド７２に所定の点灯電圧を印加するととも
に、検査用電極パッド８２より第４検査配線８０に通電
して各第１スイッチ素子５１をオンにした状態で、検査
配線６０Ｒのみに所定の点灯電圧を印加することによ
り、表示部全体を赤色表示とした状態で点灯検査を行う
ことができる。
査用電極パッド７２に所定の点灯電圧を印加するととも
に、検査用電極パッド８２より第４検査配線８０に通電
して各第１スイッチ素子５１をオンにした状態で、検査
配線６０Ｒのみに所定の点灯電圧を印加することによ
り、表示部全体を赤色表示とした状態で点灯検査を行う
ことができる。
【００３８】同様に、検査配線６０Ｇのみに所定の点灯
電圧を印加することにより、表示部全体を緑色表示とし
た状態で点灯検査を行うことができ、また、検査配線６
０Ｂのみに所定の点灯電圧を印加することにより、表示
部全体を青色表示とした状態で点灯検査を行うことがで
きる。
電圧を印加することにより、表示部全体を緑色表示とし
た状態で点灯検査を行うことができ、また、検査配線６
０Ｂのみに所定の点灯電圧を印加することにより、表示
部全体を青色表示とした状態で点灯検査を行うことがで
きる。
【００３９】なお、図３の例の場合、実際の製品パネル
では３本のゲート電極線３０Ｒ，３０Ｇ，３０Ｂが１本
のゲート電極線として用いられ、その各々に同一の点灯
電圧が同時に印加されることになる。
では３本のゲート電極線３０Ｒ，３０Ｇ，３０Ｂが１本
のゲート電極線として用いられ、その各々に同一の点灯
電圧が同時に印加されることになる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス方式の液晶表示素子において、ア
レイ基板の非表示領域に、各画素電極のソース電極線の
各々に第１スイッチ素子を介して接続される第１検査配
線と、各画素電極のゲート電極線の各々に第２スイッチ
素子を介して接続される第２検査配線と、キャパシタ用
電極線の各々に接続される第３検査配線と、上記第１お
よび第２スイッチ素子に制御信号を与える第４検査配線
とを形成したことにより、比較的安価な検査装置で簡便
に点灯検査を行うことができる。
アクティブマトリクス方式の液晶表示素子において、ア
レイ基板の非表示領域に、各画素電極のソース電極線の
各々に第１スイッチ素子を介して接続される第１検査配
線と、各画素電極のゲート電極線の各々に第２スイッチ
素子を介して接続される第２検査配線と、キャパシタ用
電極線の各々に接続される第３検査配線と、上記第１お
よび第２スイッチ素子に制御信号を与える第４検査配線
とを形成したことにより、比較的安価な検査装置で簡便
に点灯検査を行うことができる。
【図１】本発明の液晶表示素子が備えるアレイ基板側の
要部拡大平面図。
要部拡大平面図。
【図２】本発明において、Ｒ，Ｇ，Ｂの各色ごとの点灯
検査を可能とする一例を説明するための模式図。
検査を可能とする一例を説明するための模式図。
【図３】本発明において、Ｒ，Ｇ，Ｂの各色ごとの点灯
検査を可能とする別の例を説明するための模式図。
検査を可能とする別の例を説明するための模式図。
１０ 画素電極
１１ ＴＦＴ
２０ ソース電極線
３０ ゲート電極線
４０ キャパシタ用電極線
５０ 第１検査配線
６０ 第２検査配線
７０ 第３検査配線
８０ 第４検査配線
５３，６３，７２，８２ 検査用電極パッド
Claims (6)
- 【請求項１】 マトリクス状に配列された各画素電極ご
とに能動素子と蓄積容量とが設けられ、上記各能動素子
に対してゲート電極線とソース電極線とが接続されてい
るアレイ基板と、上記蓄積容量のキャパシタ用電極線と
接続される共通電極を有する対向基板とを周辺シール材
を介して圧着し、その各基板間に液晶を封入してなるア
クティブマトリクス方式の液晶表示素子において、 上記アレイ基板の非表示領域に、上記ソース電極線の各
々に第１スイッチ素子を介して接続される第１検査配線
と、上記ゲート電極線の各々に第２スイッチ素子を介し
て接続される第２検査配線と、上記キャパシタ用電極線
の各々に接続される第３検査配線と、上記第１および第
２スイッチ素子に制御信号を与える第４検査配線とが形
成されていることを特徴とする液晶表示素子。 - 【請求項２】 上記第２スイッチ素子に代えて高抵抗導
体が用いられ、上記第２検査配線が上記高抵抗導体を介
して上記ゲート電極線の各々に接続される請求項１に記
載の液晶表示素子。 - 【請求項３】 上記対向基板側にＲ，Ｇ，Ｂの各サブ画
素を含むカラーフィルタが設けられている場合におい
て、第１検査配線には３本の副配線が含まれ、第１副配
線がＲサブ画素用のソース電極線に、第２副配線がＧサ
ブ画素用のソース電極線に、第３副配線がＢサブ画素用
のソース電極線にそれぞれ上記第１スイッチ素子を介し
て接続される請求項１または２に記載の液晶表示素子。 - 【請求項４】 上記対向基板側にＲ，Ｇ，Ｂの各サブ画
素を含むカラーフィルタが設けられている場合におい
て、上記ゲート電極線には、Ｒサブ画素用のゲート電極
線，Ｇサブ画素用のゲート電極線およびＢサブ画素用の
ゲート電極線の３本のゲート電極線が含まれるととも
に、第２検査配線にも３本の副配線が含まれ、第１副配
線がＲサブ画素用のゲート電極線に、第２副配線がＧサ
ブ画素用のゲート電極線に、第３副配線がＢサブ画素用
のゲート電極線にそれぞれ上記第２スイッチ素子もしく
は上記高抵抗導体を介して接続される請求項１または２
に記載の液晶表示素子。 - 【請求項５】 上記第１ないし第４検査配線は、それら
の各端部に検査用電極パッドを有し、上記各検査用電極
パッドが高抵抗を介して液晶駆動回路側のグランドに接
続される請求項１ないし４のいずれか１項に記載の液晶
表示素子。 - 【請求項６】 上記検査用電極パッドの大きさが０．０
１ｍｍ２以上である請求項５に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002128365A JP2003322874A (ja) | 2002-04-30 | 2002-04-30 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002128365A JP2003322874A (ja) | 2002-04-30 | 2002-04-30 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003322874A true JP2003322874A (ja) | 2003-11-14 |
Family
ID=29542150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002128365A Pending JP2003322874A (ja) | 2002-04-30 | 2002-04-30 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003322874A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091239A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに検査方法 |
| KR100700820B1 (ko) | 2005-05-13 | 2007-03-27 | 삼성에스디아이 주식회사 | 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 |
| JP2007140315A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 発光装置 |
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
| WO2010035557A1 (ja) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | 表示パネル |
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| KR20110102702A (ko) * | 2010-03-11 | 2011-09-19 | 엘지디스플레이 주식회사 | 터치 스크린의 내장된 액정표시장치와 이의 점등 검사방법 |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
| US9501959B2 (en) | 2013-09-25 | 2016-11-22 | Samsung Display Co., Ltd. | Mother substrate with switch disconnecting test part, array test method thereof and display substrate |
-
2002
- 2002-04-30 JP JP2002128365A patent/JP2003322874A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091239A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに検査方法 |
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| KR100700820B1 (ko) | 2005-05-13 | 2007-03-27 | 삼성에스디아이 주식회사 | 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 |
| JP2007140315A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 発光装置 |
| JP2007192959A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | 表示装置 |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
| WO2010035557A1 (ja) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | 表示パネル |
| KR20110102702A (ko) * | 2010-03-11 | 2011-09-19 | 엘지디스플레이 주식회사 | 터치 스크린의 내장된 액정표시장치와 이의 점등 검사방법 |
| KR101637168B1 (ko) | 2010-03-11 | 2016-07-08 | 엘지디스플레이 주식회사 | 터치 스크린의 내장된 액정표시장치와 이의 점등 검사방법 |
| US9501959B2 (en) | 2013-09-25 | 2016-11-22 | Samsung Display Co., Ltd. | Mother substrate with switch disconnecting test part, array test method thereof and display substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
| JP4006304B2 (ja) | 画像表示装置 | |
| TWI385453B (zh) | 液晶顯示裝置 | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US20130294003A1 (en) | Substrate for display and liquid crystal display utilizing the same | |
| US20100157191A1 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
| JPH11142888A (ja) | 液晶表示装置及びその検査方法 | |
| KR20100130548A (ko) | 표시 장치 | |
| WO2013011855A1 (ja) | アクティブマトリクス型表示装置 | |
| KR100235169B1 (ko) | 액티브 매트릭스 기판 | |
| JP4294096B2 (ja) | 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系 | |
| JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JP2003322874A (ja) | 液晶表示素子 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| US6515301B2 (en) | Structure and fabrication method of flat panel display comprising address line with mending layer | |
| KR101165469B1 (ko) | 액정표시장치 | |
| JP2002098999A (ja) | 液晶表示装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH07191301A (ja) | 表示装置及び表示装置の駆動方法 | |
| JP4772196B2 (ja) | 液晶表示装置及び画面表示応用装置 | |
| JP4516244B2 (ja) | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| KR101152491B1 (ko) | 액정표시소자 | |
| JP4298819B2 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080716 |