TWI328135B - Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus - Google Patents

Description

1328135 九、發明說明 【發明所屬之技術領域】 本發明是關於例如液晶裝置等之光電裝置及其製造方 法，以及具備該光電裝置之例如液晶投影機等之電子機器 的技術領域。 【先前技術】 於該種之光電裝置中，例如液晶等之光電物質是被挾 Φ 持於一對基板之間。在該些基板之一方的元件基板上，設 置多數之畫素電極。再者，在該些基板之另一方的對向基 板上，設置有相向於該多數畫素電極之對向電極。並且， 於元件基板上，設置用以畫素電極之資料線驅動電路、掃 描線驅動電路等之周邊電路，引繞著從多數外部電路連接 端子至周邊電路的引繞配線。然後，如此所構成之光電裝 置是於該完成時或交貨時等，設置在可供給電源及測試用 之畫像訊號等之檢査裝置，執行該動作檢查或動作調整。 ® 當完成如此之檢查或調整，從檢查裝置取出光電裝置 時，在光電裝置之周邊電路或配線殘留根據各種訊號之電 荷。尤其，當在畫像訊號線或對向電極電位線，殘留畫像 訊號或對向電極電位之電荷時，因在畫素電極及對向電極 間被施加直流電壓，故有引起畫面殘影之情形。或是當殘 留如此之電荷時，之後要以高精度實施再度被實施的檢查 或調整則有困難。 因此，在專利文獻1中，提案有在光電裝置之外部， -5- 1328135 經由電阻或短路用開關互相連接被連接於畫像訊號線之外 部電路連接端子，及被連接於對向電極電位線之外部電路 連接端子。再者，於專利文獻2中，在光電裝置之內部， 將所有引繞配線經由以構成畫素開關用之薄膜電晶體（以 下，適當稱爲"TFT")之半導體層所形成之內部電阻線， 而連接於接地電位線等之技術。藉由任一技術，可除去如 上述所述之光電裝置中之殘留電荷。 [專利文獻1]日本專利第3 1 73200號公報 [專利文獻2]日本專利第3240829號公報 · 【發明內容】 [發明所欲解決之課題] 但是，若依據專利文獻1所揭示之技術，則在端子間 連接畫像訊號線所連接之端子，和接地電位線所連接之端 子。因此，必須在光電裝置之外部，設置如此連接用之電 阻或短路開關。並且，若應用該技術，在基板上安裝連接 用之電阻或短絡開關時，要被限制之基板上區域，確保用 ® 以安裝此之區域則有困難。尤其，於小型之光電裝置，或 是相對於基板，畫像顯示區域爲大型之光電裝置之時，要 確保如此之區域則非常困難。並且，假設在基板區域中， 於小區域安裝放電電阻時，即是若安裝微小尺寸之放電電 阻時，由於靜電之存在，該微小尺寸之放電電阻被靜電破 壞之可能性則變高。尤其，於將微小尺寸之放電電阻之上 層側下層側，經由層間絕緣膜而配線有其他配線之時，貝(1 1328135 成爲經由層間絕緣膜而構築電容器構造，在該部分’放電 電阻被靜電破壞之可能性則極度變高。其結果’在光電裝 置內，如專利文獻1所揭示般，安裝電阻或短路開關則會 導致基板或裝置全體之大型化，或是由於靜電破壞導致裝 置之不良化，依此在實踐上極爲不利。 另外，若依據專利文獻2所揭示之技術時，因以薄膜 電晶體所使用之膜形成放電電阻，故設計自由度極低。依 此，要在基板上受限之區域內安裝適當高電阻之放電電阻 •，或是在小區域內安裝適當高電阻之放電電阻，則有困難 或實踐上不可能。即是，使用相同膜，由於與畫素開關用 之薄膜電晶體所要求之性能等之關係，使得可安裝之電阻 値，針對面積或位置之限制極端變大。除此之外，即使依 據該技術，也與上述專利文獻1之情形相同，假設若安裝 微小尺寸之放電電阻時，被靜電破壞之可能性變高。 本發明是鑑於上述問題點而所創作出者，其課題爲提 供可極有效果防止電荷殘留於畫像訊號線或對向電極電位 ® 線的光電裝置及該製造方法，以及具備如此之光電裝置之 電子機器。 [用以解決課題之手段] 本發明之光電裝置爲了解決上述課題，在基板上具備 有多數畫素部，被配列在畫素區域：周邊電路，被配置在 位於上述畫素區域之周邊的周邊區域，用以控制上述多數 畫素部；畫像信號線’用以對上述周邊電路供給畫像信號 1328135 ;及接地電位線，用以供給接地電位，上述畫像信號線是 經由比起構成上述畫像信號線及上述接地電位線之導電膜 爲高電阻之膜所構成之放電電阻，而電性連接於上述接地 電位線。 若依據本發明之光電裝置，於該動作時，自外部電路 經由外部電路連接端子，用以使當作周邊電路之一部份之 例如資料線驅動電路予以動作之時脈訊號、電源訊號、控 制訊號 '畫像訊號等之各種訊號，則被供給至資料線驅動 電路。與此並行，自外部經由外部電路連接端子，用以使 鲁 當作周邊電路之一部分之例如掃描線驅動電路予以動作之 時脈訊號、電源訊號、控制訊號等之各種訊號則被供給至 掃描線驅動電路。此時，接地電位經由接地電位線被供給 至周邊電路，畫像訊號經由畫像訊號線被供給至周邊電路 。另外，對向電極電位經由對向電極電位，又經由上下導 通端子及上下導通材料，對向電極電位被供給至對向電極 。依此’例如，藉由資料線驅動電路，畫像訊號經由資料 線而被供給至配列在畫素區域或畫素陣列之各畫素部，並 鲁 且’藉由掃描線驅動電路，掃描訊號經由掃描線被供給至 各畫素部，藉由在各畫素部驅動被挾持於畫素電極及對向 電極間之例如液晶等之光電物質，執行主動矩陣驅動。在 此’ 「畫素區域」是意味在基板上由俯視觀看配列多數畫 素部之區域，即是用以藉由多數畫素部之區域使畫像予以 顯示之區域’例如，本發明之實施形態所涉及之「畫像顯 示區域」爲該一例或是典型例。並且，如此之掃描線及資 1328135 料線是以在基板上互相交叉之方式各被多數配線 如此之畫素部是具有畫素電極，和在掃描線連接 且因應自掃描線所供給之掃描訊號，將自資料線 畫像訊號選擇性供給至畫素電極之畫像開關用之 於本發明中，尤其畫像訊號線是經由高電阻 阻而電性連接於接地電位線。因此，於該光電裝 或交貨時，設置在檢查裝置，於執行該動作檢查 整之後，即是自此取出，殘留在光電裝置之畫像 •電荷，或是殘留在被連接於畫像訊號線之周邊電 電子元件等之電荷，是在從檢查或調整後至取出 間內，經由放電電阻被放電至接地電位線。在此 何程度之時間執行放電大槪是依據放電電阻之電 此，爲使以在實用上爲最佳程度之時間放電，放 被形成0.1ΜΩ〜5ΜΩ之電阻値。 因此，可以有效果迴避於自檢查裝置取出之 殘留電荷在畫素電極及對向電極間施加直流電壓 ® 挾持在兩電極間之液晶等之光電物質引起圖像殘 。並且，由於無殘留電荷，之後可以高精度實施 施之檢查或調整。此時，於光電裝置之外部，不 利文獻1所述，設置連接用的電阻或短路開關。 不用如上述專利文獻2般以畫素部之TFT所使用 放電電阻，故可以提高設計自由度。依此，也可 之高電阻之放電電阻，或是在小區域內安裝適當 之放電電阻》即是，若使用相同膜，由於與畫素 。再者， 閘極，並 所供給之 TFT。 之放電電 置完成時 或動作調 訊號線之 路之各種 之些許時 ，能在任 阻値。依 電電阻是 時，由於 ，依此被 影之現象 再度被實 需要如專 而且，因 之膜形成 安裝適當 之高電阻 開關等， -9- 1328135 畫素部之TFT所要求之性能等之關係，即使針對可安裝之 電阻値、面積或位置無限制亦可。 如上述般，若依據本發明，則可以極有效果防止電荷 殘留在畫像訊號線。 本發明之光電裝置之一態樣是上述畫素部具有畫素電 極，並具備有與上述畫素電極相向之對向電極，和供給對 向電極電位置上述對向電極之對向電極電位線。 若依據該態樣，畫素部則具有畫素電極。在相向於畫 素電極之對向電極，經由對向電極電位線被供給著對向電 · 極電位。藉由將對向電極電位線經由本發明所涉及之放電 電阻而電性連接於接地電位，則可極有效果防止電荷殘留 於對向電極電位線上。 在本發明之光電裝置之其他態樣中，上述對向電極電 位線是經由比起構成上述對向電極電位線及上述接地電位 線之導電膜爲高電阻之膜所構成之放電電阻，而電性連接 於上述接地電位線。 若依據該態樣，因對向電極電位線是經由比構成對向 ® 電極電位線及接地電位線之導電膜高電阻之膜所構成之放 電電阻而被連接於接地電位線，故比起將外部電路連接端 子或是連接於此之配線前端連接於接地電位線，增大對可 形成放電電阻之面積或位置之自由度，藉此即使針對亦可 實現之電阻値，可擴展自由度。並且，於對向電極電位線 連接於放電電阻之部分和外部電路連接端子之間，亦可安 裝靜電保護電路或輸入保護電路等。

-10- 1328135 在本發明之光電裝置之其他態樣中，上述畫像信號線 及上述對向電極電位線中之至少一方配線，該配線之一端 是被電性連接於配置在上述周邊區域之外部電路連接端子 ，該配線之另一端是經由上述放電電阻而電性連接於上述 接地電位線。 若依據該態樣，畫像訊號線及對向電極電位線中之至 少一方之配線，是在與外部電路連接端子電性連接之一端 相反之另一端側，經由放電電阻而電性連接於接地電位線 ® 。因此，因在畫像訊號線及對向電極電位線之配線途中設 置放電電阻，故可以確保其他配線或電路設計自由，並有 效果防止在畫像訊號線及對向電極電位線中之一方殘留電 荷。 本發明之光電裝置之其他態樣中，上述畫像信號線及 對向電極電位線中之至少一方之配線中，上述至少一方之 配線之一端是被電性連接於配置在上述周邊區域之外部連 接端子，在上述至少一方之配線之途中，設置有靜電保護 ® 電路及輸入保護電路中之至少一方的保護電路，上述至少 一方之配線於上述至少一方之保護電路內，是經由上述放 電電阻而電性連接於上述接地電位線。 若依據該態樣，在畫像訊號線及對向電極電位線之至 少一方被連接於放電電阻之部分和外部電路連接端子之間 ，因存在靜電保護電路或輸入保護電路等之保護電路，故 即使安裝微小尺寸之放電電阻，亦使因存有靜電而導致該 微小尺寸之放電電阻被靜電破壞之可能性顯著變低。如此 -11 - 1328135 若安裝放電電阻，則不會導致基板或裝置全體之大型化， 而且由於不會導致靜電破壞之裝置不良化，故於實踐上極 爲有利。 本發明之光電裝置之其他態樣中，上述畫像信號線及 對向電極電位線中之至少一方之配線中，上述至少一方之 配線之一端是被電性連接於配置在上述周邊區域之外部連 接端子，在上述至少一方之配線之途中，設置有靜電保護 電路及輸入保護電路中之至少一方的保護電路，上述至少 一方之配線，在由上述外部電路連接端子觀看時較上述至 Φ 少一方之保護電路遠之側，是經由上述放電電阻而電性連 接於上述接地電位線。 若依據該態樣，在畫像訊號線及對向電極電位線之至 少一方被連接於放電電阻之部分和外部電路連接端子之間 ，因存在靜電保護電路或輸入保護電路等之保護電路，故 即使安裝微小尺寸之放電電阻，亦使因存有靜電而導致該 微小尺寸之放電電阻被靜電破壞之可能性顯著變低。如此 若安裝放電電阻，則不會導致基板或裝置全體之大型化， ® 而且由於不會導致靜電破壞之裝置不良化，故於實踐上極 爲有利。 本發明之光電裝置之其他態樣中，上述對向電極電位 線及上述畫像信號線是經由上述放電電阻而互相電性連接 於相同之上述接地電位線。 若依據該態樣，對向電極電位線及畫像訊號線，因被 連接於相同接地電位線，故可以容易經由放電電阻使兩配

-12- 1328135 線間之電位差成爲幾乎無之狀態。換言之，可謀求短縮經 由放電電阻使兩配線間之電位差成爲幾乎無之狀態爲止的 時間。 本發明之光電裝置之其他態樣中，上述放電電阻是由 半導體膜所構成，與對構成形成上述畫素部或是上述周邊 電路之至少一部份之半導體元件之半導體膜所摻雜之雜質 不同的雜質，是被摻雜於構成上述放電電阻之半導體膜。 若依據該態樣，並非是如上述專利文獻2以畫素部之 ® TFT所使用之膜形成放電電阻，放電電阻是由半導體膜所 構成，是對構成放電電阻之半導體膜，摻雜與對畫素部或 周邊電路之半導體膜所摻雜之雜質不同之雜質，換言之， 執行專用之雜質摻雜，具有與構成半導體元件之半導體膜 不同之電阻値。例如，爲使以實用上爲佳之時間執行放電 ，放電電阻具有0.1ΜΩ〜5ΜΩ之電阻値。尤其，因對半導 體膜執行專用之雜質而形成放電電阻，故針對雜質濃度或 雜質之種類或是放電電阻或配置等，可設定成與構成畫素 ^部或周邊電路之半導體元件無關係。依此’在有限之基板 上區域，非常容易確保用以組裝放電電阻之區域。尤其’ 即使於特別小型之光電裝置’相對於基板畫像顯示區域爲 大型的光電裝置之時’容易確保如此之區域。其結果’可 在所欲面積且所欲之位置’形成具有所欲電阻値之放電電 阻。 並且，構成半導體元件之半導體膜和構成放電電阻之 半導體膜即使由相同工程形成膜及圖案製作之後’再以不 3 -13- 1328135 同工程執行摻雜雜質亦可。或是，該些半導體膜以另外工 程被成膜及圖案製作之後，即使再以另外工程摻雜雜質亦 可〇 在本發明之光電裝置之其他態樣中，被引繞在上述基 板上之配線，包含有經由層間絕緣膜通過上述放電電阻之 上層側或是下層側之配線部分。 若依據該態樣，在基板上被引繞之配線，因含有通過 放電電阻之上層側或下層側之配線部分，故不需要將組裝 放電電阻之基板上之平面區域分成放電電阻專用，可在該 · 上層側或下層側配置與放電電阻不同之引繞配線或周邊電 路部分。尤其，若如第2光電裝置般將靜電保護電路或輸 入保護特定位置，如此一來不管經由層間絕緣膜而構築電 容器構造，該部分亦可以降低放電電阻被破壞之可能性。 本發明之光電裝置之其他態樣中，上述畫像信號線是 由供給被串並聯展開之多數畫像信號之多數畫像信號線所 構成，上述多數畫像信號線各個經由多數上述放電電阻之 各個而電性連接於上述接地電位線，上述多數放電電阻之 ® 電阻長度及寬度是被調整在特定範圍內，上述配線部分相 對於上述所有的多數放電電阻是被重疊。 若依據該態樣，多數放電電阻是電阻之長度及寬度被 調整在特定範圍內，最理想是電阻之長度及寬度成爲相同 設計値。然後，配線部分是對所有多數放電電阻重疊，最 理想爲對所有多數放電電阻均等重疊。因此，因應調整之 程度，或均等重疊之程度，自多數畫像訊號線所放電之電 -14- 1328135 荷量，是互相接近，最理想爲相等。換言之，放電後之畫 像訊號線之電位是互相接近，或最佳爲相等，降低殘留電 荷之畫像訊號之每系列的不均勻。依此，可以迴避於自檢 查裝置取出之時等，由於產生殘留電荷之不均勻，在畫素 電極及對向電極間被施加不均勻之直流電壓，被挾持兩電 極間之液晶等之光電物質具有不均勻而引起圖像殘影之現 象。 並且，由於殘留電荷之不均勻，故可以高精度實施之 ® 後再次所實施之檢查或調整。更具體而言，藉由本態樣則 可以於執行檢查之時，迴避由於殘留電荷之不一致，而無 法以高精度對周邊電路或畫素部執行正常或非正常之判定 的實踐上之大問題點。 本發明之第1光電裝置之其他態樣中，上述放電電阻 是由被摻雜雜質之半導體膜所構成，在上述放電電阻，和 上述畫像信號線及上述對向電極電位線之至少一方的連接 部，局部性存在有由比上述放電電阻更高濃度地摻雜雜質 ® 之上述半導體膜所構成之部分。 若依據該態樣，放電電阻是由被摻雜雜質之半導體膜 所構成。在此，因在放電電阻之連接部，局部性存在有由 比被摻雜比放電電阻之濃度更高濃度的半導體膜之部分， 故存在不被摻雜雜質於連接部之極高電阻之半導體膜部分 ，而可防止無法取得畫像訊號線或對向電極電位線和放電 電阻之間之導電性的事態。實際上於執行摻雜雜質之時， 藉由罩幕尺寸之誤差或圖案誤差等，因發生如此極高電阻 -15- 1328135 之半導體膜部分，故如本態樣般在連接部構築高同度摻雜 雜質使予以低電阻化之部分，在實踐上則爲有利。 本發明之光電裝置之製造方法爲了解決上述課題，是 屬於製造上述本發明之光電裝置（但是包含該各種態樣） 之光電裝置之製造方法，其特徵爲：在基板上形成畫素部 、周邊電路、外部電路連接端子、引繞配線及放電電阻之 第1形成工程；在對向基板上形成對向電極之第2形成工 程；互相貼合上述基板及上述對向基板之貼合工程，上述 第1形成工程具有以第1濃度對構成形成上述畫素部或是 · 上述周邊電路之至少一部份之半導體元件的第1半導體膜 ，摻雜雜質的第1摻雜工程；和與該第1摻雜工程不同之 工程，以第2濃度對構成上述放電電阻之第2半導體膜摻 雜雜質之第2摻雜工程。 若依據本發明之光電裝置之製造方法，針對基板藉由 包含有例如成膜處理、圖案製作處理，雜質摻雜處理、高 溫處理等之各種處理的第1形成工程，形成畫素部、周邊 電路、外部電路連接端子、引繞配線、放電電阻等。另外 ® ，針對對向基板，藉由包含例如成膜處理、圖案製作處理 、雜質摻雜處理、高溫處理等之各種處理的第2形成工程 ，形成對向電極等。之後’依據貼合工程，以最後例如挾 持液晶等之光電物質之形式，貼合基板及對向基板。在此 ，尤其，在形成基板之第1形成工程中，藉由第1摻雜工 程，以第1濃度，對構成成爲畫素部或上述周邊電路之至 少一部份之半導體元件的第1半導體膜，進行雜質摻雜。 -16- 1328135 在此之前或之後，藉由與第1摻雜工程不同之工程，即是 用以形成放電電阻之專用之第2摻雜工程，以第2濃度對 構成放電電阻之第2半導體膜執行雜質摻雜。因此，並非 如上述專利文獻2所述般以畫素部之TFT所使用之膜形成 放電電阻，因對半導體膜執行專用之雜質摻雜而形成放電 電阻，故針對雜質濃度或雜質之種類或放電電阻之面積或 配置等，則可與構成畫素部或周邊電路之半導體元件無關 係予以設定。依此，與例如上述本發明所涉及之光電裝置 •之時相同，也容易形成具有與構成半導體元件之半導體膜 不同之電阻値。 如上述般若依據本發明，則可以比較容易製造極有效 果能防止在畫像訊號線或對向電極電位線殘留電荷的光電 裝置。 於本發明之光電裝置之製造方法之一態樣，在上述第 1形成工程中，上述第1及第2半導體膜是於上述第1及 第2摻雜工程之前，互相以相同工程被成膜或圖案製作。 ^ 若依據該態樣，因第1及第2半導體膜是以相同工程 被成膜及圖案製作，故可簡化製程。但是，即使於以另外 的工程交該些半導體膜予以成膜及圖案製作之後，對構成 放電電阻之半導體膜執行專用之雜質摻雜亦可。 本發明之光電裝置之製造方法之其他態樣中，在上述 第1形成工程中，於實施上述第1摻雜工程時，上述第2 半導體膜是藉由用以阻止摻雜上述第1濃度之雜質的第1 抗蝕層而被覆蓋。 3 -17- 1328135 若依據該態樣，於實施第1摻雜工程之時，第2半導 體膜因藉由第1抗蝕層而被覆蓋，故相對於構成半導體元 件之第1半導體膜，可以與該雜質濃度或雜質種類或放電 電阻之面積或配置等，無關係地形成構成放電電阻之第2 半導體膜。 於該態樣是在上述第1形成工程中，上述第2摻雜工 程是以在上述放電電阻和上述畫像信號線及上述對向電極 電位線之至少一方之連接部，局部性存在由比上述放電電 阻更高濃度地摻雜雜質之上述半導體所構成之部分之方式 春 ，經由使比藉由上述第1抗蝕層所覆蓋之區域更寬廣之區 域予以露出之第2抗蝕層而以上述第2濃度執行雜質摻雜 〇 若如此製造時，則可以再放電電阻之連接部，局部性 形成從被雜質摻雜比放電電阻更高之高濃度之半導體層所 構成之部分。依此，存在有在連接部不被雜質摻雜之極高 電阻之半導體膜部分，可有效果防止無法取得畫像訊號線 或對向電極電位線和放電電阻之間的導電性。於執行雜質 β 摻雜之時，因藉由罩幕尺寸誤差或圖案誤差等，取得如此 及鋼電阻之半導體膜部分，故以使用如此互相微妙移動圖 案之第1及第2抗鈾層，使得在連接部構築低電阻化之部 分，則在實踐上極爲有利。 本發明之光電裝置之製造方法之其他態樣中，上述被 引繞之配線，是包含在上述基板上，經由層間絕緣膜通過 上述放電電阻之上層側或下層側之配線部分，上述畫像信 -18- ,’(漁 1328135 號線是由供給被串並聯展開之多數畫像信號之多數畫像信 號線所構成，該多數畫像信號線各個經由上述放電電阻以 多數放電電阻中所對應之一個的放電電阻，而電性連接於 上述接地電位線，上述多數放電電阻之電阻長及電阻寬是 被調整在特定範圍內，上述配線部分相對於所有上述多數 放電電阻是被重疊，上述第2摻雜工程是以相同工程摻雜 上述多數放電電阻。 若依據該態樣，藉由第2摻雜工程，因以相同工程摻 • 雜多數之放電電阻，針對多數放電電阻，可以使電阻長度 及電阻寬度調整在特定範圍內，並且比較容易對所有多數 放電電阻，均等重疊經由層間絕緣膜而通過放電電阻之上 層側或是下層側之配線部分。殘留電荷之畫像訊號之每系 列的不均勻被降低。依此，可以迴避於自檢查裝置取出之 時等，由於產生殘留電荷之不均勻，在畫素電極及對向電 極間被施加不均勻之直流電壓，被挾持兩電極間之液晶等 之光電物質具有不均勻而引起圖像殘影之事態。因此，可 ® 有效果防止畫像訊號之每系統之顯示不均勻。 本發明之電子機器因具備有上述本發明之光電裝置， 故意可實現可顯示高品質畫像之電視、行動電話、電子記 事本、文字處理器、取景型或螢幕直視型之錄影機、工作 台、視訊電話、POS終端機、觸控面板等，含有將光電裝 置當作曝光用光學頭使用之印表機、影印、傳真機等之畫 像形成裝置等之各種電子機器。再者，作爲本發明之電子 機器，亦可以實現電子紙等之各種電泳裝置；電子發射（ -19- 1328135

Field Emission Display 及 Conduction Electro-Emitter

Di splay )等。 本發明之作用及其他優點由下述說明之實施形態明顯 可知。 【實施方式】 [第1實施形態] 以下，針對本發明之第1實施形態，參照第1圖至第 11圖予以說明。以下之實施形態是將本發明之光電裝置適 鲁 用於驅動電路內藏型之TFT主動矩陣驅動方式之液晶裝置 〇 首先，參照第1圖及第2圖，針對本實施形態所涉及 之光電裝置之全體構成，予以說明。在此第1圖是表示本 實施形態所涉及之光電裝置之構成的平面圖，第2圖爲第 1圖之Η - Η ’線之剖面圖。 於第1圖及第2圖中，本實施形態所涉及之光電裝置 中，對向配置有TFT陣列基板10和對向基板20。於TFT ® 陣列基板1 0和對向基板20之間封入液晶層5 0，TFT陣列 基板10和對向基板20是藉由密封材料52互相黏接，該 密封材料52被設置在位於當作本發明所涉及之「畫素區 域」之一例的畫像顯示區域l〇a之周圍的密封區域上。 於第1圖中，與配置有密封材料52之密封區域之內 側並行，規定畫像顯示區域1 0a之框緣區域的遮光性之框 緣遮光膜53，被設置在對向基板20側。周邊區域中，位

-20- 1328135 於配置有密封材52之密封區域之外側之區域，沿著TFT 陣列基板10之一邊，設置有資料線驅動電路101及外部 電路連接端子102。在比沿著該一邊之密封區域更內側， 以被框緣遮光膜53覆蓋之方式，設置有取樣電路301。再 者，掃描線驅動電路104是被設置在沿著鄰接於該一邊之 兩邊的密封區域之外側。並且，如此一來，因連接被設置 在畫像顯示區域l〇a之兩側的兩個掃描線驅動電路104間 ，故沿著TFT陣列基板1 0之剩下一邊，設置多數配線 # 105。再者，在TFT陣列基板10上，於相向於對向基板 20之4個偶角部的區域，配置有以上下導通材1〇7連接兩 基板間之上下導通端子106。依此，可以在TFT陣列基板 1 〇和對向基板20之間取得電性導通。 於第2圖中，在TFT陣列基板10上形成安裝有畫素 開關兀件之畫素開關用之TFT (Thin Film Transistor)或 掃描線 '資料線等之配線的疊層構造》在畫像顯示區域 l〇a’於設置有畫素開關用TFT或掃描線、資料線等之配 線之上層，設置畫素電極9a。另一方面’在對向基板20 之TFT陣列基板10之相向面上，形成有遮光膜23。然後 ’在遮光膜23上，與多數畫素電極9a相向形成由IT0等 之透明材料所構成之對向電極2 1。 並且’在此雖然無圖示，但是在TFT陣列基板1〇上 ，除資料線驅動電路101、掃描線驅動電路1〇4之外，還 形成有後述之放電電阻、靜電保護電路等。另外，即使形 成有用以檢查製造途中或出貨時之該液晶裝置之品質、缺 -21 - 1328135 陷等之檢查電路、檢查用圖案等亦可。 再者，LCOS或DMD等之在矽基板形成元件之裝置， 是可以形成電晶體以取代TFT，來當作畫素開關元件。 再者，液晶於IPS模式之時，對向電極21是被設置 在TFT陣列基板10上。 接著，針對該液晶裝置之主要構成，參照第3圖予以 說明。在此，第3圖是表示本實施形態所涉及之液晶裝置 之重要部位之構成。 於第3圖中，液晶裝置是經由液晶層相向配置由玻璃 鲁 基板或矽基板等所構成之TFT陣列基板10和對向基板20 (參照第2圖），控制施加在畫像顯示區域10a被區分配 列之畫素電極9a的電壓，成爲對每畫素調製施加於液晶 層50(參照第2圖）之電場的構成。依此，控制兩基板間 之透過光量，灰階顯示畫像。該液晶裝置是採用TFT主動 矩陣方式，在TFT陣列基板10之畫素顯示區域l〇a，形 成矩陣狀被配置之多數畫素電極9a，和互相交叉配列之多 數掃描線2及資料線3，構築對應於畫素之畫素部。並且 ® ，在此雖然無圖示，但在各畫素電極9a和資料線3之間 ，形成有因應經由掃描線2各被供給之掃描訊號而控制導 通、非導通之TFT，或用以維持施加於畫素電極9a之電 壓的蓄積電容。再者，於畫像顯示區域10a之周邊區域， 形成有資料線驅動電路101等之驅動電路、外部電路連接 端子102及靜電保護電路410。並且，包含有用以供給畫 像訊號VID1〜VID6之畫像訊號線91及用以供給屬於接地 -22- 1328135 電位之電源的第2電源VSSX、VSSY之接地電位線93 引繞配線90，是從外部電路連接端子1〇2被引繞至資料 驅動電路101等之驅動電路。在此，引繞配線90爲本 明所涉及之「被引.繞之配線」的一例。 在對向基板20(參照第2圖）上，形成有相向於畫 電極9a之對向電極21。引繞配線90又包含有用以供給 向電極電位LCCOM至對向電極21之對向電極電位線 。在TFT陣列基板1〇上，又形成有用以互相電性連接 ® 向電極電位線99及對向電極21之上下導通端子106, TFT陣列基板10及對向基板20 (參照第2圖）間，設 有互相電性連接上下導通端子106及對向電極21 (參照 2圖）之上下導通材料107。 畫像訊號線91及對向電極電位線99各經由比構成 像訊號線91、對向電極電位線99及接地電位線93之導 膜高電阻之放電電阻400，而電性被連接於接地電位 93a 〇 ® 接著’針對如此所構成之本實施形態之液晶裝置之 作，參照第3圖予以說明。 於本實施形態之液晶裝置動作時，自經由FPC等而 連接於外部電路連接端子102之外部電路經由外部電路 接端子102及引繞配線90，將用以使資料線驅動電路1 予以動作之時脈訊號、第1電源訊號VDDX、第2電源 號VSSX、控制訊號及畫像訊號VID1-VID6等之各種訊 ，供給至資料線驅動電路101。與此並行，自外部電路 的 線 發 素 對 99 對 於 置 第 畫 電 線 動 被 連 0 1 訊 號 經 -23- 1328135 由外部電路連接端子102及引繞配線90，供給用以使掃描 線驅動電路104予以動作之時脈訊號、第1電源訊號 VDDY、第2電源訊號VSSY、控制訊號等之各種訊號。此 時，經由引繞配線90中之接地電位線93a，屬於接地電位 之第2電源訊號VSSK是被供給至資料線驅動電路1〇14， 經由接地電位線93b，屬於接地電位之第 2電源訊號 VSSY是被供給至掃描線驅動電路104。再者，經由引繞 配線90中之畫像訊號線91，畫像訊號V1D1〜VID6被供給 至取樣電路301。另外，經由引繞配線90中之對向電極電 φ 位線99，又經由上下導通端子106及上下導通材107，對 向電極電位LCCOM是被供給至對向電極21 (參照第2圖 )。依此，藉由資料線驅動電路101，畫像訊號 VID1〜 VID6是經由資料線3而被供給至畫素部，並且，藉由掃 描線1 04，掃描訊號是經由掃描線2而被供給至畫素部， 在各畫素部驅動被挾持於畫素電極9a及對向電極21間之 液晶層50’依此執行主動矩陣驅動。並且，掃描線2及資 料線3是以在TFT基板10上互相交叉之方式，各被多數 · 配線。再者，在此雖然無圖示，但是在畫素部，形成有畫 素電極9a，和在掃描線2連接閘極並且因應自掃描線2所 供給之掃描訊號，而將自資料線3所供給之畫像訊號 VID1〜VID6選擇供給至畫素電極9a的畫素開關用之TFT 〇 在本實施形態中，畫像訊號線9 1及對向電極電位線 99之各個是經由屬於高電阻之放電電阻400而電性被連接 -24- 1328135 於接地電位線93 a。因此，於該液晶裝置完成時或交貨時 等，被設置在檢查裝置，於執行該動作檢查或動作調整之 後，即使自此取出，殘留於液晶裝置中之畫像訊號線91 及對向電極電位線99之電荷，或被連接於畫像訊號線91 或是對向電極電位線99之資料線驅動電路101、殘留在掃 描線驅動電路104等之周邊電路內之各種電子元件等之電 荷，是在從檢査或調整後至取出之些許時間內，經由放電 電阻400被放電至接地電位93a。在此，在本實施形態中 •，放電電阻是被形成0.1ΜΩ〜5ΜΩ之電阻値，在實用上爲 佳左右之時間被放電。 因此，可以有效果迴避於自檢查裝置取出之時等，由 於殘留電荷在畫素電極9a及對向電極2間被施加直流電 壓，使得被挾持於兩電極間之液晶層5 0 (參照第2圖）引 起圖像殘影之事態。並且，因爲無殘留電荷，故可以高精 度實施之後再次被實施之檢査或調整。此時，在液晶裝置 之外部，必須要設置與接地電位線之連接用之電阻或短路 ^開關。並且，因不以畫素部之TFT所使用之膜形成放電電 阻，故設計自由度爲高。依此，可以在TFT陣列基板1〇 上所限制之區域內，安裝適當之高電阻的放電電阻。 若如上述般依據本實施形態，則可極有效果防止電荷 殘留於畫像訊號線91或對向電極電位線99。 於第3圖中，本實施形態中，尤其畫像訊號線91及 對向電極電位線99是各在連接於外部電路連接端子102 之前端，和位於相反側之配線終端，經由放電電阻400電 1328135 性被連接於接地電位線93a。 因此，比起將外部電路連接端子1〇2或是連接於此之 配線前端，連接於接地電位線之情形’可增大能夠形成放 電電阻之面積或面積的自由度，依此，即使針對可實現之 電阻値，亦可使自由度變寬。並且，於畫像訊號線91及 對向電極電位線99是連接於放電電阻400之部分和外部 電路連接端子102之間，亦可安裝靜電保護電路410或輸 入保護電路等之各種電路。 並且，畫像訊號線91及對向電極電位線99各個即使 · 在配線途中，經由放電電阻400，被電性連接於接地電位 線93a亦可。於如此所構成之時，亦可取得和上述相同之 效果。 除此之外，在本實施形態中，在TFT陣列基板1 0上 ，又形成有被配置在引繞配線90之途中之靜電保護電路 410。在此，就以靜電保護電路410之具體構成，可採用 經由例如被二極體連接之TFT，或是引繞配線經由二極體 而被連接於電源配線等之形式等之既有各種形式之靜電保 # 護電路。畫像訊號線91及對向電極電位線9 9是在從外部 電路連接端子102觀看比靜電保護變路410遠之側，經由 放電電阻4〇〇被電性連接於接地電位線。並且，即使在靜 電保護電路410，經由放電電阻400被電性連接於接地電 位線亦可。 若依據本實施形態，畫像訊號線9 1及對向電極電位 線99被連接於放電電阻400之部分和外部電路連接端子 -26- 1328135 102之間，因存有靜電保護電路410，故即使安裝 寸之放電電阻400，亦使因存有靜電而導致該微小 放電電阻400而被靜電破壞之可能性降低。如此一 安裝該微小尺寸之放電電阻400時，則不會導致基 置之大型化，並且因不會引起靜電破壞之裝置不良 於實踐上極爲有利。 並且，在本實施形態中，對向電極電位線99 訊號線91是經由放電電阻400，而被電性連接於互 •連接於相同之接地電位線93a。依此，容易經由放 400使兩配線間之電位差幾乎成爲無之狀態。換言 謀求短縮經由放電電阻400使兩配線間之電位差成 無之狀態爲止的時間。 接著，針對本實施形態中之畫素開關用之TFT 電阻之構成，參照第4圖至第6圖予以說明。在此 是表示任意畫素開關用之TFT之沿著通道區域之橫 剖面圖。第5圖是第3圖中之C1之部分擴大平面 ® 6圖是第5圖中之A-A ’剖面圖。 於第4圖中，畫素開關用之TFT30是具有 Lightly Doped Drain)構造，具備有藉由掃描線2 來自該掃描線2之電場形成通道之半導體層la之 域la’、包含絕緣掃描線2和半導體層la之閘極絕 絕緣膜2a、半導體層la之低濃度源極區域lb及低 極區域lc、半導體層la之高濃度源極區域Id以及 汲極區域le » 微小尺 尺寸之 來，若 板或裝 化，故 及畫像 相電性 電電阻 之，可 爲幾乎 及放電 第4圖 斷面的 圖。第 LDD ( 、藉由 通道區 緣膜之 濃度汲 高濃度 -27- 1328135 在掃描線2上’形成有通往高濃度區域id之接觸孔 81及通往高濃度汲極區域le之接觸孔83各被開孔之第1 層間絕緣膜4 1。 在第1層間絕緣膜41上，形成有蓄電電容之下部電 容電極71，經由接觸孔83，被電性連接於高濃度汲極區 域1 e。在該些上面，形成有開口接觸孔8 1之第2層間絕 緣膜42。 在第2層間絕緣膜42上，形成有資料線3，經由接觸 孔81，電性連接於高濃度源極區域Id。在該些上面依序 · 形成有第3層間絕緣膜43及畫素電極9a。 另外，在T F T 3 0之下側經由底層絕緣膜：2設置有下 側遮光膜1 1 a。下側遮光膜1 1 a是爲了從TFT陣列基板1 0 側射入至裝置內之返回光，遮光TFT30之通道區域la’及 該周邊而被設置。 於第5圖中，畫像訊號線91是由供給被串聯-並聯展 開之多數之畫像訊號VID1~VID6的多數畫像訊號線91a~ 91f所構成，多數畫像訊號線91 a~9 If各個是經由當作放 ® 電電阻400之多數之放電電阻40 0a~40 Of中之對應的一個 放電電阻，而被電性連接於接地電位線93a。 於第6圖中，放電電阻4 00是在TFT陣列基板10上 ，經由基底絕緣膜12而由被雜質摻雜之半導體層4a所構 成。並且，放電電阻400和畫像訊號線91及對向電極電 位線99之連接部，局部性存在有由被雜質摻雜比放電電 阻400高濃度之半導體層4a所構成之高濃度雜質摻雜部 -28- 1328135 分4d及4e。於放電電阻4 00上，形成有通至高濃度雜質 部分4d及4e之接觸孔85及87各被開口之第1層間絕緣 膜41。 於第1層間絕緣層41之上，形成有畫像訊號線91d 及接地電位線93a。畫像訊號線91d是經由接觸孔85，而 電性連接於高濃度雜質摻雜部分，接地電位線93a是經由 接觸孔87，而電性連接於高濃度摻雜部分4e。在該些上 方順序形成有第2層間絕緣膜42及第3層間絕緣膜43。 因如上述構成，在連接部存在有無被雜質摻雜之極高 電阻之半導體部分，故可以有效果防止畫像訊號線91或 對向電極電位線99和放電電阻400之間無法取得導電性 。實際上，於執行雜質摻雜之時，由於罩幕之尺寸誤差或 圖案誤差等，因發生如此極高電阻之半導體膜部分，故如 本態樣般以在連接部構築低電阻高濃度雜質摻雜而使成爲 低電阻化之部分，則在實踐上極爲有利。 並且，於本實施形態中，放電電阻400雖然是連接於 資料線驅動電路用之接地電位線93a，但是即使連接於掃 描線驅動電路用之接地電位線93b亦可。 對構成畫素開關用之TFT之半導體膜所執行之雜質摻 雜不同之專用之雜質摻雜，是對構成放電電阻400之半導 體膜4a所執行，具有與構成半導體之半導體膜不同之電 阻値。 接著，針對本實施形態中之放電電阻之製程，參照第 7圖及第8圖予以說明。在此，第7圖及第8圖爲放電電 -29- 1328135 阻及畫素開關用之TFT之製造工程圖。 首先，第7圖（a)之工程是準備例如矽基板、石英 基板、玻璃基板等之TFT陣列基板1〇。在此’最理想是 在N2(氮）等之惰性氣體環境下，以大約85 0~ 1300°C， 更佳爲1 000°C之高溫執行熱處理，之後再所實施之高溫製 程中，以減少在基板10產生變形之方式，執行前處理。 接著，在如此被處理之TFT陣列基板10之全面，藉 由濺鍍法等，將Ti、Cr、W、Ta、Mo及Pd等之金屬或金 屬氧化矽等之金屬合金膜，形成100〜500nm左右之膜厚， 修 最佳爲20 Onm之膜厚的遮光膜之後，藉由例如光微影法及 蝕刻處理，形成在畫素開關用之TFT之下側所形成之規定 圖案之下側遮光膜1 1 a。 接著，在下側遮光膜11a之上方，藉由常壓或減壓 CVD法等，使用TEOS (四乙氧基矽烷）氣體、TEB (三 乙羥基硼酸）氣體、TMOP (三羥甲基丙烷）氣體等，摻 雜NSG (無矽酸鹽玻璃），或是摻雜有磷（P)或是硼（B )而所構成之PSG、BSG、BPSG等之矽酸鹽玻璃、氮化 ® 矽膜、氧化矽膜等所構成之底層絕緣層12。 接著，在底層絕緣膜12上，藉由檢壓CVD等形成非 晶質矽膜，施予熱處理，依此使聚矽膜予以固相生長。或 是不經非晶質矽膜，藉由減壓CVD法等直接形成聚矽膜 。接著，對該矽膜，施予例如光微影法及蝕刻處理，形成 具有特定圖案之第1半導體膜la及第2半導體膜4a。並 且，藉由熱氧化，形成將成爲閘極絕緣膜之絕緣膜2a。其

-30- 1328135 結果，第1半導體膜la及第2半導體膜4a之厚度，是成 爲大約30〜150nm之厚度，最佳爲大約35~50nm之厚度， 絕緣膜2a之厚度是大約爲20~150nm之厚度，最佳爲大約 30~100nm之厚度。 接著，第7圖（b)之工程是接著在畫素開關用之 TFT部分，例如藉由減壓CVD法等，將聚矽膜堆疊成大 約100〜500nm之厚度，並且，熱擴散磷（P)，導電化該 聚矽膜之後，藉由光微影法及蝕刻處理’形成具有規定圖 _案之掃描線2。 接著，於第7圖（c)之工程中，接著’在畫素開關 用之TFT部分中，以低濃度摻雜雜質離子，依此形成低濃 度源極區域lb及低濃度汲極區域lc之半導體層la。另外 ，放電電阻部分是藉由阻止雜質摻雜之抗蝕層60而覆蓋 接著，第8圖（a)之工程，是接著在畫素開關用之 TFT部分中，藉由以高濃度摻雜雜質離子，形成包含低濃 度源極區域lb及低濃度汲極區域lc、高濃度源極區域Id 及高濃度汲極區域le之LDD構造之畫素開關用TFT30之 半導體膜la。另外，放電電阻部分是藉由特定圖案之抗蝕 層61而覆蓋，依此形成包含有高濃度摻雜區域4d及4e 之半導體膜4a。 接著，第8圖（b)之工程，是接著畫素開關用之 TFT部分藉由抗蝕層62覆蓋全體。放電電阻部分是藉由 抗蝕層62覆蓋高濃度摻雜區域4d及4e之上方。藉由以 -31 - 1328135 特定濃度摻雜雜質離子，形成放電電阻4〇〇。 接者’第8圖（c)之工程是在畫素開關用之TFT部 分’形成下部電容電極71及資料線3。另外，在放電電阻 部分形成畫像訊號線91及接地電位線93a。首先，例如藉 由乾触刻法或是濕飽刻法或是該些組合，在第1層間絕緣 膜41開孔接觸孔83 ' 85及87。接著，例如，藉由檢壓 CVD法等堆曼聚砂膜’並且若擴散磷（p)，導電化該聚 砂膜而形成下部電容電極71、畫像訊號線91及接地電位 線93 a。在下部電容電極71上，又藉由例如減壓CVD法鲁 '電獎CVD法等’將高溫氧化矽膜（ητο膜）或氮化矽 膜所構成之介電體膜堆疊成膜厚5 0nm左右之比較薄的厚 度之後，藉由濺鍍將Ti、Cr、W、Ta、Mo及Pd等之金屬 矽化物之金屬合金膜’形成上述電容電極。如此一來，形 成蓄積電容。接著’在第2層間絕緣層42開孔接觸孔81 »接著’堆疊導電膜3a，形成資料線3。在該上方形成第 3層間絕緣膜43及畫素電極9a。

若依據本實施形態，並不是如上述專利文獻2所述般 · 以畫素部之TFT所使用之膜形成放電電阻400，放電電阻 400是對構成放電電阻400之半導體膜，執行與對畫素開 關用之TFT30等之畫素部或周邊電路之半導體膜所執行之 雜質摻雜不同之專用雜質摻雜（參照第8圖（b))，故 針對雜質濃度或雜質之種類，或者放電電阻4〇〇之面積或 配置等，可與構成畫素開關用之TFT3 0等之畫素部或周邊 電路之半導體元件無關係予以設定。依此，在受限之TFT 1328135 陣列基板10上區域要確保用以安裝放電電阻400之區域 ，則非常容易。尤其，即使於相對於小型液晶裝置或TFT 陣列基板，畫像顯示區域爲大型之液晶裝置之時，也容易 確保如此之區域。該些結果，能夠以所欲之面積並且所欲 之位置形成所欲之電阻値之放電電阻400。 如上述般若依據本實施形態，則可極有效果防止在畫 像訊號現91或對向電極電位線99殘留電荷。 並且，構成半導體元件之半導體膜和放電電阻之半導 I體膜，即使以相同時機成膜或圖案製作之後，再以不同時 機雜質摻雜亦可。或者，該些半導體膜即使於以另外時機 成膜及圖案製作之後，再以另外的時機被雜質摻雜亦可。 (變形例） 接著，參照第9圖至第1 1圖，針對本實施形態所涉 及之變形例予以說明。在此，第9圖是與本實施形態所涉 及之第1變形例之第5圖相同主旨之圖式。第10圖是與 ® 第1變形例之第6圖相同主旨之剖面圖。第11圖是與第2 變形例之第6圖相同主旨之剖面圖。 第9圖及第10圖是表示第1變彤例，引繞配線90是 在TFT陣列基板10上，即使包含有精由層間絕緣膜通過 放電電阻400之上層側之配線部亦可。該構成中，引繞配 線90至少與放電電阻400重疊之區域是在與畫像訊號線 91同層被形成》 再者，第11圖是表示第2變形例，引繞配線90是在 -33- 1328135 TFT陣列基板1 0上，即使包含經由層間絕緣膜通過放電 電阻400之下層側之配線部亦可。於該構成中，引繞配線 90至少與放電電阻400重疊之區域，是在與畫素開關用 ίΡΤ之下側遮光膜11a同層（TFT陣列基板10和底層絕 緣膜12之間之層）被形成。 如此一來，引繞配線90因包含通過放電電阻400之 上層側或是下層側之配線部分，故不需要將安裝放電電阻 400之TFT陣列基板10上之平面區域分成放電電阻400 專用，在該上層側或下層側，可以配置與放電電阻400不 鲁 同之引繞配線90或周邊電路部分。尤其，如本實施形態 所式般，若將靜電保護電路410(參照第3圖）設置在規 定位置，如此一來，不管經由層間絕緣膜構築電容器構造 ，以該部分可以降低放電電阻400被靜電破壞之可能性。 並且，畫像訊號線91是由供給被串聯並聯展開之多 數畫像訊號VID1-VID6之多數畫像訊號線91a〜91f所構成 ，多數畫像訊號線91a〜91f各個是經由當作放電電阻400 之多數放電電阻400a〜4〇Of之電阻長L及電阻寬是被調整 ® 在特定範圍內，最佳電阻長L及電阻寬W爲相同設定値 ‘ 。依此’可以使放電電阻400a〜400f之電阻値調整在特定 範圍內（最佳成爲相同）。然後，引繞配線90之配線部 分是對所有多數之放電電阻400a〜400f重疊，最佳爲對所 有多數放電電阻400a~400f均等重疊。因此，電阻長L及 電阻寬W因應調整之程度，或均等重疊之程度，自多數 畫像訊號線91a〜91f所放電之電荷量，是互相接近，最理

-34- 1328135 想爲相等》換言之，放電後之畫像訊號線91a〜91f之電位 是互相接近，或最佳爲相等，降低殘留電荷之畫像訊號 VID1〜VID6之每系列的不均勻。依此，可以迴避於自檢查 裝置取出之時等，由於產生殘留電荷之不均勻’在畫素電 極9a及對向電極21間被施加不均勻之直流電壓’被挾持 兩電極間之液晶層50 (參照第2圖）具有不均勻而引起圖 像殘影之現象。因此，可以有效果防止發生畫像訊號 VID1〜VID6之每系列之顯示不均勻。 並且，因無殘留電荷之不均勻，故可以於之後以高精 度實施再次被實施之檢査或調整。更具體而言，可以迴避 於執行檢査之時，由於殘留電荷之不均而無法高精度對周 邊電路或畫素部執行正常或非正常之判定的實踐上之大問 題。 並且，若將上述特定範圍設定成在如此殘留電荷不產 生波及損害的畫像訊號VID1-VID6之每系列的不均勻之 程度即可。更具體而言，邊添加製造誤差，邊藉由實驗、 經驗、模擬等，使殘留電號不產生殘留電荷，若將多數放 電電阻400a~400f所涉及之電阻長L及電阻寬W之範圍， 設定成上述之特定範圍亦可。再者，單純上是設計成使多 數放電電阻400a〜40 Of所涉及之電阻長L及電阻寬W調整 成相同値，並且將配線部分對所有多數放電電阻 40 0 a〜400f均等重疊即可。更佳爲若以相同時機形成該些 多數放電阻400a〜400f時，則使製程變成容易，並且也容 易使電阻値一定。 -35- 1328135 [第2實施形態] 接著，針對第2實施形態所涉及之液晶裝置之製造方 法，參照第3圖、第7圖、第8圖及第12圖予以說明。 第圖是表示本實施形態所涉及之液晶裝置之製造方法 的流程圖。 於第12圖中，本實施形態所涉及之液晶裝置之製造 方法是在TFT陣列基板10上，具有形成畫素部9a、資料 線驅動電路101、包含有掃描線驅動電路104等之周邊電 · 路、外部電路連接端子102'引繞配線90及放電電阻400 之第1形成工程（S10)，和在對向基板20上形成對向電 極21之第2形成工程（S2〇)，和互相貼合TFT陣列基板 1〇及對向基板20之貼合工程（S30)。 第1形成工程（S10)是具有對構成包含有如第3圖 所示之畫素部9a或是或是資料線驅動電路1〇1、掃描線驅 動電路104等之周邊電路之至少一部份的半導體元件之第 1半導體膜la(參照第7圖（c))，以第1濃度摻雜雜 鲁 質之第1摻雜工程（S11)。還有與第1摻雜工程不同， 對構成放電電阻400之第2半導體膜4a (參照第8圖（b ))，以第2濃度摻雜雜質的第2摻雜工程（S12)。 若依據本實施形態所涉及之液晶裝置之製造方法時， 針對TFT陣列基板10是依據包含成膜處理、圖案製作處 理、雜質摻雜處理、高溫處理等之各種處理的第1形成工 程，形成包含有資料線驅動電路101、掃描線驅動電路

-36- 1328135 104等之周邊電路、外部電路連接端子102、引繞配線90 、放電電阻400等。 另外，針對對向基板20，是藉由包含有成膜處理、圖 案製作處理、雜質摻雜處理、高溫處理等所涉及之各種處 理的第2形成工程（S20)，形成對向電極21等。之後， 依據貼合工程，以形成最後挾持液晶層50 (參照第2圖） 之形式，貼合TFT陣列基板10及對向基板20。 在此，尤其在形成TFT陣列基板10之第1形成工程 • (S10)中，藉由第1摻雜工程（S11)，對構成包含有畫 素部9a或是資料線驅動電路101、掃描線驅動電路104等 之周邊電路之一部份的半導體元件之第1半導體膜la，以 第1濃度執行雜質摻雜（參照第7圖（c))。 在此之前或之後，藉由與第1摻雜工程（S10)不同 之工程，即是用以形成放電電阻400之專用之第2摻雜工 程（S20 )，以第2濃度對構成放電電阻400之第2半導 體膜4a執行雜質摻雜（參照第8圖（b ))。 ® 因此，若依據第2實施形態，並非如上述專利文獻2 所述般以畫素部之TFT所使用之膜形成放電電阻，因對半 導體膜執行專用之雜質摻雜而形成放電電阻400,故針對 雜質濃度或雜質之種類或放電電阻400之面積或配置等， 則可與構成畫素部或包含有資料線驅動電路1〇1及掃描線 驅動電路104之周邊電路之半導體元件無關係予以設定》 依此，與第1實施形態之液晶裝置相同，也容易將放電電 阻400形成具有與與構成畫素開關用之TFT30之半導體膜 -37- 1328135 不同之電阻値。 如上述般若依據本發明，則可以比較容易製造極有效 果能防止在畫像訊號線91或對向電極電位線99殘留電荷 的光電裝置。 本實施形態所涉及之液晶裝置之製造方法，尤其是在 第1形成工程（S10)中，第1半導體膜la及第2半導體 膜4a是於第1摻雜工程（S11)及第2摻雜工程（S12) 之前，互相於相同時機被成膜及圖案製作。 依此，因以相同時機形成及圖案製作第1半導體膜la · 及第2半導體膜4a，故以圖製程之簡化。但是，於以另外 時機成膜及圖案製作之後，即使對構成放電電阻執行專用 之雜質摻雜亦可。 本實施形態所涉及之液晶裝置之製造方法，尤其在第 1形成工程（S10)中，於實施第1摻雜工程（S11)時， 第2半導體膜4a是藉由用以阻止第1濃度之雜質摻雜之 第1抗蝕層61(第8圖（a))被覆蓋。並且，第1抗蝕 層51爲例如覆蓋第5圖及第9圖之61’之虛線所示之矩形 β 區域的抗蝕層。 因此，於實施第1摻雜工程（S11)之時，第2半導 體膜4a因藉由第1抗蝕層61(參照第8圖（a))所覆蓋 ，故針對該雜質濃度或雜質種類，或者放電電阻之面積或 配置等，可以與構成半導體元件之第1半導體膜la無關 係地形成構成放電電阻400之第2半導體膜4a。 並且，於第1形成工程（S10)中，即使第2摻雜工 -38-

1328135 程（S12)是以在與放電電阻400和畫像訊號線91 I 對向電極電位線99之至少一方的連接部，局部性芒 被雜質摻雜比放電電阻400高濃度之半導體層所構反 分的方式，經由使比依據第1抗蝕層61所覆蓋之H 寬之區域予以露出之第2抗飩層62,以第2濃度執f 摻雜而予以製作亦可（參照第8圖（b))。並且， 抗蝕層62是例如是具有以例如在第5圖及第9圖以 線所示之矩形狀之開口部的抗蝕層亦可。 若如此地予以製作時，則在放電電阻4 0 0之連接 可以局部性形成由比放電電阻400更高濃度被雜質摻 半導體層所構成之高濃度雜質摻雜部分4d及4e。依 存在有連接部不被雜質摻雜之極高電阻之半導體膜部 可有效果防止在畫像訊號線91或對向電極電位線99 電電阻之間無法取得導電性之事態。於執行雜質摻雜 ，藉由罩幕之尺寸誤差或圖案誤差等，因發生如此極 阻之半導體膜部分，故如此使用互相微妙將圖案偏移 1抗蝕層61及第2抗蝕層62，將電阻化之部分構築 接部在實踐上則極有利》

本實施形態所涉及之液晶裝置之製造方法中，弓 線90是於TFT陣列基板1 〇上，包含經由層間絕緣® 過放電電阻400之上層側或下層側之配線部分。畫| 線 91是由供給被串聯-並聯展開之多數畫像 7101〜¥106的多數畫像訊號線91&〜91£所構成，多婁 訊號線91a〜91f各經由作爲放電電阻400之多數放I C上述 =在由 ^之部 [域更 :雜質 第2 62,虛 丨部， )雜之 :此， ;分， 和放 :之時 丨高電 •之第 :在連 丨繞配 [而通 ί訊號 訊號 ^畫像 ΐ電阻 -39- 1328135 400a~400f中，所對應之一個放電電阻而被電性連接於接 地電位線。並且，多數放電電阻400a~4 00f之電阻長L及 電阻寬是被調整在特定範圍內，配線部分是對所有多數放 電電阻400a〜4 00f重疊，第2摻雜工程（12)是以相同時 機摻雜多數放電電阻400a~400f。 若依據本實施形態之液晶裝置之製造方法，藉由第2 摻雜工程（S12)，因以相同時機摻雜多數放電電阻 400a~400f，故針對多數放電電阻400a〜400f，可以使電阻 長L及電阻寬W調整成相同設計値。因此，可以比較容 Φ 易對所有多數放電電阻400a〜400f，均等重疊經由層間絕 緣膜而通過放電電阻400之上層側或是下層側之配線部分 。殘留電荷之畫像訊號VID1-VID6之每系統之不均勻被 降低。依此，可有效果迴避於自檢查裝置取出時等，由於 產生殘留電荷之不均勻，在畫素電極9a及對向電極21間 被施加不均勻之直流電壓，被挾持於兩電極間之液晶層50 持有不均勻而引起圖像殘存之事態。因此，可以有效果防 止畫像訊號VID1〜VID6之每系列之顯示不均勻之事態。 春 [電子機器] 接著，針對將上述光電裝置之液晶裝置適用於各種電 子機器之情形予以說明。 首先，針對將該液晶裝置當作光閥使用之投影機予以 說明。第13圖是表示投影機之構成例的平面圖。如該第 13圖所示般，在投影機1100內部設置有由鹵素燈等之白

-40- 1328135 色光源所構成之燈元件1102»自該燈元件1102所射出之 投射光是藉由被配置在光導1104內之4片鏡11 06及2片 二色向鏡11089而分離成RGB3原色，當作被射入至對應 於各原色之光閥的液晶面板1 1 10R、1 1 10B及1 1 10G。 液晶面板1110R、1110B及1110G之構成，是與上述 液晶裝置相等，以自畫像訊號處理電路所供給之R、G、B 之原色訊號而各被驅動者。然後，藉由該些液晶面板所調 製之光，是自3方向射入致二色向稜鏡112。在該二色向 •稜鏡1112中，R及B之光折射成90度，另外G之光則前 進。因此，合成各色之畫像，其結果經由投射投射透鏡 1114，而彩色畫像被投射至螢幕等》 在此，當針對各液晶面板1110R、1110B及1110G之 顯示像予以注目時，液晶面板1 1 1 〇 G之顯示像對於液晶面 板1 1 1 OR、1 1 1 0B之顯示像必須成左右反轉。 並且，在液晶面板1110R、1110B及1110G，因藉由 二色向鏡1108，射入對應於R、G、B之各原色之光，故 ®必須設置彩色濾光片。 接著，針對將液晶裝置適用於攜帶型之個人電腦之例 予以說明。第14圖是表示該個人電腦之構成的斜·視圖° 於第14圖中，電腦1200是由具備有鍵盤1202之本體部 1204、液晶顯示元件1206所構成。該液晶顯示元件1206 是藉由在先前所述之液晶裝置1 〇〇5之背面附加背光而所 構成。 並且，針對將液晶裝置適用於行動電話之例予以說明 -41 - 1328135 。第15圖是表示該行動電話之構成的斜視圖。於第15圖 中，行動電話1300是具備有多數操作按鈕1302’還有反 射型之液晶裝置1005。該反射型之液晶裝置1005是因應 所需在該前面射至前光° 並且，除參照第13圖至第15圖所說明之電子機器之 外，可舉出液晶電視、取景型螢幕直視型之視頻錄影機、 汽車導航裝置、呼叫器、電子記事本、電子計算機、文字 處理器、工作台、視訊電話、POS終端機、具備觸控面板 之裝置等。然後，當然可適用於該些各種電子機器。 · [第2實施形態] 針對本發明之第2實施形態，參照第16圖及第17圖 予以說明。 首先，針對第2實施形態所涉及之光電裝置之靜電保 護電路及放電電阻之電性構成，參照第16圖予以說明。 在此，第16圖是表示第2實施形態所涉及之光電裝置之 靜電保護電路及放電電阻之電性構成之電路圖。並且，於 ® 第16圖中，對與第1圖至第12圖所示之第1實施形態所 涉及之構成要素相同之構成要素，賦予相同參照符號，適 當省略該些說明。 在第2實施形態所涉及之光電裝置中，是與參照第3 圖所示之第1實施形態之光電裝置相同，畫像訊號線9 1 之一端是被電性連接於外部電路連接端子102，於畫像訊 號線91之途中設置靜電保護電路41 0S。

-42- 1328135 如第16圖所示般，靜電保護電路410S是具備p TFT4 10a及N通道TFT4 10b。P通道TFT410a之閘極 電性連接於供給第1電源訊號VDDX之電源訊號線 另外，N通道TFT4 10b之閘極是被電性連接於供給第 源訊號VSSX之接地電位線93a。如此一來，因被二 連接，故P通道TFT410a及N通道TFT410b各個當 極體發揮機能。依此，靜電是例如經由外部電路連接 102而被施加至畫像訊號線91之時，在TFT陣列基^ 鲁上比較接近於外部電路連接端子102之位置，可以經 通道TFT410a而快速放出靜電。因此，靜電保護 41 0S是靜電經由例如外部電路連接端子102而被施 畫像訊號線91，依此可以防止畫素開關用之TFT3 0 電破壞。並且，第16圖中，雖然僅表示被設置在用 給畫像訊號VID1之畫像訊號線91之途中的靜電保護 41 0S，但是即使於供給畫像訊號VID2〜VID6之畫像 線之各個途中，也設置有相同構成之靜電保護電路 並且，如第16圖所示般，在第2實施形態所涉 光電裝置，畫像訊號線91是在靜電保護電路410S內 是在TFT陣列基板10上比較接近外部連接端子1〇2 置’經由放電電阻400電性連接於接地電位線93a。 ，與第1實施形態所涉及之光電裝置相同，可以防止 殘留於畫像訊號線91。並且，第2實施形態所涉及之 裝置是與第1實施形態所涉及之光電裝置不同，在位 通道 是被 94 ° 2電 極體 作二 端子 友1 0 由P 電路 加至 被靜 以供 電路 STT δΑ m 4 1 OS 及之 ，即 之位 依此 電荷 光電 於與 -43- 1328135 被連接於畫像訊號線91之外部電路連接端子102之前端 相反側的配線終端，即使經由放電電阻4 0 0 (參照第3圖 )而不被電性連接於接地電位線亦可。但是，如此一 來，在位於相反側之配線終端，可冗長性具備放電電阻 400 (參照第3圖）。 於第2實施形態中，放電電阻400因被設置在靜電保 護電路410S (更具體而言，自外部電路連接端子1〇2觀 看，在比靜電保護電路410S更遠側，畫像訊號線91是與 放電電阻400電性連接），藉由被施加於畫像訊號線19 Φ 之靜電存在，放電電阻400被靜電破壞之可能性格外降低 〇 接著，針對上述靜電保護電路及放電電阻之具體構成 ，參照第17圖予以說明。在此，第17圖是表示第2實施 形態所涉及之靜電裝置之靜電保護電路及放電電阻之具體 ， 構成之平面圖。 如第17圖所示般，靜電保護電路41 0S是具備有P通 道 TFT4 1 0a 及 N 通道 TFT4 1 Ob。 · P通道TFT410a是由半導體層411a及閘極電極412a 所構成。 閘極電極412a是由與掃描線2(參照第4圖）相同之 膜所形成，經由與下部電容電極71 (參照第4圖）相同膜 所形成之電源訊號線94和接觸孔8 1 2a而電性連接。並且 ，「相同膜」是意味著在製造工程上以相同時機所形成之 膜，爲同一種類之膜，「相同膜」之主旨並非要求爲一片

-44- 1328135 膜連續’基本上，該主旨是若爲相同膜中互相被分斷之膜 部分即可。 半導體層411a是由與半導體層la(參照第4圖）相 同膜所形成。半導體層411a之汲極區域是經由電源訊號 線94和接觸孔811a而被電性連接。另外，半導體層411a 之汲極區域是經由畫像訊號線91和接觸孔813a而電性被 連接。 N通道TFT4 10b是由半導體層411b及閘極電極412b 所構成。 閘極電極4 1 2b是由與掃描線2相同之膜所形成，經 由電源訊號線94和接觸孔812b而被電性連接。 半導體層411b是由與半導體層la相同之膜所形成。 半導體層4 1 1 b之源極區域，是經由接地電位線9 3 a和接 觸孔811b而被電性連接。另外，半導體層411b之汲極區 域是經由畫像訊號線91和接觸孔813b而被電性連接。 於第17圖中，在靜電保護電路410S內，設置有放電 ® 電阻400。放電電阻400是成爲與參照第6圖所說明之第 1實施形態中之放電電阻大槪相同之構成。放電電阻400 是經由接觸孔842而與畫像訊號線91電性連接。如此一 來，放電電阻400因被安裝在靜電保護電路410S內，故 不會導致TFT陣列基板10或光電裝置全體之大型化。 並且，本實施形態中，放電電阻400是被構成具有沿 著接地電位線93a之第1部分401及畫像訊號線91之第2 部分4〇2。依此，假設放電電阻400僅由直線性連接接地 -45- 1328135 電位線93a及畫像訊號線91間之部分所構成，比起無第1 部分401及第2部分402之時，可以高電阻安裝放電電阻 400。即是，藉由沿著接地電位線93a增長第1部分4〇1， 或者加上沿著畫像訊號線91增長接觸孔841及842相互 間之距離或者取代上述，依此可增長接觸孔941及842相 互間之距離，藉由使該長度成比例之形式，則可以提高放 電電阻400之電阻。此時，爲了使放電電阻400成爲高電 阻，不需要擴寬包含接地電位線93a及畫像訊號線91之 被配列成條紋狀之多數配線的配線間距。如此之特徵是可 以在TFT基板1 〇上受限之配線區域內謀求配線之微細化 ，並且對於使放電電阻400高電阻化，在實踐上則非常有 利。 如上述般說明，若依據第2實施形態所涉及之光電裝 置，在畫像訊號線91被連接於放電電阻400之部分和外 部電路連接端子102之間，因存在靜電保護電路410S’ 故即使安裝微小尺寸之放電電阻400，由於存有靜電，故 該微小尺寸之放電電阻400被靜電破壞之可能性格外降低 。如此一來，若在靜電保護電路41 0S內安裝放電電阻 400，則不會導致TFT陣列基板10或光電裝置全體之大型 化，並且不會導致由於靜電破壞所引起之裝置不良。 本發明並不限定於上述實施形態，只要在不違反申請 專利範圍及說明書全體所讀取之發明要旨或是思想之範圍 下，可作適當變更，該變更之光電裝置及具備有該光電裝 置之電子機器皆包含在本發明之技術範圍。 -46 - 1328135 【圖式簡單說明】 第1圖是表示本發明之第1實施形態所涉及之液晶裝 置之全體構成之平面圖。 第2圖是表示第1圖之H-H’之剖面圖。 第3圖是表示本發明之第1實施形態所涉及之液晶裝 置之重要部位之構成的平面圖。 第4圖是任意畫素開關用之TFT的剖面圖。 第5圖是第3圖之C1之部分擴大平面圖。 第6圖是第5圖之A-A’剖面圖。 第7圖是放電電阻及畫素開關用之TFT之製造工程（ 其1 )。 第8圖是放電電阻及畫素開關用之TFT之製造工程圖 (其 2)。 第9圖是與第1實施形態所涉及之變形例之第5圖相 同主旨之圖式。 第10圖是與第1變形例之第6圖相同主旨之剖面圖 〇 第11圖是與第2變形例之第6圖相同主旨之剖面圖 〇 第12圖是表示第1實施形態之液晶裝置之製造方法 的流程圖。 第13圖是表示適用光電裝置之電子機器之一例的投 影機之構成的平面圖。 -47- 1328135 第14圖是表示適用光電裝置之電子機器之一例的個 人電腦之構成的斜視圖。 第15圖是表示適用光電裝置之電子機器之一例的行 動電話之構成的斜視圖。 第16圖是表示第2實施形態所涉及之光電裝置之靜 電保護電路及放電電阻之電性構成之電路圖。 第17圖是表示第2實施形態所涉及之光電裝置之靜 電保護電路及放電電阻之具體性構成之平面圖。 【主要元件之符號說明】 la :第1半導體膜 4a :第2半導體膜 4d、4e :高濃度雜質參雜部分 10 : TFT陣列基板 1 1 a :下側遮光膜 20 :對向基板 23 :遮光膜 _ 30·畫素開關用之TFT 5 0 :液晶層 61 :第1抗蝕層 62 :第2抗蝕層 90 ·’引繞配線 91、91a~91f :畫像訊號線 93 :接地電位線 -48- 1328135 99 :對向電極電{ 1 Ο 1 :資料線驅動 102 :外部電路連 104 :掃描線驅動 106 :上下導通端 107 :上下導通材 400、400a~400f、 4 10、410 S :靜電 Ϊ線 電路 接端子 電路 子 400L ：放電電阻 保護電路

-49-

Claims (1)

1328135 十、申請專利範圍 1. 一種光電裝置，其特徵爲：在基板上具備有 多數畫素部，被配列在畫素區域； 周邊電路，被配置在位於上述畫素區域之周邊的周邊 區域，用以控制上述多數畫素部； 畫像信號線，用以對上述周邊電路供給畫像信號·•及 接地電位線，用以供給接地電位， 上述畫像信號線是經由比起構成上述畫像信號線及上 述接地電位線之導電膜爲高電阻之膜所構成之放電電阻， 鲁 而電性連接於上述接地電位線， 上述放電電阻具有在上述基板上俯視觀看時與上述接 地電位線重疊，並且沿著上述接地電位線而延伸的第1部 分，和在上述基板上俯視觀看時與上述畫像信號線重疊， 並且沿著上述畫像信號線而延伸的第2部分。 2 .如申請專利範圍第1項所記載之光電裝置，其中 上述畫素部具有畫素電極，並具備有與上述畫素電極相向 之對向電極，和供給對向電極電位置上述對向電極之對向 · 電極電位線。 3-如申請專利範圍第2項所記載之光電裝置，其中 上述對向電極電位線是經由比起構成上述對向電極電位線 及上述接地電位線之導電膜爲高電阻之膜所構成之放電電 阻，而電性連接於上述接地電位線。 4.如申請專利範圍第3項所記載之光電裝置，其中 在上述畫像信號線及上述對向電極電位線中之至少一方配 V -50- 1328135 r 線中， 該配線之一端是電性連接於配置在上述周邊區域之外 部電路連接端子， 該配線之另一端是經由上述放電電阻而電性連接於上 述接地電位線。 5. 如申請專利範圍第2項所記載之光電裝置，其中 在上述畫像信號線及對向電極電位線中之至少一方之配線 中， 上述至少一方之配線之一端是電性連接於配置在上述 周邊區域之外部連接端子， 在上述至少一方之配線之途中，設置有靜電保護電路 及輸入保護電路中之至少一方的保護電路， 上述至少一方之配線於上述至少一方之保護電路內， 是經由上述放電電阻而電性連接於上述接地電位線。 6. 如申請專利範圍第2項所記載之光電裝置，其中 在上述畫像信號線及對向電極電位線中之至少一方之配線 中， 上述至少一方之配線之一端是電性連接於配置在上述 周邊區域之外部連接端子， 在上述至少一方之配線之途中，設置有靜電保護電路 及輸入保護電路中之至少一方的保護電路， 上述至少一方之配線，在由上述外部電路連接端子觀 看時較上述至少一方之保護電路遠之側，是經由上述放電 電阻而被電性連接於上述接地電位線。 -51 - 1328135 7. 如申請專利範圍第2項至第6項中之任一項所記 載之光電裝置，其中上述對向電極電位線及上述畫像信號 線是經由上述放電電阻而互相電性連接於相同之上述接地 電位線。 8. 如申請專利範圍第1項所記載之光電裝置，其中 上述放電電阻是由半導體膜所構成，與對構成形成上述畫 素部或是上述周邊電路之至少一部份之半導體元件之半導 體膜所摻雜之雜質不同的雜質，是被摻雜於構成上述放電 電阻之半導體膜。 9-如申請專利範圍第1項所記載之光電裝置，其中 被引繞在上述基板上之配線，包含有經由層間絕緣膜通過 上述放電電阻之上層側或是下層側之配線部分。 10. 如申請專利範圍第9項所記載之光電裝置，其中 上述畫像信號線是由供給被串並聯展開之多數畫像信號之 多數畫像信號線所構成， 上述多數畫像信號線各個經由多數上述放電電阻之各 個而電性連接於上述接地電位線， 上述多數放電電阻之電阻之長度及寬度是被調整在特 定範圍內， 上述配線部分相對於上述所有的多數放電電阻是被重 疊。 11. 如申請專利範圍第2項所記載之光電裝置，其中 上述放電電阻是由被摻雜雜質之半導體膜所構成， 在上述放電電阻，和上述畫像信號線及上述對向電極 -52- 1328135 電位線之至少一方的連接部，局部性存在有由比上述放電 電阻更高濃度地摻雜雜質之上述半導體膜所構成之部分。 12. —種光電裝置之製造方法，爲製造申請專利範圍 第1項至第11項中之任一項所記載之光電裝置之光電裝 置之製造方法，其特徵爲：在基板上形成畫素部、周邊電 路、外部電路連接端子、引繞配線及放電電阻之第1形成 工程； 在對向基板上形成對向電極之第2形成工程； Φ 互相貼合上述基板及上述對向基板之貼合工程， 上述第1形成工程具有以第1濃度對構成形成上述畫 素部或是上述周邊電路之至少一部份之半導體元件的第1 半導體膜，摻雜雜質的第1摻雜工程：和與該第1摻雜工 程不同之工程，以第2濃度對構成上述放電電阻之第2半 導體膜摻雜雜質之第2摻雜工程。 1 3 .如申請專利範圍第1 2項所記載之光電裝置之製 造方法，其中在上述第1形成工程中，上述第1及第2半 ® 導體膜是於上述第1及第2摻雜工程之前，互相以相同工 程被成膜或圖案製作。 14.如申請專利範圍第12項或第13項所記載之光電 裝置之製造方法，其中在上述第1形成工程中’於實施上 述第1摻雜工程時，上述第2半導體膜是藉由用以阻止摻 雜上述第1濃度之雜質的第1抗蝕層而被覆蓋。 15如申請專利範圍第14項所記載之光電裝置之製造 方法，其中在上述第1形成工程中，上述第2摻雜工程是 -53- 1328135 以在上述放電電阻和上述畫像信號線及上述對向電極電位 線之至少一方之連接部，局部性存在由比上述放電電阻更 高濃度地摻雜雜質之上述半導體所構成之部分之方式，經 由使比藉由上述第1抗鈾層所覆蓋之區域更寬廣之區域予 以露出之第2抗鈾層而以上述第2濃度執行雜質摻雜。 16.如申請專利範圍第12項所記載之光電裝置之製 造方法，其中上述被引繞之配線，包含在上述基板上經由 層間絕緣膜通過上述放電電阻之上層側或下層側之配線部 分，上述畫像信號線是由供給被串並聯展開之多數畫像信 鲁 號之多數畫像信號線所構成，該多數畫像信號線各個經由 上述放電電阻以多數放電電阻中所對應之一個的放電電阻 ，而被電性連接於上述接地電位線，上述多數放電電阻之 電阻長及電阻寬是被調整在特定範圍內，上述配線部分相 對於所有上述多數放電電阻是被重疊， 上述第2摻雜工程是以相同工程摻雜上述多數放電電 阻。 17· —種電子機器，其特徵爲：具備有申請專利範圍 鲁 第1項至第1 1項中之任一項所記載之光電裝置。 -54-