KR20060092147A - 전기 광학 장치 및 그 제조방법, 및 전자기기 - Google Patents

전기 광학 장치 및 그 제조방법, 및 전자기기 Download PDF

Info

Publication number
KR20060092147A
KR20060092147A KR1020060015330A KR20060015330A KR20060092147A KR 20060092147 A KR20060092147 A KR 20060092147A KR 1020060015330 A KR1020060015330 A KR 1020060015330A KR 20060015330 A KR20060015330 A KR 20060015330A KR 20060092147 A KR20060092147 A KR 20060092147A
Authority
KR
South Korea
Prior art keywords
image signal
discharge
potential line
wiring
electro
Prior art date
Application number
KR1020060015330A
Other languages
English (en)
Other versions
KR100755227B1 (ko
Inventor
마사오 무라데
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060092147A publication Critical patent/KR20060092147A/ko
Application granted granted Critical
Publication of KR100755227B1 publication Critical patent/KR100755227B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/105—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using magnets
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/12—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening by screwing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

과제
액정 장치 등의 전기 광학 장치에서 화상 신호선이나 대향 전극 전위선에 전하가 잔류하는 것을, 매우 효과적으로 방지한다.
해결수단
전기 광학 장치는 기판상에 화소 영역에 배열된 복수의 화소부; 화소 영역의 주변에 위치하는 주변 영역에 배치되어 있고 복수의 화소부를 제어하기 위한 주변 회로; 및 주변 회로에 화상 신호를 공급하기 위한 화상 신호선 및 접지 전위를 공급하기 위한 접지 전위선을 구비한다. 화상 신호선은 화상 신호선 및 접지 전위선을 구성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해 접지 전위선에 전기적으로 접속되어 있다.
전기 광학 장치, 화소 영역, 화상 신호선, 접지 전위선, 방전 저항

Description

전기 광학 장치 및 그 제조방법, 및 전자기기{ELECTRO-OPTICAL DEVICE, METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 제 1 실시 형태에 관련한 액정 장치의 전체 구성을 나타내는 평면도.
도 2 는 도 1 의 H-H' 의 단면도.
도 3 은 본 발명의 제 1 실시 형태에 관련한 액정 장치의 요부의 구성을 나타내는 평면도.
도 4 는 임의의 화소 스위칭용의 TFT 에 있어서의 단면도.
도 5 는 도 3 에 있어서의 C1 의 부분 확대 평면도.
도 6 은 도 5 에 있어서의 A-A' 단면도.
도 7 은 방전 저항 및 화소 스위칭용의 TFT 의 제조 공정도.
도 8 은 방전 저항 및 화소 스위칭용의 TFT 의 제조 공정도.
도 9 는 제 1 실시 형태에 관련한 변형예에 있어서의 도 5 와 동 취지의 도면.
도 10 은 제 1 변형예에 있어서의 도 6 과 동 취지의 단면도.
도 11 은 제 2 변형예에 있어서의 도 6 과 동 취지의 단면도.
도 12 는 제 1 실시 형태에 액정 장치의 제조방법을 나타내는 플로우차트.
도 13 은 전기 광학 장치를 적용한 전자기기의 일례인 프로젝터의 구성을 나타내는 평면도.
도 14 는 전기 광학 장치를 적용한 전자기기의 일례인 PC 의 구성을 나타내는 사시도.
도 15 는 전기 광학 장치를 적용한 전자기기의 일례인 휴대전화의 구성을 나타내는 사시도.
도 16 은 제 2 실시 형태에 관련한 전기 광학 장치의 정전 보호 회로 및 방전 저항의 전기적 구성을 나타내는 회로도.
도 17 은 제 2 실시 형태에 관련한 전기 광학 장치의 정전 보호 회로 및 방전 저항의 구체적인 구성을 나타내는 평면도.
※도면의 주요부분에 대한 부호의 설명
1a : 제 1 반도체막 4a : 제 2 반도체막
4d, 4e : 고농도 불순물 도핑 부분 10 : TFT 어레이 기판
11a : 하측 차광막 20 : 대향 기판
23 : 차광막 30 :화소 스위칭용의 TFT
50 : 액정층 61 : 제 1 레지스트
62 : 제 2 레지스트 90 : 인회 배선
91, 91a∼91f : 화상 신호선 93 : 접지 전위선
99 : 대향 전극 전위선 101 : 데이터선 구동 회로
102 : 외부 회로 접속 단자 104 : 주사선 구동 회로
106 : 상하 도통 단자 107 : 상하 도통재
400, 400a∼400f, 400L : 방전 저항 410, 410S : 정전 보호 회로
[특허문헌 1] 특허제3173200호
[특허문헌 2] 특허제3240829호
본 발명은, 예를 들어, 액정 장치 등의 전기 광학 장치 및 그 제조방법, 및 그 전기 광학 장치를 구비한, 예를 들어, 액정 프로젝터 등의 전자기기의 기술분야에 관한 것이다.
이 종류의 전기 광학 장치에서는, 예를 들어, 액정 등의 전기 광학 물질이 한 쌍의 기판 사이에 협지되어 있다. 이들 기판의 일방인 소자 기판에는 복수의 화소 전극이 형성된다. 또한, 이들 기판의 타방인 대향 기판에는 그 복수의 화소 전극에 대향하는 대향 전극이 형성된다. 또한, 소자 기판에는 화소 전극을 구동하기 위한 데이터선 구동 회로, 주사선 구동 회로 등의 주변 회로가 형성되고, 복수의 외부 회로 접속 단자로부터 주변 회로에 복수의 인회 (引回) 배선이 둘러져 있다. 그리고, 이와 같이 구성된 전기 광학 장치는 그 완성시나 납품시 등에 전원 및 테스트용의 화상 신호 등을 공급 가능한 검사 장치에 세트되고, 그 동작 검사나 동작 조정이 실시된다.
이와 같은 검사나 조정이 끝나고, 전기 광학 장치가 검사 장치로부터 분리되면, 전기 광학 장치의 주변 회로나 배선에는 각종 신호에 기초하는 전하가 남는다. 특히, 화상 신호선이나 대향 전극 전위선에 화상 신호나 대향 전극 전위에 의한 전하가 남아 있으면, 화소 전극 및 대향 전극 사이에 직류 전압이 인가되기 때문에, 양 전극 사이에 위치하는 액정 등이 버닝 (burning in) 을 일으키는 경우가 있다. 또는 이와 같은 전하가 잔류하고 있으면, 그 후에 다시 실시되는 검사나 조정을 고정밀도에서 실시하는 것이 곤란해진다.
이 때문에, 특허문헌 1 에서는 전기 광학 장치의 외부에서 화상 신호선에 접속되는 외부 회로 접속 단자 및 대향 전극 전위선에 접속되는 외부 회로 접속 단자를 저항이나 단락용 스위치를 통해 서로 접속하는 기술이 제안되어 있다. 또한, 특허문헌 2 에서는 전기 광학 장치의 내부에서 인회 배선 전체를 화소 스위칭용의 박막 트랜지스터 (이하, 적절히 "TFT" 라고 한다) 를 구성하는 반도체층으로 형성된 내부 저항선을 통해 접지 전위선 등에 접속하는 기술이 제안되어 있다. 어느 쪽의 기술에 의해서도, 상기 기술한 바와 같이 전기 광학 장치에 있어서의 잔류 전하를 제거하는 것이 가능하게 되어 있다.
그러나, 특허문헌 1 에 개시된 기술에 의하면, 화상 신호선이 접속되는 단자와, 접지 전위선이 접속되는 단자를 단자 사이에서 접속한다. 따라서, 전기 광학 장치의 외부에, 이와 같은 접속용의 저항이나 단락 스위치를 형성할 필요가 있다. 또한, 이 기술을 응용하여, 기판상에 접속용의 저항이나 단락 스위치를 만 든다면, 한정된 기판상 영역에 이것을 형성하기 위한 영역을 확보하는 것이 곤란해진다. 특히 소형의 전기 광학 장치나, 기판에 대해 화상 표시 영역이 큰 형(型) 의 전기 광학 장치의 경우에는 이와 같은 영역을 확보하는 것이 매우 곤란해진다. 또한, 가령 기판상 영역에 있어서 작은 영역에 방전 저항을 만든다면, 즉, 미소 사이즈의 방전 저항을 만든다면, 정전기의 존재에 의해, 그 미소 사이즈의 방전 저항이 정전 파괴될 가능성이 높아진다. 특히, 미소 사이즈의 방전 저항의 상층측 또는 하층측을 층간 절연막을 통해 다른 배선이 배선되어 있는 경우에는 층간 절연막을 통해 콘덴서 구조가 구축되게 되고, 이 부분에서 방전 저항이 정전 파괴될 가능성이 매우 높아진다. 결국, 전기 광학 장치 내에 특허문헌 1 에 개시된 바와 같이, 저항이나 단락 스위치를 만드는 기판이나 장치 전체의 대형화를 초래하거나, 또는 정전 파괴에 의한 장치의 불량화를 초래한다는 의미에서 실천상 매우 불리하다.
한편, 특허문헌 2 에 개시된 기술에 의하면, 박막 트랜지스터에 사용하는 막으로 방전 저항을 형성하기 때문에, 설계 자유도가 극단적으로 낮다. 따라서, 기판상에 있어서의 한정된 영역 내에, 적절한 고저항의 방전 저항을 만드는 것, 또는 작은 영역 내에 적절한 고저항의 방전 저항을 만드는 것은 곤란하거나 실천상 불가능하다. 즉, 동일 막을 사용하는 것으로는 화소 스위칭용의 박막 트랜지스터에 요구되는 성능 등의 관계에서, 형성 가능한 저항치, 면적이나 위치에 관한 제약이 극단적으로 커진다. 덧붙여서, 이 기술에 의해도, 상기 기술한 특허문헌 1 의 경우와 동일하게, 가령 미소 사이즈의 방전 저항을 형성할 수 있다면, 정전 파괴될 가능성이 높아진다.
본 발명은 상기 문제점을 감안하여 이루어진 것이고, 화상 신호선이나 대향 전극 전위선에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있고, 전기 광학 장치 및 그 제조방법, 및 그와 같은 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공하는 것을 과제로 한다.
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해, 기판상에 화소 영역에 배열된 복수의 화소부; 상기 화소 영역의 주변에 위치하는 주변 영역에 배치되어 있고, 상기 복수의 화소부를 제어하기 위한 주변 회로; 및 상기 주변 회로에 화상 신호를 공급하기 위한 화상 신호선 및 접지 전위를 공급하기 위한 접지 전위선을 구비하고, 상기 화상 신호선은, 상기 화상 신호선 및 상기 접지 전위선을 구성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있다.
본 발명의 전기 광학 장치에 의하면, 그 동작시에는 외부 회로에서 외부 회로 접속 단자를 경유하여, 주변 회로의 일부로서의 예를 들면 데이터선 구동 회로를 동작시키기 위한 클록 신호, 전원 신호, 제어 신호, 화상 신호 등의 각종 신호가 데이터선 구동 회로에 공급된다. 이와 병행하여, 외부 회로에서 외부 회로 접속 단자를 경유하여, 주변 회로의 일부로서의 예를 들면 주사선 구동 회로를 동작시키기 위한 클록 신호, 전원 신호, 제어 신호 등의 각종 신호가 주사선 구동 회로에 공급된다. 이때, 접지 전위선을 통해 접지 전위가 주변 회로에 공급되고, 화상 신호선을 통해 화상 신호가 주변 회로에 공급된다. 한편으로, 대향 전극 전위선을 통해 그리고 상하 도통 단자 및 상하 도통재를 통해 대향 전극 전위가 대향 전극에 공급된다. 이들에 의해 예를 들어, 데이터선 구동 회로에 의해 데이터선을 통해 화상 신호가 화소 영역 또는 화소 어레이 영역에 배열된 각 화소부에 공급됨과 함께, 주사선 구동 회로에 의해 주사선을 통해 주사 신호가 각 화소부에 공급되고, 화소 전극 및 대향 전극 사이에 협지된, 예를 들어, 액정 등의 전기 광학 물질을 각 화소부에서 구동함으로써, 액티브 매트릭스 구동이 실시된다. 여기에 「화소 영역」 이란, 기판상에서 평면적으로 보아 복수의 화소부가 배열된 영역, 즉, 복수의 화소부의 구동에 의해 화상을 표시하기 위한 영역을 의미하고, 예를 들어, 본 발명의 실시 형태에 관련한 「화상 표시 영역」 이 그 일례 또는 전형예가 된다. 또한, 이와 같은 주사선 및 데이터선은, 예를 들어 기판상에 서로 교차하도록 또한 각각 복수 배선된다. 또한, 이와 같은 화소부는, 예를 들어, 화소 전극과 주사선에 게이트가 접속되고 또한 데이터선으로부터 공급되는 화상 신호를 주사선으로부터 공급되는 주사 신호에 따라 화소 전극에 선택적으로 공급하는 화소 스위칭용의 TFT 를 갖는다.
본 발명에서는 특히, 화상 신호선은 고저항인 방전 저항을 통해 접지 전위선에 전기적으로 접속되어 있다. 따라서, 당해 전기 광학 장치의 완성시나 납품시 등에 검사 장치에 세트되고, 그 동작 검사나 동작 조정이 실시된 후부터 분리되어, 전기 광학 장치에 있어서의 화상 신호선에 잔류하는 전하나 화상 신호선에 접속된 주변 회로 내의 각종 전자 소자에 잔류하는 전하는, 검사나 조정후부터 분리 되기까지의 단시간 내에, 방전 저항을 통해 접지 전위선으로 방전된다. 여기에서 어느 정도의 시간으로 방전 가능한지는 대략 방전 저항의 저항치에 의한다. 따라서, 실용상 바람직한 정도의 시간으로 방전되도록, 방전 저항은 0.1MΩ∼5MΩ 의 저항치를 갖도록 형성된다.
따라서, 검사 장치로부터 분리되었을 때 등, 잔류 전하에 의해 화소 전극 및 대향 전극 사이에 직류 전압이 인가됨으로써, 양 전극 사이에 협지되는 액정 등의 전기 광학 물질이 버닝 (burning in) 을 일으키는 사태는 효과적으로 회피된다. 또한, 잔류 전하가 없기 때문에, 그 후에 다시 실시되는 검사나 조정을 고정밀도로 실시하는 것이 가능해진다. 이때, 전기 광학 장치의 외부에 상기 기술한 특허문헌 1 과 같은 접속용의 저항이나 단락 스위치를 형성할 필요는 없다. 더구나, 상기 기술한 특허문헌 2 와 같이, 화소부의 TFT 에 사용하는 막으로 방전 저항을 형성하지 않아도 되므로, 설계 자유도를 높게 하는 것도 가능하다. 따라서, 기판상에 있어서 한정된 영역 내에, 적절한 고저항의 방전 저항을 만드는 것, 또는 작은 영역 내에 적절한 고저항의 방전 저항을 만드는 것도 가능해진다. 즉, 동일 막을 사용하지 않으면, 예를 들어, 화소 스위칭용, 화소부의 TFT 에 요구되는 성능 등과의 관계에서, 형성가능한 저항치, 면적이나 위치에 관한 제약이 없이 끝난다.
이상과 같이 본 발명에 의하면, 화상 신호선에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있다.
본 발명의 전기 광학 장치의 1 태양에서는, 상기 화소부는 화소 전극을 갖 고, 상기 화소 전극에 대향하는 대향 전극과, 상기 대향 전극에 대향 전극 전위를 공급하기 위한 대향 전극 전위선을 구비한다.
이 태양에 의하면, 화소부는 화소 전극을 갖고 있다. 화소 전극에 대향하는 대향 전극에는 대향 전극 전위선을 대향 전극 전위가 공급된다. 대향 전극 전위선을 본 발명에 관련하는 방전 저항을 통해 접지 전위에 전기적으로 접속함으로써, 대향 전극 전위선에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있게 된다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 대향 전극 전위선은 상기 대향 전극 전위선 및 상기 접지 전위선을 구성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있다.
이 태양에 의하면, 대향 전극 전위선은 대향 전극 전위선 및 접지 전위선을 구성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해 접지 전위선에 접속되어 있기 때문에, 외부 회로 접속 단자 또는 이에 접속된 배선 선단을 접지 전위선에 접속하는 것과 비교하여, 방전 저항을 형성 가능한 면적이나 위치에 관한 자유도가 증대하고, 이에 의해 실현 가능한 저항치에 관해서도 자유도가 넓어진다. 또한, 대향 전극 전위선이 방전 저항에 접속되는 부분과 외부 회로 접속 단자 사이에, 정전 보호 회로나 입력 보호 회로 등의 각종 회로를 형성하는 것도 가능해진다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 화상 신호선 및 상기 대 향 전극 전위선 중 적어도 일방의 배선에서 당해 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고, 당해 배선의 타단은 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있다.
이 태양에 의하면, 화상 신호선 및 대향 전극 전위선 중 적어도 일방의 배선은 외부 회로 접속 단자와 전기적으로 접속된 일단과는 반대의 타단측에서 방전 저항을 통해 접지 전위선에 전기적으로 접속되어 있다. 이 때문에, 화상 신호선 및 대향 전극 전위선의 배선의 도중에 방전 저항이 형성되어 있지 않기 때문에, 다른 배선이나 회로의 설계의 자유를 확보하면서, 화상 신호선 및 대향 전극 전위선 중 적어도 일방에 전하가 잔류하는 것을, 효과적으로 방지할 수 있다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 화상 신호선 및 상기 대향 전극 전위선 중 적어도 일방의 배선에서 상기 적어도 일방의 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고, 상기 적어도 일방의 배선의 도중에는 정전 보호 회로 및 입력 보호 회로 중 적어도 일방의 보호 회로가 형성되고, 상기 적어도 일방의 배선은 상기 적어도 일방의 보호 회로 내에서 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있다.
이 태양에 의하면, 화상 신호선 및 대향 전극 전위선의 적어도 일방이 방전 저항에 접속되는 부분과 외부 회로 접속 단자 사이에, 정전 보호 회로나 입력 보호 회로 등의 보호 회로가 존재하기 때문에, 미소 사이즈의 방전 저항을 만들었다고 해도, 정전기의 존재에 의해, 그 미소 사이즈의 방전 저항이 정전 파괴될 가능성이 현격히 낮아진다. 이와 같이 방전 저항을 만들면, 기판이나 장치 전체의 대형 화를 초래하지 않고, 더구나, 정전 파괴에 의한 장치의 불량화를 초래하지 않기 때문에, 실천상 매우 유리하다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 화상 신호선 및 상기 대향 전극 전위선 중 적어도 일방의 배선에서 상기 적어도 일방의 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고, 상기 적어도 일방의 배선의 도중에는 정전 보호 회로 및 입력 보호 회로 중 적어도 일방의 보호 회로가 형성되고, 상기 적어도 일방의 배선은 상기 외부 회로 접속 단자에서 보아상기 적어도 일방의 보호 회로보다 먼 측에서 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있다.
이 태양에 의하면, 화상 신호선 및 대향 전극 전위선의 적어도 일방이 방전 저항에 접속되는 부분과 외부 회로 접속 단자 사이에, 정전 보호 회로나 입력 보호 회로 등의 보호 회로가 존재하기 때문에, 미소 사이즈의 방전 저항을 형성하였다고 해도, 정전기의 존재에 의해, 그 미소 사이즈의 방전 저항이 정전 파괴될 가능성이 현격히 낮아진다. 이와 같이 방전 저항을 만들면, 기판이나 장치 전체의 대형화를 초래하는 것이 없고, 더구나, 정전 파괴에 의한 장치의 불량화를 초래하는 것은 없기 때문에, 실천상 매우 유리하다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 대향 전극 전위선 및 상기 화상 신호선은 상기 방전 저항을 통해 서로 동일한 상기 접지 전위선에 전기적으로 접속되어 있다.
이 태양에 의하면, 대향 전극 전위선 및 화상 신호선은 동일한 접지 전위선 에 접속되어 있기 때문에, 방전 저항을 통해 양 배선 사이에서의 전위차가 거의 없는 상태로 하는 것이 용이해진다. 바꿔 말하면, 방전 저항을 통해 양 배선 사이에서의 전위차가 거의 없는 상태로 되기까지의 시간 단축을 도모할 수 있다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 방전 저항은 반도체막으로 이루어지고, 상기 화소부 또는 상기 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 반도체막에 대해 도핑되는 불순물과는 별도의 불순물이 상기 방전 저항을 구성하는 반도체막에 대해 도핑된다.
이 태양에 의하면, 상기 기술한 특허문헌 2 와 같이 화소부의 TFT 에 사용하는 막으로 방전 저항이 형성되는 것은 아니고, 방전 저항은 반도체막으로 이루어지고, 화소부나 주변 회로의 반도체막에 대해 도핑되는 불순물과는 별도의 불순물이 방전 저항을 구성하는 반도체막에 대해 도핑되는, 바꿔 말하면, 전용의 불순물 도핑이 실시됨으로써, 반도체 소자를 구성하는 반도체막과는 다른 저항치를 갖는다. 예를 들어, 실용상 바람직한 정도의 시간으로 방전되도록, 방전 저항이 0.1MΩ∼5MΩ 의 저항치를 갖는다. 특히 방전 저항을 반도체막에 대해 전용의 불순물을 도핑하여 형성하기 때문에, 불순물 농도나 불순물의 종류나, 방전 저항의 면적이나 배치 등에 관해서는 화소부나 주변 회로를 구성하는 반도체 소자와는 무관하게 설정 가능하다. 따라서, 한정된 기판상 영역에 방전 저항을 형성하기 위한 영역을 확보하는 것은 매우 용이해진다. 특히 소형의 전기 광학 장치나 기판에 대해 화상 표시 영역이 큰 전기 광학 장치의 경우라도, 이와 같은 영역을 확보하는 것이 용이해진다. 이들의 결과, 원하는 저항치를 갖는 방전 저항을 원하는 면 적으로 또한 원하는 위치에 형성할 수 있다.
또한, 반도체 소자를 구성하는 반도체막과 방전 저항을 구성하는 반도체막은, 동일 공정에서 막 형성 및 패터닝된 후에, 별도의 공정에서 불순물 도핑되어도 된다. 또는 이들의 반도체막은 별도의 공정에서 막 형성 및 패터닝된 후에, 별도의 공정에서 불순물 도핑되어도 된다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 기판상에 둘러진 배선은 층간 절연막을 통해 상기 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 포함한다.
이 태양에 의하면, 기판상에 둘러진 배선은 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 포함하기 때문에, 방전 저항을 만든 기판상에 있어서의 평면 영역을 방전 저항 전용에 할당할 필요는 없고, 그 상층측이나 하층측에 방전 저항과는 별도의 둘러진 배선이나 주변 회로 부분을 배치할 수 있다. 특히, 제 2 전기 광학 장치와 같이 정전 보호 회로나 입력 보호 회로를 소정 위치에 형성해 놓으면, 이와 같이 층간 절연막을 통해 콘덴서 구조가 구축됨에도 불구하고, 이 부분에서 방전 저항이 정전 파괴될 가능성을 낮게 할 수 있다.
본 발명의 전기 광학 장치의 다른 태양에서는, 상기 화상 신호선은 시리얼-패러렐 전개된 복수의 화상 신호가 공급되는 복수의 화상 신호선으로 이루어지고, 그 복수의 화상 신호선은 각각, 복수의 상기 방전 저항의 각각을 통해 상기 접지 전위선에 전기적으로 접속되어 있고, 상기 복수의 방전 저항은 저항의 길이 및 폭이 소정 범위 내에 있고, 상기 배선 부분은 상기 복수의 방전 저항의 전체에 대해 겹쳐져 있다.
이 태양에 의하면, 복수의 방전 저항은 저항의 길이 및 폭 (즉, 저항 길이 및 저항 폭) 은 소정 범위로 가지런히 맞추어져 있고 (arranged), 바람직하게는 저항의 길이 및 폭은 동일 설계치로 맞추어져 있다. 그리고, 배선 부분은 복수의 방전 저항의 전체에 대해 겹쳐져 있고, 바람직하게는 복수의 방전 저항의 전체에 대해 동등하게 겹쳐져 있다. 따라서, 저항의 길이 및 폭이 어느 정도 맞추어져 있는지에 따라, 또는 어느 정도 동등하게 겹쳐져 있는지에 따라, 복수의 화상 신호선으로부터 방전되는 전하량은 서로 근접되어 있거나, 바람직하게는 동등해진다. 바꿔 말하면, 방전후에 있어서의 화상 신호선의 전위는 서로 근접되어 있거나, 바람직하게는 동등해지고, 잔류 전하의 화상 신호의 계열마다의 불균일은 저감된다. 따라서, 검사 장치로부터 분리될 때 등, 잔류 전하의 불균일이 생겨서 화소 전극 및 대향 전극 사이에 불균일이 있는 직류 전압이 인가됨으로써, 양 전극 사이에 협지되는 액정 등의 전기 광학 물질이 불균일을 갖고 버닝을 일으키는 사태는 효과적으로 회피된다. 따라서, 화상 신호의 계열마다의 표시 불균일이 발생하는 것을 효과적으로 방지할 수 있다.
또한, 잔류 전하의 불균일이 없기 때문에, 그 후에 다시 실시되는 검사나 조정을 고정밀도로 실시하는 것이 가능해진다. 보다 구체적으로는 검사를 실시할 때에, 잔류 전하의 격차에 의해 주변 회로나 화소부에 관해서 정상 또는 비정상의 판정을 고정밀도로 실시할 수 없게 된다는 실천상의 큰 문제점을, 본 태양에 의해 효율적으로 회피할 수 있다.
본 발명의 제 1 전기 광학 장치의 다른 태양에서는, 상기 방전 저항은 불순물 도핑된 반도체막으로 구성되고, 상기 방전 저항과 상기 화상 신호선 및 상기 대향 전극 전위선의 적어도 일방과의 접속부에는 상기 방전 저항보다도 고농도로 불순물 도핑된 상기 반도체막으로 구성된 부분이 국소적으로 존재하고 있다.
이 태양에 의하면, 방전 저항은 불순물 도핑된 반도체막으로 구성된다. 여기에서 특히, 방전 저항의 접속부에는 방전 저항보다도 고농도로 불순물 도핑된 반도체막으로 구성된 부분이 국소적으로 존재하고 있기 때문에, 접속부에 불순물 도핑되어 있지 않은 매우 고저항의 반도체막 부분이 존재하여 화상 신호선이나 대향 전극 전위선과 방전 저항 사이의 도전성을 얻을 수 없게 되는 것을 효과적으로 방지할 수 있다. 실제로 불순물을 도핑하는 경우에는 마스크의 치수 오차나 패턴 오차에 의해, 이와 같은 매우 고저항의 반도체막 부분을 발생시켜 얻기 때문에, 본 태양과 같이 굳이 고농도로 불순물 도핑함으로써 저저항화한 개소를 접속부에 구축하는 것은 실천상 대단히 유리하다.
본 발명의 전기 광학 장치의 제조방법은 상기 과제를 해결하기 위해서, 상기 기술한 본 발명의 전기 광학 장치 (단, 그 각종 태양을 포함한다) 를 제조하는 전기 광학 장치의 제조방법이고, 상기 기판상에 상기 화소부, 상기 주변 회로, 상기 외부 회로 접속 단자, 상기 둘러진 배선 및 상기 방전 저항을 형성하는 제 1 형성 공정; 대향 기판상에 상기 대향 전극을 형성하는 제 2 형성 공정; 및 상기 기판 및 상기 대향 기판을 서로 접합시키는 접합 공정을 구비하고, 상기 제 1 형성 공정은 상기 화소부 또는 상기 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 제 1 반도체막에 대해 제 1 농도로 불순물 도핑하는 제 1 도핑 공정과, 그 제 1 도핑 공정과는 별도로 상기 방전 저항을 구성하는 제 2 반도체막에 대해 제 2 농도로 불순물 도핑하는 제 2 도핑 공정을 갖는다.
본 발명의 전기 광학 장치의 제조방법에 의하면, 기판에 관해서는, 예를 들어, 막 형성 처리, 패터닝 처리, 불순물 도핑처리, 고온처리 등에 관련한 각종 처리를 포함하는 제 1 형성 공정에 의해, 화소부, 주변 회로, 외부 회로 접속 단자, 둘러진 배선, 방전 저항이 형성된다. 한편, 대향 기판에 관해서는, 예를 들어, 막 형성 처리, 패터닝 처리, 불순물 도핑처리, 고온처리 등에 관련한 각종 처리를 포함하는 제 2 형성 공정에 의해, 대향 전극 등이 형성된다. 그 후, 접합 공정에 의해 최종적으로, 예를 들어, 액정 등의 전기 광학 물질이 협지된 형이 되도록, 기판 및 대향 기판은 접합된다. 여기에서 특히, 기판을 형성하는 제 1 형성 공정에서는 제 1 도핑 공정에 의해, 화소부 또는 상기 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 제 1 반도체막에 대해 제 1 농도로 불순물 도핑이 실시된다. 이것과 서로 전후하여, 제 1 도핑 공정과는 별도인, 즉 방전 저항을 형성하기 위한 전용의 제 2 도핑 공정에 의해, 방전 저항을 구성하는 제 2 반도체막에 대해 제 2 농도로 불순물 도핑이 실시된다. 따라서, 상기 기술한 특허문헌 2 와 같이 화소부의 TFT 에 사용하는 막에서 방전 저항을 형성하는 것은 아니고, 방전 저항을 반도체막에 대해 전용의 불순물을 도핑하여 형성하기 때문에, 불순물 농도나 불순물의 종류나, 방전 저항의 면적이나 배치 등에 관해서는 화소부나 주변 회로를 구성하는 반도체 소자와는 무관하게 설정 가능하다. 따라서, 예를 들어, 상기 기술한 본 발명에 관련한 전기 광학 장치의 경우와 같이, 방전 저항을 반도체 소자를 구성하는 반도체막과는 다른 저항치를 갖도록 형성하는 것도 용이해진다.
이상과 같이 본 발명에 의하면, 화상 신호선이나 대향 전극 전위선에 전하가 잔류하는 것을 매우 효과적으로 방지 가능한 전기 광학 장치를 비교적 용이하게 제조할 수 있다.
본 발명의 전기 광학 장치의 제조방법의 1 태양에서는, 상기 제 1 형성 공정에서 상기 제 1 및 제 2 반도체막은 상기 제 1 및 제 2 도핑 공정 전에, 서로 동일 공정에서 막 형성 및 패터닝된다.
이 태양에 의하면, 제 1 및 제 2 반도체막은 동일 공정에서 막 형성 및 패터닝되기 때문에, 제조 프로세스의 간략화를 꾀할 수 있다. 다만, 이들의 반도체막을 별도의 공정에서 막 형성 및 패터닝한 후에, 방전 저항을 구성하는 반도체막에 대해 전용의 불순물을 도핑해도 된다.
본 발명의 전기 광학 장치의 제조방법의 다른 태양에서는, 상기 제 1 형성 공정에서 상기 제 1 도핑 공정이 실시될 때에, 상기 제 2 반도체막은 상기 제 1 농도로의 불순물 도핑을 저지하기 위한 제 1 레지스트에 의해 피복되어 있다.
이 태양에 의하면, 제 1 도핑 공정이 실시될 때에, 제 2 반도체막은 제 1 레지스트에 의해 피복되어 있기 때문에, 방전 저항을 구성하는 제 2 반도체막을 반도체 소자를 구성하는 제 1 반도체막에 대해 그 불순물 농도나 불순물의 종류나, 방전 저항의 면적이나 배치 등에 관해서 무관하게 형성할 수 있다.
이 태양에서는, 상기 제 1 형성 공정에서 상기 제 2 도핑 공정은 상기 방전 저항과 상기 화상 신호선 및 상기 대향 전극 전위선의 적어도 일방과의 접속부에, 상기 방전 저항보다도 고농도로 불순물 도핑된 상기 반도체층으로 구성된 부분이 국소적으로 존재하도록, 상기 제 1 레지스트에 의해 피복된 영역보다도 넓은 영역을 노출시킨 제 2 레지스트를 통해 상기 제 2 농도로 불순물을 도핑하도록 제조해도 된다.
이와 같이 제조하면, 방전 저항의 접속부에, 방전 저항보다도 고농도로 불순물 도핑된 반도체층으로 구성된 부분을 국소적으로 형성할 수 있다. 이에 의해, 접속부에 불순물 도핑되어 있지 않은 매우 고저항의 반도체막 부분이 존재하여, 화상 신호선이나 대향 전극 전위선과 방전 저항 사이의 도전성이 얻어지지 않게 되는 것을 효과적으로 방지할 수 있다. 불순물을 도핑하는 경우에는 마스크의 치수 오차나 패턴 오차에 의해, 이와 같은 매우 고저항의 반도체막 부분을 발생시킬 수 있기 때문에, 이와 같이 패턴을 서로 미세하게 엇갈리게 한 제 1 및 제 2 레지스트를 사용함으로써, 저저항화한 개소를 접속부에 구축하는 것은 실천상 대단히 유리하다.
본 발명의 전기 광학 장치의 제조방법의 다른 태양에서는, 상기 둘러진 배선은 상기 기판상에서 층간 절연막을 통해 상기 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 포함하고, 상기 화상 신호선은 시리얼-패러렐 전개된 복수의 화상 신호가 공급되는 복수의 화상 신호선으로 이루어지고, 그 복수의 화상 신호선은 각각, 상기 방전 저항으로서 복수의 방전 저항 중 대응하는 하나의 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있고, 상기 복수의 방전 저항은 저항 길이 및 저항 폭이 소정 범위 내에 있고, 상기 배선 부분은 상기 복수의 방전 저항의 전체에 대해 겹쳐져 있고, 상기 제 2 도핑 공정은 상기 복수의 방전 저항을 동일 공정에서 도핑한다.
이 태양에 의하면, 제 2 도핑 공정에 의해 복수의 방전 저항을 동일 공정에서 도핑하기 때문에, 복수의 방전 저항에 관해서, 저항 길이 및 저항 폭을 동일 설계치로 할 수 있고, 층간 절연막을 통해 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 복수의 방전 저항의 전체에 대해 동등하게 겹쳐치는 것이 비교적 쉽게 하여 가능해진다. 잔류 전하의 화상 신호의 계열마다의 불균일은 저감된다. 따라서, 검사 장치로부터 분리될 때 등, 잔류 전하의 불균일이 생겨서 화소 전극 및 대향 전극 사이에 불균일이 있는 직류 전압이 인가됨으로써, 양전극 사이에 협지되는 액정 등의 전기 광학 물질이 불균일하게 이미지 퍼시스턴스 (persistence) 를 일으키는 사태는 효과적으로 회피된다. 따라서, 화상 신호의 계열마다의 표시 불균일이 발생하는 것을 효과적으로 방지할 수 있다.
본 발명의 전자기기는 상기 기술한 본 발명의 전기 광학 장치를 구비하여 이루어지기 때문에, 고품위의 화상을 표시가능한 텔레비전, 휴대전화, 전자수첩, 워드프로세서, 뷰파인더형 또는 모니터 직시형의 비디오테이프 레코더, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널 등, 나아가 전기 광학 장치를 노광용 헤드로서 사용한 프린터, 복사기, 팩시밀리 등의 화상 형성 장치, 각종 전자기기를 실현할 수 있다. 또한, 본 발명의 전자기기로서, 예를 들어, 전자 페이퍼 등의 전기 영동 장치, 전자 방출 장치 (Field Emission Display 및 Conduction Electron-Emitter Display) 등을 실현하는 것도 가능하다.
본 발명의 이와 같은 작용 및 다른 이득은 다음에 설명하는 실시 형태로부터 분명해진다.
발명을 실시하기 위한 최선의 형태
<제 1 실시 형태>
이하에서는 본 발명의 제 1 실시 형태에 관해서 도 1 로부터 도 11 을 참조하면서 설명한다. 이하의 실시 형태는 본 발명의 전기 광학 장치를 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치에 적용한 것이다.
먼저, 도 1 및 도 2 를 참조하여, 본 실시 형태에 관련한 전기 광학 장치의 전체 구성에 관해서 설명한다. 여기에 도 1 은 본 실시 형태에 관련한 전기 광학 장치의 구성을 나타내는 평면도이고, 도 2 는 도 1 의 H-H' 선에서의 단면도이다.
도 1 및 도 2 에서 본 실시 형태에 관련한 전기 광학 장치에서는 TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 은 본 발명에 관련한 「화소 영역」 의 일례로서의 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다.
도 1 에서 시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 액자 영역을 규정하는 차광성의 액자 차광막 (53) 이 대향 기판 (20) 측에 형성되어 있다. 주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 형성되어 있다. 이 한 변을 따른 시일 영역보다도 내측에 샘플링 회로 (301) 가 액자 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또한, 주사선 구동 회로 (104) 는 이 한 변에 인접하는 2 변을 따른 시일 영역의 외측에 형성되어 있다. 또한, 이와 같이 화상 표시 영역 (10a) 의 양측에 형성된 두 개의 주사선 구동 회로 (104) 사이를 잇기위해, TFT 어레이 기판 (10) 의 남은 한 변을 따라, 복수의 배선 (105) 이 형성되어 있다. 또한, TFT 어레이 기판 (10) 상에는 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에 양 기판 사이를 상하 도통재 (107) 로 접속하기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통을 취할 수 있다.
도 2 에서 TFT 어레이 기판 (10) 상에는 화소 스위칭 소자인 화소 스위칭용의 TFT (Thin Film Transistor) 나 주사선, 데이터선 등의 배선이 형성된 적층 구조가 형성된다. 화상 표시 영역 (10a) 에는 화소 스위칭용 TFT 이나 주사선, 데이터선 등의 배선의 상층에 화소 전극 (9a) 이 형성되어 있다. 한편, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 그리고, 차광막 (23) 상에 ITO 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 형성된다.
또한, 여기에서는 도시하지 않지만, TFT 어레이 기판 (10) 상에는 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에도, 후술하는 방전 저항, 정전 보호 회로 등이 형성되어 있다. 이것에 더하여, 제조 도중이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다.
또한, LCOS 나 DMD 규소기판 상에 소자를 형성하는 디바이스에서는 화소 스위칭소자로서, TFT 의 대신에 트랜지스터를 형성할 수 있다.
또한, 액정이 IPS 모드의 경우에는 대향 전극 (21) 은 TFT 어레이 기판 (10) 상에 형성된다.
다음으로, 이 액정 장치의 주요 구성에 관해서 도 3 을 참조하여 설명한다. 여기에, 도 3 은 본 실시 형태에 관련한 액정 장치의 요부의 구성을 나타내고 있다.
도 3 에서 액정 장치는, 예를 들어, 석영기판, 유리기판 또는 규소기판 등으로 이루어지는 TFT 어레이 기판 (10) 과 대향 기판 (20) (도 2 참조) 이 액정층을 통해 대향 배치되고, 화상 표시 영역 (10a) 에서 구획 배열된 화소 전극 (9a) 에 인가하는 전압을 제어하고, 액정층 (50) (도 2 참조) 에 이와 같은 전계를 화소마다 변조하는 구성으로 되어 있다. 이에 의해, 양 기판 사이의 투과 광량이 제어되고, 화상이 계조 표시된다. 이 액정 장치는 TFT 액티브 매트릭스 구동 방식을 채택하고, TFT 어레이 기판 (10) 에 있어서의 화소 표시 영역 (10a) 에는 매트릭스 상에 배치된 복수의 화소 전극 (9a) 과, 서로 교차하여 배열된 복수의 주사 선 (2) 및 데이터선 (3) 이 형성되고, 화소에 대응하는 화소부가 구축되어 있다. 또한, 여기에서는 도시하지 않지만, 각 화소 전극 (9a) 과 데이터선 (3) 사이에는 주사선 (2) 을 통해 각각 공급되는 주사 신호에 따라 도통, 비도통이 제어되는 TFT 나, 화소 전극 (9a) 에 인가한 전압을 유지하기 위한 축적 용량이 형성되어 있다. 또한, 화상 표시 영역 (10a) 의 주변 영역에는 데이터선 구동 회로 (101) 등의 구동회로, 외부 회로 접속 단자 (102) 및 정전 보호 회로 (410) 가 형성되어 있다. 또한, 화상 신호 (VID1∼VID6) 를 공급하기 위한 화상 신호선 (91) 및 접지 전위의 전원인 제 2 전원 (VSSX, VSSY) 을 공급하기 위한 접지 전위선 (93) 을 포함하는 복수의 인회 배선 (引回配線)(90; routing wiring line) 이 외부 회로 접속 단자 (102) 로부터 데이터선 구동 회로 (101) 등의 구동 회로에 둘러져 있다. 여기에 인회 배선 (90) 은 본 발명에 관련한 「인회된 배선」 의 일례이다.
대향 기판 (20) (도 2 참조) 상에, 화소 전극 (9a) 에 대향하는 대향 전극 (21) 이 형성되어 있다. 인회 배선 (90) 은 대향 전극 (21) 에 대향 전극 전위 (LCCOM) 를 공급하기 위한 대향 전극 전위선 (99) 을 더 포함하고 있다. TFT 어레이 기판 (10) 상에 대향 전극 전위선 (99) 및 대향 전극 (21) 을 서로 전기적으로 접속하기 위한 상하 도통 단자 (106) 가 또한 형성되어 있고, TFT 어레이 기판 (10) 및 대향 기판 (20) (도 2 참조) 사이에, 상하 도통 단자 (106) 및 대향 전극 (21) (도 2 참조) 을 서로 전기적으로 접속하는 상하 도통재 (107) 가 형성되어 있다.
화상 신호선 (91) 및 대향 전극 전위선 (99) 은 각각, 화상 신호선 (91), 대 향 전극 전위선 (99) 및 접지 전위선 (93) 을 구성하는 도전막과 비교하여 고저항인 방전 저항 (400) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다.
다음으로, 이와 같이 구성된 본 실시 형태의 액정 장치의 동작에 관해서, 도 3 을 참조하면서 설명한다.
본 실시 형태의 액정 장치의 동작시에는 외부 회로 접속 단자 (102) 에 FPC 등을 통해 접속된 외부 회로로부터 외부 회로 접속 단자 (102) 및 인회 배선 (90) 을 경유하여, 데이터선 구동 회로 (101) 를 동작시키기 위한, 클록 신호, 제 1 전원 신호 (VDDX), 제 2 전원 신호 (VSSX), 제어 신호 및 화상 신호 (VID1∼VID6) 등의 각종 신호가 데이터선 구동 회로 (101) 에 공급된다. 이와 병행하여, 외부 회로에서 외부 회로 접속 단자 (102) 및 인회 배선 (90) 을 경유하여, 주사선 구동 회로 (104) 를 동작시키기 위한 클록 신호, 제 1 전원 신호 (VDDY), 제 2 전원 신호 (VSSY), 제어 신호 등의 각종 신호가 주사선 구동 회로 (104) 에 공급된다. 이때, 인회 배선 (90) 중 접지 전위선 (93a) 을 통해 접지 전위인 제 2 전원 신호 (VSSX) 가 데이터선 구동 회로 (101) 에 공급되고, 접지 전위선 (93b) 을 통해 접지 전위인 제 2 전원 신호 (VSSY) 가 주사선 구동 회로 (104) 에 공급된다. 또한, 인회 배선 (90) 중 화상 신호선 (91) 을 통해 화상 신호 (VID1∼VID6) 가 샘플링 회로 (301) 에 공급된다. 한편으로, 인회 배선 (90) 중 대향 전극 전위선 (99) 을 통해 그리고 상하 도통 단자 (106) 및 상하 도통재 (107) 를 통해 대향 전극 전위 (LCCOM) 가 대향 전극 (21) (도 2 참조) 에 공급된다. 이에 의해, 데이터선 구동 회로 (101) 에 의해 데이터선 (3) 을 통해 화상 신호 (VID1∼VID6) 가 화소부에 공급됨과 함께, 주사선 구동 회로 (104) 에 의해 주사선 (2) 을 통해 주사 신호가 화소부에 공급되고, 화소 전극 (9a) 및 대향 전극 (21) 사이에 협지된 액정층 (50) 을 각 화소부에서 구동함으로써, 액티브 매트릭스 구동이 실시된다. 또한, 주사선 (2) 및 데이터선 (3) 은 TFT 어레이 기판 (10) 상에 서로 교차하게 각각 복수 배선되어 있다. 또한, 여기에서는 도시하지 않지만, 화소부에는 화소 전극 (9a) 과, 주사선 (2) 에 게이트가 접속되고 또한 데이터선 (3) 으로부터 공급되는 화상 신호 (VID1∼VID6) 를 주사선 (2) 으로부터 공급되는 주사 신호에 따라 화소 전극 (9a) 에 선택적으로 공급하는 화소 스위칭용의 TFT 가 형성되어 있다.
본 실시 형태에서는 특히, 화상 신호선 (91) 및 대향 전극 전위선 (99) 은 각각, 고저항인 방전 저항 (400) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다. 따라서, 당해 액정 장치의 완성시나 납품시 등에 검사 장치에 세트되고, 그 동작 검사나 동작 조정이 실시된 후부터 분리되어도, 액정 장치에 있어서의 화상 신호선 (91) 및 대향 전극 전위선 (99) 에 잔류하는 전하나, 화상 신호선 (91) 또는 대향 전극 전위선 (99) 에 접속된 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 의 주변 회로 내의 각종 전자 소자 등에 잔류하는 전하는 검사나 조정 후부터 분리되기까지의 단시간 내에, 방전 저항 (400) 을 통해 접지 전위선 (93a) 으로 방전된다. 여기에서 본 실시 형태에서는, 방전 저항은 0.1MΩ∼5MΩ 의 저항치를 갖도록 형성되어 있고, 실용상 바람직한 정도의 시간으로 방전된다.
따라서, 검사 장치로부터 분리하는 경우 등, 잔류 전하에 의해 화소 전극 (9a) 및 대향 전극 (21) 사이에 직류 전압이 인가됨으로써, 양 전극 사이에 협지되는 액정층 (50) (도 2 참조) 이 이미지 퍼시스턴스를 일으키는 사태는 효과적으로 회피된다. 또한, 잔류 전하가 없기 때문에, 그 후에 다시 실시되는 검사나 조정을 고정밀도로 실시하는 것이 가능해진다. 이때, 액정 장치의 외부에 접지 전위선과의 접속용의 저항이나 단락 스위치를 형성할 필요는 없다. 더구나, 화소부의 TFT 에 사용하는 막으로 방전 저항을 형성하지 않기 때문에, 설계 자유도가 높다. 따라서, TFT 어레이 기판 (10) 상에 있어서의 한정된 영역 내에, 적절한 고저항의 방전 저항을 만들 수 있다.
이상과 같이 본 실시 형태에 의하면, 화상 신호선 (91) 이나 대향 전극 전위선 (99) 에 전하가 잔류하는 것을, 매우 효과적으로 방지할 수 있다.
도 3 에서 본 실시 형태에서는 특히, 화상 신호선 (91) 및 대향 전극 전위선 (99) 은 각각, 외부 회로 접속 단자 (102) 에 접속된 선단과 반대측에 위치하는 배선 종단에서 방전 저항 (400) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다.
따라서, 외부 회로 접속 단자 (102) 또는 이것에 접속된 배선 선단을 접지 전위선에 접속하는 것과 비교하여, 방전 저항을 형성 가능한 면적이나 위치에 관해서의 자유도가 증대하고, 이에 의해 실현 가능한 저항치에 관해서도 자유도가 넓어진다. 또한, 화상 신호선 (91) 및 대향 전극 전위선 (99) 이 방전 저항 (400) 에 접속되는 부분과 외부 회로 접속 단자 (102) 사이에, 정전 보호 회로 (410) 나 입력 보호 회로 등의 각종 회로를 형성하는 것도 가능해진다.
또한, 화상 신호선 (91) 및 대향 전극 전위선 (99) 은 각각, 배선 도중에 방전 저항 (400) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있어도 된다. 이와 같이 구성한 경우도, 상기 기술한 바와 같은 효과를 얻을 수 있다.
또한, 본 실시 형태에서는 TFT 어레이 기판 (10) 상에 인회 배선 (90) 의 도중에 배치된 정전 보호 회로 (410) 가 추가 형성되어 있다. 여기에서 정전 보호 회로 (410) 의 구체적 구성으로서는, 예를 들어, 다이오드 접속된 TFT 를 통해 또는 다이오드를 통해 인회 배선 (90) 이 전원 배선 등에 접속된 형식의 것 등, 기존의 각종 형식의 정전 보호 회로를 채용할 수 있다. 화상 신호선 (91) 및 대향 전극 전위선 (99) 은 각각, 외부 회로 접속 단자 (102) 에서 보아 정전 보호 회로 (410) 보다 먼 측에서 방전 저항 (400) 을 통해 접지 전위선에 전기적으로 접속되어 있다. 또한, 정전 보호 회로 (410) 내에서 방전 저항 (400) 을 통해 접지 전위선에 전기적으로 접속되어 있어도 된다.
본 실시 형태에 의하면, 화상 신호선 (91) 및 대향 전극 전위선 (99) 이 방전 저항 (400) 에 접속되는 부분과 외부 회로 접속 단자 (102) 사이에, 정전 보호 회로 (410) 가 존재하기 때문에, 미소 사이즈의 방전 저항 (400) 을 형성하였다고 해도, 정전기의 존재에 의해, 그 미소 사이즈의 방전 저항 (400) 이 정전 파괴될 가능성이 현격히 낮아진다. 이와 같이 방전 저항 (400) 을 형성하면, 기판이나 장치 전체의 대형화를 초래하지 않고, 더구나 정전 파괴에 의한 장치의 불량화를 초래하지 않으므로, 실천상 매우 유리하다.
또한, 본 실시 태양에서는, 대향 전극 전위선 (99) 및 화상 신호선 (91) 은 방전 저항 (400) 을 통해 서로 동일의 접지 전위선 (93a) 에 전기적으로 접속되어 있다. 따라서, 방전 저항 (400) 을 통해 양 배선 사이에서의 전위차가 거의 없는 상태로 하는 것이 용이해진다. 바꿔 말하면, 방전 저항 (400) 을 통해 양 배선 사이에서의 전위차가 거의 없는 상태로 되기까지의 시간의 단축을 꾀할 수 있다.
다음으로, 본 실시 형태에 있어서의 화소 스위칭용의 TFT 및 방전 저항의 구성에 관해서 도 4 부터 도 6 을 참조하면서 설명한다. 여기에 도 4 는 임의의 화소 스위칭용의 TFT 에 있어서의 채널 영역을 따른 횡단면을 나타내는 단면도이다. 도 5 는 도 3 에 있어서의 C1 의 부분 확대 평면도이다. 도 6 은 도 5 에 있어서의 A-A' 단면도이다.
도 4 에서 화소 스위칭용의 TFT (30) 는 LDD (Lightly Doped Drain) 구조를 갖고 있고, 주사선 (2), 당해 주사선 (2) 으로부터의 전계에 의해 채널이 형성되는 반도체층 (1a) 의 채널 영역 (1a'), 주사선 (2) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함하는 절연막 (2a), 반도체층 (1a) 의 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 반도체층 (1a) 의 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 을 구비하고 있다.
주사선 (2) 상에는 고농도 소스 영역 (1d) 으로 통하는 컨택트홀 (81) 및 고농도 드레인 영역 (1e) 으로 통하는 컨택트홀 (83) 이 각각 개공된 제 1 층간 절연막 (41) 이 형성되어 있다.
제 1 층간 절연막 (41) 상에는 축전 용량의 하부 용량 전극 (71) 이 형성되어 있고, 컨택트홀 (83) 을 통해 고농도 드레인 영역 (1e) 에 전기적으로 접속되어 있다. 이들의 위에는 컨택트홀 (81) 이 개공된 제 2 층간 절연막 (42) 이 형성되어 있다.
제 2 층간 절연막 (42) 상에는 데이터 (3) 선이 형성되어 있고, 컨택트홀 (81) 을 통해 고농도 소스 영역 (1d) 에 전기적으로 접속되어 있다. 이들의 위에는 제 3 층간 절연막 (43) 및 화소 전극 (9a) 이 순서대로 형성되어 있다.
한편, TFT (30) 의 하측에는 하지 절연막 (12) 을 통해 하측 차광막 (11a) 이 형성되어 있다. 하측 차광막 (11a) 은 TFT 어레이 기판 (10) 측에서 장치 내에 입사하는 복귀광으로부터 TFT (30) 의 채널 영역 (1a') 및 그 주변을 차광하기 위해서 형성되어 있다.
도 5 에서 화상 신호선 (91) 은 시리얼-패러렐 전개된 복수의 화상 신호 (VID1∼VID6) 가 공급되는 복수의 화상 신호선 (91a∼91f) 으로 이루어지고, 복수의 화상 신호선 (91a∼91f) 은 각각, 방전 저항 (400) 으로서 복수의 방전 저항 (400a∼400f) 중 대응하는 하나의 방전 저항을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다.
도 6 에서 방전 저항 (400) 은 TFT 어레이 기판 (10) 상에 하지 절연막 (12) 을 통해 불순물 도핑된 반도체층 (4a) 으로 구성되어 있다. 또한, 방전 저항 (400) 과 화상 신호선 (91) 및 대향 전극 전위선 (99) 의 접속부에는 방전 저항 (400) 보다도 고농도로 불순물 도핑된 반도체층 (4a) 으로 구성된 고농도 불순물 도핑 부분 (4d 및 4e) 이 국소적으로 존재하고 있다. 방전 저항 (400) 상에는 고농도 불순물 도핑 부분 (4d 및 4e) 으로 통하는 컨택트홀 (85 및 87) 이 각각 개구된 제 1 층간 절연막 (41) 이 형성되어 있다.
제 1 층간 절연층 (41) 상에는 화상 신호선 (91d) 및 접지 전위선 (93a) 이 형성되어 있다. 화상 신호선 (91d) 은 컨택트홀 (85) 을 통해 고농도 불순물 도핑 부분 (4d) 에 전기적으로 접속되어 있고, 접지 전위선 (93a) 은 컨택트홀 (87) 을 통해 고농도 불순물 도핑 부분 (4e) 에 전기적으로 접속되어 있다. 이들의 위에는 제 2 층간 절연막 (42) 및 제 3 층간 절연막 (43) 이 순서대로 형성되어 있다.
이와 같이 구성되어 있기 때문에, 접속부에 불순물 도핑되어 있지 않은 매우 고저항의 반도체막 부분이 존재하여 화상 신호선 (91) 이나 대향 전극 전위선 (99) 과 방전 저항 (400) 사이의 도전성을 얻을 수 없게 되는 것을 효과적으로 방지할 수 있다. 실제로 불순물을 도핑하는 경우에는 마스크의 치수 오차나 패턴 오차 등에 의해, 이와 같은 매우 고저항의 반도체막 부분을 발생시킬 수 있기 때문에, 본 태양과 같이 굳이 고농도로 불순물 도핑함으로써 저저항화한 개소를 접속부에 구축하는 것은 실천상 대단히 유리하다.
또한, 본 실시 형태에서는 방전 저항 (400) 은 데이터선 구동 회로용의 접지 전위선 (93a) 에 접속되어 있지만, 주사선 구동 회로용의 접지 전위선 (93b) 에 접속되어 있어도 된다.
화소 스위칭용의 TFT 를 구성하는 반도체막에 대해 실시되는 불순물 도핑과 는 별도인 전용의 불순물 도핑이 방전 저항 (400) 을 구성하는 반도체막 (4a) 에 대해 실시됨으로써, 반도체 소자를 구성하는 반도체막과는 다른 저항치를 갖는다.
다음으로, 본 실시 형태에 있어서의 방전 저항의 제조 프로세스에 관해서 도 7 및 도 8 을 참조하여 설명한다. 여기에 도 7 및 도 8 은 방전 저항 및 화소 스위칭용의 TFT의 제조 공정도이다.
먼저 도 7 (a) 의 공정에서는, 예를 들어, 규소기판, 석영기판, 유리기판의 TFT 어레이 기판 (10) 을 준비한다. 여기에서 바람직하게는 N2 (질소) 등의 불활성 가스 분위기 하, 약 850∼1300℃, 보다 바람직하게는 1000℃ 의 고온에서 열 처리하고, 후에 실시되는 고온 프로세스에서 기판 (10) 에 생기는 변형이 적어지도록 전처리해둔다.
계속해서, 이와 같이 처리된 TFT 어레이 기판 (10) 의 전면에, 예를 들어, Ti, Cr, W, Ta, Mo 및 Pd 의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링법 등에 의해, 100∼500nm 정도의 막 두께, 바람직하게는 약 200nm 의 막 두께의 차광층을 형성한 후, 예를 들어, 포토리소그래피법 및 에칭 처리에 의해, 화소 스위칭용의 TFT 의 하측에 형성되는 소정 패턴의 하측 차광막 (11a) 을 형성한다.
이어서, 하측 차광막 (11a) 상에, 예를 들어, 상압 또는 감압 CVD 법에 의해 TEOS (테트라·에틸·오르토·실리케이트) 가스, TEB (테트라·에틸·보트레이트) 가스, TMOP (테트라·메틸·옥시·포스레이트) 가스 등을 사용하여 NSG (논실리케이트 글라스) 나, 인 (P) 또는 붕소 (B) 가 도핑되어 이루어지는 PSG, BSG, BPSG 등의 실리케이트 글라스막, 질화규소막, 산화규소막으로 이루어지는 하지 절연층 (12) 을 형성한다.
이어서, 하지 절연층 (12) 의 위에, 감압 CVD 등에 의해 어모퍼스규소막을 형성하고 열 처리를 실시함으로써, 폴리규소막을 고상 성장시킨다. 또는 어모퍼스규소막을 거치지 않고, 감압 CVD 법 등에 의해 폴리규소막을 직접 형성한다. 다음으로, 이 폴리규소막에 대해, 예를 들어, 포토리소그래피법 및 에칭 처리를 실시함으로써, 소정 패턴을 갖는 제 1 반도체막 (1a) 및 제 2 반도체막 (4a) 을 형성한다. 또한, 열산화 하는 것 등에 의해, 게이트 절연막으로 이루어지는 절연막 (2a) 을 형성한다. 이 결과, 제 1 반도체막 (1a) 및 제 2 반도체막 (4a) 의 두께는 약 30∼150nm 의 두께, 바람직하게는 약 35∼50nm 의 두께로 되고, 절연막 (2a) 의 두께는 약 20∼150nm 의 두께, 바람직하게는 약 30∼100nm 의 두께로 된다.
다음으로 도 7 (b) 의 공정에서는, 뒤이어서, 화소 스위칭용의 TFT 부분에서 예를 들어, 감압 CVD 법 등에 의해 폴리규소막을 약 100∼500nm 의 두께로 퇴적하고, 또한 인 (P) 을 열확산하여 이 폴리규소막을 도전화한 후, 포토리소그래피법 및 에칭 처리에 의해 소정 패턴을 갖는 주사선 (2) 을 형성한다.
다음으로 도 7 (c) 의 공정에서는, 뒤이어서, 화소 스위칭용의 TFT 부분에서 저농도로 불순물 이온을 도핑함으로써, 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c) 의 반도체층 (1a) 을 형성한다. 한편, 방전 저항 부분은 불순물 도핑을 저지하기 위한 레지스트 (60) 에 의해 피복된다.
다음으로 도 8 (a) 의 공정에서는, 뒤이어서, 화소 스위칭용의 TFT 부분에 있어서, 고농도로 불순물 이온을 도핑함으로써, 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 을 포함하는, LDD 구조의 화소 스위칭용 TFT (30) 의 반도체막 (1a) 을 형성한다. 한편, 방전 저항 부분은 소정 패턴의 레지스트 (61) 에 의해 피복됨으로써, 고농도 도핑 영역 (4d 및 4e) 을 포함하는 반도체막 (4a) 을 형성한다.
다음으로 도 8 (b) 의 공정에서는, 뒤이어서, 화소 스위칭용의 TFT 부분은 전체를 레지스트 (62) 에 의해 피복된다. 방전 저항 부분은 고농도 도핑 영역 (4d 및 4e) 의 위를 레지스트 (62) 에 의해 피복된다. 소정의 농도로 불순물 이온을 도핑함으로써 방전 저항 (400) 을 형성한다.
다음으로 도 8 (c) 의 공정에서는 화소 스위칭용의 TFT 부분에서는 하부 용량 전극 (71) 및 데이터선 (3) 을 형성한다. 한편, 방전 저항 부분에서는 화상 신호선 (91) 및 접지 전위선 (93a) 을 형성한다. 먼저, 예를 들어, 건식 에칭법 또는 웨트 에칭법 또는 이들의 조합에 의해, 제 1 층간 절연막 (41) 에 컨택트홀 (83, 85 및 87) 을 개공한다. 이어서, 예를 들어, 감압 CVD 법 등에 의해 폴리규소막을 퇴적하고, 또한 인 (P) 을 열확산하고, 이 폴리규소막을 도전화하여 하부 용량 전극 (71), 화상 신호선 (91) 및 접지 전위선 (93a) 을 형성한다. 하부 용량 전극 (71) 상에는 추가로, 예를 들어, 감압 CVD 법, 플라즈마 CVD 법 등에 의해 고온 산화 규소막 (HTO 막) 이나 질화규소막으로 이루어지는 유전체막을 막 두께 50nm 정도의 비교적 얇은 두께로 퇴적한 후, Ti, Cr, W, Ta, Mo 및 Pd 등의 금속이나 금속 실리사이드 등의 금속 합금막을 스퍼터링에 의해 상부 용량 전극 을 형성한다. 이렇게 하여 축적 용량을 형성한다. 계속하여, 제 2 층간 절연층 (42) 에 컨택트홀 (81) 을 개공한다. 이어서, 도전막 (3a) 을 퇴적하고, 데이터선 (3) 을 형성한다. 그 위에, 제 3 층간 절연막 (43) 및 화소 전극 (9a) 을 형성한다.
본 실시 형태에 의하면, 상기 기술한 특허문헌 2 와 같이 화소부의 TFT 에 사용하는 막으로 방전 저항 (400) 이 형성되는 것은 아니고, 방전 저항 (400) 은 화소 스위칭용의 TFT (30) 등의 화소부나 주변 회로의 반도체막에 대해 실시되는 불순물 도핑과는 별도인 전용 불순물 도핑 (도 8 (b) 참조) 이 방전 저항 (400) 을 구성하는 반도체막에 대해 실시됨으로써, 화소 스위칭용의 TFT 를 구성하는 반도체막과는 다른 저항치를 갖는다. 본 실시 형태에서는 실용상 바람직한 정도의 시간으로 방전되도록 방전 저항이 0.1MΩ∼5MΩ 의 저항치를 갖는다. 특히 방전 저항 (400) 을 반도체막에 대해 전용의 불순물 도핑 (도 8 (b) 참조) 을 실시하여 형성하기 때문에, 불순물 농도나 불순물의 종류나, 방전 저항 (400) 의 면적이나 배치 등에 관해서는 화소 스위칭용의 TFT (30) 의 화소부나 주변 회로를 구성하는 반도체 소자와는 무관하게 설정 가능하다. 따라서, 한정된 TFT 어레이 기판 (10) 상 영역에 방전 저항 (400) 을 만들기 위한 영역을 확보하는 것은 대단히 용이해진다. 특히 소형의 액정 장치나, TFT 어레이 기판에 대해 화상 표시 영역 (10a) 이 큰 액정 장치의 경우라도, 이와 같은 영역을 확보하는 것이 용이해진다. 이들의 결과, 원하는 저항치를 갖는 방전 저항 (400) 을 원하는 면적으로 원하는 위치에 형성할 수 있다.
이상과 같이 본 실시 형태에 의하면, 화상 신호선 (91) 이나 대향 전극 전위선 (99) 에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있다.
또한, 반도체 소자를 구성하는 반도체막과 방전 저항을 구성하는 반도체막은 동일 기회에 막 형성 및 패터닝된 후에, 별도의 기회로 불순물 도핑되어도 된다. 또는 이들의 반도체막은 별도의 기회에 막 형성 및 패터닝된 후에, 별도의 기회로 불순물 도핑되어도 된다.
(변형예)
다음으로, 도 9 로부터 도 11 을 참조하여, 본 실시 형태에 관련하는 변형예에 관해서 설명한다. 여기에 도 9 는 본 실시 형태에 관련하는 제 1 변형예에 있어서의 도 5 와 동 취지의 도면이다. 도 10 은 제 1 변형예에 있어서의 도 6 과 동 취지의 단면도이다. 도 11 은 제 2 변형예에 있어서의 도 6 과 동 취지의 단면도이다.
도 9 및 도 10 에 제 1 변형예로서 나타내는 바와 같이, 인회 배선 (90) 은 TFT 어레이 기판 (10) 상에서 층간 절연막을 통해 방전 저항 (400) 의 상층측을 통과하는 배선부를 포함해도 된다. 이 구성에서는 인회 배선 (90) 이 적어도 방전 저항 (400) 과 겹치는 영역에서는 화상 신호선 (91) 과 동층으로 형성되어 있다.
또한, 도 11 에 제 2 변형예로서 나타내는 바와 같이, 인회 배선 (90) 은 TFT 어레이 기판 (10) 상에서 층간 절연막을 통해 방전 저항 (400) 의 하층측을 통과하는 배선부를 포함해도 된다. 이 구성에서는 인회 배선 (90) 이 적어도 방 전 저항 (400) 과 겹치는 영역에서는 화소 스위칭용 TFT 의 하측 차광막 (11a) 과 동층으로 (TFT 어레이 기판 (10) 과 하지 절연막 (12) 사이의 층으로) 형성되어 있다.
이와 같이, 인회 배선 (90) 은 방전 저항 (400) 의 상층측 또는 하층측을 통과하는 배선 부분을 포함하기 때문에, 방전 저항 (400) 을 만드는 TFT 어레이 기판 (10) 상에 있어서의 평면 영역을 방전 저항 (400) 전용으로 할당할 필요는 없고, 그 상층측이나 하층측에, 방전 저항 (400) 과는 별도의 인회 배선 (90) 이나 주변 회로 부분을 배치할 수 있다. 특히, 본 실시 형태와 같이 정전 보호 회로 (410) (도 3 참조) 를 소정 위치에 형성해 놓으면, 이와 같이 층간 절연막을 통해 콘덴서 구조가 구축됨에도 불구하고, 이 부분으로 방전 저항 (400) 이 정전 파괴될 가능성을 낮게 할 수 있다.
또한, 화상 신호선 (91) 은 시리얼-패러렐 전개된 복수의 화상 신호 (VID1∼VID6) 가 공급되는 복수의 화상 신호선 (91a∼91f) 으로 이루어지고, 복수의 화상 신호선 (91a∼91f) 은 각각, 방전 저항 (400) 으로서 복수의 방전 저항 (400a∼400f) 중 대응하는 하나의 방전 저항을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다. 복수의 방전 저항 (400a∼400f) 은 저항 길이 (L) 및 저항 폭 (W) 이 소정 범위 내로 가지런히 정해져 있고 (arranged), 인회 배선 (90) 의 당해 배선 부분은 복수의 방전 저항 (400a∼400f) 의 전체에 대해 겹쳐져 있다.
이와 같이 구성되어 있기 때문에, 복수의 방전 저항 (400a∼400f) 은 저항 길이 (L) 및 저항 폭 (W) 이 소정 범위 내로 가지런히 맞추어져 있고, 바람직하게 는 저항 길이 (L) 및 저항 폭 (W) 은 동일 설계치로 맞추어져 (arranged) 있다. 이에 의해 방전 저항 (400a∼400f) 의 저항치를 소정 범위 내로 맞출 (바람직하게는 동일하게 한다) 수 있다. 그리고, 인회 배선 (90) 의 배선 부분은 복수의 방전 저항 (400a∼400f) 의 전체에 대해 겹쳐져 있고, 바람직하게는 복수의 방전 저항 (400a∼400f) 의 전체에 대해 동등하게 겹쳐져 있다. 따라서, 저항 길이 (L) 및 저항 폭 (W) 이 어느 정도 맞추어져 있는냐에 따라, 또는 어느 정도 동등하게 겹쳐져 있느냐에 따라, 복수의 화상 신호선 (91a∼91f) 에서 방전되는 전하량은 서로 근접하거나, 바람직하게는 동등하게 된다. 바꿔 말하면, 방전후에 있어서의 화상 신호선 (91a∼91f) 의 전위는 서로 근접하거나, 바람직하게는 동등하게 되고, 잔류 전하의 화상 신호 (VID1∼VID6) 의 계열마다의 불균일은 저감된다. 따라서, 검사 장치로부터 분리되었을 때 등, 잔류 전하의 불균일이 생겨서, 화소 전극 (9a) 및 대향 전극 (21) 사이에 불균일이 있는 직류 전압이 인가됨으로써, 양전극 사이에 협지되는 액정층 (50) (도 2 참조) 이 불균일하게 이미지 퍼시스턴스를 일으키는 사태는 효과적으로 회피된다. 따라서, 화상 신호 (VID1∼VID6) 의 계열마다의 표시 불균일이 발생하는 것을 효과적으로 방지할 수 있다.
또한, 잔류 전하의 불균일이 없기 때문에, 그 후에 다시 실시되는 검사나 조정을 고정밀도로 실시하는 것이 가능해진다. 보다 구체적으로는 검사를 실시할 때에 잔류 전하의 편차에 의해, 주변 회로나 화소부에 관해서의 정상 또는 비정상의 판정을 고정밀도로 실시할 수 없다고 하는 실천상의 큰 문제점을 효율적으로 회피할 수 있다.
또한, 이와 같은 잔류 전하에 실해 (實害) 를 미치는 것과 같은 화상 신호 (VID1∼VID6) 의 계열마다의 불균일이 생기지 않는 정도로, 상기 기술한 소정 범위를 설정하면 된다. 보다 구체적으로는 제조 오차를 가미하면서 실험적, 경험적, 시뮬레이션 등에 의해 잔류 전하에 불균일을 생기게 하지 않는, 복수의 방전 저항 (400a∼400f) 에 관련한 저항 길이 (L) 및 저항 폭 (W) 의 범위를 상기 기술한 소정 범위로서 설정하면 된다. 또한, 단순하게는 복수의 방전 저항 (400a∼400f) 에 관련한 저항 길이 (L) 및 저항 폭 (W) 을 동일치로 설정하고, 또한 배선 부분을 복수의 방전 저항 (400a∼400f) 의 전체에 대해 동등하게 겹쳐지도록 설계하면 충분하다. 더욱 바람직하게는 동일 기회에 이들 복수의 방전 저항 (400a∼400f) 을 형성하면, 제조 공정이 용이하며 저항치를 맞추는 것 (arrangement) 도용이해진다.
<제 2 실시 형태>
다음으로, 제 2 실시 형태에 관련한 액정 장치의 제조방법에 관해서, 도 3, 도 7, 도 8 및 도 12 를 참조하여 설명한다. 도 12 는 본 실시 형태에 액정 장치의 제조방법을 나타내는 플로우차트이다.
도 12 에서 본 실시 형태에 관련한 액정 장치의 제조방법은 TFT 어레이 기판 (10) 상에, 화소부 (9a), 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등을 포함하는 주변 회로, 외부 회로 접속 단자 (102), 인회 배선 (90) 및 방전 저항 (400) 을 형성하는 제 1 형성 공정 (S10) 과, 대향 기판 (20) 상에 대향 전극 (21) 을 형성하는 제 2 형성 공정 (S20) 과, TFT 어레이 기판 (10) 및 대향 기판 (20) 을 접합시킨 접합 공정 (S30) 을 갖는다.
제 1 형성 공정 (S10) 은 도 3 에 나타낸 바와 같은 화소부 (9a) 또는 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 를 포함하는 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 제 1 반도체막 (1a) (도 7 (c) 참조) 에 대해 제 1 농도로 불순물 도핑하는 제 1 도핑 공정 (S11) 을 갖는다. 또한, 제 1 도핑 공정과는 별도로 방전 저항 (400) 을 구성하는 제 2 반도체막 (4a) (도 8 (b) 참조) 에 대해 제 2 농도로 불순물 도핑하는 제 2 도핑 공정 (S12) 을 갖는다.
본 실시 형태에 관련한 액정 장치의 제조방법에 의하면, TFT 어레이 기판 (10) 에 관해서는 막 형성 처리, 패터닝 처리, 불순물 도핑처리, 고온처리 등에 관련한 각종 처리를 포함하는, 제 1 형성 공정에 의해, 화소부 (9a), 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등을 포함하는 주변 회로, 외부 회로 접속 단자 (102), 인회 배선 (90), 방전 저항 (400) 이 형성된다.
한편, 대향 기판 (20) 에 관해서는 막 형성 처리, 패터닝 처리, 불순물 도핑처리, 고온처리에 관련한 각종 처리를 포함하는 제 2 형성 공정 (S20) 에 의해, 대향 전극 (21) 이 형성된다. 그 후, 접합 공정에 의해, 최종적으로 액정층 (50) (도 2 참조) 이 협지된 형으로 되도록, TFT 어레이 기판 (10) 및 대향 기판 (20) 은 접합된다.
여기에서 특히, TFT 어레이 기판 (10) 을 형성하는 제 1 형성 공정 (S10) 에서는 제 1 도핑 공정 (S11) 에 의해, 화소부 (9a) 또는 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 를 포함하는 주변 회로의 일부를 이루는 반도체 소자를 구 성하는 제 1 반도체막 (1a) 에 대해 제 1 농도로 불순물 도핑이 실시된다 (도 7 (c) 참조).
이와 서로 전후하여, 제 1 도핑 공정 (S10) 과는 별도인, 즉 방전 저항 (400) 을 형성하기 위해 전용의 제 2 도핑 공정 (S20) 에 의해, 방전 저항 (400) 을 구성하는 제 2 반도체막 (4a) 에 대해 제 2 농도로 불순물 도핑이 실시된다 (도 8 (b) 참조).
따라서, 제 2 실시 형태에 의하면, 상기 기술한 특허문헌 2 와 같이 화소부의 TFT에 사용하는 막으로 방전 저항을 형성하는 것은 아니고, 방전 저항 (400) 을 반도체막에 대해 전용의 불순물을 도핑하여 형성하기 때문에, 불순물 농도나 불순물의 종류나, 방전 저항 (400) 의 면적이나 배치에 관해서는 화소부나 데이터선 구동 회로 (101) 및 주사선 구동 회로 (104) 를 포함하는 주변 회로를 구성하는 반도체 소자와는 무관하게 설정할 수 있다. 따라서, 제 1 실시 형태의 액정 장치의 경우와 같이, 방전 저항 (400) 을 화소 스위칭용의 TFT (30) 를 구성하는 반도체막과는 다른 저항치를 갖도록 형성하는 것도 용이해진다.
이상과 같이 본 실시 형태에 의하면, 화상 신호선 (91) 이나 대향 전극 전위선 (99) 에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있는 액정 장치를 비교적 용이하게 제조할 수 있다.
본 실시 형태에 관련한 액정 장치의 제조방법으로서는 특히, 제 1 형성 공정 (S10) 에서 제 1 반도체막 (1a) 및 제 2 반도체막 (4a) 은 제 1 도핑 공정 (S11) 및 제 2 도핑 공정 (S12) 전에 서로 동일 기회로 막 형성 및 패터닝된다.
따라서, 제 1 반도체막 (1a) 및 제 2 반도체막 (4a) 은 동일 기회에 막 형성 및 패터닝되기 때문에, 제조 프로세스의 간략화를 꾀할 수 있다. 다만, 이들의 반도체막을 별도의 기회로 막 형성 및 패터닝한 후에 방전 저항을 구성하는 반도체막에 대해 전용의 불순물을 도핑해도 된다.
본 실시 형태에 관련한 액정 장치의 제조방법에서는 특히, 제 1 형성 공정 (S10) 에서 제 1 도핑 공정 (S11) 이 실시될 때에, 제 2 반도체막 (4a) 은 제 1 농도로의 불순물 도핑을 저지하기 위한 제 1 레지스트 (61) (도 8 (a)) 에 의해 피복되어 있다. 또한, 제 1 레지스트 (61) 는, 예를 들어, 도 5 및 도 9 에 61' 의 일점 쇄선으로 나타낸 직사각 형상의 영역을 피복시키는 레지스트이다.
따라서, 제 1 도핑 공정 (S11) 이 실시될 때에, 제 2 반도체막 (4a) 은 제 1 레지스트 (61) (도 8 (a) 참조) 에 의해 피복되어 있기 때문에, 방전 저항 (400) 을 구성하는 제 2 반도체막 (4a) 을 반도체 소자를 구성하는 제 1 반도체막 (1a) 에 대해, 그 불순물 농도나 불순물의 종류나, 방전 저항의 면적이나 배치에 관해서 무관하게 형성할 수 있다.
또한, 제 1 형성 공정 (S10) 에서 제 2 도핑 공정 (S12) 은 방전 저항 (400) 과 화상 신호선 (91) 및 상기 대향 전극 전위선 (99) 의 적어도 일방의 접속부에 방전 저항 (400) 보다도 고농도로 불순물 도핑된 반도체층으로 구성된 부분이 국소적으로 존재하도록, 제 1 레지스트 (61) 에 의해 피복된 영역보다도 넓은 영역을 노출시킨 제 2 레지스트 (62) 를 통해 제 2 농도로 불순물을 도핑하도록 제조해도 된다 (도 8 (b) 참조). 또한, 제 2 레지스트 (62) 는, 예를 들어, 도 5 및 도 9 에 62' 의 파선으로 나타낸 직사각 형상의 개구부를 갖는 레지스트이다.
이와 같이 제조하면, 방전 저항 (400) 의 접속부에 방전 저항 (400) 보다도 고농도로 불순물 도핑된 반도체층으로 구성된 고농도 불순물 도핑 부분 (4d 및 4e) 을 국소적으로 형성할 수 있다. 이에 의해, 접속부에 불순물 도핑되어 있지 않은 매우 고저항의 반도체막 부분이 존재하여, 화상 신호선 (91) 이나 대향 전극 전위선 (99) 과 방전 저항 (400) 사이의 도전성이 얻어질 수 없게 되는 것을 효과적으로 방지할 수 있다. 불순물을 도핑하는 경우에는 마스크의 치수 오차나 패턴 오차 등에 의해, 이와 같은 매우 고저항의 반도체막 부분을 발생시켜 얻기 때문에, 이와 같이 패턴을 서로 미세하게 비켜 놓을 수 있는 제 1 레지스트 (61) 및 제 2 레지스트 (62) 를 사용함으로써, 저저항화한 개소를 접속부에 구축하는 것은 실천상 대단히 유리하다.
본 실시 형태에 관련한 액정 장치의 제조방법에서는 인회 배선 (90) 은 TFT 어레이 기판 (10) 상에서 층간 절연막을 통해 방전 저항 (400) 의 상층측 또는 하층측을 통과하는 배선 부분을 포함한다. 화상 신호선 (91) 은 시리얼-패러렐 전개된 복수의 화상 신호 (VID1∼VID6) 가 공급되는 복수의 화상 신호선 (91a∼91f) 으로 이루어지고, 복수의 화상 신호선 (91a∼91f) 은 각각, 방전 저항 (400) 으로서 복수의 방전 저항 (400a∼400f) 중 대응하는 하나의 방전 저항을 통해 접지 전위선에 전기적으로 접속되어 있다. 또한, 복수의 방전 저항 (400a∼400f) 은 저항 길이 (L) 및 저항 폭 (W) 이 소정 범위 내로 맞추어져 있고, 배선 부분은 복수의 방전 저항 (400a∼400f) 의 전체에 대해 겹쳐져 있고, 제 2 도핑 공정(12) 은 복수의 방전 저항 (400a∼400f) 을 동일 기회에 도핑한다.
본 실시 형태의 액정 장치의 제조방법에 의하면, 제 2 도핑 공정 (S12) 에 의해, 복수의 방전 저항 (400a∼400f) 을 동일 기회에 도핑하기 때문에, 복수의 방전 저항 (400a∼400f) 에 관해서, 저항 길이 (L) 및 저항 폭 (W) 을 동일 설계치로 맞출 수 있다. 따라서, 층간 절연막을 통해 방전 저항 (400) 의 상층측 또는 하층측을 통과하는 배선 부분을 복수의 방전 저항 (400a∼400f) 의 전체에 대해 동등하게 겹치는 것을 비교적 용이하게 할 수 있다. 잔류 전하의 화상 신호 (VID1∼VID6) 의 계열마다의 불균일은 저감된다. 따라서, 검사 장치로부터 분리될 때 등, 잔류 전하의 불균일이 생겨 화소 전극 (9a) 및 대향 전극 (21) 사이에 불균일이 있는 직류 전압이 인가됨으로써, 양 전극 사이에 협지되는 액정층 (50) 이 불균일하게 이미지 퍼시스턴스를 일으키는 사태는 효과적으로 회피된다. 따라서, 화상 신호 (VID1∼VID6) 의 계열마다의 표시 불균일이 발생하는 것을 효과적으로 방지할 수 있다.
<전자기기>
다음으로, 상기 기술한 전기 광학 장치인 액정 장치를 각종의 전자기기에 적용하는 경우에 관해서 설명한다.
우선, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 관해서 설명한다. 도 13 은 프로젝터의 구성예를 나타내는 평면도이다. 이 도 13 에 나타나는 바와 같이, 프로젝터 (1100) 내부에는 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투 사광은 라이트가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익미러 (1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B 및 1110G) 에 입사된다.
액정 패널 (1110R, 1110B 및 1110G) 의 구성은 상기 기술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들의 액정 패널에 의해 변조된 광은 다이크로익 프리즘 (112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에서는 R 및 B 의 빛이 90 도로 굴절하는 한편, G 의 빛이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통해 스크린에 컬러 화상이 투사되게 된다.
여기에서 각 액정 패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 주목하면, 액정 패널 (1110G) 에 의한 표시 이미지는 액정 패널 (1110R, 1110B) 에 의한 표시 이미지에 대해 좌우 반전하는 것이 필요해진다.
또, 액정 패널 (1110R, 1110B 및 1110G) 에는 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 빛이 입사하기 때문에, 컬러 필터를 형성할 필요는 없다.
다음으로, 액정 장치를 모바일형의 PC 에 적용한 예에 관해서 설명한다. 도 14 는 이 PC 의 구성을 나타내는 사시도이다. 도 14 에서 컴퓨터 (1200) 는 키보드 (1202) 를 구비한 본체부 (1204) 와, 액정 표시 유닛 (1206) 으로 구성되어 있다. 이 액정 표시 유닛 (1206) 은 앞서 서술한 액정 장치 (1005) 의 배면에 백라이트를 부가함으로써 구성되어 있다.
또한, 액정 장치를 휴대전화에 적용한 예에 관해서 설명한다. 도 15 는 이 휴대전화의 구성을 나타내는 사시도이다. 도 15 에서 휴대전화 (1300) 는 복수의 조작 버튼 (1302) 과 함께 반사형의 액정 장치 (1005) 를 구비하는 것이다. 이 반사형의 액정 장치 (1005) 에 있어서는 필요에 따라 그 전면에 프론트 라이트가 형성된다.
또한, 도 13 에서 도 15 를 참조하여 설명한 전자기기 외에도, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카내비게이션 장치, 페이저, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자기기에 적용 가능한 것은 말할 필요도 없다.
<제 2 실시 형태>
본 발명의 제 2 실시 형태에 관해서, 도 16 및 도 17 을 참조하면서 설명한다.
먼저, 제 2 실시 형태에 관련한 전기 광학 장치의 정전 보호 회로 및 방전 저항의 전기적 구성에 관해서, 도 16 을 참조하여 설명한다. 여기에 도 16 은 제 2 실시 형태에 관련한 전기 광학 장치의 정전 보호 회로 및 방전 저항의 전기적 구성을 나타내는 회로도이다. 또한, 도 16 에서, 도 1 에서 도 12 에 나타낸 제 1 실시 형태에 관련한 구성 요소와 같은 구성 요소로 동일한 참조 부호를 붙이고, 그 설명은 적절히 생략한다.
제 2 실시 형태에 관련한 전기 광학 장치에서는 도 3 을 참조하여 나타낸 제 1 실시 형태에 관련한 전기 광학 장치와 같이, 화상 신호선 (91) 의 일단은 주변 영역에 배치된 외부 회로 접속 단자 (102) 에 전기적으로 접속되어 있고, 화상 신호선 (91) 의 도중에는 정전 보호 회로 (410S) 가 형성되어 있다.
도 16 에 나타내는 바와 같이, 정전 보호 회로 (410S) 는 P 채널 (TFT410a) 및 N 채널 (TFT410b) 을 구비한다. P 채널 (TFT410a) 의 게이트는 제 1 전원 신호 (VDDX) 를 공급하는 전원 신호선 (94) 과 전기적으로 접속되어 있다. 한편, N 채널 (TFT410b) 의 게이트는 제 2 전원 신호 (VSSX) 를 공급하는 접지 전위선 (93a) 과 전기적으로 접속되어 있다. 이와 같이 다이오드 접속되어 있기 때문에, P 채널 (TFT410a) 및 N 채널 (TFT410b) 은 각각, 다이오드로서 기능한다. 따라서, 정전기가, 예를 들어, 외부 회로 접속 단자 (102) 를 통해 화상 신호선 (91) 에 인가된 경우에는 TFT 어레이 기판 (10) 상에서 외부 회로 접속 단자 (102) 에 비교적 가까운 위치에서 P 채널 (TFT410a) 을 통해 정전기를 빠르게 방출할 수 있다. 따라서, 정전 보호 회로 (410S) 는 정전기가, 예를 들어, 외부 회로 접속 단자 (102) 를 통해 화상 신호선 (91) 에 인가됨으로써, 화소 스위칭용의 TFT (30) 가 정전 파괴되는 것을 방지할 수 있다. 또한, 도 16 에서는 화상 신호 (VID1) 를 공급하기 위한 화상 신호선 (91) 의 도중에 형성된 정전 보호 회로 (410S) 만을 나타내고 있지만, 화상 신호 (VID2∼VID6) 를 공급하는 화상 신호선의 각각의 도중에도 같은 구성의 정전 보호 회로 (410S) 가 형성되어 있다.
또한, 도 16 에 나타내는 바와 같이, 제 2 실시 형태에 관련한 전기 광학 장 치에서는 화상 신호선 (91) 은 정전 보호 회로 (410S) 내에서 즉 TFT 어레이 기판 (10) 상에서 외부 회로 접속 단자 (102) 에 비교적 가까운 위치에서 방전 저항 (400) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있다. 따라서, 제 1 실시 형태에 관련한 전기 광학 장치와 동일하게, 화상 신호선 (91) 에 전하가 잔류하는 것을 방지할 수 있다. 또한, 제 2 실시 형태에 관련한 전기 광학 장치에서는 제 1 실시 형태에 관련한 전기 광학 장치와는 달리, 화상 신호선 (91) 의 외부 회로 접속 단자 (102) 에 접속된 선단과 반대측에 위치하는 배선 종단에서는 방전 저항 (400) (도 3 참조) 을 통해 접지 전위선 (93a) 에 전기적으로 접속되어 있지 않아도 된다. 다만, 이와 같이 반대측에 위치하는 배선 종단에, 방전 저항 (400) (도 3 참조) 을 용장적으로 (redundantly) 구비하는 것도 가능하다.
제 2 실시 형태에서는 특히, 방전 저항 (400) 은 정전 보호 회로 (410S) 내에 형성되어 있기 때문에 (보다 구체적으로는, 외부 회로 접속 단자 (102) 로부터 보아 정전 보호 회로 (410S) 보다도 먼 측에서 화상 신호선 (91) 은 방전 저항 (400) 과 전기적으로 접속되어 있다), 화상 신호선 (19) 에 인가된 정전기의 존재에 의해, 방전 저항 (400) 이 정전 파괴될 가능성이 현격히 낮게 되어 있다.
다음으로, 상기 기술한 정전 보호 회로 및 방전 저항의 구체적인 구성에 관해서, 도 17 을 참조하여 설명한다. 여기에 도 17 은 제 2 실시 형태에 관련한 전기 광학 장치의 정전 보호 회로 및 방전 저항의 구체적인 구성을 나타내는 평면도이다.
도 17 에 나타내는 바와 같이, 정전 보호 회로 (410S) 는 P 채널 (TFT410a) 및 N 채널 (TFT410b) 을 구비한다.
P 채널 (TFT410a) 은 반도체층 (411a) 및 게이트 전극 (412a) 으로 구성되어 있다.
게이트 전극 (412a) 은 주사선 (2) (도 4 참조) 과 동일 막으로 형성되어 있고, 하부 용량 전극 (71) (도 4 참조) 과 동일 막으로 형성된 전원 신호선 (94) 과 컨택트홀 (812a) 을 통해 전기적으로 접속되어 있다. 또한, 「동일 막」 이란, 제조 공정에 있어서의 동일 기회로 막 형성되는 막을 의미하고, 동일 종류의 막이고, 「동일 막이다」 란, 한 장의 막으로서 연속하고 있는 것까지도 요구하는 취지가 아니고, 기본적으로 동일 막 중 서로 분단되어 있는 막 부분이면 충분하다는 취지이다.
반도체층 (411a) 은 반도체층 (1a) (도 4 참조) 과 동일 막으로 형성되어 있다. 반도체층 (411a) 의 소스 영역은 전원 신호선 (94) 과 컨택트홀 (811a) 을 통해 전기적으로 접속되어 있다. 한편, 반도체층 (411a) 의 드레인 영역은 화상 신호선 (91) 과 컨택트홀 (813a) 을 통해 전기적으로 접속되어 있다.
N 채널 (TFT410b) 은 반도체층 (411b) 및 게이트 전극 (412b) 으로 구성되어 있다.
게이트 전극 (412b) 은 주사선 (2) 과 동일 막으로 형성되어 있고, 전원 신호선 (94) 과 컨택트홀 (812b) 을 통해 전기적으로 접속되어 있다.
반도체층 (411b) 은 반도체층 (1a) 과 동일 막으로 형성되어 있다. 반도체층 (411b) 의 소스 영역은 접지 전위선 (93a) 과 컨택트홀 (811b) 을 통해 전기 적으로 접속되어 있다. 한편, 반도체층 (411b) 의 드레인 영역은 화상 신호선 (91) 과 컨택트홀 (813b) 을 통해 전기적으로 접속되어 있다.
도 17 에서 정전 보호 회로 (410S) 내에는 방전 저항 (400) 이 형성되어 있다. 방전 저항 (400) 은 도 6 을 참조하여 설명한 제 1 실시 형태에 있어서의 방전 저항과 대개 동일한 구성으로 되어 있다. 방전 저항 (400) 은 컨택트홀 (841) 을 통해 접지 전위선 (93a) 과 전기적으로 접속되어 있고, 컨택트홀 (842) 을 통해 화상 신호선 (91) 과 전기적으로 접속되어 있다. 이와 같이 방전 저항 (400) 은 정전 보호 회로 (410S) 내에 만들었기 때문에, TFT 어레이 기판 (10) 이나 전기 광학 장치 전체의 대형화를 초래하지 않는다.
또한, 본 실시 형태에서는 방전 저항 (400) 은 접지 전위선 (93a) 을 따른 제 1 부분 (401) 및 화상 신호선 (91) 을 따른 제 2 부분 (402) 을 갖도록 구성되어 있다. 따라서, 가령 방전 저항 (400) 이 접지 전위선 (93a) 및 화상 신호선 (91) 사이를 직선적으로 잇는 부분만으로 구성되고, 제 1 부분 (401) 및 제 2 부분 (402) 이 없는 경우와 비교하여, 방전 저항 (400) 을 고저항으로 만들 수 있다. 즉, 제 1 부분 (401) 을 접지 전위선 (93a) 을 따라 길게 함으로써, 또는 이에 더하여 또는 이 대신에 제 2 부분 (402) 을 화상 신호선 (91) 을 따라 길게 함으로써, 컨택트홀 (841 및 842) 상호간의 거리를 길게 하는 것이 가능해지고, 이 길이에 비례하는 모양으로 방전 저항 (400) 의 저항을 높이는 것이 가능해진다. 이 경우, 방전 저항 (400) 을 고저항으로 하기 위해, 접지 전위선 (93a) 및 화상 신호선 (91) 을 포함하는 스트라이프 형상으로 배열된 복수의 배선에 있어서의 배선 피 치를 확대할 필요가 없다. 이와 같은 특징은 TFT 어레이 기판 (10) 상에 있어서의 한정된 배선 영역 내에서 배선의 미세화를 도모하면서 방전 저항 (400) 을 고저항화하는 데에는 실천상 대단히 유리한 것이다.
이상 설명한 바와 같이, 제 2 실시 형태에 관련한 전기 광학 장치에 의하면, 화상 신호선 (91) 이 방전 저항 (400) 에 접속되는 부분과 외부 회로 접속 단자 (102) 사이에, 정전 보호 회로 (410S) 가 존재하기 때문에, 미소 사이즈의 방전 저항 (400) 을 만들었다고 해도, 정전기의 존재에 의해, 그 미소 사이즈의 방전 저항 (400) 이 정전 파괴될 가능성이 현격히 낮아진다. 이와 같이 방전 저항 (400) 을 정전 보호 회로 (410S) 내에 만들면, TFT 어레이 기판 (10) 이나 전기 광학 장치 전체의 대형화를 초래하지 않고, 또한, 정전 파괴에 의한 장치의 불량화를 초래하지 않는다.
본 발명은 상기 기술한 실시 형태에 한정되는 것이 아니고, 청구 범위 및 명세서 전체로부터 이해할 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 전기 광학 장치 및 그 전기 광학 장치를 구비하여 이루어지는 전자기기도 또한 본 발명의 기술적 범위에 포함되는 것이다.
본 발명에 따른 전기 광학 장치 및 그 제조방법, 및 그와 같은 전기 광학 장치를 구비하여 이루어지는 전자 기기는 화상 신호선이나 대향 전극 전위선에 전하가 잔류하는 것을 매우 효과적으로 방지할 수 있는 이점이 있다.
특히, 화상 신호선 등이 고저항인 방전 저항을 통해 접지 전위선에 전기적으로 접속되므로, 전기 광학 장치의 완성시나 납품시 등에 검사 장치에 세트되고 동작 검사나 동작 조정이 실시된 후 분리되는 경우, 전기 광학 장치에 있어서의 화상 신호선에 잔류하는 전하나 화상 신호선에 접속된 주변 회로 내의 각종 전자 소자에 잔류하는 전하가, 검사나 조정후부터 분리되기까지의 단시간 내에 방전 저항을 통해 접지 전위선으로 방전될 수 있다.
따라서, 검사 장치로부터 분리되는 경우, 잔류 전하에 의해 화소 전극 및 대향 전극 사이에 직류 전압이 인가됨으로써, 양 전극 사이에 협지되는 액정 등의 전기 광학 물질이 이미지 퍼시스턴스를 일으키는 경우를 효과적으로 방지할 수 있고, 또한 잔류 전하가 없으므로 그 후 다시 실시되는 검사나 조정을 고정밀도로 실시하는 것이 가능해진다.

Claims (17)

  1. 기판상에,
    화소 영역에 배열된 복수의 화소부;
    상기 화소 영역의 주변에 위치하는 주변 영역에 배치되어 있고 상기 복수의 화소부를 제어하기 위한 주변 회로; 및
    상기 주변 회로에 화상 신호를 공급하기 위한 화상 신호선 및 접지 전위를 공급하기 위한 접지 전위선을 구비하고,
    상기 화상 신호선은 상기 화상 신호선 및 상기 접지 전위선을 구성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 화소부는 화소 전극을 갖고,
    상기 화소 전극에 대향하는 대향 전극과,
    상기 대향 전극에 대향 전극 전위를 공급하기 위한 대향 전극 전위선을 구비한 것을 특징으로 하는 전기 광학 장치.
  3. 제 2 항에 있어서,
    상기 대향 전극 전위선은 상기 대향 전극 전위선 및 상기 접지 전위선을 구 성하는 도전막과 비교하여 고저항의 막으로 이루어지는 방전 저항을 통해, 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  4. 제 3 항에 있어서,
    상기 화상 신호선 및 상기 대향 전극 전위선 중 적어도 일방의 배선에서,
    당해 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고,
    당해 배선의 타단은 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  5. 제 2 항에 있어서,
    상기 화상 신호선 및 상기 대향 전극 전위선 중 적어도 일방의 배선에서,
    상기 적어도 일방의 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고,
    상기 적어도 일방의 배선의 도중에는 정전 보호 회로 및 입력 보호 회로 중 적어도 일방의 보호 회로가 형성되고,
    상기 적어도 일방의 배선은 상기 적어도 일방의 보호 회로 내에서 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 제 2 항에 있어서,
    상기 화상 신호선 및 상기 대향 전극 전위선 중 적어도 일방의 배선에서,
    상기 적어도 일방의 배선의 일단은 상기 주변 영역에 배치된 외부 회로 접속 단자에 전기적으로 접속되고,
    상기 적어도 일방의 배선의 도중에는 정전 보호 회로 및 입력 보호 회로 중 적어도 일방의 보호 회로가 형성되고,
    상기 적어도 일방의 배선은 상기 외부 회로 접속 단자로부터 보아 상기 적어도 일방의 보호 회로보다 먼 측에서 상기 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 대향 전극 전위선 및 상기 화상 신호선은 상기 방전 저항을 통해 상호 동일한 상기 접지 전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 방전 저항은 반도체막으로 이루어지고, 상기 화소부 또는 상기 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 반도체막에 대해 도핑되는 불순물과는 별도의 불순물이 상기 방전 저항을 구성하는 반도체막에 대해 도핑되는 것을 특징으로 하는 전기 광학 장치.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판상에 둘러진 배선은 층간 절연막을 통해 상기 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 포함하는 것을 특징으로 하는 전기 광학 장치.
  10. 제 9 항에 있어서,
    상기 화상 신호선은 시리얼-패러렐 전개된 복수의 화상 신호가 공급되는 복수의 화상 신호선으로 이루어지고,
    그 복수의 화상 신호선은 각각, 복수의 상기 방전 저항의 각각을 통해 상기 접지 전위선에 전기적으로 접속되어 있고,
    상기 복수의 방전 저항은 저항의 길이 및 폭이 소정 범위 내에 있고,
    상기 배선 부분은 상기 복수의 방전 저항의 전체에 대해 겹쳐져 있는 것을 특징으로 하는 전기 광학 장치.
  11. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 방전 저항은 불순물 도핑된 반도체막으로 구성되고,
    상기 방전 저항과 상기 화상 신호선 및 상기 대향 전극 전위선의 적어도 일방의 접속부에는 상기 방전 저항보다도 고농도로 불순물 도핑된 상기 반도체막으로 구성된 부분이 국소적으로 존재하고 있는 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항에서 제 6 항 중 어느 한 항에 기재된 전기 광학 장치를 제조하는 전기 광학 장치의 제조방법으로서,
    상기 기판상에 상기 화소부, 상기 주변 회로, 상기 외부 회로 접속 단자, 상기 둘러진 배선 및 상기 방전 저항을 형성하는 제 1 형성 공정;
    대향 기판상에, 상기 대향 전극을 형성하는 제 2 형성 공정; 및
    상기 기판 및 상기 대향 기판을 서로 접합시키는 접합 공정을 구비하고,
    상기 제 1 형성 공정은 상기 화소부 또는 상기 주변 회로의 적어도 일부를 이루는 반도체 소자를 구성하는 제 1 반도체막에 대해 제 1 농도로 불순물 도핑하는 제 1 도핑 공정과, 그 제 1 도핑 공정과는 별도로 상기 방전 저항을 구성하는 제 2 반도체막에 대해 제 2 농도로 불순물 도핑하는 제 2 도핑 공정을 갖는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 제 1 형성 공정에서 상기 제 1 및 제 2 반도체막은 상기 제 1 및 제 2 도핑 공정 전에, 서로 동일 공정에서 막 형성 및 패터닝되는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  14. 제 12 항에 있어서,
    상기 제 1 형성 공정에서 상기 제 1 도핑 공정이 실시될 때에, 상기 제 2 반 도체막은 상기 제 1 농도로의 불순물 도핑을 저지하기 위한 제 1 레지스트에 의해 피복되는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 형성 공정에서 상기 제 2 도핑 공정은 상기 방전 저항과 상기 화상 신호선 및 상기 대향 전극 전위선의 적어도 일방의 접속부에, 상기 방전 저항보다도 고농도로 불순물 도핑된 상기 반도체층으로 구성된 부분이 국소적으로 존재하도록, 상기 제 1 레지스트에 의해 피복된 영역보다도 넓은 영역을 노출시킨 제 2 레지스트를 통해 상기 제 2 농도로 불순물을 도핑하는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  16. 제 12 항에 있어서,
    상기 둘러진 배선은 상기 기판상에서 층간 절연막을 통해 상기 방전 저항의 상층측 또는 하층측을 통과하는 배선 부분을 포함하고, 상기 화상 신호선은 시리얼-패러렐 전개된 복수의 화상 신호가 공급되는 복수의 화상 신호선으로 이루어지고, 그 복수의 화상 신호선은 각각, 상기 방전 저항으로서 복수의 방전 저항 중 대응하는 하나의 방전 저항을 통해 상기 접지 전위선에 전기적으로 접속되어 있고, 상기 복수의 방전 저항은 저항 길이 및 저항 폭이 소정 범위 내에 있고, 상기 배선 부분은 상기 복수의 방전 저항의 전체에 대해 겹쳐져 있고,
    상기 제 2 도핑 공정은 상기 복수의 방전 저항을, 동일 공정에서 도핑하는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  17. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자기기.
KR1020060015330A 2005-02-17 2006-02-16 전기 광학 장치 및 그 제조방법, 및 전자기기 KR100755227B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00040113 2005-02-17
JP2005040113 2005-02-17
JP2005286393A JP4297103B2 (ja) 2005-02-17 2005-09-30 電気光学装置及びその製造方法、並びに電子機器
JPJP-P-2005-00286393 2005-09-30

Publications (2)

Publication Number Publication Date
KR20060092147A true KR20060092147A (ko) 2006-08-22
KR100755227B1 KR100755227B1 (ko) 2007-09-04

Family

ID=36815166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015330A KR100755227B1 (ko) 2005-02-17 2006-02-16 전기 광학 장치 및 그 제조방법, 및 전자기기

Country Status (4)

Country Link
US (1) US7903186B2 (ko)
JP (1) JP4297103B2 (ko)
KR (1) KR100755227B1 (ko)
TW (1) TWI328135B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053622A1 (fr) * 2006-11-01 2008-05-08 Sharp Kabushiki Kaisha Substrat de dispositif et substrat de dispositif d'affichage
JP4997399B2 (ja) * 2006-12-27 2012-08-08 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP2008233141A (ja) * 2007-03-16 2008-10-02 Epson Imaging Devices Corp 電気光学装置
US8064028B2 (en) 2007-03-16 2011-11-22 Sony Corporation Method for manufacturing electro-optical device wherein an electrostatic protection circuit is shielded by a light-shielding sheet that is separate and apart from the electro-optical device
JP5228424B2 (ja) * 2007-09-25 2013-07-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5171412B2 (ja) * 2007-10-01 2013-03-27 株式会社ジャパンディスプレイウェスト 液晶表示装置及び電子機器
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
JP5648809B2 (ja) * 2011-10-28 2015-01-07 株式会社島津製作所 Ｔｆｔアレイ検査装置
JP6028332B2 (ja) * 2012-01-12 2016-11-16 セイコーエプソン株式会社 液晶装置、及び電子機器
US20150226415A1 (en) * 2012-09-11 2015-08-13 Sharp Kabushiki Kaisha Lighting device, display device, and television device
US9250489B2 (en) * 2012-11-16 2016-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel with anti-electrostatic discharge function and LCD device using same
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
CN104317089B (zh) * 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN105549319B (zh) * 2016-02-25 2019-10-25 京东方科技集团股份有限公司 掩膜版及掩膜曝光方法、掩膜系统和图形控制装置
CN105676499A (zh) * 2016-03-25 2016-06-15 深圳市华星光电技术有限公司 液晶显示面板及其静电放电电路
CN209592036U (zh) 2019-05-31 2019-11-05 北京京东方技术开发有限公司 显示基板和显示装置
JP7375439B2 (ja) * 2019-10-07 2023-11-08 セイコーエプソン株式会社 電気光学装置、および電子機器
CN111399290B (zh) * 2020-04-26 2022-11-08 上海中航光电子有限公司 显示面板及显示装置
DE102020126771A1 (de) 2020-10-13 2022-04-14 Audi Aktiengesellschaft Leistungselektronikvorrichtung sowie Kraftfahrzeug mit einer Leistungselektronikvorrichtung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563624A (en) * 1990-06-18 1996-10-08 Seiko Epson Corporation Flat display device and display body driving device
JP3166770B2 (ja) 1990-06-18 2001-05-14 セイコーエプソン株式会社 フラット表示装置及び表示体駆動装置
JP3173200B2 (ja) * 1992-12-25 2001-06-04 ソニー株式会社 アクティブマトリクス型液晶表示装置
JPH07225387A (ja) 1994-02-14 1995-08-22 Toshiba Corp 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JP3240829B2 (ja) 1994-04-22 2001-12-25 ソニー株式会社 液晶表示パネル
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JPH11121631A (ja) 1997-10-14 1999-04-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
US6421038B1 (en) * 1998-09-19 2002-07-16 Lg. Philips Lcd Co., Ltd. Active matrix liquid crystal display
KR100700415B1 (ko) 1998-09-19 2007-03-27 엘지.필립스 엘시디 주식회사 액티브 매트릭스 액정표시장치
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
JP3779083B2 (ja) 1998-12-24 2006-05-24 シャープ株式会社 半導体回路基板
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4390991B2 (ja) 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
US6841772B1 (en) * 2001-05-05 2005-01-11 Jackson Products, Inc. Eye-protection device having dual high voltage switching
JP3745259B2 (ja) 2001-09-13 2006-02-15 株式会社日立製作所 液晶表示装置およびその駆動方法
JP2003149668A (ja) 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 画像表示用信号駆動装置
DE10204200A1 (de) * 2002-02-01 2003-08-21 Conti Temic Microelectronic Leistungsmodul
JP2003322874A (ja) 2002-04-30 2003-11-14 Optrex Corp 液晶表示素子
KR100895305B1 (ko) 2002-09-17 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004287003A (ja) 2003-03-20 2004-10-14 Pioneer Electronic Corp 表示パネルの駆動装置
TWI250492B (en) * 2002-10-24 2006-03-01 Pioneer Corp Driving apparatus of display panel
JP3794368B2 (ja) 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置

Also Published As

Publication number Publication date
JP4297103B2 (ja) 2009-07-15
KR100755227B1 (ko) 2007-09-04
TW200630724A (en) 2006-09-01
US20060181500A1 (en) 2006-08-17
TWI328135B (en) 2010-08-01
JP2006259684A (ja) 2006-09-28
US7903186B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
KR100755227B1 (ko) 전기 광학 장치 및 그 제조방법, 및 전자기기
US8259248B2 (en) Electrooptic device and electronic device
US8059220B2 (en) Electro-optical device, method for production of electro-optical device, and electronic apparatus
KR100769069B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
KR100820616B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
KR100525859B1 (ko) 전기 광학 장치 및 전자기기
US8223093B2 (en) Electro-optical device, electronic apparatus, and projection display
US20060215068A1 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
TWI310540B (en) Electro-optical device and electronic apparatus
KR20040047647A (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
JP2004125887A (ja) 電気光学装置及びその製造方法並びに電子機器
JPWO2011142265A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US8860054B2 (en) Electrooptical device and electronic apparatus
KR100698000B1 (ko) 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
US7791088B2 (en) Electro-optical device with connecting conductive film provided opposite to an end of an interlayer conductive film with insulating sidewall, the conductive film electrically connecting a pixel electrode to a lower electrode and method for making the same
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2009122256A (ja) 電気光学装置及び電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2009251417A (ja) 液晶表示装置
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4857775B2 (ja) 電気光学装置
JP5481790B2 (ja) 電気光学装置
JP4449863B2 (ja) 電気光学装置、電子機器
US7652293B2 (en) Electro-optical device and electronic apparatus
US11221528B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 13