JP2006225390A - テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子 - Google Patents

テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子 Download PDF

Info

Publication number
JP2006225390A
JP2006225390A JP2006037165A JP2006037165A JP2006225390A JP 2006225390 A JP2006225390 A JP 2006225390A JP 2006037165 A JP2006037165 A JP 2006037165A JP 2006037165 A JP2006037165 A JP 2006037165A JP 2006225390 A JP2006225390 A JP 2006225390A
Authority
JP
Japan
Prior art keywords
thin film
precursor
group
tellurium
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006037165A
Other languages
English (en)
Inventor
Shoken Ri
李 正 賢
Yoon-Ho Khang
姜 閏 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006225390A publication Critical patent/JP2006225390A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields
    • H05B6/64Heating using microwaves
    • H05B6/6408Supports or covers specially adapted for use in microwave heating apparatus
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07FACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02Silicon compounds
    • C07F7/08Compounds having one or more C—Si linkages
    • C07F7/10Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

【課題】リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段を提供する。
【解決手段】
テルル(Te)と、14族元素および15族元素のいずれか一方または両方と、を含むテルル前駆体、これを用いて調製されたTe含有カルコゲナイド薄膜およびその製造方法、ならびに前記テルル前駆体を含む相変化メモリ素子である。
【選択図】図4

Description

本発明は、テルル(Te)前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜、および該薄膜の製造方法に係り、さらに詳細には、テルル、ならびに14族元素および15族元素のいずれか一方または両方を含有した低温蒸着用のTe前駆体、これを用いて低温で形成された14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜および該薄膜の製造方法、ならびに前記Te前駆体を用いて形成されたGST相変化膜を備えた相変化メモリ素子に関する。
相変化物質は、温度によって結晶状態または非晶質状態を有する物質である。結晶状態は、非晶質状態に比べて低い抵抗値を有し、規則的な原子配列を有している。結晶状態および非晶質状態は可逆的である。すなわち、結晶状態は非晶質状態に変化し、非晶質状態は結晶状態に戻りうる。PRAM(Phase−change Random Access Memory:相変化型メモリ)は、相変化物質が可逆的な状態を有し、結晶状態と非晶質状態とで区別できる抵抗値を有する性質を利用したメモリ素子である。
PRAMの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグを介して電気的に連結された相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を用いて行う。図1は、従来技術による一般的な形態のPRAMを示す図面である。以下、図1を参照して従来のPRAMの一般的な構造について説明する。
図1を参照すれば、半導体基板10、第1不純物領域11a、および第2不純物領域11bが形成されており、第1不純物領域11aおよび第2不純物領域11bと接触するようにゲート絶縁層12およびゲート電極層13が形成されている。通常、第1不純物領域11aはソースと称し、第2不純物領域11bはドレインと称する。
第1不純物領域11a、ゲート電極層13、および第2不純物領域11b上には、絶縁層15が形成されており、絶縁層15を貫通して第2不純物領域11bと接触するように導電性プラグ14が形成されている。導電性プラグ14上には、下部電極16が形成されており、その上部に相変化膜17および上部電極18が形成されている。
上記のような構造を有するPRAMにデータを保存する技術を、以下に説明する。第2不純物領域11bおよび下部電極16を通じて印加された電流によって、下部電極16と相変化膜17との接触領域でジュール熱が発生する。ジュール熱で相変化膜17の結晶構造が変化することにより、データは保存される。すなわち、相変化膜17の結晶構造は、印加された電流を変化させることによって、結晶状態または非晶質状態に変化する。それゆえ、結晶状態と非晶質状態との変化に応じて抵抗値が変わるので、保存された以前データは区別されうる。
メモリ素子に応用できる多様な種類の相変化物質が知られているが、代表的な例はGe−Sb−Te(GST)系合金である。例えば、特許文献1には、様々なタイプのカルコゲナイド物質層を備えた半導体メモリ素子が開示されている。
メモリ素子の性能を改良するためには、消費電流値を減少させることが有益である。多く使われている相変化物質であるGST層を含むPRAMの場合、リセット電流値、例えば、結晶状態から非晶質状態に遷移するための電流値が大きい。
図2は、GST(GeSbTe)を相変化膜に使用したメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
図2を参照すれば、GSTの場合、セットプログラミング、例えば、非晶質状態から結晶状態に変化させるためには、融点より低い温度を所定時間維持すれば、結晶化が達成されうるということが分かる。リセットプログラミング、例えば、結晶状態を非晶質状態に変化させるためには、温度を融点付近まで上げた後に急冷させる必要があるということがわかる。融点まで上げるために必要な電流値が比較的に大きいため、高集積メモリ素子の具現に限界がある。
韓国特許公開第2004−0100499号明細書
本発明は、前記従来技術の問題点を解決するためになされたものであって、その目的は、リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段を提供することにある。
本発明の課題を解決するために、本発明は、テルル(Te)と、14族元素および15族元素のいずれか一方または両方とを含むことを特徴とするテルル前駆体を提供する。
本発明の第2は、前記テルル前駆体を用いて製造されたTe含有カルコゲナイド薄膜である。
本発明の第3は、350℃以下の蒸着温度で、前記テルル前駆体を蒸着させる段階を含む、窒素原子およびシリコン原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法である。
本発明の第4は、半導体基板と、前記半導体基板に形成された第1不純物領域および第2不純物領域と、前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、前記第2不純物領域と連結された下部電極と、前記下部電極上に形成されたGST相変化膜と、前記GST相変化膜上に形成された上部電極と、を備え、前記GST相変化膜は、ゲルマニウム前駆体、アンチモン前駆体、および前記テルル前駆体を用いて形成された相変化メモリ素子である。
本発明によるTe前駆体を用いることによって、各種素子に適した均一な厚さを有するテルル含有薄膜が、低温蒸着により得られる。特に、前記Te前駆体を用いて得られたGST薄膜は、14族元素および15族元素のいずれか一方または両方がドープされていて、それゆえ、結晶構造の変化のために印加するリセット電流が低減できる。したがって、高性能の相変化メモリ素子を具現することができる。
本発明によれば、リセット/セットプログラミングのために必要とされる電流値が低い、相変化層が形成されうる手段が提供されうる。
以下、図面を参照して本発明を更に詳細に説明する。
本発明によるテルル前駆体は、Teの他に、Si、Snなどの14族元素、およびN、Pなどの15族元素のいずれか一方または両方を含有する。望ましくは、前記テルル前駆体は、Teの他に、窒素原子(N)およびシリコン原子(Si)のいずれか一方または両方を含有する。特に望ましくは、前記Te前駆体はテルルの他にN原子およびSi原子を両方とも含有する。本発明において、Te前駆体と関連した“低温蒸着用”という用語は、本発明によるTe前駆体が、従来のTe前駆体、例えば、N原子およびSi原子をいずれも含有していないTe前駆体に比べて、所望の厚さを有する薄膜形成のための、蒸着工程時の蒸着温度が相対的に低いということを表すために導入した用語である。“低温”とは、例えば、約350℃以下の温度を意味し、以下、さらに詳細に説明する。
より具体的に、本発明によるTe前駆体は、下記化学式1で表されうる。
前記化学式1中、Q、Q、Q、およびQは、互いに独立して水素原子、直鎖状または分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素原子、または直鎖状もしくは分枝状の炭素数1〜30のアルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
前記化学式1で表されるTe前駆体は、N原子およびSi原子を含有する。そのため、テルル前駆体を用いてTe含有薄膜を形成する場合、N原子およびSi原子のドーピングのために、別途の窒素源またはシリコン源を必要としない。また、前記化学式1表されるTe前駆体を用いれば、低温、望ましくは、350℃以下、さらに望ましくは、200℃〜350℃の低い蒸着温度で、各種半導体素子への使用に適した性能(例えば、耐久性、電気的特性など)を有するTe含有カルコゲナイド薄膜、例えばGST薄膜が形成されうる。
前記化学式1中、Q、Q、Q、およびQのうち少なくとも一つは、本発明によるTe前駆体がSiを含有するように、SiRにすることが望ましい。
より望ましくは、R〜Rが互いに独立して、水素原子、メチル基、エチル基、イソプロピル基、ブチル基、ペンチル基、またはヘキシル基でありうるが、これに限定されるものではない。
本発明の一実施形態によれば、テルル前駆体は下記化学式2で表される構造を有しうる。
前記低温蒸着用のTe前駆体を調製する方法は、特に限定されず、公知のあらゆる方法を利用できる。この中で、本発明によるTe前駆体の調製方法の一実施形態を説明すれば、次の通りである。
まず、N−Si結合を有するアミノシラン系化合物を、アルカリ金属含有物質と反応させて、少なくとも1つのアルカリ金属に置換されたアミノシラン系化合物を調製する。前記アミノシラン系化合物は、例えば、ヘキサメチルジシラザン、ヘプタメチルジシラザンなどがあるが、これらに限定されるものではない。一方、前記アルカリ金属含有物質としては、n−ブチルリチウム(n−BuLi)などが使用できるが、これらに限定されるものではない。前記アミノシラン系化合物とアルカリ金属含有物質との反応は、例えばヘキサンなどの有機溶媒中で行われうる。
その後、少なくとも1つのアルカリ金属に置換されたアミノシラン系化合物は、ハロゲン元素に置換されたテルル含有化合物と化学量論的に反応して、Te−N結合およびN−Si結合を有する低温蒸着用のTe前駆体が得られる。ハロゲン元素に置換されたテルル含有化合物としては、例えば、二塩化テルル(TeCl)、二フッ化テルル(TeF)などを使用できるが、これに限定されるものではない。反応は、THFなどの溶媒で行われうる。これらから得た本発明の例示的な実施形態によるTe前駆体は、従来の多様な精製および分離方法によって分離され、薄膜形成のための蒸着源として使われうる。
以上、本発明によるTe前駆体の調製方法の一実施形態を説明したが、本発明によるTe前駆体の調製方法は、これに限定されるものではなく、多様な変形例が可能である。
本発明は、Teと、14族元素および15族元素のいずれか一方または両方とを含有した低温蒸着用のTe前駆体を用いて調製され、14族元素および15族元素のいずれか一方または両方でドープされたTe含有カルコゲナイド薄膜を提供する。望ましくは、本発明は、Teの他に、N原子およびSi原子のいずれか一方または両方を含有した低温蒸着用のTe前駆体を用いて調製され、N原子およびSi原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜を提供する。本発明によるカルコゲナイド薄膜は、Teを含有したカルコゲナイド薄膜でありうる。前記カルコゲナイド薄膜としては、例えば、As−Se−Te薄膜、As−Tl−Te薄膜、Tl−Se−As−Te薄膜、As−Ge−Te薄膜、Ge−Sb−Te薄膜などが例として挙げられる。
他の実施形態において、前記カルコゲナイド薄膜は、As−Sb−Te薄膜、Sn−Sb−Te薄膜、Sn−In−Sb−Te薄膜、As−Ge−Sb−Te薄膜などのカルコゲナイド薄膜を含みうる。また、前記カルコゲナイド薄膜は、Ta−Sb−Te薄膜、Nb−Sb−Te薄膜、V−Sb−Te薄膜などの5族元素−アンチモン−テルル薄膜を含みうる。また、前記カルコゲナイド薄膜は、W−Sb−Te薄膜、Mo−Sb−Te薄膜、Cr−Sb−Te薄膜などの6族元素−アンチモン−テルル薄膜を含みうる。これらのうち、Ge−Sb−Te薄膜が望ましい。
前記カルコゲナイド薄膜は、相変化カルコゲナイド3元合金により主に形成されると記載しているが、相変化カルコゲナイド2元合金または相変化カルコゲナイド4元合金から選択されうる。相変化カルコゲナイド2元合金の例としては、Ga−Sb合金、In−Sb合金、In−Se合金、Sb−Te合金、またはGe−Te合金のうちの1つ以上を含む。相変化カルコゲナイド4元合金の例としては、Ag−In−Sb−Te合金、Ge−Sn−Sb−Te合金、Ge−Sb−Se−Te合金、またはTe81−Ge15−Sb−S合金のうちの1つ以上を含みうる。
本発明による他の実施形態において、前記カルコゲナイド薄膜は、上述のような複数の抵抗値を有する遷移金属酸化物から形成されうる。例えば、前記カルコゲナイド薄膜は、NiO、TiO、HfO、Nb、ZnO、WO、CoO、およびPCMO(PrCa1−xMnO)からなる群より選択される少なくとも1つの物質から形成されうる。前記カルコゲナイド薄膜は、S、Se、As、Sb、Ge、Sn、In、およびAgからなる群より選択される1つ以上の元素を含みうる。
これらの中で、本発明は、ゲルマニウム(Ge)前駆体、アンチモン(Sb)前駆体、および前記Te前駆体を用いて調製され、14族元素および15族元素の少なくとも一方または両方がドープされた、望ましくは、N原子およびSi原子の少なくとも一方または両方がドープされたGe−Sb−Te(GST)物質より形成される薄膜を提供する。
前記低温蒸着用のTe前駆体についての説明は、前述した通りである。
前記Ge前駆体およびSb前駆体は、本発明による低温蒸着用のTe前駆体と共に用いられうるいかなる物質も、特別に制限されず、公知のGe前駆体およびSb前駆体から任意に選択されうる。このようなGe前駆体の例としては、Ge(CHまたはGe[N(CHなどが挙げられるが、これらに限定されるものではない。前記Sb前駆体の例としては、Sb(CHまたはSb[N(CHなどが挙げられるが、これらに限定されるものではない。14族元素および15族元素の少なくとも一方または両方、望ましくはN原子およびSi原子の少なくとも一方または両方がドープされたGST薄膜中の、Ge、SbおよびTeの組成比は変わりうる。この中で、本発明による14族元素および15族元素のいずれか一方または両方でドープされたGST薄膜は、例えば、14族元素および15族元素の少なくとも一方、望ましくはN原子およびSi原子のいずれか一方または両方がドープされたGeSbTe物質から形成されうる。
前記14族元素および15族元素のいずれか一方または両方がドープされたGST薄膜は、小さなリセット電流を用いて結晶状態から非晶質状態に相変化されうる。さらに、薄膜は増加したセット抵抗値を有しうる。図3は、相変化膜を含む物質によるリセット電流(mA)値およびセット抵抗値を示すグラフである。リセット電流およびセット抵抗値を測定するために、上部電極および下部電極としてTiNが用いられ、その間に相変化膜としてGST(GeSbTe)膜、N原子がドープされたGST膜、およびSi原子がドープされたGST膜は、両方の電極の間にそれぞれ用いられPRAMを形成させた。相変化膜状態が結晶状態から非晶質状態に相変化しうる場合の電流値、すなわちリセット電流値およびセット抵抗値を測定した。
図3を参照すれば、不純物がドープされていない状態のGSTの場合、リセット電流値が3mAよりも高く、セット抵抗値は、約0.8KΩ程度で低い。N原子がドープされたGSTの場合、1.5mAのリセット電流が必要とされ、セット抵抗値は、約1.5KΩである。さらに、Si原子がドープされたGSTを相変化膜として形成させた場合には、低い値、すなわち約0.7mAのリセット電流が必要とされ、セット抵抗値は高い値、すなわち6.2KΩである。結果的に、N原子またはSi原子がドープされた場合、GST相変化膜の相変化特性は、そのまま維持された状態でリセット電流値が減少するか、またはセット抵抗値が増加する。これは、GST相変化膜に不純物として含まれるSi原子およびN原子の少なくとも一方または両方が、低い温度で結晶状態から非晶質状態への相変化を容易にすると考えられる。
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の調製方法は、350℃以下の蒸着温度で、前記Te前駆体を蒸着させる段階を含む。前記Te含有カルコゲナイド薄膜は、公知の多様なカルコゲナイド薄膜であり、これらの中でも、約350℃以下の蒸着温度でGe前駆体、Sb前駆体、およびTe前駆体を用いて調製されたGe−Sb−Te(GST)薄膜でありうる。前記Ge前駆体、Sb前駆体、およびTe前駆体についての説明は、上述の通りである。
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法によれば、従来のTe前駆体を用いた製造方法に用いられる蒸着温度より、蒸着温度は低い。さらに具体的には、本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法の蒸着温度は、約350℃以下でありうる。蒸着温度の下限値は、形成しようとする薄膜の厚さ、およびTeと(Ge+Sb)との陽イオンの比率によって変わりうる。例えば、約330Åの厚さのN原子およびSi原子のいずれか一方または両方がドープされたGST薄膜が形成される場合、蒸着温度の下限値は、約200℃でありうる。本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法の一実施形態において、蒸着温度は、望ましくは約350℃以下、より望ましくは200℃〜350℃、さらに望ましくは250℃でありうる。
このような蒸着温度は、従来のTe前駆体を用いた蒸着工程における蒸着温度とは明確に区別される。従来のTe前駆体を用いてTe含有カルコゲナイド薄膜が形成される場合、各種素子に適した所望の厚さを有する薄膜調製のために、約500℃を超える蒸着温度が必要であると知られている。しかし、約350℃以上の高温に曝されたTe前駆体の成分、例えばテルルは揮発しうる。これは、所望のTe陽イオン比を有するカルコゲナイド薄膜の形成を困難にする。
しかし、本発明に係る低温蒸着用のTe前駆体は、低温で、例えば、約350℃以下の温度で蒸着された場合、各種素子に適した均一な厚さを有するTe含有カルコゲナイド薄膜が形成されうる。特に、Te前駆体がGe前駆体およびSb前駆体と共に蒸着された場合、各種素子に適した均一な厚さを有するGST薄膜が形成されうる。この時、テルル成分はほとんど揮発しないので、所望のTeと(Ge+Sb)との陽イオン比を有する薄膜が、原材料の損失なしに効果的に形成されうる。また、蒸着源として14族元素および15族元素を含む低温蒸着用のTe前駆体が使用されれば、14族元素および15族元素がドープされたTe含有カルコゲナイド薄膜を得るために、別々に14族元素および15族元素をドープする必要がない。
本発明による14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の調製方法は、蒸着法として、例えば化学気相成長法(Chemical Vapor Deposition:CVD)または原子層成長法(Atomic Layer Deposition:ALD)を用いることができるが、これらに限定されるものではない。前記CVDおよびALDは、公知の技術である。望ましくは、プラズマ化学気相成長法(Plasma Enhanced Chemical Vapor Deposition:PECVD)またはプラズマ原子層成長法(Plasma Enhanced Atomic Layer Depositon:PEALD)が用いられうる。PECVDまたはPEALDは、例えば、HおよびNHのいずれか一方または両方のプラズマ源を用いることができる。CVDまたはALDの例は、例えば大韓民国特許公開第2003−0079181号明細書、第2001−0033532号明細書、および第2002−0084616号明細書などに見られ、これらの特許文献は参照として本明細書に組み込まれる。
本発明による低温蒸着用のTe前駆体を用いて形成された14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜は、相変化膜としての特性を有しうる。このような特性を用いて、薄膜は、例えば、相変化メモリ素子の相変化膜として利用されうる。以下、低温蒸着用のTe前駆体を用いて形成された相変化膜を備えた相変化メモリ素子およびその製造方法について詳細に説明する。
図4は、本発明の一実施形態により調製された相変化メモリ素子の断面図である。
図4を参照すれば、n型またはp型でドープされた半導体基板20には、半導体基板20と逆の極性を有するように、第1不純物領域21aおよび第2不純物領域21bが形成されている。第1不純物領域21aと第2不純物領域21bとの間の半導体基板20の領域はチャンネル領域と称され、チャンネル領域の上部には、ゲート絶縁層22およびゲート電極層23が形成されている。
第1不純物領域21a、ゲート電極層23、および第2不純物領域21b上には、絶縁層25が形成されており、絶縁層25内には、第2不純物領域21bを露出させるコンタクトホールが形成されている。コンタクトホールには導電性プラグ24が形成されており、その上部には下部電極26、相変化膜27、および上部電極28が順次に形成されている。本発明による相変化メモリ素子は、相変化膜27が前記のような14族元素および15族元素のいずれか一方または両方を含むGST薄膜でありうる。例えば、GST物質は、GeSbTeでありうる。
相変化膜27の下部のトランジスタ構造体は、従来のトランジスタ製造工程によって形成されうる。図4の構造で、下部電極26および導電性プラグ24は一体的に形成されうる。例えば、導電性プラグ24が直接下部電極26の機能を果たすように、導電性プラグ24の上部に相変化膜27が形成され、電流が相変化膜27に直接印加されて、ジュール熱の発生を引き起こす。本実施形態の場合、導電性プラグ24は、加熱プラグとして用いられる。
本発明による相変化メモリ素子の製造工程を説明すれば、次の通りである。まず、半導体基板20上にゲート絶縁層22およびゲート電極層23を形成する物質を順次に塗布する。ゲート絶縁層22およびゲート電極層23を形成する物質の両側は除去されて、ゲート絶縁層22およびゲート電極層23が完成する。露出されたゲート絶縁層22およびゲート電極層23の両側の上の半導体基板20の表面に、不純物がドープされて、第1不純物領域21aおよび第2不純物領域21bを形成させる。その後、第1不純物領域21a、ゲート電極層23、および第2不純物領域21b上に絶縁層25が形成される。第2不純物領域21aが露出されるように絶縁層25にコンタクトホールを形成し、コンタクトホール内に導電性物質を充填させて導電性プラグ24を形成させる。
任意で、導電性プラグ24上に導電性物質である貴金属物質、またはTiNなどの金属窒化物を塗布して下部電極26を形成させる。従来、導電性プラグ24または下部電極26上に相変化膜27を形成させるためにはスパッタ法が用いられた。
しかし、本発明では、テルルの他に14族元素および15族元素のいずれか一方または両方を含む低温蒸着用のTe前駆体を、Ge前駆体およびSb前駆体と共に反応チャンバ内の基板上で反応させることによって、N原子およびSi原子のいずれか一方または両方を含むGST相変化膜が形成されうる。蒸着温度は、例えば、望ましくは350℃以下、より望ましくは、200℃〜350℃でありうる。相変化膜27の上に下部電極26のような導電性物質を塗布して、上部電極28を形成させることによって、本発明による相変化メモリ素子が完成する。
以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれら実施例に限定されるものではない。
(実施例)
前記反応式1に示すように、ヘキサン1000mL中、0.1molのヘキサメチルジシラザン溶液とn−BuLi 0.2molとを常圧、−78℃で混合した後、4時間にかけて常温まで反応させ、前記化学式2'の化合物を得た。
前記反応式2に示すように、前記化学式2'の化合物0.5molと、TeCl0.5molを1000mLのTHF中で混合した後、150℃で8時間加熱した。加熱後、反応混合物を常温、真空下で蒸発させ、合成されたTe前駆体を0.1torr(0.0133kPa)、60℃で分別蒸留して、前記化学式2、すなわち、
Te[NH(Si(CH]を24g得た。その後、H−NMR分析および13C−NMR分析(あらゆる分析は、Cを用い25℃で行った。)を行い、その結果をそれぞれ図5Aおよび5Bに示した。図5Aおよび5Bから、化学式2の化合物のTe−N結合およびN−Si結合を確認することができる。前記化学式2の化合物をTe前駆体1と称する。
(評価例1−Te前駆体1の低い蒸着温度でのパターニング性能評価)
Te前駆体1を用いて、ALDプロセスによるパターニング形成性能を評価し、その結果を図6に示した。前記Te前駆体1が蒸着されて膜が形成される基板としては、深さ18000Åおよび幅960Åの複数の凹部を備えたシリコン基板を準備し、詳細な蒸着条件は、下記表1の通りであった。
図6において、白いラインに沿うパターンを有する凹部の全体に、Te前駆体1の蒸着生成物が均一に充填されていることが分かる。この結果から、本発明によるTe前駆体1は、優れたパターニング性能を有することが分かる。
(評価例2−GST物質から形成される膜の形成および抵抗の評価)
Ge前駆体としてGe[N(CH、Sb前駆体としてSb[N(Si(CH、およびTe前駆体として前記Te前駆体1を用いて、ALDプロセスにより、N原子およびSi原子がドープされたGeSbTe膜を形成した。前記ALD工程の詳細な条件は、前記表1に記載されたものと同様であった。また、Te/(Ge+Sb)陽イオン比がそれぞれ、約1.1、1.25、1.45になるように調節した。これらから得られたN原子およびSi原子がドープされたGST薄膜の抵抗を測定して、その結果を図7に示した。図7によれば、Te/(Ge+Sb)陽イオン比が増加するほど、すなわち、温度が上昇するほど、N原子およびSi原子がドープされたGST薄膜の抵抗が減少することが確認できる。
本発明が、前記の説明で具体的に記載されているが、特許請求の範囲に定義された本発明の技術的思想および範囲を逸脱することなく、形態や詳細における様々な変化がなされうるということが、当業者によって理解されるであろう。
本発明は、相変化メモリ素子の関連技術分野に好適に用いられる。
従来の技術によるPRAMの一般的な形態を概略的に示す断面図である。 GeSbTeから形成される相変化膜を備えたメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。 相変化膜を構成する物質に対するリセット電流(mA)値およびセット抵抗値(KΩ)を示すグラフである。 本発明によるN原子およびSi原子がドープされたGST薄膜を備えた相変化メモリ素子の一実施形態を概略的に示す断面図である。 本発明の一実施形態によるTe前駆体のH−NMR分析結果を示す図である。 本発明にの一実施形態によるTe前駆体の13C−NMR分析結果を示す図である。 250℃の温度で本発明によるTe前駆体を蒸着させて得られたパターンのSEM写真である。 Ge前駆体、Sb前駆体、および本発明の一実施形態によるTe前駆体を蒸着させて得られた、N原子およびSi原子がドープされたGST薄膜の抵抗と、Te/(Ge+Sb)の陽イオン比率との関係を示すグラフである。
符号の説明
10、20 半導体基板、
11a、21a 第1不純物領域、
11b、21b 第2不純物領域、
12、22 ゲート絶縁層、
13、23 ゲート電極層、
14、24 導電性プラグ、
15、25 絶縁層、
16、26 下部電極、
17、27 相変化膜、
18、28 上部電極。

Claims (17)

  1. テルル(Te)と、
    14族元素および15族元素のいずれか一方または両方と、
    を含むことを特徴とする、テルル前駆体。
  2. テルルと、
    N原子およびシリコン原子のいずれか一方または両方と、
    を含むことを特徴とする、請求項1に記載のテルル前駆体。
  3. 下記化学式1で表される構造を有することを特徴とする、請求項1または2に記載のテルル前駆体:
    前記化学式1中、Q、Q、Q、およびQは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
  4. 前記R〜Rが互いに独立して、水素原子、メチル基、エチル基、イソプロピル基、ブチル基、ペンチル基、またはヘキシル基であることを特徴とする、請求項3に記載のテルル前駆体。
  5. 下記化学式2で表される構造を有することを特徴とする、請求項4に記載のテルル前駆体。
  6. 請求項1〜5のいずれか1項に記載のテルル前駆体を用いて調製された、14族元素および15族元素のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜。
  7. 前記Te含有カルコゲナイド薄膜が、Ge−Sb−Te薄膜であることを特徴とする、請求項6に記載のTe含有カルコゲナイド薄膜。
  8. 前記Ge−Sb−Te薄膜がGe−Sb−Te薄膜であることを特徴とする、請求項6または7に記載のTe含有カルコゲナイド薄膜。
  9. 前記テルル前駆体が下記化学式1で表される構造を有することを特徴とする、請求項6または7に記載のTe含有カルコゲナイド薄膜:
    前記化学式1中、Q、Q、Q、およびQは、互いに独立して、水素原子、直鎖状もしくは分枝状の炭素数1〜30のアルキル基、またはSiRであり、この際、R、R、およびRは、互いに独立して、水素または線形または分枝型のC1−30アルキル基であり、前記Q、Q、Q、およびQのうち少なくとも一つは、SiRである。
  10. 前記テルル前駆体が下記化学式2で表される構造を有することを特徴とする、請求項6〜7、および請求項9に記載のTe含有カルコゲナイド薄膜。
  11. 350℃以下の蒸着温度で、請求項1〜5のいずれか1項に記載のテルル前駆体を蒸着させる段階を含むことを特徴とする、窒素原子およびシリコン原子のいずれか一方または両方がドープされたTe含有カルコゲナイド薄膜の製造方法。
  12. 前記Te含有カルコゲナイド薄膜が、350℃以下の蒸着温度で、ゲルマニウム前駆体、アンチモン前駆体、および前記テルル前駆体を用いて製造されたGe−Sb−Te薄膜であることを特徴とする、請求項11に記載の製造方法。
  13. 前記蒸着温度が200℃〜350℃であることを特徴とする、請求項11または12に記載の製造方法。
  14. 前記テルル前駆体を化学気相成長法または原子層成長法を用いて蒸着させることを特徴とする、請求項11〜13のいずれか1項に記載の製造方法。
  15. 前記テルル前駆体をプラズマ化学気相成長法またはプラズマ原子層成長法を用いて蒸着させることを特徴とする、請求項11〜13のいずれか1項に記載の製造方法。
  16. 半導体基板と、
    前記半導体基板に形成された第1不純物領域および第2不純物領域と、
    前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、
    前記第2不純物領域と連結された下部電極と、
    前記下部電極上に形成されたGST相変化膜と、
    前記GST相変化膜上に形成された上部電極と、
    を備え、
    前記GST相変化膜は、ゲルマニウム前駆体、アンチモン前駆体、および請求項1〜5のいずれか1項に記載のテルル前駆体を用いて形成されたことを特徴とする、相変化メモリ素子。
  17. 前記GST相変化膜がGe−Sb−Te薄膜から形成されることを特徴とする、請求項16に記載の相変化メモリ素子。
JP2006037165A 2005-02-14 2006-02-14 テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子 Pending JP2006225390A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012037A KR100688532B1 (ko) 2005-02-14 2005-02-14 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Publications (1)

Publication Number Publication Date
JP2006225390A true JP2006225390A (ja) 2006-08-31

Family

ID=36814772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037165A Pending JP2006225390A (ja) 2005-02-14 2006-02-14 テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子

Country Status (4)

Country Link
US (2) US7371429B2 (ja)
JP (1) JP2006225390A (ja)
KR (1) KR100688532B1 (ja)
CN (1) CN1970564A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311664A (ja) * 2007-06-15 2008-12-25 Samsung Electronics Co Ltd 相変化メモリ装置及びその形成方法
JP2009149980A (ja) * 2007-11-27 2009-07-09 Air Products & Chemicals Inc Ald又はcvdプロセスにおけるgst膜のためのテルル前駆体
JP2009215645A (ja) * 2008-01-28 2009-09-24 Air Products & Chemicals Inc Ald/cvdプロセスにおけるgst膜のためのアンチモン前駆体
JP2009274949A (ja) * 2008-05-08 2009-11-26 Air Products & Chemicals Inc 2元及び3元金属カルコゲナイド材料及びそれを用いた製造方法
JP2010287615A (ja) * 2009-06-09 2010-12-24 Tokyo Electron Ltd Ge−Sb−Te膜の成膜方法および記憶媒体
JP2012057254A (ja) * 2007-04-24 2012-03-22 Air Products & Chemicals Inc 相変化メモリ材料を製造するためのテルル(Te)前駆体
US8507040B2 (en) 2008-05-08 2013-08-13 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
JP2014205921A (ja) * 2014-07-16 2014-10-30 東京エレクトロン株式会社 Ge−Sb−Te膜の成膜方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471263B2 (en) 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
KR100585175B1 (ko) * 2005-01-31 2006-05-30 삼성전자주식회사 화학 기상 증착법에 의한 GeSbTe 박막의 제조방법
DE102006038885B4 (de) 2005-08-24 2013-10-10 Wonik Ips Co., Ltd. Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht
KR100704125B1 (ko) * 2005-08-24 2007-04-06 주식회사 아이피에스 Ge-Sb-Te 박막증착방법
US7638074B2 (en) * 2006-03-10 2009-12-29 Advanced Technology Materials, Inc. Precursor compositions for atomic layer deposition and chemical vapor deposition of titanate, lanthanate, and tantalate dielectric films
SG171683A1 (en) 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
KR100763916B1 (ko) * 2006-06-21 2007-10-05 삼성전자주식회사 GeSbTe 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
KR100829602B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
CN101495672B (zh) * 2006-11-02 2011-12-07 高级技术材料公司 对于金属薄膜的cvd/ald有用的锑及锗复合物
KR100871692B1 (ko) * 2006-11-07 2008-12-08 삼성전자주식회사 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
KR101275799B1 (ko) * 2006-11-21 2013-06-18 삼성전자주식회사 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법
WO2008090621A1 (ja) * 2007-01-25 2008-07-31 Renesas Technology Corp. 半導体記憶装置の製造方法
KR100814393B1 (ko) * 2007-03-21 2008-03-18 삼성전자주식회사 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US9337054B2 (en) * 2007-06-28 2016-05-10 Entegris, Inc. Precursors for silicon dioxide gap fill
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US8455049B2 (en) * 2007-08-08 2013-06-04 Advanced Technology Materials, Inc. Strontium precursor for use in chemical vapor deposition, atomic layer deposition and rapid vapor deposition
TWI471449B (zh) * 2007-09-17 2015-02-01 Air Liquide 用於gst膜沈積之碲前驅物
US20090087561A1 (en) * 2007-09-28 2009-04-02 Advanced Technology Materials, Inc. Metal and metalloid silylamides, ketimates, tetraalkylguanidinates and dianionic guanidinates useful for cvd/ald of thin films
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ge(Ⅱ)소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US20100279011A1 (en) * 2007-10-31 2010-11-04 Advanced Technology Materials, Inc. Novel bismuth precursors for cvd/ald of thin films
KR100958331B1 (ko) 2008-02-20 2010-05-17 (주)디엔에프 신규한 텔루륨 박막 증착용 전구체 화합물 및 이를 이용한텔루륨 박막 증착 방법
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
EP2860279A1 (en) 2008-04-25 2015-04-15 ASM International N.V. Synthesis of precursors for ALD of tellurium and selenium thin films
WO2009134989A2 (en) 2008-05-02 2009-11-05 Advanced Technology Materials, Inc. Antimony compounds useful for deposition of antimony-containing materials
KR101489327B1 (ko) 2008-05-15 2015-02-03 삼성전자주식회사 물질막의 형성 방법 및 메모리 장치의 제조 방법
US8101237B2 (en) * 2008-05-29 2012-01-24 L'Air Liquide SociétéAnonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
US8802194B2 (en) 2008-05-29 2014-08-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
US20110180905A1 (en) * 2008-06-10 2011-07-28 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRYSTALLINITY
WO2009153870A1 (ja) * 2008-06-18 2009-12-23 キヤノンアネルバ株式会社 相変化メモリ素子、相変化メモリセル、真空処理装置及び相変化メモリ素子の製造方法
US8636845B2 (en) 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
US8236381B2 (en) 2008-08-08 2012-08-07 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metal piperidinate and metal pyridinate precursors for thin film deposition
US7888165B2 (en) 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
KR101445333B1 (ko) * 2008-08-29 2014-10-01 삼성전자주식회사 가변저항 메모리 장치의 형성방법
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
US8330136B2 (en) 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8003521B2 (en) 2009-04-07 2011-08-23 Micron Technology, Inc. Semiconductor processing
US8198129B2 (en) * 2009-04-15 2012-06-12 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8148580B2 (en) * 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
KR20120106888A (ko) 2009-05-22 2012-09-26 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 저온 gst 방법
WO2011002705A2 (en) 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
WO2011027321A1 (en) 2009-09-02 2011-03-10 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Dihalide germanium(ii) precursors for germanium-containing film depositions
JP5731519B2 (ja) 2009-10-26 2015-06-10 エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V. Va族元素を含む薄膜のaldのための前駆体の合成及び使用
US20110124182A1 (en) * 2009-11-20 2011-05-26 Advanced Techology Materials, Inc. System for the delivery of germanium-based precursor
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
WO2011095849A1 (en) 2010-02-03 2011-08-11 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
WO2011146913A2 (en) 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US9373677B2 (en) 2010-07-07 2016-06-21 Entegris, Inc. Doping of ZrO2 for DRAM applications
TWI452167B (zh) 2011-06-09 2014-09-11 Air Prod & Chem 二元及三元金屬硫族化合物材料及其製造與使用方法
CN102637822B (zh) * 2012-03-14 2014-03-26 宁波大学 一种高纯硫系相变合金靶材及其制备方法
KR102117124B1 (ko) 2012-04-30 2020-05-29 엔테그리스, 아이엔씨. 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
WO2013177326A1 (en) 2012-05-25 2013-11-28 Advanced Technology Materials, Inc. Silicon precursors for low temperature ald of silicon-based thin-films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
WO2014124056A1 (en) 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
KR102022409B1 (ko) 2013-03-13 2019-09-18 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
US9984874B2 (en) 2013-12-18 2018-05-29 Imec Vzw Method of producing transition metal dichalcogenide layer
KR101465211B1 (ko) * 2014-02-17 2014-11-25 성균관대학교산학협력단 도핑된 금속 칼코게나이드 박막의 제조 방법
US10109791B2 (en) * 2016-08-24 2018-10-23 Euipil Kwon Nonvolatile memory device and method of fabricating the same
KR101885668B1 (ko) 2016-09-06 2018-09-10 장재중 육가공 공정 중 유탕 처리 공정에서의 폐식용유 및 폐기물의 발생 극소화 및 재활용 시스템, 그리고 이에 의한 폐식용유 및 폐기물의 발생 극소화 및 재활용 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6238734B1 (en) 1999-07-08 2001-05-29 Air Products And Chemicals, Inc. Liquid precursor mixtures for deposition of multicomponent metal containing materials
KR100347628B1 (ko) * 2000-07-19 2002-08-07 최세영 중금속 이온 선택성 유리 전극과 그 제조방법
KR100408519B1 (ko) 2001-05-03 2003-12-06 삼성전자주식회사 원자층 형성용 반응챔버
KR100421219B1 (ko) * 2001-06-14 2004-03-02 삼성전자주식회사 β-디케톤 리간드를 갖는 유기 금속 착물을 이용한 원자층증착방법
KR20030058595A (ko) 2001-12-31 2003-07-07 주식회사 하이닉스반도체 박막 형성 방법
KR100468847B1 (ko) * 2002-04-02 2005-01-29 삼성전자주식회사 알콜을 이용한 금속산화물 박막의 화학기상증착법
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100621447B1 (ko) * 2003-07-10 2006-09-08 인터내셔널 비지네스 머신즈 코포레이션 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 전계 효과 트랜지스터의 제조법
KR100652378B1 (ko) * 2004-09-08 2006-12-01 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 gst 박막,상기 박막의 제조 방법 및 상변화 메모리 소자

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057254A (ja) * 2007-04-24 2012-03-22 Air Products & Chemicals Inc 相変化メモリ材料を製造するためのテルル(Te)前駆体
US8263963B2 (en) 2007-06-15 2012-09-11 Samsung Electronics Co., Ltd. Phase change memory device
JP2008311664A (ja) * 2007-06-15 2008-12-25 Samsung Electronics Co Ltd 相変化メモリ装置及びその形成方法
US7943502B2 (en) 2007-06-15 2011-05-17 Samsung Electronics Co., Ltd. Method of forming a phase change memory device
JP2009149980A (ja) * 2007-11-27 2009-07-09 Air Products & Chemicals Inc Ald又はcvdプロセスにおけるgst膜のためのテルル前駆体
JP2009215645A (ja) * 2008-01-28 2009-09-24 Air Products & Chemicals Inc Ald/cvdプロセスにおけるgst膜のためのアンチモン前駆体
US8318252B2 (en) 2008-01-28 2012-11-27 Air Products And Chemicals, Inc. Antimony precursors for GST films in ALD/CVD processes
JP2009274949A (ja) * 2008-05-08 2009-11-26 Air Products & Chemicals Inc 2元及び3元金属カルコゲナイド材料及びそれを用いた製造方法
TWI394859B (zh) * 2008-05-08 2013-05-01 Air Prod & Chem 二元及三元金屬硫族化合物材料及其製造與使用方法
US8507040B2 (en) 2008-05-08 2013-08-13 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
US8765223B2 (en) 2008-05-08 2014-07-01 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same
JP2010287615A (ja) * 2009-06-09 2010-12-24 Tokyo Electron Ltd Ge−Sb−Te膜の成膜方法および記憶媒体
JP2014205921A (ja) * 2014-07-16 2014-10-30 東京エレクトロン株式会社 Ge−Sb−Te膜の成膜方法

Also Published As

Publication number Publication date
CN1970564A (zh) 2007-05-30
KR100688532B1 (ko) 2007-03-02
US20080258127A1 (en) 2008-10-23
KR20060091160A (ko) 2006-08-18
US7371429B2 (en) 2008-05-13
US7728172B2 (en) 2010-06-01
US20060180811A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
JP2006225390A (ja) テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子
JP5148063B2 (ja) ゲルマニウム前駆体、これを利用して形成されたgst薄膜、前記薄膜の製造方法及び相変化メモリ素子
KR100618879B1 (ko) 게르마늄 전구체, 이를 이용하여 형성된 gst 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
CN100585899C (zh) 锑前体、使用该锑前体的相变存储器件及其制造方法
US11538991B2 (en) Methods of forming a memory cell comprising a metal chalcogenide material
KR100757415B1 (ko) 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
US10833263B2 (en) Current compliance layers and memory arrays comprising thereof
TWI731109B (zh) 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
TW201002851A (en) Synthesis and use of precursors for ALD of tellurium and selenium thin films
JP2008004935A (ja) 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法
JP2008166758A (ja) 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法
WO2012166255A1 (en) Method to selectively grow phase change material inside a via hole
WO2012138615A2 (en) Oxic germanium-antimony-tellurium material and phase change memory comprising same
TW200814382A (en) Process for producing semiconductor memory device
KR102529139B1 (ko) 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 적용한 상변화 물질층의 형성 방법 및 상변화 메모리 소자의 제조 방법
EP2246915A1 (en) Phase change material for a phase change memory device and method for adjusting the resistivity of the material
EP2444407A1 (en) Metal compounds for deposition of chalcogenide films at low temperature
KR20060097870A (ko) 상변화 기억소자 제조방법
TW201106429A (en) Method for fabrication of polycrystalline diodes for resistive memories