JP2008166758A - 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法 - Google Patents

相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法 Download PDF

Info

Publication number
JP2008166758A
JP2008166758A JP2007323837A JP2007323837A JP2008166758A JP 2008166758 A JP2008166758 A JP 2008166758A JP 2007323837 A JP2007323837 A JP 2007323837A JP 2007323837 A JP2007323837 A JP 2007323837A JP 2008166758 A JP2008166758 A JP 2008166758A
Authority
JP
Japan
Prior art keywords
phase change
layer
precursor
forming
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007323837A
Other languages
English (en)
Inventor
Youn-Seon Kang
允善 姜
Keito Haku
桂東 白
Woong-Chul Shin
雄▲チュル▼ 申
承眞 ▲呉▼
Seung-Jin Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008166758A publication Critical patent/JP2008166758A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法を提供する。
【解決手段】相変化層の形成方法において、電気化学蒸着法で相変化層を形成することを特徴とし、相変化層を構成する元素をそれぞれ含む前駆体と溶媒とを混合して電解質を形成する第1ステップ、陽極板と相変化層の蒸着される基板が設けられた陰極板とを離隔した状態で電解質に漬ける第2ステップ、相変化層の蒸着条件を設定する第3ステップ、及び陽極板と陰極板との間に電圧を印加する第4ステップを含む相変化層の形成方法である。
【選択図】図1

Description

本発明は、半導体メモリ素子の製造方法に係り、さらに詳細には、相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法に関する。
相変化物質の結晶状態は、温度によって結晶質あるいは非晶質である。相変化物質の結晶状態が結晶質であるとき、相変化物質の抵抗は低い。しかし、相変化物質の結晶状態が非晶質であるとき、相変化物質の抵抗は高い。
相変化メモリ素子は、相変化物質のかかる特性を利用してデータを記録する。
相変化メモリ素子は、トランジスタを備え、トランジスタのソース領域またはドレイン領域にコンタクトプラグを通じて電気的に連結されたストレージノードを備える。前記ストレージノードに相変化物質層が備えられている。
現在、最も広く知られた相変化物質層の一つは、GST(GeSbTe)層である。これまで知られたGST層の形成方法は、主に物理気相蒸着(Physical Vapor Deposition:PVD)法、有機金属を利用した化学気相蒸着(Metal Organic Chemical Vapor Deposition:MOCVD)法または原子層蒸着(Atomic Layer Deposition:ALD)法である。
しかし、PVD法でGST層を形成する場合、GST層の成長制御が難しく、膜質が稠密でないこともある。特に、高集積メモリ素子を具現するためには、相変化物質層を限定された構造内に形成させることが必要である。しかし、PVD法では、限定された構造内にGST層を満たし難しい。
これにより、ALD法やMOCVD法を利用してPVD法の問題を改善しようとする試みが進められつつある。しかし、ALD法やMOCVD法を使用して相変化物質層を製造することは困難である。特に、300℃以下の低温で使用できる有機金属前駆体の開発が難しい。
本発明が解決しようとする技術的課題は、前記従来の技術的問題点を改善するためのものであって、限定された領域を満たすことができ、常温で形成でき、相変化速度を向上させうる相変化物質層の形成方法を提供することである。
本発明が解決しようとする他の技術的課題は、このような相変化物質層の形成方法を利用した相変化メモリ素子の製造方法を提供することである。
前記課題を達成するために、本発明は、相変化層の形成方法において、前記相変化層を、電気化学蒸着(ElectroChemical Deposition:ECD)法で形成することを特徴とする相変化層の形成方法を提供する。
本発明の実施例によれば、前記形成方法は、相変化層を構成する元素をそれぞれ含む前駆体と溶媒とを混合して電解質を形成する第1ステップと、陽極板と前記相変化層の蒸着される基板が設けられた陰極板とを離隔された状態で前記電解質に漬ける第2ステップと、前記相変化層の蒸着条件を設定する第3ステップと、前記陽極板と陰極板との間に電圧を印加する第4ステップと、を含みうる。
前記相変化層は、Ge、Sb及びTe中で少なくとも異なる二元素を含む層、In−Sb−Te層及びGe−Bi−Te層のうち何れか一層でありうる。
前記前駆体は、Ge前駆体、Sb前駆体及びTe前駆体のうち少なくとも二つの前駆体を含み、前記Ge前駆体は、酸化ゲルマニウム、塩化ゲルマニウム、臭化ゲルマニウム、ヨウ化ゲルマニウム、硫酸ゲルマニウム及び硫化ゲルマニウムからなる群のうちから選択された何れか一つでありうる。
前記Sb前駆体は、酸化アンチモン、塩化アンチモン、臭化アンチモン、ヨウ化アンチモン、硫酸アンチモン及び硫化アンチモンからなる群のうちから選択された何れか一つでありうる。
前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つでありうる。
前記前駆体は、ハロゲン化系前駆体でありうる。前記ハロゲン化系前駆体は、GeCl、SbCl、TeCl、GeBr、SbBr、TeBr及びGeI、SbI、TeIのうち何れか一つでありうる。
前記前駆体は、酸化物系前駆体でありうる。前記酸化物系前駆体は、GeO、Sb及びTeOのうちいずれか一つでありうる。
前記電解質にキレート化剤を添加しうる。
前記基板は、前記相変化層の蒸着される面がAu層、Pt層、Ti層、Ta層、TiN層、TaN層、W層、WN層、WT層及びTiAlN層のうち何れか一層で覆われた基板でありうる。
前記他の課題を達成するために、本発明は、スイッチング素子とそれに連結されるストレージノードとを備える相変化メモリ素子の製造方法において、前記ストレージノードを製造するステップは、下部電極上に相変化層を形成するステップ及び前記相変化層上に上部電極を形成するステップを含み、前記相変化層は、ECD法で形成することを特徴とする相変化メモリ素子の製造方法を提供する。
前記ECD法を利用して相変化層を形成するステップは、前記相変化層の形成方法の第1ないし第4ステップを含みうる。
前記相変化層、前駆体、基板、キレート化剤と関連した事項は、前記相変化層の形成方法で言及した通りである。
前記相変化層を形成した後、結晶化のための熱処理を実施しうる。
本発明は、ECD法を利用して相変化物質層を形成する。したがって、相変化物質層を常温で形成でき、蒸着速度を向上させ、均一な厚さに形成しうる。
また、ECD法は、一種の湿式蒸着法であるので、優れた段差被覆性が要求され、かつ高い縦横比を有する微細構造にも相変化物質を満たせるところ、相変化メモリ素子の相変化層の形成ステップで、制限された領域、例えば、ナノサイズのコンタクトホールに相変化物質層を満たせる。このように微細構造に相変化物質層を満たせれば、リセット電流を大きく減らせるため、トランジスタのサイズを縮小させ、したがって、相変化メモリ素子の集積度を向上させうる。
また、本発明の方法で形成した相変化物質層の結晶状態は、約140℃で急速に結晶質から非晶質に変化する。これは、相変化物質層の相変化速度を向上させうるということを意味する。
また、本発明の方法で形成した相変化物質層は、表面粗度が他の蒸着工程に比べて低いため、後続工程であるCMP工程に対する負担が少ない。
また、ECD法の場合、単純に電解質に含まれた前駆体の濃度調節を通じて相変化物質層の組成を調節できるところ、相変化物質層の組成の調節が容易である。また、単に電解質にドーピング物質を含めさえすれば相変化物質層をドーピングしうるため、本発明では相変化物質層のドーピングが容易である。
また、ECD装備は、PVD、CVD、ALDに比べて高コストの真空装備が必要でなく、大面積化に有利なので、相変化メモリ素子の相変化物質層の形成ステップの製造コストを低減させうる。
以下、本発明の実施例による相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために誇張して示した。
まず、本発明の実施例による相変化物質層の形成方法を説明する。
本発明において、相変化物質層は、ECD法を利用して相変化物質層を形成する。
図1は、本発明の実施例による相変化物質層の形成方法に使われたECD装備の構成を概略的に示す。
図1を参照すれば、容器10に電解質12が所定の高さに充填されている。電解質12は、溶媒と溶質とを混合したものである。容器10内に陽極板14と陰極板16とが設けられている。陽極板14と陰極板16とは、所定間隔Dで離隔されており、一定部分が電解質12に漬かっている。相変化物質層は、陰極板16の電解質12に漬かった部分に蒸着される。したがって、相変化物質層の蒸着過程で相変化物質層が蒸着される基板は、陰極板16となる。前記基板は、相変化物質層の蒸着される面がAu、Pt、Ti、Ta、TiN、TaN、W、WN、WT及びTiAlNのうち何れか一つで覆われた基板でありうる。陽極板14と陰極板16とに電源18が連結されつつ、相変化物質層の蒸着が始まる。したがって、相変化物質層の蒸着過程が進められる前には、陽極板14と陰極板16とは、電源18に連結されない。
前記溶媒は、酸性または塩基性水溶液であってもよく、有機溶媒であってもよい。前記溶質は、相変化物質層を形成する構成要素をそれぞれ含む前駆体でありうる。したがって、前記溶質は、形成しようとする相変化物質層によって多様な前駆体となりうる。前記溶質によって、前記溶媒は、選択的に使われる。
蒸着しようとする相変化物質層がGe、Sb及びTeのうち少なくとも二成分を含むとき、例えば、前記相変化物質層がSb−Te層またはGe−Sb−Te層であるとき、前記溶質は、Ge前駆体、Sb前駆体及びTe前駆体のうち少なくとも二つの前駆体を含みうる。このとき、前記Ge前駆体は、酸化ゲルマニウム、塩化ゲルマニウム、臭化ゲルマニウム、ヨウ化ゲルマニウム、硫酸ゲルマニウム及び硫化ゲルマニウムからなる群のうちから選択された何れか一つでありうる。例えば、前記Ge前駆体は、GeO、GeCl、GeBr、及びGeIのうち何れか一つでありうる。前記Sb前駆体は、酸化アンチモン、塩化アンチモン、臭化アンチモン、ヨウ化アンチモン、硫酸アンチモン及び硫化アンチモンからなる群のうちから選択された何れか一つでありうる。例えば、前記Sb前駆体は、Sb、SbCl、SbBr、及びSbIのうち何れか一つでありうる。前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つでありうる。例えば、前記Te前駆体は、TeO、TeCl、TeBr及びTeIのうち何れか一つでありうる。
前記溶質が前述した前駆体のうち酸化物系前駆体GeO,Sb,TeOを含むとき、前記溶媒は、水性溶媒または極性溶媒でありうる。前記水性溶媒は、酸性水溶液または塩基性水溶液でありうる。このとき、前記酸性水溶液としてHCl、HSO、HNO、HClOまたはHが使われる。そして、前記塩基性水溶液としてKOHが使われる。
前記溶質が前述した前駆体のうちハロゲン化系前駆体を含むとき、前記溶媒は、エチレングリコール、プロピレングリコール、プロピレンカーボネート、アセトニトリル、トルエン及びエチルベンゼンのうち何れか一つのような有機溶媒でありうる。
前記ハロゲン化系前駆体は、GeCl、SbCl、TeCl、GeBr、SbBr、TeBr及びGeI、SbI、TeIのうち何れか一つでありうる。
ECD法を利用した相変化物質層の蒸着過程は、図2に示した順序で進められる。
図2を参照すれば、第一に、形成しようとする相変化物質層のソース前駆体とこの前駆体に適した溶媒とを混合して電解質12を作る。このとき、前記前駆体の濃度及び溶媒のpHを調節する。
第二に、設けられた電解質12を容器10に適正な高さに満たした後、陽極板14と陰極板16とを電解質12に入れる。陽極板14と陰極板16との間隔Dは調節できる。電解質12は、容器10内に前記前駆体と溶媒とを入れて混合することによって、容器10内で直接作ることもある。
第三に、蒸着条件を設定する。前記蒸着条件は、相変化物質層の蒸着に影響を与える色々な条件であって、例えば、電解質12の温度、電解質12の攪拌速度(蒸着が進められる間に電解質12を攪拌する速度)、蒸着時間、陽極板14と陰極板16との間隔、陽極板14と陰極板16との間に印加される電圧、電解質12のpHでありうる。電解質12の温度は、前記溶媒が酸性または塩基性水溶液である時に常温〜100℃であり、前記有機溶媒である時に常温〜200℃でありうる。そして、陽極板14と陰極板16との間に印加される電圧は、前記溶媒が酸性または塩基性水溶液である時に0.1〜2.5Vであり、前記溶媒が有機溶媒である時に1.0〜4.0Vでありうる。
第四に、陽極板14と陰極板16とに電源18を連結して前記設定された蒸着条件に適した電圧を設定された時間の間、陽極板14と陰極板16との間に印加する。
次いで、前記順序に沿って本発明者が実施した相変化物質層の蒸着実験を説明する。
本発明者は、前記実験を第1ないし第4実験に区分して実施した。前記実験で、陰極板16として第1ないし第3基板のうち何れか一つを使用した。前記第1基板は、Si層、SiO階、Ti層及びAu層が順次に積層された基板である。前記第2基板は、Si層、SiO階、Ti層及びTiN層が順次に積層された基板である。前記第3基板は、相変化物質層の蒸着される面がPt層である基板である。
<第1実験>
酸性水溶液、すなわち、HSO+HNO+HClOを溶媒として使用した。そして、0.05モルのGeO、0.01モルのSb及び0.01モルのTeOを含む前駆体を使用した。また、前記溶媒と前駆体とを含む電解質の温度は、常温に維持し、前記電解質のpHは、7より低く維持した。また、Sb前駆体であるSbの解離を助けるためのキレート化剤として、酒石酸を前記電解質に添加した。また、陰極板16に印加される電圧によって、前記第1基板または前記第2基板を使用した。
このような条件で、1次に陽極板14と陰極板16との間に1.8Vの電圧を印加して相変化物質層を形成した。前記1次では、陰極板16として前記第1基板を使用した。
次いで、陰極板16として使用した前記第1基板を新たなものに替え、前記電解質の濃度とpHとは、初めと同一に維持した状態で、2次に陽極板14と陰極板16との間に2.2Vの電圧を印加して相変化物質層を形成した。
次いで、陰極板16として使用した前記第1基板を前記第2基板に替え、3次に陽極板14と陰極板16との間に2.2Vの電圧を印加して相変化物質層を形成した。
<第2実験>
塩基性水溶液、すなわち、2モルのKOHを溶媒として使用した。前駆体は、第1実験と同様にした。また、前記溶媒と前駆体とを含む電解質の温度は、常温に維持し、pHは、7より大きい範囲で適正値に維持した。また、第1実験と同じ目的で酒石酸を前記電解質に添加した。また、陰極板16として前記第3基板を使用した。
このような条件で、陽極板14と陰極板16とに0.3〜0.7Vの電圧を印加して相変化物質層を形成した。陽極板14と陰極板16とに印加される電圧が変わるとき、陰極板16として使用した前記第3基板を新たなものに替え、前記電解質の濃度とpHとは、初めと同一に維持した。
<第3実験>
塩基性水溶液、すなわち、2モルのKOHを溶媒として使用した。そして、0.05モルのGeO、0.01モルのSb及び0.02モルのTeOを前駆体として使用して、第2実験よりTeO前駆体の濃度を0.01モル高めた。また、前記電解質の温度は、常温に維持し、pHは、7より大きい範囲で適正値に維持した。また、第1実験と同じ目的で酒石酸を前記電解質に添加した。また、陰極板16として前記第3基板を使用した。
このような条件で陽極板14と陰極板16とに0.3〜0.7Vの電圧を印加して、相変化物質層を形成した。陽極板14と陰極板16とに印加される電圧が変わるとき、陰極板16として使用した前記第3基板を新たなものに替え、前記電解質の濃度とpHとは、初めと同一に維持した。
<第4実験>
有機溶媒、すなわち、プロピレングリコールを溶媒として使用した。そして、0.05モルのGeCl、0.01モルのSbCl及び0.01モルのTeClを含む前駆体を使用した。また、前記溶媒と前駆体とを含む電解質の温度は、常温に維持した。また、陰極板16として前記第1基板を使用した。
このような条件で陽極板14と陰極板16とに1.0〜3.5Vの電圧を印加して、相変化物質層を形成した。陽極板14と陰極板16とに印加される電圧が変わるとき、陰極板16として使用した前記第1基板を新たなものに替え、前記電解質の濃度は、初めと同一に維持した。
次いで、表1は、前記第1ないし第4実験で形成された相変化物質層の組成分析結果を示す。前記組成分析結果は、ICP−AES(Inductive Coupling Plasma−Atomic Emission Spectroscopy)を使用して得た。
表1で、Acid(酸性)は第1実験結果を、Alkaline(塩基性)(I)は第2実験結果を、Alkaline(II)は第3実験結果を、Organic(有機)は第4実験結果をそれぞれ表す。
表1を参照すれば、前記第1ないし第3実験でSb−Te系相変化物質層が形成されたということが分かる。前記第1実験の場合、印加電圧が高いほどSb含量は増加する一方、Teの含量は減少するということが分かる。そして、前記第2実験の場合、共融組成を有するSb−Te系相変化物質層(Sb0.76Te0.24)が形成されるということが分かる。また、前記第3実験の場合、印加電圧が0.3V及び0.5Vであるとき、金属間化合物組成を有するSb−Te系相変化物質層(Sb0.4Te0.6)が形成されるということが分かる。前記第2及び第3実験の条件は、TeO前駆体の濃度を0.01モルほど異ならせたことを除いては、同一である。このような事実と前記第2及び第3実験の結果とから、前駆体濃度の調節を通じて蒸着される相変化物質層の組成比(Sb/Te比)を容易に調節できるということが分かる。
一方、有機溶媒を使用した前記第4実験の場合、印加電圧が1.0V及び2.0Vであるとき、基板上にSb−Te系相変化物質層が形成されるということが分かる。しかし、印加電圧が3.0V及び3.5Vであるとき、基板上にGeが12%ほど含まれたGe−Sb−Te系相変化物質層が蒸着されるということが分かる。
図3は、前記第1実験で形成したSb−Te相変化物質層に対するX線回折分析結果を示す。
図3で、第1グラフG1は、印加電圧が1.8Vであるとき、Au層上に積層されたSb−Te相変化物質層についての分析結果である。そして、第2グラフG2は、印加電圧が2.2Vであるとき、Au層上に積層されたSb−Te相変化物質層についてのものである。また、第3グラフG3は、印加電圧が2.2Vであるとき、TiN層上に積層されたSb−Te相変化物質層についてのものである。
図3を参照すれば、第1実験を通じて形成したSb−Te相変化物質層の結晶状態は、何れも非晶質であるということが分かる。したがって、第1実験を通じて形成されたSb−Te相変化物質層の場合、形成した後に結晶化のための熱処理を実施しうる。図3で、シャープなピークP1は、基板として使われたAu層に起因した。
図4ないし図6は、塩基性水溶液を溶媒として使用した前記第2実験を通じて形成されたSb−Te相変化物質層の表面状態(各図面の上部図面)と基板の断面(各図面の下部図面)とを示す。図4は、印加電圧を0.3Vとして形成したSb−Te相変化物質層についての図面であり、図5は、印加電圧を0.5Vとして形成したSb−Te相変化物質層についての図面である。そして、図6は、印加電圧を0.7Vとして形成したSb−Te相変化物質層についての図面である。
図4ないし図6を比較すれば、Sb−Te相変化物質層20の平坦度が優秀であり、厚さも均一であるということが分かる。また、蒸着速度は、0.3V、0.5V及び0.7Vでそれぞれ19、25及び47nm/minであるということが分かる。特に、印加電圧を0.3Vとして蒸着されたSb−Te相変化物質層の粒径は、50nmほどに小さいということが分かる。
図7は、前記第2実験で形成した共融組成を有するSb−Te相変化物質層(Sb0.76Te0.24)の相変化特性をエリプソメトリーで測定した結果を示す。
図7で、第1グラフG11は、前記共融組成を有するSb−Te相変化物質層の屈折率−温度変化を表し、第2グラフG22は、吸収係数−温度変化を表す。
図7を参照すれば、温度が140℃ほどであるとき、前記共融組成を有するSb−Te相変化物質層の屈折率及び吸収係数が急激に変化することを見られるが、このような変化は、前記共融組成を有するSb−Te相変化物質層の結晶状態が結晶質から非晶質に急速に変化することを意味し、相変化速度が速いということが分かる。
以下では、前述した相変化物質層の形成方法が適用された相変化メモリ素子の製造方法について説明する。
図8を参照すれば、基板40の活性領域のうち一部領域上にゲート積層物(GS:Gate Stack)を形成する。GSは、ゲート絶縁膜48とゲート電極50とを順次に積層して形成しうる。ゲート絶縁膜48とゲート電極50との側面にスペーサをさらに形成することもある。GSをマスクとして使用して、基板40の前記活性領域に基板40と逆になるタイプの導電性不純物、例えば、n型不純物をイオン注入する。この結果、GSを介して基板40に第1及び第2不純物領域42,44が形成される。第1及び第2不純物領域42,44とGSとは、スイッチング素子の一つであるトランジスタを形成する。基板40でゲート絶縁膜48下の領域は、チャンネル領域46となる。
次いで、基板40上に前記トランジスタを覆う第1層間絶縁層52を形成する。第1層間絶縁層52は、SiOまたはSiOのような誘電体物質で形成しうる。しかし、第1層間絶縁層52は、異なる絶縁物質で形成しうる。第1層間絶縁層52に第2不純物領域44が露出される第1コンタクトホールh1を形成する。第1コンタクトホールh1に導電性物質を満たして導電性プラグ54を形成する。
図9を参照すれば、第1層間絶縁層52上に導電性プラグ54の露出された上面を覆う下部電極56を形成し、下部電極56上に下部電極コンタクト層58を形成する。下部電極56は、TiNまたはTiAlN電極でありうる。下部電極56はまた、金属イオンであって、Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn及びMgからなる群から選択された何れか一つを含むシリサイド電極であってもよい。下部電極コンタクト層58は、Au、Pt、Ti、Ta、TiN、TaN、W、WN、WT及びTiAlNのうち何れか一つで形成しうる。第1層間絶縁層52上に下部電極コンタクト層58と下部電極56とを覆う第2層間絶縁層60を形成する。第2層間絶縁層60は、第1層間絶縁層52と同じ物質、あるいは異なる物質で形成しうる。第2層間絶縁層60に下部電極コンタクト層58の上面が露出される第2コンタクトホールh2を形成する。
図10及び図11において、第2層間絶縁層60及び下部電極56下に形成された積層物は、便宜上示していない。
図10を参照すれば、第2層間絶縁層60上に第2コンタクトホールh2を満たす相変化層62を形成する。相変化層62は、Ge−Sb−Te層、In−Sb−Te層またはGe−Bi−Te層で形成しうる。相変化層62は、それ以外に他の相変化物質で形成することもある。例えば、相変化層62は、2元系、3元系、4元系のカルコゲニド物質で形成しうる。相変化層62は、前述した相変化物質層の形成方法で形成しうる。したがって、相変化層62を形成するステップでECD装備の陰極板(図2の16を参照)の位置に第2層間絶縁層60が形成された結果物を位置させ、下部電極コンタクト層58と陽極板(図2の14を参照)との間に電圧を印加する。これにより、相変化層62を形成した後、相変化層62の結晶化のための熱処理を実施しうる。このような熱処理は、上部電極66を形成した後に実施することもできる。相変化層62を形成した後、相変化層62上に上部電極コンタクト層64を形成する。次いで、上部電極コンタクト層64上に上部電極66を形成する。これにより、相変化層62及びその上下に備えられた電極を備えるストレージノードとなって相変化メモリ素子が完成される。
一方、前記ECD装備を利用して相変化層62を形成する過程で、相変化層62は、図11に示したように、第2コンタクトホールh2にのみ形成することもできる。
また、図面に示していないが、図10で第2コンタクトホールh2を相変化層62で満たさずに下部電極コンタクト層58で満たすこともできる。
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されねばならない。例えば、当業者ならば、前記ストレージノードの構造を図10及び図11に示したもの以外の他の形態に変形することもある。また、トランジスタの代りに、PNダイオードを備えることもできる。また、前記本発明の技術思想は、そのまま維持した状態で、前記で述べていない相変化物質層を備える相変化メモリ素子の製造方法を提示することもできる。したがって、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
本発明は、半導体メモリ素子関連の技術分野にて適用可能である。
本発明の実施例による相変化物質層の形成方法に使われたECD装備の概略的な構成を示す断面図である。 ECD法を利用した相変化物質層の形成方法を段階別に示す断面図である。 本発明者の第1実験で形成したSb−Te相変化物質層に対するX線回折分析結果を示すグラフである。 塩基性水溶液を溶媒として使用した本発明者の第2実験で形成したSb−Te相変化物質層の表面状態(図面の上部図面)及び断面(図面の下部図面)を示すSEM写真である。 塩基性水溶液を溶媒として使用した本発明者の第2実験で形成したSb−Te相変化物質層の表面状態(図面の上部図面)及び断面(図面の下部図面)を示すSEM写真である。 塩基性水溶液を溶媒として使用した本発明者の第2実験で形成したSb−Te相変化物質層の表面状態(図面の上部図面)及び断面(図面の下部図面)を示すSEM写真である。 本発明の第2実験で形成した共融組成を有するSb−Te相変化物質層(Sb0.76Te0.24)の光学特性を測定した結果を示すグラフである。 図2の相変化層の形成方法を適用した、本発明の実施例による相変化メモリ素子の製造方法を段階別に示す断面図である。 図2の相変化層の形成方法を適用した、本発明の実施例による相変化メモリ素子の製造方法を段階別に示す断面図である。 図2の相変化層の形成方法を適用した、本発明の実施例による相変化メモリ素子の製造方法を段階別に示す断面図である。 図10の相変化メモリ素子のストレージノードの変形例を示す断面図である。
符号の説明
10 容器
12 電解質
14 陽極板
16 陰極板
18 電源

Claims (41)

  1. 相変化層の形成方法において、
    前記相変化層は、電気化学蒸着法で形成することを特徴とする相変化層の形成方法。
  2. 前記相変化層を構成する元素をそれぞれ含む前駆体と溶媒とを混合して電解質を形成する第1ステップと、
    陽極板と前記相変化層の蒸着される基板が設けられた陰極板とを離隔した状態で前記電解質に漬ける第2ステップと、
    前記相変化層の蒸着条件を設定する第3ステップと、
    前記陽極板と陰極板との間に電圧を印加する第4ステップと、を含むことを特徴とする請求項1に記載の相変化層の形成方法。
  3. 前記相変化層は、Ge、Sb及びTe中で少なくとも異なる二元素を含む層、In−Sb−Te層及びGe−Bi−Te層のうち何れか一層であることを特徴とする請求項1に記載の相変化層の形成方法。
  4. 前記前駆体は、Ge前駆体、Sb前駆体及びTe前駆体のうち少なくとも二つの前駆体を含み、前記Ge前駆体は、酸化ゲルマニウム、塩化ゲルマニウム、臭化ゲルマニウム、ヨウ化ゲルマニウム、硫酸ゲルマニウム及び硫化ゲルマニウムからなる群のうちから選択された何れか一つであることを特徴とする請求項2に記載の相変化層の形成方法。
  5. 前記Sb前駆体は、酸化アンチモン、塩化アンチモン、臭化アンチモン、ヨウ化アンチモン、硫酸アンチモン及び硫化アンチモンからなる群のうちから選択された何れか一つであることを特徴とする請求項4に記載の相変化層の形成方法。
  6. 前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つであることを特徴とする請求項4に記載の相変化層の形成方法。
  7. 前記溶媒は、水性または極性溶媒であり、前記水性溶媒は、酸性水溶液及び塩基性水溶液のうち何れか一つであることを特徴とする請求項2に記載の相変化層の形成方法。
  8. 前記酸性水溶液は、HCl、HSO、HNO、HClO及びHのうち何れか一つを含むことを特徴とする請求項7に記載の相変化層の形成方法。
  9. 前記塩基性水溶液は、KOHを含むことを特徴とする請求項7に記載の相変化層の形成方法。
  10. 前記溶媒は、有機溶媒であることを特徴とする請求項2に記載の相変化層の形成方法。
  11. 前記有機溶媒は、エチレングリコール、プロピレングリコール、プロピレンカーボネート、アセトニトリル、トルエン及びエチルベンゼンのうち何れか一つであることを特徴とする請求項10に記載の相変化層の形成方法。
  12. 前記前駆体は、ハロゲン化系前駆体であることを特徴とする請求項10に記載の相変化層の形成方法。
  13. 前記ハロゲン化系前駆体は、GeCl,SbCl,TeCl;GeBr,SbBr,TeBr;GeI,SbI,TeIのうち何れか一つであることを特徴とする請求項12に記載の相変化層の形成方法。
  14. 前記前駆体は、酸化物系前駆体であることを特徴とする請求項2に記載の相変化層の形成方法。
  15. 前記酸化物系前駆体は、GeO、Sb及びTeOのうちいずれか一つであることを特徴とする請求項14に記載の相変化層の形成方法。
  16. 前記電解質にキレート化剤を添加することを特徴とする請求項2に記載の相変化層の形成方法。
  17. 前記キレート化剤は、酒石酸であることを特徴とする請求項16に記載の相変化層の形成方法。
  18. 前記基板は、前記相変化層の蒸着される面がAu層、Pt層、Ti層、Ta層、TiN層、TaN層、W層、WN層、WT層及びTiAlN層のうち何れか一層で覆われた基板であることを特徴とする請求項2に記載の相変化層の形成方法。
  19. 前記相変化層は、Ge、Sb及びTe中で少なくとも異なる二元素を含む層、In−Sb−Te層及びGe−Bi−Te層のうち何れか一層であることを特徴とする請求項2に記載の相変化層の形成方法。
  20. 前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つであることを特徴とする請求項5に記載の相変化層の形成方法。
  21. スイッチング素子とこれに連結されるストレージノードとを含む相変化メモリ素子の製造方法において、
    前記ストレージノードを製造するステップは、
    下部電極上に相変化層を形成するステップと、
    前記相変化層上に上部電極を形成するステップと、を含み、
    前記相変化層は、電気化学蒸着法で形成することを特徴とする相変化メモリ素子の製造方法。
  22. 前記電気化学蒸着法を利用して相変化層を形成するステップは、
    前記相変化層を構成する元素をそれぞれ含む前駆体と溶媒とを混合して電解質を形成するステップと、
    陽極板と、前記相変化層の蒸着される基板が設けられた陰極板とを離隔された状態で前記電解質に漬けるステップと、
    前記相変化層の蒸着条件を設定するステップと、
    前記陽極板と陰極板との間に電圧を印加するステップと、を含むことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。
  23. 前記相変化層は、Ge、Sb及びTe中で少なくとも異なる二元素を含む層、In−Sb−Te層及びGe−Bi−Te層のうち何れか一層であることを特徴とする請求項21に記載の相変化メモリ素子の製造方法。
  24. 前記前駆体は、Ge前駆体、Sb前駆体及びTe前駆体のうち少なくとも二つの前駆体を含み、前記Ge前駆体は、酸化ゲルマニウム、塩化ゲルマニウム、臭化ゲルマニウム、ヨウ化ゲルマニウム、硫酸ゲルマニウム及び硫化ゲルマニウムからなる群のうちから選択された何れか一つであることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  25. 前記Sb前駆体は、酸化アンチモン、塩化アンチモン、臭化アンチモン、ヨウ化アンチモン、硫酸アンチモン及び硫化アンチモンからなる群のうちから選択された何れか一つであることを特徴とする請求項24に記載の相変化メモリ素子の製造方法。
  26. 前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つであることを特徴とする請求項24に記載の相変化メモリ素子の製造方法。
  27. 前記溶媒は、水性または極性溶媒であり、前記水性溶媒は、酸性水溶液及び塩基性水溶液のうち何れか一つであることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  28. 前記酸性水溶液は、HCl、HSO、HNO、HClO及びHのうち何れか一つを含むことを特徴とする請求項27に記載の相変化メモリ素子の製造方法。
  29. 前記塩基性水溶液は、KOHを含むことを特徴とする請求項27に記載の相変化メモリ素子の製造方法。
  30. 前記溶媒は、有機溶媒であることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  31. 前記有機溶媒は、エチレングリコール、プロピレングリコール、プロピレンカーボネート、アセトニトリル、トルエン及びエチルベンゼンのうち何れか一つであることを特徴とする請求項30に記載の相変化メモリ素子の製造方法。
  32. 前記前駆体は、ハロゲン化系前駆体であることを特徴とする請求項30に記載の相変化メモリ素子の製造方法。
  33. 前記ハロゲン化系前駆体は、GeCl,SbCl,TeCl;GeBr,SbBr,TeBr;GeI,SbI,TeIのうち何れか一つであることを特徴とする請求項32に記載の相変化メモリ素子の製造方法。
  34. 前記前駆体は、酸化物系前駆体であることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  35. 前記酸化物系前駆体は、GeO、Sb及びTeOのうちいずれか一つであることを特徴とする請求項34に記載の相変化メモリ素子の製造方法。
  36. 前記電解質にキレート化剤を添加することを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  37. 前記キレート化剤は、酒石酸であることを特徴とする請求項36に記載の相変化メモリ素子の製造方法。
  38. 前記基板は、前記相変化層の蒸着される面がAu層、Pt層、Ti層、Ta層、TiN層、TaN層、W層、WN層、WT層及びTiAlN層のうち何れか一層で覆われた基板であることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  39. 前記相変化層を形成した後、結晶化のための熱処理を実施することを特徴とする請求項21に記載の相変化メモリ素子の製造方法。
  40. 前記相変化層は、Ge、Sb及びTe中で少なくとも異なる二元素を含む層、In−Sb−Te層及びGe−Bi−Te層のうち何れか一層であることを特徴とする請求項22に記載の相変化メモリ素子の製造方法。
  41. 前記Te前駆体は、酸化テルル、塩化テルル、臭化テルル、ヨウ化テルル、硫酸テルル及び硫化テルルからなる群のうちから選択された何れか一つであることを特徴とする請求項25に記載の相変化メモリ素子の製造方法。
JP2007323837A 2007-01-02 2007-12-14 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法 Pending JP2008166758A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000308A KR20080063652A (ko) 2007-01-02 2007-01-02 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법

Publications (1)

Publication Number Publication Date
JP2008166758A true JP2008166758A (ja) 2008-07-17

Family

ID=39229601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323837A Pending JP2008166758A (ja) 2007-01-02 2007-12-14 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法

Country Status (5)

Country Link
US (1) US20080156651A1 (ja)
EP (1) EP1942534A3 (ja)
JP (1) JP2008166758A (ja)
KR (1) KR20080063652A (ja)
CN (1) CN101222020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057254A (ja) * 2007-04-24 2012-03-22 Air Products & Chemicals Inc 相変化メモリ材料を製造するためのテルル(Te)前駆体
KR101304753B1 (ko) 2009-04-15 2013-09-05 마이크론 테크놀로지, 인크. 상변화 물질 형성 방법 및 상변화 메모리 회로 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372483B2 (en) * 2008-06-27 2013-02-12 Asm International N.V. Methods for forming thin films comprising tellurium
JP5466838B2 (ja) * 2008-07-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 相変化固体メモリの記録材料及び相変化固体メモリ
US8148580B2 (en) 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
KR101134282B1 (ko) * 2009-11-13 2012-04-13 연세대학교 산학협력단 비휘발성 저항 스위칭 메모리 제조 방법
CN102560589B (zh) * 2012-03-08 2015-05-13 厦门大学 一种Ge-Sb-Te三元相变材料薄膜的制备方法
CN102637822B (zh) * 2012-03-14 2014-03-26 宁波大学 一种高纯硫系相变合金靶材及其制备方法
WO2015174240A1 (ja) * 2014-05-12 2015-11-19 国立研究開発法人産業技術総合研究所 結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法
CN107740150B (zh) * 2017-08-25 2019-11-08 洛阳师范学院 一种硒化锗薄膜及其制备方法
CN107620103B (zh) * 2017-09-11 2019-12-24 洛阳师范学院 一种一硫化锗薄膜的制备方法
CN108389960B (zh) * 2018-01-24 2019-01-01 北京航空航天大学 一种钇掺杂碲化锑相变材料的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057202B2 (en) * 2003-09-26 2006-06-06 Hewlett-Packard Development Company, L.P. Ultra-high density storage device using phase change diode memory cells and methods of fabrication thereof
US20050184282A1 (en) * 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
JP2006075942A (ja) * 2004-09-09 2006-03-23 Fujitsu Ltd 積層構造体、磁気記録媒体及びその製造方法、磁気記録装置及び磁気記録方法、並びに、該積層構造体を用いた素子
JP2006165553A (ja) * 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057254A (ja) * 2007-04-24 2012-03-22 Air Products & Chemicals Inc 相変化メモリ材料を製造するためのテルル(Te)前駆体
KR101304753B1 (ko) 2009-04-15 2013-09-05 마이크론 테크놀로지, 인크. 상변화 물질 형성 방법 및 상변화 메모리 회로 형성 방법

Also Published As

Publication number Publication date
CN101222020A (zh) 2008-07-16
EP1942534A3 (en) 2010-05-05
EP1942534A2 (en) 2008-07-09
KR20080063652A (ko) 2008-07-07
US20080156651A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP2008166758A (ja) 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法
US8394669B2 (en) Resistance variable element and resistance variable memory device
KR100896180B1 (ko) 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
EP2176896B1 (en) Solution-processed solid electrolytic layer device and fabrication
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
CN101271960B (zh) 相变层及其形成方法,相变存储器件及其制造方法
US8236685B2 (en) Phase change memory device having multiple metal silicide layers and method of manufacturing the same
KR100807230B1 (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US7745341B2 (en) Phase-change semiconductor device and methods of manufacturing the same
TWI731109B (zh) 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
TW200829509A (en) Chalcogenide compound target, method of forming the chalcogenide compound target and method for manufacturing a phase-change memory device
TW201530658A (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
DE102010061572A1 (de) Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
JP2006225390A (ja) テルル前駆体、これを用いて製造されたTe含有カルコゲナイド薄膜およびその製造方法、ならびにテルル前駆体を含む相変化メモリ素子
JP2008141199A (ja) 拡散防止膜を備える相変化メモリ素子及びその製造方法
JPWO2008149605A1 (ja) 抵抗変化素子およびこれを備えた半導体装置
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
TWI607437B (zh) 記憶裝置
US7754586B2 (en) Method of surface treating a phase change layer and method of manufacturing a phase change memory device using the same
CN112133700A (zh) 铁电存储器件及其形成方法
KR101923428B1 (ko) 상변화 메모리 소자 및 그 제조방법
US8222628B2 (en) Phase change memory device having a bottleneck constriction and method of manufacturing the same
US20220199625A1 (en) Semiconductor memory devices and methods for fabricating the same
TWI434352B (zh) 電阻式記憶體結晶二極體製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101116

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120321