KR20080063652A - 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법 - Google Patents

상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법 Download PDF

Info

Publication number
KR20080063652A
KR20080063652A KR1020070000308A KR20070000308A KR20080063652A KR 20080063652 A KR20080063652 A KR 20080063652A KR 1020070000308 A KR1020070000308 A KR 1020070000308A KR 20070000308 A KR20070000308 A KR 20070000308A KR 20080063652 A KR20080063652 A KR 20080063652A
Authority
KR
South Korea
Prior art keywords
phase change
layer
precursor
precursors
electrode plate
Prior art date
Application number
KR1020070000308A
Other languages
English (en)
Inventor
강윤선
백계동
신웅철
오승진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070000308A priority Critical patent/KR20080063652A/ko
Priority to US12/000,378 priority patent/US20080156651A1/en
Priority to JP2007323837A priority patent/JP2008166758A/ja
Priority to EP07150397A priority patent/EP1942534A3/en
Priority to CNA2008100095148A priority patent/CN101222020A/zh
Publication of KR20080063652A publication Critical patent/KR20080063652A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

상변화 물질층 형성방법 및 이를 이용한 상변화 메모리 소자 제조방법에 관해 개시되어 있다. 여기서 본 발명은 상변화층의 형성방법에 있어서, 전기화학증착(Electrochemical Deposition)(ECD)법으로 상기 상변화층을 형성하는 것을 특징으로 하는 상변화층 형성방법을 제공한다. 상기 형성방법은 상변화층을 구성하는 원소들을 각각 포함하는 전구체들과 용매를 혼합하여 전해질을 형성하는 제1 단계, 양극판과 상기 상변화층이 증착될 기판이 마련된 음극판을 이격된 상태로 상기 전해질에 담그는 제2 단계, 상기 상변화층의 증착 조건을 설정하는 제3 단계 및 상기 양극판과 음극판 사이에 전압을 인가하는 제4 단계를 포함할 수 있다.

Description

상변화 물질층 형성방법 및 이를 이용한 상변화 메모리 소자 제조방법{Methods of forming phase change material layer and manufacturing phase change memory device using the same}
도 1은 본 발명의 실시예에 의한 상변화 물질층 형성방법에 사용된 전기화학증착장비의 개략적 구성을 나타낸 단면도이다.
도 2는 전기화학증착법을 이용한 상변화 물질층의 형성방법을 단계별로 나타낸 단면도이다.
도 3은 본 발명자의 제1 실험에서 형성한 Sb-Te 상변화 물질층에 대한 엑스선 회절 분석 결과를 나타낸 그래프이다.
도 4 내지 도 6은 염기성 수용액을 용매로 사용한 본 발명자의 제2 실험에서 형성한 Sb-Te 상변화 물질층의 표면상태(각 도면의 상부도면)와 단면(각 도면의 하부도면)을 나타낸 주사전자현미경(SEM) 사진이다.
도 7은 본 발명의 제2 실험에서 형성한 유텍틱(eutectic) 조성을 갖는 Sb-Te 상변화 물질층(Sb0.76Te0.24)의 광학 특성을 측정한 결과를 나타낸 그래프이다.
도 8 내지 도 10은 도 2의 상변화층 형성방법을 적용한, 본 발명의 실시예에 의한 상변화 메모리 소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 11은 도 10의 상변화 메모리 소자의 스토리지 노드의 변형예를 나타낸 단 면도이다.
*도면의 주요부분에 대한 부호의 설명*
10:용기 12:전해질
14:양극판 16:음극판
18:전원 40:기판
48:게이트 절연막 50:게이트 전극
42, 44:제1 및 제2 불순물 영역 16:채널영역
52, 60:제1 및 제2 층간 절연층 54:도전성 플러그
56:하부전극 58:하부전극 콘택층
62:상변화층 64:상부전극 콘택층
66:상부전극 20:상변화층
D:양극판과 음극판 간격 GS:게이트 적층물
h1, h2:제1 및 제2 콘택홀
1. 발명의 분야
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로써, 보다 자세하게는 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리 소자의 제조 방법에 관한 것이다.
2. 관련기술의 설명
상변화 물질의 결정상태는 온도에 따라 결정질(crystalline) 혹은 비정질이다. 상변화 물질의 결정상태가 결정질일 때, 상변화 물질의 저항은 낮다. 그러나 상변화 물질의 결정상태가 비정질일 때, 상변화 물질의 저항은 높다.
상변화 메모리 소자(Phase change Random Access Memory)(이하, PRAM)는 상변화 물질의 이러한 특성을 이용하여 데이터를 기록한다.
PRAM은 트랜지스터를 포함하고 트랜지스터의 소스 영역 또는 드레인 영역에 콘택 플러그를 통해 전기적으로 연결된 스토리지 노드를 포함한다. 상기 스토리지 노드에 상변화 물질층이 포함되어 있다.
현재 가장 널리 알려진 상변화 물질층의 하나는 GST(Ge2Sb2Te5)층이다. 현재까지 알려진 GST층의 형성방법은 주로 물리기상증착(Physical Vapor Deposition)(이하, PVD)법, 유기 금속을 이용한 화학기상증착(Metal Organic Chemical Vapor Deposition)(이하, MOCVD)법 또는 원자층 증착법(Atomic Layer Deposition)(이하, ALD)이다.
그러나 상기 PVD법으로 형성할 경우, 박막 성장의 제어가 어렵고 막질이 치밀하지 못할 수 있다. 특히, 고집적 메모리 소자의 구현하기 위해서는 상변화 물질층을 한정된 구조(Confined Structure) 내에 형성시키는 것이 필요하다. 그런데 PVD법으로는 한정된 구조 내에 GST층을 채우기 어렵다.
이에 따라 ALD법이나 MOCVD법을 이용하여 PVD법의 문제를 개선하려는 시도가 계속 이루어지고 있다. 그러나 ALD법이나 MOCVD법의 경우, 제조방법에 곤란성이 있 고, 기술구성에 한계가 있다. 특히 300℃이하의 저온에 적용할 수 있는 제조 기술 및 유기금속 전구물질(Metal-Organic Precursor)의 개발이 어렵다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 한정된 영역(구조)을 채울 수 있고, 상온에서 형성할 수 있으며, 상변화 속도를 높일 수 있는 상변화 물질층의 형성방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 상변화 물질층의 형성방법을 이용한 상변화 메모리 소자의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 상변화층의 형성방법에 있어서, 상기 상변화층은 전기화학증착(Electrochemical Deposition)(ECD)법으로 형성하는 것을 특징으로 하는 상변화층 형성방법을 제공한다.
본 발명의 실시예에 의하면, 상기 형성방법은 상변화층을 구성하는 원소들을 각각 포함하는 전구체들과 용매를 혼합하여 전해질을 형성하는 제1 단계; 양극판과 상기 상변화층이 증착될 기판이 마련된 음극판을 이격된 상태로 상기 전해질에 담그는 제2 단계; 상기 상변화층의 증착 조건을 설정하는 제3 단계; 및 상기 양극판과 음극판 사이에 전압을 인가하는 제4 단계를 포함할 수 있다.
상기 상변화층은 Ge, Sb 및 Te 중 적어도 다른 두 원소를 포함하는 층, In-Sb-Te층 및 Ge-Bi-Te층 중 어느 하나일 수 있다.
상기 전구체들은 Ge 전구체, Sb 전구체 및 Te 전구체 중 적어도 두 개의 전 구체를 포함하고, 상기 Ge 전구체는 GeO2, GeCl4, GeBr4 및 GeI4로 이루어진 군 중 어느 하나일 수 있다. 그리고 상기 Sb 전구체는 Sb2O3, SbCl3, SbBr3 및 SbI4로 이루어진 군 중 어느 하나일 수 있다. 또한 상기 Te 전구체는 TeO2, TeCl4, TeBr4 및 TeI4로 이루어진 군 중 어느 하나일 수 있다.
상기 전구체들은 할로겐화(halide) 계열의 전구체들일 수 있다. 상기 할로겐화 계열의 전구체는(GeCl4, SbCl3, TeCl4), (GeBr4, SbBr3, TeBr4) 및 (GeI4, SbI3, TeI4) 중 어느 하나일 수 있다.
상기 전구체들은 산화물 계열 전구체일 수 있다. 상기 산화물 계열 전구체는 GeO2, Sb2O3 및 TeO2일 수 있다.
상기 전해질에 착화제를 첨가할 수 있다.
상기 기판은 상기 상변화층이 증착되는 면이 Au층, Pt층, Ti층, Ta층, TiN층, TaN층, W층, WN층, WT층 및 TiAlN층 중 어느 하나로 덮인 기판일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은 스위칭 소자와 이에 연결되는 스토리지 노드를 포함하는 상변화 메모리 소자의 제조 방법에 있어서, 상기 스토리지 노드를 제조하는 단계는 하부전극 상에 상변화층을 형성하는 단계 및 상기 상변화층 상에 상부전극을 형성하는 단계를 포함하고, 상기 상변화층은 전기화학증착법으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법을 제공한다.
상기 전기화학증착법을 이용하여 상변화층을 형성하는 단계는 상기 상변화층 형성방법의 제1 내지 제4 단계를 포함할 수 있다.
상기 상변화층, 전구체들, 기판, 착화제 등과 관련된 사항들은 상기 상변화층 형성방법에서 언급한 바와 동일할 수 있다.
상기 상변화층을 형성한 다음, 결정화를 위한 열처리를 실시할 수 있다.
이러한 본 발명을 이용하면, 상변화 물질층을 상온에서 형성할 수 있고, 증착속도를 빠르게 할 수 있으며, 균일한 두께로 형성할 수 있다. 또한 PRAM의 제조 공정에서 나노 사이즈의 콘택홀에 상변화 물질층을 채울 수 있는 바, 리세트 전류를 줄여 PRAM의 집적도를 높일 수 있다. 또한 상변화 물질층의 상변화 속도를 높일 수 있다. 또한 상변화 물질층의 표면 거칠기(surface roughness)가 작은 바, 후속공정인 CMP(Chemical Mechanical Polishing) 공정에 대한 부담이 적다. 또한 단순히 전해질에 포함된 전구체의 농도 조절을 통해서 상변화 물질층의 조성을 조설할 수 있는 바, 상변화 물질층의 조성조절이 용이하다. 또한 단순히 전해질에 도핑물질을 포함시키는 것만으로 상변화 물질층을 도핑할 수 있기 때문에, 본 발명에서 상변화 물질층의 도핑이 용이하다. 또한 전기화학증착 장비는 PVD, CVD, ALD 등에 비해 고가의 진공장비가 필요하지 않고, 대면적화에 유리하므로 PRAM의 상변화 물질층 형성과정의 단가를 낮출 수도 있을 것이다.
이하, 본 발명의 실시예에 의한 상변화 물질층의 형성방법 및 이를 이용한 상변화 메모리 소자의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장 되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 상변화 물질층의 형성방법을 설명한다.
본 발명에서 상변화 물질층은 전기화학증착법을 이용하여 상변화 물질층을 형성한다.
도 1은 본 발명의 실시예에 의한 상변화 물질층의 형성방법에 사용된 전기화학증착 장비의 구성을 개략적으로 보여준다.
도 1을 참조하면, 용기(10)에 전해질(12)이 정해진 높이로 채워져 있다. 전해질(12)은 용매와 용질을 혼합한 것이다. 용기(10) 내에 양극판(14)과 음극판(16)이 마련되어 있다. 양극판(14)과 음극판(16)은 주어진 간격(D)으로 이격되어 있고, 일정 부분이 전해질(12)에 잠겨있다. 상변화 물질층은 음극판(16)의 전해질(12)에 잠긴 부분에 증착된다. 따라서 상변화 물질층의 증착 과정에서 상변화 물질층이 증착될 기판은 음극판(16)이 된다. 상기 기판은 상변화 물질층이 증착되는 면이 Au, Pt, Ti, Ta, TiN, TaN, W, WN, WT 및 TiAlN 중 어느 하나로 덮인 기판일 수 있다. 양극판(14)과 음극판(16)에 전원(18)이 연결되면서 상변화 물질층의 증착이 시작된다. 그러므로 상변화 물질층의 증착 과정이 진행되기 전에는 양극판(14)과 음극판(16)은 전원(18)에 연결되지 않는다.
상기 용매는 산성 또는 염기성 수용액일 수 있고 혹은 유기 용매일 수 있다. 상기 용질은 상변화 물질층을 이루는 구성요소들을 각각 포함하는 전구체들일 수 있다. 따라서 상기 용질은 형성하고자 하는 상변화 물질층에 따라 다양한 전구체들이 될 수 있다. 상기 용질에 따라 상기 용매는 선택적으로 사용될 수 있다.
증착하고자 하는 상변화 물질층이 Ge, Sb 및 Te 중 적어도 두 성분을 포함할 때, 예를 들면 상기 상변화 물질층이 Sb-Te층 또는 Ge-Sb-Te층일 때, 상기 용질은 Ge 전구체, Sb 전구체 및 Te 전구체 중 적어도 두 개의 전구체를 포함할 수 있다. 이때, 상기 Ge 전구체는 GeO2, GeCl4, GeBr4 및 GeI4로 이루어진 군 중 어느 하나일 수 있다. 그리고 상기 Sb 전구체는 Sb2O3, SbCl3, SbBr3 및 SbI4로 이루어진 군 중 어느 하나일 수 있다. 또한 상기 Te 전구체는 TeO2, TeCl4, TeBr4 및 TeI4로 이루어진 군 중 어느 하나일 수 있다.
상기 용질이 상기 열거한 전구체들 중에서 산화물 계열의 전구체들(GeO2, Sb2O3, TeO2)을 포함할 때, 상기 용매는 산성 수용액 또는 염기성 수용액일 수 있다. 이때, 상기 산성 수용액으로 HCl, H2SO4, HNO3, HClO4 또는 H2O2가 사용될 수 있다. 그리고 상기 염기성 수용액으로 KOH가 사용될 수 있다.
상기 용질이 상기 열거한 전구체들 중에서 할로겐화(halide) 계열의 전구체들을 포함할 때, 상기 용매는 에틸렌 글리콜(Ethylene Glycol), 프로필렌 글리콜(Propylene Glycol) 등과 같은 유기용매일 수 있다. 상기 할로겐화 계열의 전구체는 (GeCl4, SbCl3, TeCl4), (GeBr4, SbBr3, TeBr4) 및 (GeI4, SbI3, TeI4) 중 어느 하나일 수 있다.
전기화학증착법을 이용한 상변화 물질층 증착 과정은 도 2에 도시한 순서로 진행할 수 있다.
도 2를 참조하면, 첫째, 형성하고자 하는 상변화 물질층의 소오스 전구체들과 이 전구체들에 적합한 용매를 혼합하여 전해질(12)을 만든다. 이때, 상기 전구체들의 농도 및 용매의 pH를 조절한다.
둘째, 만들어진 전해질(12)을 용기(10)에 적정 높이로 채운 다음, 양극판(14)과 음극판(16)을 전해질(12)에 넣는다. 양극판(14)과 음극판(16) 사이의 간격(D)은 조절할 수 있다. 전해질(12)은 용기(10) 안에 상기 전구체들과 용매를 넣어 혼합함으로써 용기(10) 내에서 직접 만들 수도 있다.
셋째, 증착조건을 설정한다. 상기 증착조건은 상변화 물질층의 증착에 영향을 줄 수 있는 여러 조건들로써, 예를 들면 전해질(12)의 온도, 전해질(12)의 교반속도(증착이 진행되는 동안 전해질(12)을 저어주는 속도), 증착시간, 양극판(14)과 음극판(16)의 간격, 양극판(14)과 음극판(16) 사이에 인가되는 전압, 전해질(12)의 pH 등일 수 있다. 전해질(12)의 온도는 상기 용매가 산성 또는 염기성 수용액일 때, 상온∼100℃이고, 상기 유기 용매일 때는 상온∼200℃일 수 있다. 그리고 양극판(14)과 음극판(16) 사이에 인가되는 전압은 상기 용매가 산성 또는 염기성 수용액일 때, 0.1∼2.5V이고, 상기 용매가 유기 용매일 때 1.0∼4.0V일 수 있다.
넷째, 양극판(14)과 음극판(16)에 전원(18)을 연결하여 상기 설정된 증착조건에 맞는 전압을 설정된 시간 동안 양극판(14)과 음극판(16) 사이에 인가한다.
다음에는 상기한 순서에 따라 본 발명자가 실시한 상변화 물질층 증착 실험을 설명한다.
본 발명자는 상기 실험을 제1 내지 제4 실험으로 구분하여 실시하였다. 상기 실험에서 음극판(16)으로서 제1 내지 제3 기판 중 어느 하나를 사용하였다. 상기 제1 기판은 Si층, SiO2층, Ti층 및 Au층이 순차적으로 적층된 기판이다. 상기 제2 기판은 Si층, SiO2층, Ti층 및 TiN층이 순차적으로 적층된 기판이다. 상기 제3 기판은 상변화 물질층이 증착되는 면이 Pt층인 기판이다.
<제1 실험>
산성 수용액, 곧 H2SO4+HNO3+HClO4를 용매로 사용하였다. 그리고 0.05몰(mol)의 GeO2, 0.01몰의 Sb2O3 및 0.01몰의 TeO2를 포함하는 전구체를 사용하였다. 또한 상기 용매와 전구체를 포함하는 전해질의 온도는 상온으로 유지하였고, pH는 7보다 작게 유지하였다. 또한 Sb 전구체인 Sb2O3의 해리를 돕기 위한 착화제(Chelating agent)로서 타타릭산(tartaric acid)을 상기 전해질에 첨가하였다. 또한 음극판(16)으로 인가되는 전압에 따라 상기 제1 기판 또는 상기 제2 기판을 사용하였다.
이와 같은 조건에서 1차로 양극판(14)과 음극판(16) 사이에 1.8V의 전압을 인가하여 상변화 물질층을 형성하였다. 상기 1차에서는 음극판(16)으로 상기 제1 기판을 사용하였다.
다음, 음극판(16)으로 사용한 상기 제1 기판을 새것으로 교체하고 상기 전해질의 농도와 pH는 처음과 동일하게 유지한 상태에서 2차로 양극판(14)과 음극판(16) 사이에 2.2V의 전압을 인가하여 상변화 물질층을 형성하였다.
다음, 음극판(16)으로 사용한 상기 제1 기판을 상기 제2 기판으로 교체하고, 3차로 양극판(14)과 음극판(16) 사이에 2.2V의 전압을 인가하여 상변화 물질층을 형성하였다.
<제2 실험>
염기성 수용액, 곧 2몰의 KOH를 용매로 사용하였다. 전구체는 제1 실험과 동일하게 하였다. 또한 상기 용매와 전구체를 포함하는 전해질의 온도는 상온으로 유지하였고 pH는 7보다 큰 범위에서 적정 값으로 유지하였다. 또한 제1 실험에서와 같은 목적으로 타타릭산(tartaric acid)을 상기 전해질에 첨가하였다. 또한 음극판(16)으로 상기 제3 기판을 사용하였다.
이와 같은 조건에서 양극판(14)과 음극판(16)에 0.3∼0.7V의 전압을 인가하여 상변화 물질층을 형성하였다. 양극판(14)과 음극판(16)에 인가되는 전압이 바뀔 때, 음극판(16)으로 사용한 상기 제3 기판을 새것으로 교체하였고, 상기 전해질의 농도와 pH는 처음과 동일하게 유지하였다.
<제3 실험>
염기성 수용액, 곧 2몰의 KOH를 용매로 사용하였다. 그리고 0.05몰의 GeO2, 0.01몰의 Sb2O3 및 0.02몰의 TeO2를 전구체로 사용하여 제2 실험에서보다 TeO2 전구체 농도를 0.01몰 높였다. 또한 상기 전해질의 온도는 상온으로 유지하였고, pH는 7보다 큰 범위에서 적정 값으로 유지하였다. 또한 제1 실험에서와 같은 목적으로 타타릭산(tartaric acid)을 상기 전해질에 첨가하였다. 또한 음극판(16)으로 상기 제3 기판을 사용하였다.
이와 같은 조건에서 양극판(14)과 음극판(16)에 0.3∼0.7V의 전압을 인가하여 상변화 물질층을 형성하였다. 양극판(14)과 음극판(16)에 인가되는 전압이 바뀔 때, 음극판(16)으로 사용한 상기 제3 기판을 새것으로 교체하였고, 상기 전해질의 농도와 pH는 처음과 동일하게 유지하였다.
<제4 실험>
유기용매, 곧 프로필렌 글리콜을 용매로 사용하였다. 그리고 0.05몰의 GeCl4, 0.01몰의 SbCl3 및 0.01몰의 TeCl4를 포함하는 전구체를 사용하였다. 또한 상기 용매와 전구체를 포함하는 전해질의 온도는 상온으로 유지하였다. 또한 음극판(16)으로 상기 제1 기판을 사용하였다.
이와 같은 조건에서 양극판(14)과 음극판(16)에 1.0∼3.5V의 전압을 인가하여 상변화 물질층을 형성하였다. 양극판(14)과 음극판(16)에 인가되는 전압이 바뀔 때, 음극판(16)으로 사용한 상기 제1 기판을 새것으로 교체하였고, 상기 전해질의 농도는 처음과 동일하게 유지하였다.
다음 표 1은 상기 제1 내지 제4 실험에서 형성된 상변화 물질층들의 조성 분석 결과를 보여준다. 상기 조성 분석 결과는 ICP-AES(Inductive Coupling Plasma-Atomic Emission Epectroscopy)를 사용하여 얻었다.
용매 전위(V) 기판(Cathode) Ge/(Ge+Sb+Te) Sb/(Ge+Sb+Te) Te/(Ge+Sb+Te)
Acid 1.8 Au - 0.431 0.568
2.2 Au - 0.462 0.536
2.2 TiN - 0.619 0.380
Alkaline (I) 0.3 Pt - 0.759 0.239
0.5 Pt - 0.755 0.243
0.7 Pt - 0.758 0.241
Alkaline(II)
0.3 Pt - 0.394 0.606
0.5 Pt - 0.399 0.601
0.7 Pt - 0.151 0.849
Organic
1.0 Au - 0.111 0.889
2.0 Au - 0.282 0.718
3.0 Au 0.121 0.332 0.547
3.5 Au 0.124 0.360 0.516
표 1에서 Acid는 제1 실험 결과를, Alkaline (I)는 제2 실험 결과를, Alkaline (II)는 제3 실험 결과를, Organic은 제4 실험 결과를 각각 나타낸다.
표 1을 참조하면, 상기 제1 내지 제3 실험에서 Sb-Te계 상변화 물질층이 형성된 것을 알 수 있다. 상기 제1 실험의 경우, 인가 전압이 높을수록 Sb 함량은 증가하는 반면, Te의 함량은 감소함을 알 수 있다. 그리고 상기 제2 실험의 경우, 유텍틱(Eutectic) 조성을 갖는 Sb-Te계 상변화 물질층(Sb0.76Te0.24)이 형성됨을 알 수 있다. 또한 상기 제3 실험의 경우, 인가 전압이 0.3V와 0.5V일 때, 금속간 화합물(Intermetallic compound) 조성을 갖는 Sb-Te계 상변화 물질층(Sb0.4Te0.6)이 형성됨을 알 수 있다. 상기 제2 및 제3 실험의 조건은 TeO2 전구체 농도를 0.01몰 만큼 다르게 한 것을 제외하고 동일하다. 이러한 사실과 상기 제2 및 제3 실험의 결과로부터 전구체 농도의 조절을 통해서 증착되는 상변화 물질층의 조성(Sb/Te비)을 쉽게 조절할 수 있음을 알 수 있다.
한편, 유기 용매를 사용한 상기 제4 실험의 경우, 인가전압이 1.0V와 2.0V일 때, 기판 상에 Sb-Te계 상변화 물질층이 형성됨을 알 수 있다. 그러나 인가전압이 3.0V와 3.5V일 때, 기판 상에 Ge이 12% 정도 함유된 Ge-Sb-Te계 상변화 물질층이 증착됨을 알 수 있다.
도 3은 상기 제1 실험에서 형성한 Sb-Te 상변화 물질층에 대한 엑스선 회절 분석 결과를 보여준다.
도 3에서 제1 그래프(G1)는 인가전압이 1.8V일 때, Au층 상에 적층된 Sb-Te 상변화 물질층에 대한 분석 결과이다. 그리고 제2 그래프(G2)는 인가전압이 2.2V일 때, Au층 상에 적층된 Sb-Te 상변화 물질층에 대한 것이다. 또한 제3 그래프(G3)는 인가전압이 2.2V일 때, TiN층 상에 적층된 Sb-Te 상변화 물질층에 대한 것이다.
도 3을 참조하면, 제1 실험을 통해 형성한 Sb-Te 상변화 물질층들의 결정 상태는 모두 비정질인 것을 알 수 있다. 따라서 제1 실험을 통해 형성된 Sb-Te 상변화 물질층의 경우, 형성한 다음에 결정화를 위한 열처리를 실시할 수 있다. 도 3에서 샤프한 피크(P1)는 기판으로 사용된 Au층에 기인한 것이다.
도 4 내지 도 6은 염기성 수용액을 용매로 사용한 상기 제2 실험을 통해서 형성된 Sb-Te 상변화 물질층의 표면상태(각 도면의 상부도면)와 단면(각 도면의 하부도면)을 보여준다. 도 4는 인가 전압을 0.3V로 하여 형성한 Sb-Te 상변화 물질층에 대한 것이고, 도 5는 인가 전압을 0.5V로 하여 형성한 Sb-Te 상변화 물질층에 대한 것이다. 그리고 도 6은 인가 전압을 0.7V로 하여 형성한 Sb-Te 상변화 물질층에 대한 것이다.
도 4 내지 도 6을 비교하면, Sb-Te 상변화 물질층들(20)의 평탄도가 우수하고, 두께도 균일함을 알 수 있다. 또한 증착 속도는 0.3V, 0.5V 및 0.7 V에서 각각 19, 25 및 47nm/min인 것을 알 수 있다. 특히 인가 전압을 0.3V로 하여 증착된 Sb-Te 상변화 물질층의 그레인 사이즈는 50nm 정도로 작음을 알 수 있다.
도 7은 상기 제2 실험에서 형성한 유텍틱 조성을 갖는 Sb-Te 상변화 물질층 (Sb0.76Te0.24)의 상변화 특성을 엘립소미트리(Ellipsometry)로 측정한 결과를 보여준다.
도 7에서 제1 그래프(G11)는 상기 유텍틱 조성을 갖는 Sb-Te 상변화 물질층의 굴절률-온도 변화를 나타내고, 제2 그래프(G22)는 흡수계수-온도 변화를 나타낸다.
도 7을 참조하면, 인가 온도가 140℃ 정도일 때, 상기 유텍틱 조성을 갖는 Sb-Te 상변화 물질층의 굴절률 및 흡수계수가 급격히 변화되는 것을 볼 수 있는데, 이러한 변화는 상기 유테틱 조성을 갖는 Sb-Te 상변화 물질층의 결정상태가 결정질에서 비정질로 급속히 변화됨을 의미하는 것으로 상변화 속도가 빠른 것을 알 수 있다.
다음에는 상술한 상변화 물질층의 형성방법이 적용된 PRAM의 제조 방법에 대해 설명한다.
도 8을 참조하면, 기판(40)의 활성영역 중 일부 영역 상에 게이트 적층물(GS)을 형성한다. 게이트 적층물(GS)은 게이트 절연막(48)과 게이트 전극(50)을 순차적으로 적층하여 형성할 수 있다. 게이트 절연막(48)과 게이트 전극(50)의 측면에 스페이서를 더 형성할 수도 있다. 게이트 적층물(GS)을 마스크로 사용하여 기판(40)의 상기 활성영역에 기판(40)과 반대되는 타입의 도전성 불순물, 예를 들면 n형 불순물을 이온 주입한다. 이 결과, 게이트 적층물(GS)을 사이에 두고 기판(40)에 제1 및 제2 불순물 영역(42, 44)이 형성된다. 제1 및 제2 불순물 영역(42, 44)과 게이트 적층물(GS)은 스위칭 소자의 하나인 트랜지스터를 형성한다. 기판(40)에서 게이트 절연막(48) 아래의 영역은 채널영역(16)이 된다.
계속해서, 기판(40) 상에 상기 트랜지스터를 덮는 제1 층간 절연층(52)을 형성한다. 제1 층간 절연층(52)은 SiOx 또는 SiOxNy 등과 같은 유전체 물질로 형성할 수 있다. 그러나 제1 층간 절연층(52)은 다른 절연 물질로 형성할 수 있다. 제1 층간 절연층(52)에 제2 불순물 영역(44)이 노출되는 제1 콘택홀(h1)을 형성한다. 제1 콘택홀(h1)에 도전성 물질을 채워 도전성 플러그(54)를 형성한다.
도 9를 참조하면, 제1 층간 절연층(52) 상에 도전성 플러그(54)의 노출된 상부면을 덮는 하부전극(56)을 형성하고, 하부전극(56) 상에 하부전극 콘택층(58)을 형성한다. 하부전극(56)은 TiN 또는 TiAlN 전극일 수 있다. 하부전극(56)은 또한 금속 이온으로 Ag, Au, Al, Cu, Cr, Co, Ni, Ti, Sb, V, Mo, Ta, Nb, Ru, W, Pt, Pd, Zn 및 Mg로 이루어진 군 중에서 선택된 어느 하나를 포함하는 실리사이드(silicide) 전극일 수도 있다. 하부전극 콘택층(60)은 Au, Pt, Ti, Ta, TiN, TaN, W, WN, WT 및 TiAlN 중 어느 하나로 형성할 수 있다. 제1 층간 절연층(52) 상에 하부전극 콘택층(58)과 하부전극(56)을 덮는 제2 층간 절연층(60)을 형성한다. 제2 층간 절연층(60)은 제1 층간 절연층(52)과 동일한 물질 혹은 다른 물질로 형성할 수 있다. 제2 층간 절연층(60)에 하부전극 콘택층(58)의 상부면이 노출되는 제2 콘택홀(h2)을 형성한다.
도 10 이하에서는 제2 층간 절연층(60)과 하부전극(56) 아래에 형성된 적층물은 편의 상 도시하지 않았다.
도 10을 참조하면, 제2 층간 절연층(60) 상으로 제2 콘택홀(h2)을 채우는 상변화층(62)을 형성한다. 상변화층(62)은 Ge-Sb-Te층, In-Sb-Te층 또는 Ge-Bi-Te층으로 형성할 수 있다. 상변화층(62)은 이외에 다른 상변화 물질로 형성할 수도 있다. 예를 들면 상변화층(62)은 2원계, 3원계, 4원계의 켈코게나이드 물질로 형성할 수 있다. 상변화층(62)은 상술한 상변화 물질층의 형성방법으로 형성할 수 있다. 따라서 상변화층(62)을 형성하는 단계에서 전기화학증착장비의 음극판 위치에 제2 층간 절연층(60)이 형성된 결과물을 위치시키고, 하부전극 콘택층(58)과 양극판 사이에 전압을 인가한다. 이렇게 해서 상변화층(62)을 형성한 후, 상변화층(62)의 결정화를 위한 열처리를 실시할 수 있다. 이러한 열처리는 상부전극(66)을 형성한 후에 실시할 수도 있다. 상변화층(62)을 형성한 다음, 상변화층(62) 상에 상부전극 콘택층(64)을 형성한다. 이어서 상부전극 콘택층(64) 상에 상부전극(66)을 형성한다. 이렇게 해서 상변화층(62)과 그 위아래에 구비된 전극들을 포함하는 스토리지 노드가 되어 PRAM이 완성된다.
한편, 상기 전기화학증착장비를 이용하여 상변화층(62)을 형성하는 과정에서 상변화층(62)은 도 11에 도시한 바와 같이 제2 콘택홀(h2)에만 형성할 수도 있다.
또한, 도면에 도시하지는 않았지만, 도 10에서 제2 콘택홀(h2)을 상변화층(62)으로 채우지 않고 하부전극 콘택층(58)으로 채울 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상기한 스토리지 노드의 구조를 도 10 및 도 11에 도시한 것외의 다른 형태로 변형할 수도 있을 것이다. 또한 트랜지스터 대신에 PN 다이오드를 구비할 수도 있을 것이다. 또한 상술한 본 발명의 기술 사상은 그대로 유지한 채, 상기하지 않은 상변화 물질층을 포함하는 PRAM의 제조 방법을 제시할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명은 전기화학증착법을 이용하여 상변화 물질층을 형성한다. 때문에 상변화 물질층을 상온에서 형성할 수 있고, 증착속도를 빠르게 할 수 있으며, 균일한 두께로 형성할 수 있다.
또한 전기화학증착법은 일종의 습식증착법이므로 우수한 단차 피복성이 요구되고 높은 종횡비를 갖는 미세 구조에도 상변화 물질을 채울 수 있는 바, PRAM의 상변화층 형성단계에서 제한된 영역, 예를 들면 나노 사이즈의 콘택홀에 상변화 물질층을 채울 수 있다. 이와 같이 미세 구조에 상변화 물질층을 채울 수 있으면, 리세트 전류를 크게 줄일 수 있는 바, 트랜지스터의 사이즈를 줄일 수 있고, 따라서 PRAM의 집적도를 높일 수 있다.
또한 본 발명의 방법으로 형성한 상변화 물질층의 결정상태는 140℃부근에서 급속히 결정질에서 비정질로 변화한다. 이는 상변화 물질층의 상변화 속도를 높일 수 있음을 의미한다.
또한 본 발명의 방법으로 형성한 상변화 물질층은 표면 거칠기가 타 증착 공정에 비해 낮은 바, 후속공정인 CMP 공정에 대한 부담이 적다.
또한 전기화학증착법의 경우, 단순히 전해질에 포함된 전구체의 농도 조절을 통해서 상변화 물질층의 조성을 조설할 수 있는 바, 상변화 물질층의 조성조절이 용이하다. 또한 단순히 전해질에 도핑물질을 포함시키는 것만으로 상변화 물질층을 도핑할 수 있기 때문에, 본 발명에서 상변화 물질층의 도핑이 용이하다.
또한 전기화학증착 장비는 PVD, CVD, ALD 등에 비해 고가의 진공장비가 필요하지 않고, 대면적화에 유리하므로 PRAM의 상변화 물질층 형성 단계의 제조 단가를 낮출 수도 있을 것이다.

Claims (37)

  1. 상변화층의 형성방법에 있어서,
    상기 상변화층은 전기화학증착법으로 형성하는 것을 특징으로 하는 상변화층 형성방법.
  2. 제 1 항에 있어서, 상기 상변화층을 구성하는 원소들을 각각 포함하는 전구체들과 용매를 혼합하여 전해질을 형성하는 제1 단계;
    양극판과 상기 상변화층이 증착될 기판이 마련된 음극판을 이격된 상태로 상기 전해질에 담그는 제2 단계;
    상기 상변화층의 증착 조건을 설정하는 제3 단계; 및
    상기 양극판과 음극판 사이에 전압을 인가하는 제4 단계를 포함하는 것을 특징으로 하는 상변화층 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 상변화층은 Ge, Sb 및 Te 중 적어도 다른 두 원소를 포함하는 층, In-Sb-Te층 및 Ge-Bi-Te층 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  4. 제 2 항에 있어서, 상기 전구체들은 Ge 전구체, Sb 전구체 및 Te 전구체 중 적어도 두 개의 전구체를 포함하고, 상기 Ge 전구체는 GeO2, GeCl4, GeBr4 및 GeI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  5. 제 4 항에 있어서, 상기 Sb 전구체는 Sb2O3, SbCl3, SbBr3 및 SbI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 Te 전구체는 TeO2, TeCl4, TeBr4 및 TeI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  7. 제 2 항에 있어서, 상기 용매는 산성 수용액 및 염기성 수용액 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  8. 제 7 항에 있어서, 상기 산성 수용액은 HCl, H2SO4, HNO3, HClO4 및 H2O2 중 어느 하나를 포함하는 것을 특징으로 하는 상변화층 형성방법.
  9. 제 7 항에 있어서, 상기 염기성 수용액은 KOH를 포함하는 것을 특징으로 하는 상변화층 형성방법.
  10. 제 2 항에 있어서, 상기 용매는 유기 용매인 것을 특징으로 하는 상변화층 형성방법.
  11. 제 10 항에 있어서, 상기 유기 용매는 에틸렌 글리콜(Ethylene Glycol) 또는 프로필렌 글리콜(Propylene Glycol)인 것을 특징으로 하는 상변화층 형성방법.
  12. 제 10 항에 있어서, 상기 전구체들은 할로겐화(halide) 계열의 전구체들인 것을 특징으로 하는 상변화층 형성방법.
  13. 제 12 항에 있어서, 상기 할로겐화 계열의 전구체는(GeCl4, SbCl3, TeCl4), (GeBr4, SbBr3, TeBr4) 및 (GeI4, SbI3, TeI4) 중 어느 하나인 것을 특징으로 하는 상변화층 형성방법.
  14. 제 2 항에 있어서, 상기 전구체들은 산화물 계열 전구체인 것을 특징으로 하는 상변화층 형성방법.
  15. 제 14 항에 있어서, 상기 산화물 계열 전구체는 GeO2, Sb2O3 및 TeO2인 것을 특징으로 하는 상변화층 형성방법.
  16. 제 2 항에 있어서, 상기 전해질에 착화제를 첨가하는 것을 특징으로 하는 상변화층 형성방법.
  17. 제 16 항에 있어서, 상기 착화제는 타타릭산(tartaric acid)인 것을 특징으로 하는 상변화층 형성방법.
  18. 제 2 항에 있어서, 상기 기판은 상기 상변화층이 증착되는 면이 Au층, Pt층, Ti층, Ta층, TiN층, TaN층, W층, WN층, WT층 및 TiAlN층 중 어느 하나로 덮인 기판인 것을 특징으로 하는 상변화층 형성방법.
  19. 스위칭 소자와 이에 연결되는 스토리지 노드를 포함하는 상변화 메모리 소자의 제조 방법에 있어서,
    상기 스토리지 노드를 제조하는 단계는,
    하부전극 상에 상변화층을 형성하는 단계; 및
    상기 상변화층 상에 상부전극을 형성하는 단계를 포함하고,
    상기 상변화층은 전기화학증착법으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  20. 제 19 항에 있어서, 상기 전기화학증착법을 이용하여 상변화층을 형성하는 단계는,
    상기 상변화층을 구성하는 원소들을 각각 포함하는 전구체들과 용매를 혼합하여 전해질을 형성하는 단계;
    양극판과 상기 상변화층이 증착될 기판이 마련된 음극판을 이격된 상태로 상기 전해질에 담그는 단계;
    상기 상변화층의 증착조건을 설정하는 단계; 및
    상기 양극판과 음극판 사이에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  21. 제 19 항 또는 제 20 항에 있어서, 상기 상변화층은 Ge, Sb 및 Te 중 적어도 다른 두 원소를 포함하는 층, In-Sb-Te층 및 Ge-Bi-Te층 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  22. 제 20 항에 있어서, 상기 전구체들은 Ge 전구체, Sb 전구체 및 Te 전구체 중 적어도 두 개의 전구체를 포함하고, 상기 Ge 전구체는 GeO2, GeCl4, GeBr4 및 GeI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  23. 제 22 항에 있어서, 상기 Sb 전구체는 Sb2O3, SbCl3, SbBr3 및 SbI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  24. 제 22 항 또는 제 23 항에 있어서, 상기 Te 전구체는 TeO2, TeCl4, TeBr4 및 TeI4로 이루어진 군 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  25. 제 20 항에 있어서, 상기 용매는 산성 수용액 및 염기성 수용액 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  26. 제 25 항에 있어서, 상기 산성 수용액은 HCl, H2SO4, HNO3, HClO4 및 H2O2 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  27. 제 25 항에 있어서, 상기 염기성 수용액은 KOH를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  28. 제 20 항에 있어서, 상기 용매는 유기 용매인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  29. 제 28 항에 있어서, 상기 유기 용매는 에틸렌 글리콜(Ethylene Glycol) 또는 프로필렌 글리콜(Propylene Glycol)인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  30. 제 28 항에 있어서, 상기 전구체들은 할로겐화(halide) 계열의 전구체들인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  31. 제 30 항에 있어서, 상기 할로겐화 계열의 전구체는(GeCl4, SbCl3, TeCl4), (GeBr4, SbBr3, TeBr4) 및 (GeI4, SbI3, TeI4) 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  32. 제 20 항에 있어서, 상기 전구체들은 산화물 계열 전구체인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  33. 제 32 항에 있어서, 상기 산화물 계열 전구체는 GeO2, Sb2O3 및 TeO2인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  34. 제 20 항에 있어서, 상기 전해질에 착화제를 첨가하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  35. 제 34 항에 있어서, 상기 착화제는 타타릭산(tartaric acid)인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  36. 제 20 항에 있어서, 상기 기판은 상기 상변화층이 증착되는 면이 Au층, Pt층, Ti층, Ta층, TiN층, TaN층, W층, WN층, WT층 및 TiAlN층 중 어느 하나로 덮인 기판인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  37. 제 19 항에 있어서, 상기 상변화층을 형성한 다음, 결정화를 위한 열처리를 실시하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
KR1020070000308A 2007-01-02 2007-01-02 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법 KR20080063652A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070000308A KR20080063652A (ko) 2007-01-02 2007-01-02 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법
US12/000,378 US20080156651A1 (en) 2007-01-02 2007-12-12 Method of forming phase change layer, method of manufacturing a storage node using the same, and method of manufacturing phase change memory device using the same
JP2007323837A JP2008166758A (ja) 2007-01-02 2007-12-14 相変化物質層の形成方法及びそれを利用した相変化メモリ素子の製造方法
EP07150397A EP1942534A3 (en) 2007-01-02 2007-12-21 Method of forming a phase change layer by electro-chemical deposition and manufacturing of a storage node and a phase change memory device using the method
CNA2008100095148A CN101222020A (zh) 2007-01-02 2008-01-02 相变层、存储节点、以及相变存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000308A KR20080063652A (ko) 2007-01-02 2007-01-02 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법

Publications (1)

Publication Number Publication Date
KR20080063652A true KR20080063652A (ko) 2008-07-07

Family

ID=39229601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000308A KR20080063652A (ko) 2007-01-02 2007-01-02 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법

Country Status (5)

Country Link
US (1) US20080156651A1 (ko)
EP (1) EP1942534A3 (ko)
JP (1) JP2008166758A (ko)
KR (1) KR20080063652A (ko)
CN (1) CN101222020A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134282B1 (ko) * 2009-11-13 2012-04-13 연세대학교 산학협력단 비휘발성 저항 스위칭 메모리 제조 방법
US8558032B2 (en) 2009-04-15 2013-10-15 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377341B2 (en) * 2007-04-24 2013-02-19 Air Products And Chemicals, Inc. Tellurium (Te) precursors for making phase change memory materials
US8372483B2 (en) * 2008-06-27 2013-02-12 Asm International N.V. Methods for forming thin films comprising tellurium
JP5466838B2 (ja) * 2008-07-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 相変化固体メモリの記録材料及び相変化固体メモリ
CN102560589B (zh) * 2012-03-08 2015-05-13 厦门大学 一种Ge-Sb-Te三元相变材料薄膜的制备方法
CN102637822B (zh) * 2012-03-14 2014-03-26 宁波大学 一种高纯硫系相变合金靶材及其制备方法
JP6238495B2 (ja) 2014-05-12 2017-11-29 国立研究開発法人産業技術総合研究所 結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法
CN107740150B (zh) * 2017-08-25 2019-11-08 洛阳师范学院 一种硒化锗薄膜及其制备方法
CN107620103B (zh) * 2017-09-11 2019-12-24 洛阳师范学院 一种一硫化锗薄膜的制备方法
CN108389960B (zh) * 2018-01-24 2019-01-01 北京航空航天大学 一种钇掺杂碲化锑相变材料的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057202B2 (en) * 2003-09-26 2006-06-06 Hewlett-Packard Development Company, L.P. Ultra-high density storage device using phase change diode memory cells and methods of fabrication thereof
US20050184282A1 (en) * 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
JP2006075942A (ja) * 2004-09-09 2006-03-23 Fujitsu Ltd 積層構造体、磁気記録媒体及びその製造方法、磁気記録装置及び磁気記録方法、並びに、該積層構造体を用いた素子
JP2006165553A (ja) * 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558032B2 (en) 2009-04-15 2013-10-15 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US8765519B2 (en) 2009-04-15 2014-07-01 Micron Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
US9269900B2 (en) 2009-04-15 2016-02-23 Micron Technology, Inc. Methods of depositing phase change materials and methods of forming memory
CN108288618A (zh) * 2009-04-15 2018-07-17 美光科技公司 形成相变材料的方法和形成相变存储器电路的方法
KR101134282B1 (ko) * 2009-11-13 2012-04-13 연세대학교 산학협력단 비휘발성 저항 스위칭 메모리 제조 방법

Also Published As

Publication number Publication date
US20080156651A1 (en) 2008-07-03
EP1942534A3 (en) 2010-05-05
CN101222020A (zh) 2008-07-16
JP2008166758A (ja) 2008-07-17
EP1942534A2 (en) 2008-07-09

Similar Documents

Publication Publication Date Title
KR20080063652A (ko) 상변화 물질층 형성방법 및 이를 이용한 상변화 메모리소자 제조방법
US8394669B2 (en) Resistance variable element and resistance variable memory device
EP2176896B1 (en) Solution-processed solid electrolytic layer device and fabrication
US9431605B2 (en) Methods of forming semiconductor device structures
US7397060B2 (en) Pipe shaped phase change memory
JP7340881B2 (ja) 強誘電体メモリデバイス及びその形成方法
TWI731109B (zh) 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
DE102010061572A1 (de) Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
EP0821415A2 (en) A capacitor and method of manufacture thereof
TW201530658A (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
US20100176363A1 (en) Variable resistance element and semiconductor device provided with the same
US7098101B1 (en) Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition
US10879312B2 (en) Memory device and memory unit
US20080194106A1 (en) Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same
JP2009117768A (ja) 半導体記憶装置およびその製造方法
US7754586B2 (en) Method of surface treating a phase change layer and method of manufacturing a phase change memory device using the same
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
US20130260527A1 (en) Method of forming a metal chalcogenide material and methods of forming memory cells including same
US20210273158A1 (en) Memory device and manufacturing method therefor
US9831426B2 (en) CBRAM device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid