JP2006112873A - タイミング発生器、及び試験装置 - Google Patents
タイミング発生器、及び試験装置 Download PDFInfo
- Publication number
- JP2006112873A JP2006112873A JP2004299321A JP2004299321A JP2006112873A JP 2006112873 A JP2006112873 A JP 2006112873A JP 2004299321 A JP2004299321 A JP 2004299321A JP 2004299321 A JP2004299321 A JP 2004299321A JP 2006112873 A JP2006112873 A JP 2006112873A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- delay
- output
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 30
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 7
- 230000020169 heat generation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】与えられる基準クロックに基づいてタイミング信号を生成するタイミング発生器であって、基準クロックのそれぞれのパルスを、それぞれのパルス毎に与えられる遅延量で遅延させて出力する遅延回路部と、遅延回路部が出力するパルスのうち、タイミング信号として出力するべきパルスのみを通過させて出力するパルス選択出力部とを備えるタイミング発生器を提供する。
【選択図】図2
Description
に関する。
Claims (8)
- 与えられる基準クロックに基づいてタイミング信号を生成するタイミング発生器であって、
前記基準クロックのそれぞれのパルスを、それぞれの前記パルス毎に与えられる遅延量で遅延させて出力する遅延回路部と、
前記遅延回路部が出力するパルスのうち、前記タイミング信号として出力するべきパルスのみを通過させて出力するパルス選択出力部と
を備えるタイミング発生器。 - 前記遅延回路部が出力するパルスに応じて、前記遅延回路部における遅延量を制御するための遅延設定データを取り込み、取り込んだ前記遅延設定データに基づいて、前記遅延回路部における遅延量を制御する遅延量制御部を更に備える
請求項1に記載のタイミング発生器。 - 前記遅延回路部は、縦続接続された複数の遅延素子を有し、
前記遅延量制御部は、前記複数の遅延素子に対応して設けられた、複数の遅延設定フリップフロップを有し、
それぞれの前記遅延設定フリップフロップは、対応する前記遅延素子が出力するパルスに応じて前記遅延設定データを取り込み、取り込んだ前記遅延設定データに基づいて、対応する前記遅延素子の遅延量を制御する
請求項2に記載のタイミング発生器。 - 最終段の前記遅延素子が出力するパルスに応じて、当該パルスを通過させるか否かを示すパルス選択信号を、前記パルス選択出力部に供給するパルス選択フリップフロップを更に備える
請求項3に記載のタイミング発生器。 - 前記遅延回路部に与えられる基準クロックのパルスに同期して、前記パルス選択出力部において当該パルスを通過させる場合に論理値Hを示し、当該パルスを通過させない場合に論理値Lを示すパルス選択信号を受け取り、前記パルス選択信号を前記パルス選択出力部に供給するパルス選択制御部を更に備え、
前記パルス選択制御部は、
前記複数の遅延素子に対応して縦続接続されて設けられ、対応する前記遅延素子が出力するパルスに応じて、前記パルス選択信号を順次取り込み出力する複数のパルス選択フリップフロップを有し、
それぞれの前記遅延設定フリップフロップは、対応する前記パルス選択フリップフロップが論理値Lを出力している間、前記遅延設定データを新たに取り込まない
請求項3に記載のタイミング発生器。 - 前記基準クロックの全てのパルスを前記遅延回路部に入力するか、又は前記タイミング信号として出力するべきパルスのみを前記遅延回路部に入力するかを制御する温度補償選択部を更に備える
請求項5に記載のタイミング発生器。 - 前記温度補償選択部は、前記タイミング信号として出力するべきパルスのみを前記遅延回路部に入力する場合に、前記パルス選択制御部に前記パルス選択信号として、論理値Hに固定された信号を供給する
請求項6に記載のタイミング発生器。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスに供給するべき試験パターンを生成するパターン発生部と、
前記試験パターンを前記電子デバイスに供給するタイミングを制御するタイミング信号を、与えられる基準クロックに基づいて生成するタイミング発生部と、
前記タイミング信号に応じて前記試験パターンを前記電子デバイスに供給する波形成形部と、
前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
前記基準クロックのそれぞれのパルスを、それぞれの前記パルス毎に与えられる遅延量で遅延させて出力する遅延回路部と、
前記遅延回路部が出力するパルスのうち、前記タイミング信号として出力するべきパルスのみを通過させて出力するパルス選択出力部と
を有する
試験装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299321A JP4669258B2 (ja) | 2004-10-13 | 2004-10-13 | タイミング発生器、及び試験装置 |
PCT/JP2005/018709 WO2006041063A1 (ja) | 2004-10-13 | 2005-10-11 | タイミング発生器、及び試験装置 |
DE112005002545T DE112005002545T5 (de) | 2004-10-13 | 2005-10-11 | Taktgenerator und Prüfvorrichtung |
US11/256,202 US7557560B2 (en) | 2004-10-13 | 2005-10-21 | Timing generator and test device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299321A JP4669258B2 (ja) | 2004-10-13 | 2004-10-13 | タイミング発生器、及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006112873A true JP2006112873A (ja) | 2006-04-27 |
JP4669258B2 JP4669258B2 (ja) | 2011-04-13 |
Family
ID=36148354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299321A Expired - Fee Related JP4669258B2 (ja) | 2004-10-13 | 2004-10-13 | タイミング発生器、及び試験装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7557560B2 (ja) |
JP (1) | JP4669258B2 (ja) |
DE (1) | DE112005002545T5 (ja) |
WO (1) | WO2006041063A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973584B2 (en) | 2008-09-04 | 2011-07-05 | Advantest Corporation | Waveform generator |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112005002247T5 (de) * | 2004-09-27 | 2007-08-09 | Advantest Corp. | Verbrauchsstrom-Ausgleichsschaltung, Verfahren zum Einstellen eines Ausgleichsstrombetrags, Zeitgeber und Halbleitertestgerät |
US10320386B1 (en) * | 2017-12-08 | 2019-06-11 | Xilinx, Inc. | Programmable pipeline interface circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2002261592A (ja) * | 2001-03-02 | 2002-09-13 | Advantest Corp | タイミング発生器及び試験装置 |
JP2003279629A (ja) * | 2002-01-18 | 2003-10-02 | Hitachi Ltd | パルス発生回路およびパルス発生回路を用いた半導体試験装置、および半導体試験方法および半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293080A (en) * | 1990-10-09 | 1994-03-08 | Hewlett-Packard Company | Method and apparatus for generating test waveforms to be applied to a device under test |
JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
JP4118463B2 (ja) * | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したic試験装置 |
WO2003010549A1 (en) * | 2001-07-27 | 2003-02-06 | Advantest Corporation | Timing generator and semiconductor test apparatus |
JP4279489B2 (ja) * | 2001-11-08 | 2009-06-17 | 株式会社アドバンテスト | タイミング発生器、及び試験装置 |
US7085982B2 (en) * | 2002-01-18 | 2006-08-01 | Hitachi, Ltd. | Pulse generation circuit and semiconductor tester that uses the pulse generation circuit |
JP2003216269A (ja) * | 2002-01-18 | 2003-07-31 | Mitsubishi Electric Corp | 半導体装置 |
KR100550634B1 (ko) * | 2003-10-31 | 2006-02-10 | 주식회사 하이닉스반도체 | 셀프리프레쉬 주기 발생 장치 |
US7453302B2 (en) * | 2003-12-23 | 2008-11-18 | Infineon Technologies Ag | Temperature compensated delay signals |
KR100626914B1 (ko) * | 2004-04-13 | 2006-09-20 | 주식회사 하이닉스반도체 | 셀프 리프레시 제어 회로 |
-
2004
- 2004-10-13 JP JP2004299321A patent/JP4669258B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-11 DE DE112005002545T patent/DE112005002545T5/de not_active Withdrawn
- 2005-10-11 WO PCT/JP2005/018709 patent/WO2006041063A1/ja active Application Filing
- 2005-10-21 US US11/256,202 patent/US7557560B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2002261592A (ja) * | 2001-03-02 | 2002-09-13 | Advantest Corp | タイミング発生器及び試験装置 |
JP2003279629A (ja) * | 2002-01-18 | 2003-10-02 | Hitachi Ltd | パルス発生回路およびパルス発生回路を用いた半導体試験装置、および半導体試験方法および半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973584B2 (en) | 2008-09-04 | 2011-07-05 | Advantest Corporation | Waveform generator |
Also Published As
Publication number | Publication date |
---|---|
US7557560B2 (en) | 2009-07-07 |
WO2006041063A1 (ja) | 2006-04-20 |
JP4669258B2 (ja) | 2011-04-13 |
US20060087308A1 (en) | 2006-04-27 |
DE112005002545T5 (de) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7373566B2 (en) | Semiconductor device for accurate measurement of time parameters in operation | |
JP2008010607A (ja) | 半導体集積回路およびクロックスキュー低減方法 | |
JPH08146099A (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
JP4669258B2 (ja) | タイミング発生器、及び試験装置 | |
JP4477450B2 (ja) | タイミング発生器、試験装置、及びスキュー調整方法 | |
JP2007127460A (ja) | 半導体集積回路 | |
JP2002139556A (ja) | 半導体試験装置 | |
WO2010021131A1 (ja) | 試験装置および試験方法 | |
US20070159210A1 (en) | Operation mode setting circuit, LSI having operation mode setting circuit, and operation mode setting method | |
US7472033B1 (en) | Apparatus for controlling semiconductor chip characteristics | |
JP2679622B2 (ja) | クロック位相制御回路 | |
JPH06149408A (ja) | 集積回路装置 | |
JP2008039764A (ja) | 信号を出力する信号出力回路、及び信号出力回路を備える試験装置 | |
JPH0534412A (ja) | タイミング発生装置 | |
KR100902049B1 (ko) | 주파수 조정 장치 및 이를 포함하는 dll 회로 | |
JPH11316260A (ja) | 半導体試験装置 | |
JP4412775B2 (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
US9054719B2 (en) | Current compensation circuit | |
JP2004144599A (ja) | 半導体集積回路 | |
JP2001235521A (ja) | タイミング発生器 | |
JP2007087338A (ja) | クロック同期回路、及びオンスクリーンディスプレイ回路 | |
JP2008134090A (ja) | 半導体試験装置 | |
JP2003273728A (ja) | 半導体装置 | |
JPH1152029A (ja) | タイミング発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |