JP2008134090A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2008134090A JP2008134090A JP2006318819A JP2006318819A JP2008134090A JP 2008134090 A JP2008134090 A JP 2008134090A JP 2006318819 A JP2006318819 A JP 2006318819A JP 2006318819 A JP2006318819 A JP 2006318819A JP 2008134090 A JP2008134090 A JP 2008134090A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- delay
- output
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 125
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000001360 synchronised effect Effects 0.000 claims abstract description 20
- 230000000630 rising effect Effects 0.000 claims description 24
- 230000001934 delay Effects 0.000 claims description 11
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】半導体試験装置1は、DUT40a〜40nの試験に用いるパターンを発生するパターン発生部11、DUT40a〜40nの試験タイミングを規定するタイミング信号T1を発生するタイミング発生部12、上記パターン及びタイミング信号T1を用いてDUT40a〜40nの試験を行うフォーマットコントロール部15a〜15n、及びデスキュー部13a〜13n,14a〜14nを備える。デスキュー部13a〜13n,14a〜14nは、基準クロックF0の周期を単位としてタイミング信号T1を遅延させる同期遅延回路20aと、基準クロックF0とは非同期に基準クロックF0の周期よりも短い時間だけタイミング信号T1を遅延させる非同期遅延回路20bとを備える。
【選択図】図1
Description
この発明によると、タイミング発生部から出力されたタイミング信号は、遅延部の同期遅延部において基準クロックの周期を単位とした時間遅延させられるとともに、遅延部の非同期遅延部において基準クロックとは非同期に基準クロックの周期よりも短い時間だけ遅延された後に試験部に入力される。入力されたタイミング信号とパターン発生部から出力されたパターンとを用いて、試験部において被試験デバイスの試験が行われる。
また、本発明の半導体試験装置は、前記タイミング信号の立ち上がりタイミングを調整するための第1遅延部(13a〜13n、53a〜53n)と、前記タイミング信号の立ち下がりタイミングを調整するための第2遅延部(14a〜14n、54a〜54n)とを備えることを特徴としている。
また、本発明の半導体試験装置は、前記試験部並びに前記第1遅延部及び前記第2遅延部が複数設けられており、前記第1遅延部及び前記第2遅延部の各々における遅延量はそれぞれ個別に設定可能であることを特徴としている。
また、本発明の半導体試験装置は、前記同期遅延回路が、前記同期遅延回路における遅延時間を示す情報を記憶するレジスタ(27)と、前記タイミング信号を入力として前記基準クロックに同期して動作する縦続接続された複数のDフリップフロップ(21〜23)からなるフリップフロップ群と、前記レジスタに記憶された情報に応じて、前記フリップフロップ群をなす各々のDフリップフロップの出力のうちの何れか一つを選択する第1セレクタ(24)とを備えることを特徴としている。
また、本発明の半導体試験装置は、前記同期遅延回路が、前記第1セレクタの出力を入力とするDフリップフロップ(25)と、前記非同期遅延回路に設定された遅延時間が前記基準クロックの周期よりも短い場合には前記第1セレクタの出力を選択し、前記非同期遅延回路に設定された遅延時間が前記基準クロックの周期以上である場合には前記Dフリップフロップの出力を選択する第2セレクタ(26)とを備えることを特徴としている。
また、本発明の半導体試験装置は、前記基準クロックとは非同期に、前記第1セレクタの出力を最大で前記基準クロックの1周期の時間だけ遅延させる補助非同期遅延回路(60c)を備えることを特徴としている。
また、本発明の半導体試験装置は、前記パターン発生部が、前記被試験デバイスに印加するアドレス信号のためのアドレスパターン、前記被試験デバイスに印加する試験信号のための試験パターン、及び前記被試験デバイスから出力される信号に基づいてパス/フェイルを判定するための期待パターンの少なくとも一つを前記パターンとして発生することを特徴としている。
また、本発明の半導体試験装置は、前記タイミング発生部が、前記被試験デバイスに対するアドレス信号及び試験信号の少なくとも一方の印加タイミングを規定する第1タイミング信号と、前記被試験デバイスから出力される信号に基づいたパス/フェイルの判定タイミングを規定する第2タイミング信号との少なくとも一方を前記タイミング信号として発生することを特徴としている。
また、本発明の半導体試験装置は、前記試験部が、前記パターン発生部から出力される前記パターンと前記タイミング発生部から出力される前記タイミング信号とを用いて、前記被試験デバイスに印加するアドレス信号及び試験信号の少なくとも一方を生成することを特徴としている。
更に、本発明の半導体試験装置は、前記試験部が、前記パターン発生部から出力される前記パターンと前記タイミング発生部から出力される前記タイミング信号とを用いて、前記被試験デバイスから出力される信号のパス/フェイルを判定することを特徴としている。
11 パターン発生部
12 タイミング発生部
13a〜13n デスキュー部
14a〜14n デスキュー部
15a〜15n フォーマットコントロール部
20a 同期遅延回路
20b 非同期遅延回路
21〜23 Dフリップフロップ
24 セレクタ
25 Dフリップフロップ
26 セレクタ
27 レジスタ
40a〜40n DUT
53a〜53n デスキュー部
54a〜54n デスキュー部
60a 同期遅延回路
60b 非同期遅延回路
60c 補助非同期遅延回路
A1 アドレスパターン
F0 基準クロック
T1 タイミング信号
Claims (10)
- 被試験デバイスの試験に用いるパターンを発生するパターン発生部と、基準クロックに同期して動作して前記被試験デバイスの試験タイミングを規定するタイミング信号を発生するタイミング発生部と、前記パターン及び前記タイミング信号を用いて前記被試験デバイスの試験を行う試験部とを備える半導体試験装置において、
前記基準クロックの周期を単位として前記タイミング信号を遅延させる同期遅延回路と、前記基準クロックとは非同期に前記基準クロックの周期よりも短い時間だけ前記タイミング信号を遅延させる非同期遅延回路とを有する遅延部を備えることを特徴とする半導体試験装置。 - 前記タイミング信号の立ち上がりタイミングを調整するための第1遅延部と、
前記タイミング信号の立ち下がりタイミングを調整するための第2遅延部と
を備えることを特徴とする請求項1記載の半導体試験装置。 - 前記試験部並びに前記第1遅延部及び前記第2遅延部は複数設けられており、前記第1遅延部及び前記第2遅延部の各々における遅延量はそれぞれ個別に設定可能であることを特徴とする請求項2記載の半導体試験装置。
- 前記同期遅延回路は、前記同期遅延回路における遅延時間を示す情報を記憶するレジスタと、
前記タイミング信号を入力として前記基準クロックに同期して動作する縦続接続された複数のDフリップフロップからなるフリップフロップ群と、
前記レジスタに記憶された情報に応じて、前記フリップフロップ群をなす各々のDフリップフロップの出力のうちの何れか一つを選択する第1セレクタと
を備えることを特徴とする請求項1から請求項3の何れか一項に記載の半導体試験装置。 - 前記同期遅延回路は、前記第1セレクタの出力を入力とするDフリップフロップと、
前記非同期遅延回路に設定された遅延時間が前記基準クロックの周期よりも短い場合には前記第1セレクタの出力を選択し、前記非同期遅延回路に設定された遅延時間が前記基準クロックの周期以上である場合には前記Dフリップフロップの出力を選択する第2セレクタと
を備えることを特徴とする請求項4記載の半導体試験装置。 - 前記基準クロックとは非同期に、前記第1セレクタの出力を最大で前記基準クロックの1周期の時間だけ遅延させる補助非同期遅延回路を備えることを特徴とする請求項4記載の半導体試験装置。
- 前記パターン発生部は、前記被試験デバイスに印加するアドレス信号のためのアドレスパターン、前記被試験デバイスに印加する試験信号のための試験パターン、及び前記被試験デバイスから出力される信号に基づいてパス/フェイルを判定するための期待パターンの少なくとも一つを前記パターンとして発生することを特徴とする請求項1から請求項6の何れか一項に記載の半導体試験装置。
- 前記タイミング発生部は、前記被試験デバイスに対するアドレス信号及び試験信号の少なくとも一方の印加タイミングを規定する第1タイミング信号と、前記被試験デバイスから出力される信号に基づいたパス/フェイルの判定タイミングを規定する第2タイミング信号との少なくとも一方を前記タイミング信号として発生することを特徴とする請求項1から請求項7の何れか一項に記載の半導体試験装置。
- 前記試験部は、前記パターン発生部から出力される前記パターンと前記タイミング発生部から出力される前記タイミング信号とを用いて、前記被試験デバイスに印加するアドレス信号及び試験信号の少なくとも一方を生成することを特徴とする請求項1から請求項8の何れか一項に記載の半導体試験装置。
- 前記試験部は、前記パターン発生部から出力される前記パターンと前記タイミング発生部から出力される前記タイミング信号とを用いて、前記被試験デバイスから出力される信号のパス/フェイルを判定することを特徴とする請求項9記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318819A JP4811244B2 (ja) | 2006-11-27 | 2006-11-27 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318819A JP4811244B2 (ja) | 2006-11-27 | 2006-11-27 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008134090A true JP2008134090A (ja) | 2008-06-12 |
JP4811244B2 JP4811244B2 (ja) | 2011-11-09 |
Family
ID=39559044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318819A Active JP4811244B2 (ja) | 2006-11-27 | 2006-11-27 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811244B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101337333B1 (ko) | 2012-02-29 | 2013-12-06 | 주식회사 유니테스트 | 반도체소자 테스터용 신호발생장치의 포맷터 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6212880A (ja) * | 1985-07-10 | 1987-01-21 | Advantest Corp | タイミング発生装置 |
JPH01282481A (ja) * | 1988-05-10 | 1989-11-14 | Hitachi Ltd | 分散形タイミング信号発生装置 |
JPH08146099A (ja) * | 1994-09-19 | 1996-06-07 | Advantest Corp | 半導体ic試験装置のタイミングエッジ生成回路 |
JPH11316260A (ja) * | 1998-03-06 | 1999-11-16 | Advantest Corp | 半導体試験装置 |
-
2006
- 2006-11-27 JP JP2006318819A patent/JP4811244B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6212880A (ja) * | 1985-07-10 | 1987-01-21 | Advantest Corp | タイミング発生装置 |
JPH01282481A (ja) * | 1988-05-10 | 1989-11-14 | Hitachi Ltd | 分散形タイミング信号発生装置 |
JPH08146099A (ja) * | 1994-09-19 | 1996-06-07 | Advantest Corp | 半導体ic試験装置のタイミングエッジ生成回路 |
JPH11316260A (ja) * | 1998-03-06 | 1999-11-16 | Advantest Corp | 半導体試験装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101337333B1 (ko) | 2012-02-29 | 2013-12-06 | 주식회사 유니테스트 | 반도체소자 테스터용 신호발생장치의 포맷터 |
Also Published As
Publication number | Publication date |
---|---|
JP4811244B2 (ja) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4520394B2 (ja) | Dll回路及びその試験方法 | |
JP2007108172A (ja) | 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法 | |
US20100033222A1 (en) | Pulse control device | |
JP5202456B2 (ja) | 試験装置および試験方法 | |
US20120229146A1 (en) | High Speed Test Circuit and Method | |
JP2008217947A (ja) | 半導体記憶装置 | |
US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
JP5301787B2 (ja) | 半導体装置 | |
JP4811244B2 (ja) | 半導体試験装置 | |
KR20210146451A (ko) | 병렬 경로 지연 라인 | |
KR100632615B1 (ko) | 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로 | |
CN111034049B (zh) | 调节信号定时 | |
KR100800139B1 (ko) | 디엘엘 장치 | |
EP1653239B1 (en) | Test apparatus with waveform formatter | |
KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
US7593831B2 (en) | Method and apparatus for testing delay lines | |
US7178077B2 (en) | Integrated circuit test apparatus | |
US8773180B2 (en) | Device for generating reset signal having sufficient pulse width | |
CN108874710B (zh) | 包括时钟发生电路的半导体器件及使用其的半导体系统 | |
JP2012058997A (ja) | 半導体集積回路 | |
JP2017103628A (ja) | 遅延回路および遅延回路の試験方法 | |
JP2008298677A (ja) | 半導体装置 | |
JP4669258B2 (ja) | タイミング発生器、及び試験装置 | |
JP3955708B2 (ja) | 組込み自己試験用回路 | |
JP2000275309A (ja) | 半導体デバイス試験装置、タイミング発生器、半導体デバイス試験方法及びタイミング発生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4811244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170902 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170902 Year of fee payment: 6 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170902 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |