JP2006012337A - 積層型半導体メモリ装置 - Google Patents

積層型半導体メモリ装置 Download PDF

Info

Publication number
JP2006012337A
JP2006012337A JP2004190317A JP2004190317A JP2006012337A JP 2006012337 A JP2006012337 A JP 2006012337A JP 2004190317 A JP2004190317 A JP 2004190317A JP 2004190317 A JP2004190317 A JP 2004190317A JP 2006012337 A JP2006012337 A JP 2006012337A
Authority
JP
Japan
Prior art keywords
input
memory
cell array
memory device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004190317A
Other languages
English (en)
Other versions
JP4662740B2 (ja
Inventor
Hideaki Saito
英彰 斎藤
Yasuhiko Hagiwara
靖彦 萩原
Muneo Fukaishi
宗生 深石
Masayuki Mizuno
正之 水野
Hiroaki Ikeda
博明 池田
Kayoko Shibata
佳世子 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Micron Memory Japan Ltd
Original Assignee
NEC Corp
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Elpida Memory Inc filed Critical NEC Corp
Priority to JP2004190317A priority Critical patent/JP4662740B2/ja
Priority to US11/151,220 priority patent/US7221614B2/en
Priority to TW094121194A priority patent/TWI291226B/zh
Priority to CNB2005100810298A priority patent/CN100543864C/zh
Publication of JP2006012337A publication Critical patent/JP2006012337A/ja
Application granted granted Critical
Publication of JP4662740B2 publication Critical patent/JP4662740B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

【目的】 多品種なメモリ装置の開発コストを低減すること。
【構成】 メモリセルアレイを備えるメモリセルアレイチップと、
前記メモリセルアレイチップと積層され、前記メモリセルアレイの入出力ビット構成を変更するためのメモリ構成切り替え回路を備えるインターフェースチップと、
前記メモリセルアレイチップと前記インターフェースチップを接続する複数本のチップ間配線と、を有する。
【選択図】 図１

Description

本発明は、半導体メモリ装置に関し、特にメモリセルアレイチップとメモリ構成を変更するためのインターフェースチップとを積層した半導体メモリ装置に関する。
半導体集積回路の微細化・高集積化技術の進展に伴い、ＤＲＡＭ（ダイナミック型ランダムアクセスメモリ）やＳＲＡＭ（スタティック型ランダムアクセスメモリ）はメモリの大容量化を果たしてきた。しかしながら半導体微細化には限界があるために、更なる大容量化には新たな技術の導入が求められている。
大容量化の一技術として半導体チップを積層した３次元半導体が提案されている。特許文献１（特開平４−１９６２６３号公報）には、半導体チップを積層してチップ面積を変えずに大規模集積回路を実現することが記載されており、半導体集積回路本体の上に積層した別チップにメモリ回路が集積されている。特許文献２（特開２００２−２６２８３号公報）および特許文献３（特開２００３−２０９２２２号公報）には、メモリセルアレイを多層化してさらに大容量化した多層メモリ構造が記載されている。
特許文献２に記載の発明では、多層メモリチップのそれぞれがメモリ周辺回路を持たずに、各メモリチップが一対の周辺回路を共有することとして、チップ面積に占める周辺回路の領域を削減している。
特許文献３に記載の発明では、多層メモリ装置を製造後に、メモリ層を選別して不良メモリ層を除去することが可能である。
特開平４−１９６２６３号公報 特開２００２−２６２８３号公報 特開２００３−２０９２２２号公報
しかしながら、上述した積層型メモリ装置は、いずれにおいても、限られたチップ面積でメモリの容量を増加させることが可能であるが、メモリ構成要素である入出力ビット数、バンク数、データ転送レートについては記述されていない。
一方で、メモリとつながるＣＰＵの高性能化に伴い、メモリ装置には大容量化だけではなく、入出力ビットの増加やバンク数の増加、メモリ転送レートの増加も求められている。システムの多様化によってこれらのメモリ構成は多岐にわたり、多品種のメモリ装置を開発しなければならず、開発するコストが年々増加してきている。
本発明はかかる点に鑑みてなされたものであり、メモリセルアレイとそのメモリ構成を変更するための回路を別チップで積層し、チップ間で遅延の少ない配線を多数本利用することによって、メモリ構成、特に入出力ビット構成と、メモリ転送レートに関わる入出力プリフェッチ構成を幅広く再構成することを可能にして、多品種なメモリ装置の開発コストを低減することを目的とする。
本発明の積層型半導体メモリ装置は、メモリセルアレイを備えるメモリセルアレイチップと、
前記メモリセルアレイチップと積層され、前記メモリセルアレイの入出力ビット構成を変更するためのメモリ構成切り替え回路を備えるインターフェースチップと、
前記メモリセルアレイチップと前記インターフェースチップを接続する複数本のチップ間配線と、を有する。
この場合、メモリセルアレイチップが複数積層されており、メモリ構成切り替え回路は複数積層された前記メモリセルアレイチップにそれぞれ備えられたメモリセルアレイの入出力ビット構成を変更することとしてもよい。
また、メモリ構成切り替え回路は、
メモリセルアレイを構成する複数のメモリユニットの、所定数ごとの１群に対応して設けられてそのスイッチング状態により各メモリユニット群の入出力ビット数が変更される複数のスイッチと、
前記複数のスイッチのスイッチング状態を切り替えることにより対応するメモリユニット群の入出力ビット数を変更するビット切り替え回路とを有することとしてもよい。
この場合、メモリ構成切り替え回路は、
複数のメモリユニット群の入出力データが入出力される複数のデータバスにそれぞれ接続され、各データバス内のデータをラッチする複数のラッチ回路と、
前記複数のラッチ回路におけるラッチタイミングを制御することにより入出力データのビット数および転送レートを制御する制御回路を有することとしてもよい。
また、制御回路はビット切り替え回路を介してメモリユニット群の入出力ビット数を変更し、該メモリユニット群の入出力ビット数と入出力データのビット数が同じとなるように制御することこととしてもよい。
また、制御回路は、その配線に設けられたヒューズを備え、該ヒューズの切断状態に応じてメモリユニット群の入出力ビット数、または、入出力データのビット数および転送レートを制御する信号を発生することとしてもよい。
また、制御回路は、ボンディングオプションの入力信号の組み合わせによって動作する論理回路であって、その出力によりメモリユニット群の入出力ビット数、または、入出力データのビット数および転送レートを制御する信号を発生することとしてもよい。
上記のいずれかに記載の積層型半導体メモリ装置も、ＤＲＡＭであってもよい。
本発明によれば、メモリセルアレイチップとインターフェースチップを積層したメモリ装置において、インターフェースチップのメモリ構成切り替え回路によってメモリセルアレイチップの入出力ビット構成やデータ転送レートを変える。これによって、多品種のメモリ装置の開発コストを低減することができる。
次に、本発明の実施例について図面を参照して説明する。
図１は本発明による積層型メモリ装置の一実施例の概略構成を示す図である。
本実施例は、図１に示されるように、メモリセルアレイチップ１０１、メモリユニット１０２、入出力バッファ１０３、アドレスバッファ１０４、インターフェースチップ１０５、チップ間配線１０６、メモリ構成切り替え回路１０７、アドレスバッファ１０８、行デコーダ１０９、列デコーダ１１０およびメモリセルアレイ１１１から構成されている。
メモリセルアレイ１１１はマトリクス上に配置された複数のメモリユニット１０２から構成され、行デコーダ１０９および列デコーダ１１０デコーダと集積されてメモリセルアレイチップ１０１を構成する。インターフェースチップ１０５は、アドレスバッファ１０４と入出力バッファ１０３とメモリ構成切り替え回路１０７から構成され、メモリセルアレイチップ１０１と積層され、チップ間配線１０６によりメモリセルアレイチップ１０１と接続される。
メモリセルアレイチップ１０１のメモリセルアレイ１１１とインターフェースチップ１０５のメモリ構成切り替え回路１０７とは、積層構造であることを利用してｊ×ｋ本の多数のチップ間配線１０５によって接続されており、高い並列度でデータが転送できる。積層型であることでチップ面積は従来の平面型の同容量メモリ装置より小さい。また、図２に示すように、メモリセルアレイチップ１０１を複数枚積層することによって、さらに面積効率が上がる。
メモリ装置の入出力ビット構成の切り替え手段について説明する。メモリセルアレイ１１１はｎ個のメモリユニット１０２により構成されている。各メモリユニット１０２からは４本のチップ間配線１０６からなる４ビット（ＤＱ０、ＤＱ１、ＤＱ２、ＤＱ３）のデータバスによってメモリ構成切り替え回路１０７に接続され、データバスの総ビット数は４ｎである。
図３（ａ）に示すように、メモリ構成切り替え回路１０７によってｎ個すべてのメモリユニットからのデータバスをＤＱごとにまとめることによって、入出力ビット数は４となる。図３（ｂ）に示すように、ｎ／２個のメモリユニットからのデータバスをまとめると入出力ビット数は８、図３（ｃ）に示すように、ｎ／４個のメモリユニットからのデータバスをまとめると入出力ビット数は１６となる。ｎ個のメモリユニットからのデータバスをそのまますべて並列に入出力バッファとつなぐと、図３（ｄ）のように入出力４ｎビット構成となる。
上記のように、並列数の大きいチップ間のデータバス配線をインターフェースチップ１０５上のメモリ構成切り替え回路１０７で切り替えることにより、一つのメモリセルアレイチップ１０１で４ビットから４ｎビット構成まで広範囲にメモリ装置の入出力ビット構成を切り替えることが可能である。
また、インターフェースチップ１０５におけるメモリ構成切り替え回路１０７のデータバスにラッチを設けてデータをプリフェッチし、ラッチへのクロックのタイミングを制御すれば、メモリセルアレイ１１１のクロック周波数を変えずに、外部インターフェースとのデータ転送レートを２倍、４倍へと変えることが可能である。
次に、本発明の実施例について図面を参照してより詳細に説明する。
図４は本発明による５１２Ｍｂの積層型ＤＲＡＭ装置の実施例の構成を示す図である。図４中の、メモリセルアレイチップ４０１、メモリユニット４０２、入出力バッファ４０３、アドレスバッファ４０４、インターフェースチップ４０５、チップ間配線４０６、メモリ構成切り替え回路４０７、アドレスバッファ４０８、行デコーダ４０９、列デコーダ４１０およびメモリセルアレイ４１１のそれぞれは図１に示したメモリセルアレイチップ１０１、メモリユニット１０２、入出力バッファ１０３、アドレスバッファ１０４、インターフェースチップ１０５、チップ間配線１０６、メモリ構成切り替え回路１０７、アドレスバッファ１０８、行デコーダ１０９、列デコーダ１１０およびメモリセルアレイ１１１と同様のものである。
インターフェースチップ４０５の上面にメモリセルアレイチップ４０１が積層されている。メモリセルアレイチップ４０１は４バンク構成（ＢＫ０、ＢＫ１、ＢＫ２、ＢＫ３）であり、各バンクには１２８Ｍｂのメモリセルアレイ４１１と列デコーダ４０９と行デコーダ４１０が設けられている。インターフェースチップ４０５はメモリ構成切り替え回路４０７とアドレスバッファ４０４と入出力バッファ４０９を備える。メモリセルアレイチップ４０１のメモリセルアレイ４１１とインターフェースチップ４０５のメモリ構成切り替え回路４０７とはデータバスで接続され、また、列デコーダ４０９および行デコーダ４１０とアドレスバッファ４０４とはアドレスバスで接続されている。それぞれのバスはチップを貫通させた１００μｍ以下の極短距離の貫通配線であるチップ間配線４０６が用いられており、直径２０μｍ程度と大きく、低抵抗のため、GHzクラスの高速伝送が可能である。
図５はメモリセルアレイ４１１の構成を詳細に示す図であり、図５（ａ）はバンク部分の詳細図、図５（ｂ）は内部構造を示す図である。
１２８Ｍｂのメモリセルアレイ４１１は３２個の４Ｍｂメモリユニット５０１から構成され、各４Ｍｂメモリユニット５０１からは４本のチップ間配線４０６が延在し、これが４ビットのデータバスになる。４Ｍｂメモリユニット５０１は４ビット１Ｍワード構成であり、その内部構造は図５（ｂ）に示されるように、列デコーダ４１０からの１０２４本のデータセレクト線５０２と、行デコーダ４０９からの１０２４本のワード線５０３がメモリユニットにつながり、データセレクト線５０２とワード線５０３の交点にはＤＱ０、ＤＱ１、ＤＱ２、ＤＱ３の４ＤＱ分のメモリセル５０５がある。
データ読み出し時には各メモリセル５０５のデータに応じたデータ線の小振幅差動信号がセンスアンプ５０４とデータアンプ５０７によってフル振幅信号に変換され、ＤＱ０、ＤＱ１、ＤＱ２、ＤＱ３の４ビットのデータバスに送られる。データ書き込み時には、データセレクト線５０２で選択された４本のデータ線に４ビットデータバスからデータが送られ、選択されたワード線５０３との交点の４ＤＱ分のメモリセル５０５にデータが書き込まれる。４ビットデータバスは４本のチップ間配線を通してインターフェースチップ４０５とデータの受け渡しを行う。
図６はバンク内で入出力ビット構成を変えるときのメモリセルアレイ４１１へのＤＱビット割り付けを示している。メモリセルアレイチップ４０１の１バンクからつながる１２８本のデータバス配線の組み合わせを、インターフェースチップ４０５のメモリ構成切り替え回路４０７によって変えることによって、入出力ビット数を変える。４ＤＱの４Ｍｂメモリユニットを最小単位として、図６（ａ）〜図６（ｆ）に示すように、×４、×８、×１６、×３２、×６４、×１２８のビット構成の割り付けが可能である。
図７はメモリインターフェースチップ４０５のメモリ構成切り替え回路４０７の構成を示すブロック図である。メモリ構成切り替え回路４０７は、ビット切り替え回路７０８とプリフェッチ切り替え回路７０１と切り替え制御回路７０６から構成されている。ビット切り替え回路７０８はメモリセルアレイチップ４０１からのデータバス配線を組み替える。
図８はビット切り替え回路７０８の構成を詳細に示すブロック図であり、図４、図５（ａ）に示したメモリセルアレイチップ４０１における４Ｍｂメモリユニット５０１からのびる４本のチップ間配線４０６が、図８に示すビット切り替え回路の４ビット配線ユニット８０３に接続されており、これがメモリユニットと同様に、横に８個、縦に４個の計３２個並んで設けられている。各配線ユニット８０３間は４個のトランジスタのトランスファーゲートからなる４スイッチアレイ８０１、８０４で接続されている。また、ビット切り替え回路７０８からの配線はプリフェッチ切り替え回路７０１を経由して入出力バッファ４０９に接続されている。
図９はビット切り替え回路７０８の中で、横に８個の４ビット配線ユニット８０３が並設されている部分を示す図であり、４ビット配線ユニット８０３間の４スイッチアレイ８０４を切り替えることによりビット数が切り替えられる。
図９において枠で囲った４スイッチアレイ８０４をオンとすることにより、図９（ａ）〜図９（ｄ）に示される、×４、×８、×１６、×３２のビット構成とすることが可能である。さらに、図９（ｄ）に示される３２ビット構成を縦に４つ接続し、その間に設けたスイッチアレイを切り替えることによって図６（ｄ）〜図６（ｆ）に対応した×３２、×６４、×１２８の入出力ビット構成とすることが可能である。
ビット切り替え回路７０８のスイッチの制御信号は、切り替え制御回路７０６から送られる。切り替え制御回路の構成としては、切り替え制御回路７０６の配線にヒューズを設けて、チップ製造後にこのヒューズをメモリ構成の仕様にしたがって切断することにより所望のメモリ構成とするスイッチの制御信号が出力される構成が挙げられる。この他にも、切り替え制御回路７０６をボンディングオプションの入力信号の組み合わせによって動作する論理回路とし、チップパッケージを行う際にボンディングオプションのパットとパッケージピンとの間のボンディングを所望の入出力ビット構成の仕様にしたがって行うことにより所望のメモリ構成とするスイッチの制御信号が出力される構成が挙げられる。
本実施例では、メモリセルアレイチップは１枚のチップとしたが、これを複数枚のチップを積層したものにすれば、メモリ装置のメモリ容量をチップ枚数分だけ増やして同様のメモリ構成切り替えを行うことが可能である。さらに、メモリ装置をＤＲＡＭとしたが、ＳＲＡＭでも同様の構成が可能である。
メモリセルアレイチップは図１０に示すように、１バンク、２バンク、４バンクとバンク数を変えても良く、メモリセルアレイチップのメモリ容量が５１２Ｍｂの場合、バンク数と入出力ビット数に応じて図１１に示すような２１通りのメモリ構成が可能である。複数バンク構成にした場合には、バンク単位でアドレス指定してメモリセルにアクセスすることにより、あるバンクのメモリセルにアクセスしている時には、他のバンクでプリチャージ動作やさらにはワード線を選択してビット線を活性化する動作を行う、あるいはリフレッシュ動作を行うといったインターリーブが行えることから、次々に間断なくバンクにアクセスしてデータ転送することが可能である。
次に、メモリコアの動作周波数は変えずにプリフェッチ切り替え回路７０１においてプリフェッチ数とクロックタイミングを切り替えて、メモリ装置と外部とのデータ転送レートを変える手段について説明する。
図１２において、ビット切り替え回路７０８からデータが４組の３２ビットデータバス１２０１を介してプリフェッチ切り替え回路７０１へ送られる。
プリフェッチ切り替え回路７０１は、４組の３２ビットデータバスのそれぞれに対応する４個のラッチ回路１２０３、クロック線７０５および制御信号線７０７と接続され、クロック線７０５を介して送られてくるクロック信号を制御信号線７０７を介して送られてくる制御信号に応じて調整し、各ラッチ回路１２０３がデータをラッチするタイミング信号として各ラッチ回路１２０３へ供給するクロック制御回路１２０２を備えている。
プリフェッチ切り替え回路７０１におけるデータをラッチするタイミングが制御され、ラッチされたデータが入出力バッファ７０４へ送られ、外部への転送レートは２倍、もしくは４倍に切り替えられる。
メモリセルアレイチップ４０１のクロック周波数と同じ２００ＭＨｚのクロックをラッチに入力し、図１３（ａ）のクロック波形に示すようにクロックの立ち上がりのタイミングで４組の３２ビットデータバス１２０１のすべてのデータを入出力バッファ７０４へ送る場合には、入出力１２８ビット、入出力データ転送レートは２００Ｍｂｐｓとなる。４組の３２ビットデータバス１２０１のうち、２組をクロックの立ち上がりでラッチし、一方の２組をクロックの立ち下がりでラッチすることにより、入出力６４ビットで、データ転送レートは２倍の４００Ｍｂｐｓになる（図１３（ｂ））。さらに、図１３（ｃ）のようにラッチへの入力クロックを位相がπ／２シフトした２相にしてクロックの立ち上がりと立ち下がりも利用することによって、３２ビットデータバス４組のデータを８００ＭＨｚ周期のタイミングでラッチすることにより、入出力３２ビット、データ転送レート８００Ｍｂｐｓとなる。各ラッチ回路１２０３への入力クロックを切り替えるための制御信号は入出力ビット構成の切り替えのための制御信号と同様に、切り替え制御回路から送られる。このように、プリフェッチ数を１、２、４に変えることによって、入出力ビット構成のみならず、データ転送レートの切り替えも可能である。
積層型メモリ装置の構成を示す図である。 多数枚積層型メモリ装置図である。 入出力ビット構成の切り替え手段を示し、（ａ）は４ビット、（ｂ）は８ビット、（ｃ）は１６ビット、（ｄ）は４ｎビット構成を示す図である。 本発明の実施例を説明する５１２Ｍｂ積層型ＤＲＡＭ装置図である。 （ａ）はＤＲＡＭメモリセルアレイのバンクを示す図、（ｂ）は４Ｍｂメモリユニットを示す図である。 メモリセルアレイのビット割り付けを示す図であり、（ａ）は４ビット、（ｂ）は８ビット、（ｃ）は１６ビット、（ｄ）は３２ビット、（ｅ）は６４ビット、（ｆ）は１２８ビット構成を示す図である。 メモリ構成切り替え回路の概要図である。 ビット切り替え回路図である。 スイッチ動作による配線組み替えを示し、（ａ）は４ビット、（ｂ）は８ビット、（ｃ）は１６ビット、（ｄ）は３２ビット構成を示す図である。 メモリセルアレイチップのバンク割り付けの概略図である。 ５１２ＭｂＤＲＡＭのビット数とバンク数の構成に対応するワード数を示す図である。 データ転送レートを切り替えるための回路図である。 データ転送レートを切り替える時にラッチへ入力するクロック波形である。
符号の説明
１０１ メモリセルアレイチップ
１０２ メモリユニット
１０３ 入出力バッファ
１０４ アドレスバッファ
１０５インターフェースチップ
１０６ チップ間配線
１０７ メモリ構成切り替え回路
１０８ アドレスバッファ
１０９ 行デコーダ
１１０ 列デコーダ
１１１ メモリセルアレイ
４０１ メモリセルアレイチップ
４０２ メモリユニット
４０３ 入出力バッファ
４０４ アドレスバッファ
４０５インターフェースチップ
４０６ チップ間配線
４０７ メモリ構成切り替え回路
４０８ アドレスバッファ
４０９ 行デコーダ
４１０ 列デコーダ
４１１ メモリセルアレイ
５０１ ４Ｍｂメモリユニット
５０２ データセレクト線
５０３ ワード線
５０４ センスアンプ
５０５ メモリセル
５０６ データ線
５０７ データアンプ
７０１ プリフェッチ切替回路
７０２ メモリ構成切り替え回路
７０３ データバス
７０４ 入出力バッファ
７０５ クロック線
７０６ 切り替え制御回路
７０７ 制御線信号
７０８ ビット切り替え回路
８０１ ４スイッチアレイ
８０２ チップ間配線
８０３ ４ビット配線ユニット
８０４ ４スイッチアレイ
１２０１ ３２ビットデータバス
１２０２ クロック制御回路
１２０３ ラッチ回路

Claims (8)

  1. メモリセルアレイを備えるメモリセルアレイチップと、
    前記メモリセルアレイチップと積層され、前記メモリセルアレイの入出力ビット構成を変更するためのメモリ構成切り替え回路を備えるインターフェースチップと、
    前記メモリセルアレイチップと前記インターフェースチップを接続する複数本のチップ間配線と、を有する積層型半導体メモリ装置。
  2. 請求項１記載の積層型半導体メモリ装置において、
    メモリセルアレイチップが複数積層されており、メモリ構成切り替え回路は複数積層された前記メモリセルアレイチップにそれぞれ備えられたメモリセルアレイの入出力ビット構成を変更することを特徴とする積層型半導体メモリ装置。
  3. 請求項１または請求項２記載の積層型半導体メモリ装置において、
    メモリ構成切り替え回路は、
    メモリセルアレイを構成する複数のメモリユニットの、所定数ごとの１群に対応して設けられてそのスイッチング状態により各メモリユニット群の入出力ビット数が変更される複数のスイッチと、
    前記複数のスイッチのスイッチング状態を切り替えることにより対応するメモリユニット群の入出力ビット数を変更するビット切り替え回路とを有することを特徴とする積層型半導体メモリ装置。
  4. 請求項３記載の積層型半導体メモリ装置において、
    メモリ構成切り替え回路は、
    複数のメモリユニット群の入出力データが入出力される複数のデータバスにそれぞれ接続され、各データバス内のデータをラッチする複数のラッチ回路と、
    前記複数のラッチ回路におけるラッチタイミングを制御することにより入出力データのビット数および転送レートを制御する制御回路を有することを特徴とする積層型半導体メモリ装置。
  5. 請求項４記載の積層型半導体メモリ装置において、
    制御回路はビット切り替え回路を介してメモリユニット群の入出力ビット数を変更し、該メモリユニット群の入出力ビット数と入出力データのビット数が同じとなるように制御することを特徴とする積層型半導体メモリ装置。
  6. 請求項４または請求項５記載の積層型半導体メモリ装置において、
    制御回路は、その配線に設けられたヒューズを備え、該ヒューズの切断状態に応じてメモリユニット群の入出力ビット数、または、入出力データのビット数および転送レートを制御する信号を発生することを特徴とする積層型半導体メモリ装置。
  7. 請求項４または請求項５記載の積層型半導体メモリ装置において、
    制御回路は、ボンディングオプションの入力信号の組み合わせによって動作する論理回路であって、その出力によりメモリユニット群の入出力ビット数、または、入出力データのビット数および転送レートを制御する信号を発生することを特徴とする積層型半導体メモリ装置。
  8. 請求項１ないし請求項７のいずれかに記載の積層型半導体メモリ装置において、
    ＤＲＡＭであることを特徴とする積層型半導体メモリ装置。
JP2004190317A 2004-06-28 2004-06-28 積層型半導体メモリ装置 Expired - Lifetime JP4662740B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004190317A JP4662740B2 (ja) 2004-06-28 2004-06-28 積層型半導体メモリ装置
US11/151,220 US7221614B2 (en) 2004-06-28 2005-06-14 Stacked semiconductor memory device
TW094121194A TWI291226B (en) 2004-06-28 2005-06-24 Stacked semiconductor memory device
CNB2005100810298A CN100543864C (zh) 2004-06-28 2005-06-28 堆叠式半导体存储器器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190317A JP4662740B2 (ja) 2004-06-28 2004-06-28 積層型半導体メモリ装置

Publications (2)

Publication Number Publication Date
JP2006012337A true JP2006012337A (ja) 2006-01-12
JP4662740B2 JP4662740B2 (ja) 2011-03-30

Family

ID=35504701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190317A Expired - Lifetime JP4662740B2 (ja) 2004-06-28 2004-06-28 積層型半導体メモリ装置

Country Status (4)

Country Link
US (1) US7221614B2 (ja)
JP (1) JP4662740B2 (ja)
CN (1) CN100543864C (ja)
TW (1) TWI291226B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200963A (ja) * 2006-01-24 2007-08-09 Hitachi Ltd 半導体記憶装置
KR100809689B1 (ko) 2006-06-16 2008-03-06 삼성전자주식회사 기판 관통 전극을 내재한 인터페이스 칩을 실장하는 반도체장치
US7558096B2 (en) 2006-10-30 2009-07-07 Elpida Memory, Inc. Stacked memory
JP2010182368A (ja) * 2009-02-05 2010-08-19 Elpida Memory Inc 半導体装置
US7830692B2 (en) 2007-10-04 2010-11-09 Samsung Electronics Co., Ltd. Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US7940578B2 (en) 2008-01-21 2011-05-10 Samsung Electronics Co., Ltd. Flash memory device having row decoders sharing single high voltage level shifter, system including the same, and associated methods

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7580312B2 (en) * 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7827345B2 (en) * 2005-08-04 2010-11-02 Joel Henry Hinrichs Serially interfaced random access memory
WO2007032184A1 (ja) * 2005-08-23 2007-03-22 Nec Corporation 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
WO2007028109A2 (en) 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
WO2008076790A2 (en) 2006-12-14 2008-06-26 Rambus Inc. Multi-die memory device
WO2008079910A2 (en) 2006-12-20 2008-07-03 Rambus Inc. Strobe acquisition and tracking
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR101393311B1 (ko) * 2008-03-19 2014-05-12 삼성전자주식회사 프로세스 변화량을 보상하는 멀티 칩 패키지 메모리
DE202010017690U1 (de) 2009-06-09 2012-05-29 Google, Inc. Programmierung von Dimm-Abschlusswiderstandswerten
US7982504B1 (en) 2010-01-29 2011-07-19 Hewlett Packard Development Company, L.P. Interconnection architecture for multilayer circuits
WO2011093863A1 (en) 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Three dimensional multilayer circuit
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
US8854865B2 (en) * 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9558791B2 (en) * 2013-12-05 2017-01-31 Taiwan Semiconductor Manufacturing Company Limited Three-dimensional static random access memory device structures
JP7102119B2 (ja) * 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
US11004477B2 (en) * 2018-07-31 2021-05-11 Micron Technology, Inc. Bank and channel structure of stacked semiconductor device
WO2021168839A1 (zh) * 2020-02-28 2021-09-02 华为技术有限公司 一种存储器和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116084A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体記憶装置
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JPH09223389A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11213668A (ja) * 1998-01-23 1999-08-06 Samsung Electronics Co Ltd 同期式半導体メモリ装置及びその出力制御方法
JP2002025250A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体記憶装置
JP2003068972A (ja) * 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその貼り合わせ方法
JP2003338200A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
JPH04196263A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体集積回路
JP2001035152A (ja) 1999-07-22 2001-02-09 Hitachi Ltd 半導体記憶装置
JP2002026283A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
JP2002251884A (ja) * 2001-02-21 2002-09-06 Toshiba Corp 半導体記憶装置及びそのシステム装置
US6504742B1 (en) 2001-10-31 2003-01-07 Hewlett-Packard Company 3-D memory device for large storage capacity
JP2003204030A (ja) 2002-01-07 2003-07-18 Hitachi Ltd 半導体装置およびその製造方法
JP4499982B2 (ja) 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
JP4045506B2 (ja) * 2004-01-21 2008-02-13 セイコーエプソン株式会社 積層型半導体記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116084A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体記憶装置
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JPH09223389A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11213668A (ja) * 1998-01-23 1999-08-06 Samsung Electronics Co Ltd 同期式半導体メモリ装置及びその出力制御方法
JP2002025250A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体記憶装置
JP2003068972A (ja) * 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその貼り合わせ方法
JP2003338200A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200963A (ja) * 2006-01-24 2007-08-09 Hitachi Ltd 半導体記憶装置
KR100809689B1 (ko) 2006-06-16 2008-03-06 삼성전자주식회사 기판 관통 전극을 내재한 인터페이스 칩을 실장하는 반도체장치
US7558096B2 (en) 2006-10-30 2009-07-07 Elpida Memory, Inc. Stacked memory
US7830692B2 (en) 2007-10-04 2010-11-09 Samsung Electronics Co., Ltd. Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US7940578B2 (en) 2008-01-21 2011-05-10 Samsung Electronics Co., Ltd. Flash memory device having row decoders sharing single high voltage level shifter, system including the same, and associated methods
JP2010182368A (ja) * 2009-02-05 2010-08-19 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
TWI291226B (en) 2007-12-11
CN1725366A (zh) 2006-01-25
JP4662740B2 (ja) 2011-03-30
TW200620633A (en) 2006-06-16
CN100543864C (zh) 2009-09-23
US7221614B2 (en) 2007-05-22
US20050285174A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
JP4662740B2 (ja) 積層型半導体メモリ装置
JP4534132B2 (ja) 積層型半導体メモリ装置
JP4421957B2 (ja) ３次元半導体装置
US8031505B2 (en) Stacked memory module and system
US7193912B2 (en) Semiconductor integrated circuit device
US6877071B2 (en) Multi-ported memory
JP2009522782A (ja) 構成可能な入力と出力を有するメモリスタッキングシステムと方法
US9984739B2 (en) Apparatuses and methods for controlling wordlines and sense amplifiers
US9047979B2 (en) Semiconductor device including plural chips stacked to each other
US20130227229A1 (en) Semiconductor device that burst-outputs read data
JP5599969B2 (ja) マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム
US9361973B2 (en) Multi-channel, multi-bank memory with wide data input/output
US8355270B2 (en) Semiconductor device having open bit line architecture
JPH08255479A (ja) 半導体記憶装置
KR100599444B1 (ko) 글로벌 데이터 버스 연결회로를 구비하는 멀티-포트메모리 소자
US5724281A (en) Semiconductor integrated circuit having improved wiring in input terminal
US20080098152A1 (en) Method and apparatus for configuring a memory device
JP3522112B2 (ja) 半導体記憶装置
JPH09270192A (ja) 半導体集積回路装置
JP2005294448A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Ref document number: 4662740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

EXPY Cancellation because of completion of term