JP2005294829A - 回路基板に用いる電気的絶縁層を形成するための電気的絶縁構造体 - Google Patents

回路基板に用いる電気的絶縁層を形成するための電気的絶縁構造体 Download PDF

Info

Publication number
JP2005294829A
JP2005294829A JP2005088940A JP2005088940A JP2005294829A JP 2005294829 A JP2005294829 A JP 2005294829A JP 2005088940 A JP2005088940 A JP 2005088940A JP 2005088940 A JP2005088940 A JP 2005088940A JP 2005294829 A JP2005294829 A JP 2005294829A
Authority
JP
Japan
Prior art keywords
electrically insulating
insulating structure
layer
structure according
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005088940A
Other languages
English (en)
Inventor
Robert Japp
ジャップ ロバート
Kostas Papathomas
パパトーマス コスタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2005294829A publication Critical patent/JP2005294829A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0239Coupling agent for particles
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

【課題】PCB、チップキャリアおよび同様のもの等の回路基板で使用可能な電気的絶縁層を形成する電気的絶縁構造体を提供すること。
【解決手段】このような層として、硬化させた樹脂材料と、所定の重量%の粒子状フィラを含み、それらの一部として、連続的な繊維、半連続的な繊維または同様のものを含まないものとする。
【選択図】図6

Description

この発明は、回路基板として使用可能な電気的絶縁層を形成するための電気的絶縁構造体、特に多層回路基板、チップキャリア等に用いるのに適した電気的絶縁性構造体に関する。さらに詳細には、この発明は、電気的絶縁層を備えたこのような製品の回路密度を増大できるようにする構造に関する。
プリント回路基板(以下、単にPCBということがある)、積層チップキャリア等は、最小の体積または空間に複数の回路を構成できる。これらは一般に、絶縁性材料層で互いに分離した信号面、接地面、あるいは電源面(ライン)の種々な層を有する。そのラインは、電気的絶縁層を貫通するメッキ孔で互いに電気的に接続することが多い。メッキ孔は、内部に配置されている場合は「ビア」、外面から基板内に所定の深さだけ延びている場合は「ブラインドビア」、基板の厚み全体に実質的に延びている場合は「メッキスルーホール」(PTH)と呼ばれることが多い。この明細書で「スルーホール」という用語を用いる場合は、このような基板開口部の三種類全てを含むことを意味する。
PCB、チップキャリア等を製造するための既知の工程は一般に、別個の中間層回路(回路層)の製造を含み、それらは銅クラッド中間層ベース材料の銅層上に感光性層またはフィルムを塗布することで形成する。感光性塗膜は露光、現像し、露出した銅をエッチングして、導体ラインを形成する。エッチング後、感光性フィルムを銅から剥離し、中間層ベース材料の表面に回路パターンを残す。この工程も、PCB技術ではフォトリソグラフィック工程と呼ばれており、さらに説明する必要はないと思われる。
別個の中間層回路を形成した後、例えば、ガラス(一般にガラスファイバ)布にエポキシ樹脂等の絶縁性材料を含浸させて、このエポキシ樹脂等をB段階(半硬化状態)にしたプリプレグによって、互いに電気的に分離した中間層、接地面、電源面等のレイアップを準備することで、多層の積層体を形成する。積層体の上下の外層は通常、銅クラッド層、ガラス充填層、エポキシ平面基板を有し、銅クラッド層は積層体の外面を含んでいる。積層体は積層し、熱および圧力を用いてB段階にあった樹脂を十分硬化させ、一体化された構造体とする。
このようにして形成した積層体は一般に、その両方の外面に金属(一般に銅)クラッド層を有する。外部回路層は、中間層回路の形成に用いた手順と同様の手順を用いて銅クラッド層内に形成する。感光性フィルムは銅クラッド層に形成する。その塗膜は所定のパターンの励起光で露光し、現像する。次に、感光性フィルムの現像によって露出した銅に対して、エッチング液を用いて取り除く。最後に、残った感光性フィルムを取り除き、外部回路層を提供する。
導電性スルーホール(または相互接続)を用いて、構造内の別個の回路層を互いに、および外面と電気的に接続し、一般に積層体の全てまたは一部を貫通させる。スルーホールは一般に、積層体を貫通する孔を適切な場所に開けることで、外面上に回路を形成する前に形成する。いくつかの前処理ステップの後、メッキ触媒に接触させて孔の壁に触媒作用を及ぼし、一般に無電解または電解の銅メッキ液に接触させてメタライズし、回路層の間に導電性経路を形成する。導電性スルーホールの形成後、上記の手順を用いて、外部回路または外層を形成する。
以上のような多層積層体を構成した後は、一般にPCBに部品を接続するためのハンダ実装パッドを用いて、当該多層積層体の外部回路層上の適切な場所に、チップや他の電気部品を実装する。電気部品は、所望の導電性スルーホールを貫通する構造内の回路に電気的に接触させることが多い。
ハンダ実装パッドは一般に、外部回路層上に有機ハンダマスクを塗布することで形成する。ハンダマスクは、ハンダ実装パッドを形成する領域を規制する開口部を備えたスクリーンを用いて、外部回路層の表面に液体ハンダマスク塗布材料をスクリーンコートすることで形成できる。また、基板上に光パターン形成可能なハンダ実装マスクを塗布し、露光、現像して、パッドを規制する開口部のアレイを生成することもできる。次に、開口部には、ウェーブハンダ付け等の既知の工程を用いて、ハンダを塗布する。
この明細書に説明されているように、得られる製品の複雑さは、過去数年にわたって著しく増大している。例えば、メインフレーム・コンピュータ用のPCBは、36層以上もの回路を有することができ、完成した積層体は約0.250インチ(250ミル)もの厚さを有する。これらの基板は一般に、幅3または5ミルの信号ラインおよび直径12ミルのスルーホールで設計されている。PCB、チップキャリア等の現在の製品の多くにおける回路密度の増大に対して、業界では信号ラインの幅を2ミル以下、スルーホールの直径を2ミル以下に低減することを望んでいる。よく知られている市販の手順、特に上述した手順では、業界が望む寸法を経済的には形成できない。
業界では、PCB、チップキャリア等としばしば関連した製造上の問題を避けることも望んでいる。上記のように、現在の手順は、ガラス強化樹脂または他の適切な誘電体材料層の中間層(電気的絶縁構造体)を用い、それらは両面に金属(一般に銅)を備えた厚さ約2〜5ミルのクラッド層を有する。
一般に連続的なガラスファイバの撚り線を用いるガラス強化材料は、用いられる最終的な基板全体の幅および長さ方向全体に広がり、最終的な積層体に強度および剛性をもたらすために用いられている。これらの撚り線は連続的であるので、構造体の幅(または長さ)全体に広がり、その一部として破断部または他のセグメントを含むことはない。
また、これらのガラスファイバの撚り線は、基板の全体積の比較的大部分を占有し、特に新しい設計要件に適合させるために、高密度数のスルーホールや非常に細いラインの回路を製造しようとしたときに不利になる。特に、スルーホールを形成するために孔を開ける(レーザまたは機械的ドリルを用いる)際、ガラスファイバの繊維が孔の中に延びることがあり、そうなるとメタライズの前に取り除かなければならない。孔の中に延びるガラスファイバを取り除くには、ガラスエッチング液を用いる等の追加の前処理ステップが必要になる。ガラスを取り除かないと、金属堆積物に不連続性が生じる可能性がある。さらに、連続的なガラスファイバが、最終的な構造全体に重量や厚さを加える。
さらに、積層工程は一般に150℃より高い温度で行うので、積層体の樹脂部は、硬い銅クラッド層が許容する量だけ冷却中に収縮し、このような収縮は、使用したガラスファイバの連続的な撚り線、または他の連続的な強化材料には生じない。従って、撚り線が、このような収縮に従う基板の体積の大部分を占め、さらに高密度製品における製造の複雑さが増す。銅をエッチングして、不連続なパターンを形成する場合、積層の収縮は、銅クラッド層によるものを超えては抑制されないかもしれない。明らかに、この問題は、形状(線幅、厚さ、および孔の直径)が小さくなるほど悪化する。その結果、さらに収縮が起こるかもしれない。部分的にはおそらく、このような多くの層を持つ最終製品を形成するために用いられる別個の層内に、連続的なファイバ撚り線が比較的大きな体積の割合で存在することにより、収縮は前記層間の寸法的な安定性および位置合わせに悪影響を与え、PCBにさらに多くの問題を加える。
さらに、ガラスファイバ、特にガラスファイバ織物が存在すると、レーザを用いて、高品質の非常に小さなスルーホールを形成する機能が実質的に損なわれる。ガラス布は、他の熱硬化性または熱可塑性マトリクス樹脂とは、吸収性や耐熱性が大きく異なる。一般的なガラス織物では、レーザが衝突するガラス密度は、窓領域のほぼ0%から、繊維ナックル上の領域の体積でほぼ50%(またはそれ以上)まで異なることがある。この衝突クラス密度の広いバラツキは、各孔に対する正確なレーザ出力を得る際に問題となり、孔の品質バラツキも大きくなる。
さらに、ガラスファイバの存在は、CAFとして知られる電気的不良モードの原因となる。CAF(陰極/陽極フィラメント成長)は電気的短絡不良であり、樹状金属フィラメントが界面(一般にガラスファイバ/エポキシ樹脂界面)に沿って成長し、電気的に絶縁したままにすべき二つの形状の間に電気経路を形成したときに発生する。連続的であろうと(織布のように)、半連続的であろうと(細断繊維マットのように)、ガラスファイバの長さは、絶縁した内部形状の間の共通の距離に比べて十分大きく、ガラスファイバはPCB絶縁抵抗の信頼性の大きな阻害因子となる。ランダムで不連続な細断繊維からなるガラスマットを用いると、レーザで開けた孔の品質の問題を大部分は抑制できるが、このようなマットも、内部の基板形状の間隔に比べてかなり長い繊維を含むので、マットを含むガラスファイバの使用は、CAFの問題の解決策とはならない。
PCB等の製品の製造における一つの改善例は、特許文献1に記述されている。この特許文献1によると、製造工程は、感光性誘電体塗膜および選択的な金属堆積手順を用いた層の連続的な形成からなる。基板の第一層は、一時的または固定的なキャリア上に形成し、そのキャリアは基板と一体させることもできる。キャリアが回路である場合、その工程は、スルーホールを規制するようにパターン形成した開口部を備えた回路上への絶縁性塗膜の形成を有する。パターン形成した開口部は、所定のパターンを備えたマスクを介して、励起光で感光性絶縁性塗膜を露光し、現像して、開口部をパターン形成することで得ることができる。また、パターン形成はレーザ除去であってもよく、この場合は絶縁性材料は感光性である必要はない。金属は、絶縁性塗膜の凹部に堆積させ、導電性スルーホールを形成する。その後、第一電気的絶縁層上に別の電気的絶縁層を塗布し、回路ラインをパターン形成し、凹部を金属でメッキする。また、第一絶縁性塗膜をパターン形成した後、第二絶縁性塗膜を塗布、パターン形成し、凹部に金属をメッキし、スルーホールと回路ラインを同時に形成することもできる。どちらの工程でも、絶縁性塗膜のパターン形成した開口部または凹部の壁は、メッキ中に堆積させ、所望の断面形状の堆積物となるような金属を含む。メッキは好ましくは、パターン形成した感光性塗膜内の凹部全てに充填する。この工程は、明らかにとても複雑で費用がかかるが、回路およびスルーホールの連続的な層を形成するために連続的に繰り返される。
所定の絶縁性材料組成のPCBの別の例は、特許文献2に記述されており、そこでは電気的絶縁層の繊維材料は、粒子を含む織物部材が完全に取り囲むように、少量の粒子と十分な量の樹脂材料を備えた織物部材からなり、樹脂材料が織物部材の最大の突出部を超えて広がるようにする(つまり、繊維材料はより厚く、所定の試験規格(’595では、既知のHASTレベルA試験)を合格する)。従って、織布は一定量の粒子を含むことが知られ、この特許文献2中の「粒子」という用語には、乾燥フィルム、余分なカプラ、破断したフィラメント、およびグロス面の破片が含まれる。その工程は、織り工程を改善し、撚り線の破断を最小にするために、織る前に、サイズ剤のポリビニル・アルコール、コーンスターチおよび潤滑剤を繊維の撚り線に塗布する。織った後、焼成ステップでサイズ剤を取り除き、潤滑剤および他の材料のフィラメントを洗浄する。しかし、粒子としてランダムに残るサイズ剤もある。粒子を含む織布は、一定量の硬化樹脂材料で取り囲む。樹脂は、「FR4」複合材でよく用いられるもの等のエポキシ樹脂であってもよい(「FR4」は、得られる基板用、およびその一部を構成する樹脂の既存の略称となっており、これらの確立した製品の難燃性規格(従って「FR」指定)に部分的に基づいている)。ビスマレイミド・トリアジン(BT)に基づく樹脂材料も、この特許の構造用に許容できる。さらに好ましくは、樹脂は、PCB業界では既知のフェノール硬化可能な樹脂材料である。従って、この特許文献2の発明は、電気的絶縁層の幅(または長さ)全体に延びる連続的なファイバを必要とし、最終製品で必要とされるスルーホールの孔開けの際に偶発的な障害を引き起こすことがあり、これらの繊維は「破片」と呼ばれるものになる。従って、この特許の工程および得られる構造では、孔に露出された繊維撚り線の前述の問題が生じる可能性がある。
特許文献3では、絶縁性基板が熱可塑性樹脂や熱硬化性樹脂を含むことができるPCB製品が記述されている。この特許文献3で言及されている熱硬化性ポリマ材料には、エポキシ、フェノールベース材、ポリイミドおよびポリアミドが含まれる。いくつかのフェノール型材料の例には、フェノール、レゾルシノールおよびクレゾールの共重合体が含まれる。いくつかの適切な熱可塑性ポリマ材料の例には、ポリプロピレン等のポリオレフィン、ポリスルフォン、ポリカーボネート、ニトリルゴム、ABSポリマ、およびポリテトラフルオロエチレン等のフッ素ポリマ、クロロトリフルオロエチレンポリマ、フッ素系エチレンプロピレンポリマ、ポリビニリデンフッ化物およびポリヘキサフルオロプロピレンが含まれる。
絶縁性材料は、ガラス充填ポリマ等のフィラや強化剤を含むポリマの成型部材であってもよい。この特許で用いられる「FR4」エポキシ組成には、ビスフェノールAの臭素化ポリグリシジル・エーテル70〜90部、ジシアンジアミド3〜4部で硬化したテトラキス(ヒドロキシフェニル)エタン・テトラグリシジル・エーテル10〜30部、および第三アミン0.2〜0.4部が含まれる(全ては樹脂の固体100部に対する重量部である)。別の「FR4」エポキシ組成は、エポキシ等価重量で約350〜450のビスフェノールAのテトラ臭素化ジジルシジル・エーテル約25〜30重量部、エポキシ等価重量で約600〜750のビスフェノールAのテトラ臭素化ジルシジル・エーテル約10〜15重量%、および少なくとも6エポキシ末端基を備えた少なくとも一つのエポキシ化非線形ノボラック約55〜65重量部を、適切な重合剤または硬化剤と共に含むことができる。さらに別の「FR4」エポキシ組成には、ビスフェノールAの臭素化ポリジルシジル・エーテル70〜90部、および2メチルイミダゾール0.8〜1phrで硬化したテトラキス(ヒドロキシフェニル)エタン・テトラジルシジル・エーテル10〜30部が含まれる。さらに別の「FR4」エポキシ組成では、触媒としての2メチルイミダゾールと共に、重合剤としてテトラブロモビスフェノールAを用いる。
特許文献4では、PCBはガラスファイバ織物として記述されている電子産業で一般に用いられる強化材の代わりに、まず不織りアラミド細断繊維マット、または熱可塑性液晶ポリマ(LCP)紙を含浸して形成する。アラミド強化材は、Kevlarからなるp−アラミド・ポリ(p−フェニレン・テレフタルアミド)繊維のランダム(面内)配向マットからなり(KevlarはE.I.DuPont de Nemours and Companyの登録商標)、標準的なE−ガラス布の6.1に比べて4.0の誘電率を有する。不織りアラミド強化材の低い誘電率は、より高速な信号伝搬を実現し、高配線密度と低クロストークを可能にし、高I/Oチップおよび小型化に対してより重要になる。
p−アラミド繊維は横方向に等方性で、ガラス転移温度未満で約3〜6ppm/℃の軸方向CTEを有するので、熱硬化性樹脂と組み合わせたとき、この特許文献4に記述の最終的な組成は、約3〜10ppm/℃の範囲のシリコンまたは半導体チップと適合させるために、制御または調整可能なCTEを有すると言われる。熱可塑性液晶ポリマ紙は、Vecrusと呼ばれる材料である(Vecrusは、Hoechst Celanese Corp.の登録商標)。LCP紙は、その会社のVectraポリマを用いる(Vectraも、Hoechst Celanese Corp.の登録商標)。
この特許文献4によると、その誘電率は3.25で、散逸係数は0.024〜60Hzである。ポリマ紙は、UL94−V0規格で、面内CTEは10ppm/℃未満である。アラミドマット上のこの材料の主張すべき利点は、低誘電率と、0.02%未満の非常に低い吸湿性である。不織りアラミドまたはLCP紙は、熱硬化性樹脂と共に用いて、最終組成の基板を形成する。この特許文献4で有用であると記述されている熱硬化性樹脂の例には、エポキシ、シアネート・エステル、ビスマレイミド、ビスマレイミド・トリアジン、マレイミドまたはそれらの組合せが含まれる。次に、低CTE強化材を含浸した樹脂を「B」段階まで部分的に重合し、プリプレグを形成し、プリプレグを切断、重ね合わせ、積層して、外部に銅シートを備えたサブコンポジットを形成する。
回路基板に用いられることで知られているさらに別の種類の絶縁性材料には、「発泡PTFE」材料として知られているものが含まれ、PTFEはもちろん、ポリテトラフルオロエチレンを指している。このような材料のより一般的な例は、E.I.DuPont de Nemours and Companyで販売されている前述のTeflonである。
特許文献5には、例えば、回路基板積層、マルチチップ・モジュール、および他の電気用途等の様々な接着用途で、接着層として機能するのに適した接着シート(または「接合フィルム」)材料が記述されている。
接着シートは、特許文献6に開示されているもの等の発泡ポリテトラフルオロエチレン(PTFE)材料から構成されると記述されている。好ましくは、材料には無機フィラを充填し、次のように構成される。セラミックフィラは、分散生成PTFEの分散水溶液に含ませる。小さな粒子状のフィラは、通常は40μm未満の大きさで、好ましくは15μm未満である。フィラは、量的に共凝固する前に導入し、その量は最終的な樹脂含浸複合材に対して、PTFE内に10〜60重量%、好ましくは40〜50重量%のフィラを提供する。充填したPTFE分散液は次に、通常は急速に撹拌して共凝固させる。次に、共凝固充填PTFEが添付される。次に、ミネラル・スピリットやグリコール等の一般的なペースト押し出し潤滑剤で充填材料を滑らかにし、ペーストを押し出す。押し出し物は一般にカレンダ処理し、次に1.2〜5000回、この特許では好ましくは2〜100回、毎秒10%を超える延伸速度、35〜327℃の温度で急速に延伸する。潤滑剤は、必要に応じて、延伸前に押し出し物から取り除くこともできる。得られた発泡多孔質充填PTFEは次に、溶媒内に約2〜70%の接着剤を含むワニス溶液に浸漬、カレンダ処理、またはドクターブレード処理することで、接着剤を含湿させる。湿潤させた複合材は次に、張り枠に取り付け、約165℃で1〜3分でB段階にする。こうして得られたシート状接着剤は、(a)PTFE9〜65重量%、(b)粒子状の無機フィラ9〜60重量%、(c)充填PTFEウェブの多孔性構造に含湿させた接着剤5〜60重量%からなる。
発泡PTFE基板材料の他の種類は、前述の特許文献6、さらに特許文献7〜特許文献9に記載されている。特許文献9は、このような基板材料の一部として用いたノードおよび繊維の両方を実質的に調査し、それらをノードの高さ、幅、長さ、および繊維の長さ等の寸法的制約に分解しているので特に興味深い。
PCB等の回路基板の製造方法のさらに別の例は、次の文書に記述され図示されている。これらの文書は、米国特許第3,962,653号(バセット)、米国特許第4,579,772号(バット、他)、米国特許第4,642,160号(バーゲス)、米国特許第4,675,789号(クワバラ、他)、米国特許第4,713,137号(セクストン)、米国特許第4,783,345号(クリーバーグ、他)、米国特許第4,864,722号(ラザリニ、他)、米国特許第5,129,142号(ビンドラ、他)、米国特許第5,229,550号(ビンドラ、他)、米国特許第5,368,921号(イシイ、他)、米国特許第5,376,453号(ヴォン ゲンツォウ、他)、米国特許第5,483,101号(シモト、他)、米国特許第5,565,267号(カポット、他)、米国特許第5,648,171号(ヴォン ゲンツォウ、他)、米国特許第5,670,262号(ダルマン)、米国特許第5,677,045号(ナガイ、他)、米国特許第5,685,070号(アルポウ、他)、米国特許第5,726,863号(ナカヤマ、他)、米国特許第5,814,405号(ブランカ、他)、米国特許第5,981,880号(アペル、他)、米国特許第6,018,196号(ノディン)、米国特許第6,042,685号(シナダ、他)、米国特許第6,119,338号(ワング、他)、米国特許第6,143,401号(フィッチャー、他)、米国特許第6,212,769号(ボイコ、他)、米国特許第6,248,959号(シルヴェスター)、米国特許第6,291,779号(ルベール、他)、米国特許第6,378,201号(ツカダ、他)、米国特許第6,405,431号(パーク、他)、米国特許第6,506,979号(シェルナット、他)、米国特許第6,541,589号(バイリー、他)、米国特許第6,586,687号(リー、他)、米国特許出願第2002-150673号(トーン、他)、米国特許出願第2002-170827号(フルヤ)、米国特許出願第2002-172019号(スズキ、他)、米国特許出願第2002-190378号(シュー、他)、米国特許出願第2003-22013号(ジャップ、他)、日本特開昭56-49271号(ニシカワ、他)、日本特開昭70-86710号(ナガイ、他)、日本特開昭70-97466号(アズマ、他)、日本特開昭80-92394号(ヨネクラ、他)、日本特開2001-15912A2号(コウジ)、日本特開2002-223070号(コウジ、他)である。
米国特許第5,246,817号公報 米国特許第6,207,595号公報 米国特許第5,418,689号公報 米国特許第6,323,436号公報 米国特許第5,652,055号公報 米国特許第3,953,566号公報 米国特許第4,187,390号公報 米国特許第4,482,516号公報 米国特許第4,187,390号公報
この発明の第一の目的は、回路基板技術を拡大することである。
別の目的は、新規で独自の電気的絶縁構造体を提供することであり、その電気的絶縁構造体を用いて回路基板の電気的絶縁層を形成し、その回路基板は既存の製造手順を用いて製造できる。
この発明の一実施例によると、PCB、チップキャリア、および同様の電子パッケージ製品での使用に適した電気的絶縁構造体を提供し、前記電気的絶縁構造体は、硬化樹脂材料と、硬化樹脂材料内の粒子状フィラを有し、電気的絶縁構造体は電気的絶縁層としてPCB、チップキャリアまたは同様の電子パッケージ製品内で用いる実質的な固体層を形成し、前記電気的絶縁層が連続的な繊維、半連続的な繊維またはその一部として同様のものを含まないようにする。
この発明は、PCB等の回路基板の生産で用いる電気的絶縁層に形成されるような電気的絶縁構造体に著しい改善をもたらす。この発明の特に重要な特徴の一つは、樹脂および所定の粒子を含むが、その一部として連続的または半連続的なガラスファイバ等を含まない絶縁性材料を提供することである。前述のように、このような連続的な長さの繊維は従来、最終的な多層構造への、後述する層の処理(特に積層の激しい加圧や温度)に耐えれるように、多くの基板絶縁性材料で得られる電気的絶縁層に十分な強度を提供するために必要と思われていた。これらの材料の連続的、または実質的に連続的で長い撚り線を、粒子の使用と共に除去することは、孔の形成を容易にし、線幅および厚さを低減する機会を増やし、基板密度の増大に対する設計要件を満足させる。
このような発明は、技術的に著しい発展を示すと思われる。
以上の課題を解決するために、まず、請求項1に係る発明の採った手段は、
「PCB、チップキャリアおよび同様の電子パッケージ製品での使用に適した電気的絶縁構造体であって、
硬化させた樹脂材料と、この硬化させた樹脂材料内の粒子状フィラとを有した電気的絶縁層を形成して、
この電気的絶縁層が、PCB、チップキャリアまたは同様の電子パッケージ製品内で用いる実質的な固体層を形成するとともに、この電気的絶縁層内に、連続的な繊維、半連続的な繊維、または同様のものを、一部としても含まないようにしたことを特徴とする電気的絶縁構造体」
であり、請求項2に係る発明の採った手段は、
「前記硬化させた樹脂材料がポリマ樹脂である請求項1記載の電気的絶縁構造体」
であり、請求項3に係る発明の採った手段は、
「前記ポリマ樹脂が、高ガラス転移温度(Tg)を示す請求項2記載の電気的絶縁構造体」
であり、請求項4に係る発明の採った手段は、
「前記樹脂材料が、実質的にジシアンジアミドを含まない請求項3記載の電気的絶縁構造体」
である。
また、請求項5に係る発明の採った手段は、
「前記硬化させた樹脂が、高分子量の反応性熱硬化型樹脂である請求項2記載の電気的絶縁構造体」
であり、請求項6に係る発明の採った手段は、
「前記硬化させた樹脂が、約20〜90重量%の前記実質的な固体層を構成する請求項2記載の電気的絶縁構造体」
である。
さらに、請求項7に係る発明の採った手段は、
「前記粒子状フィラは、アルミナ、酸化アルミニウム、窒化アルミニウム、窒化シリコン、炭化シリコン、酸化ベリリウム、窒化ホウ素、ダイヤモンド粉末、酸化チタン、シリカ、セラミックおよびそれらの組合せからなるグループから選択したものであることを特徴とする請求項1記載の電気的絶縁構造体」
であり、請求項8に係る発明の採った手段は、
「前記シリカは、球状アモルファス・シリカ、中空シリカ微小球およびそれらの組合せからなるグループから選択した請求項7記載の電気的絶縁構造体」
であり、請求項9に係る発明の採った手段は、
「前記粒子状フィラが各々、約200Å〜35μmの範囲内のサイズを有する請求項1記載の電気的絶縁構造体」
であり、請求項10に係る発明の採った手段は、
「前記粒子状フィラが、約10〜80重量%の前記電気的絶縁層を構成する請求項1記載の電気的絶縁構造体」
であり、請求項11に係る発明の採った手段は、
「前記粒子状フィラは、カップリング剤を有する請求項1記載の電気的絶縁構造体」
であり、請求項12に係る発明の採った手段は、
「前記カップリング剤が、シランである請求項11記載の電気的絶縁構造体」
である。
さらに、請求項13に係る発明の採った手段は、
「前記電気的絶縁層が、約2.8〜4.0の範囲内の誘電率を有する請求項1記載の電気的絶縁構造体」
であり、請求項14に係る発明の採った手段は、
「前記電気的絶縁層が、約165℃〜200℃の範囲内のTgを有する請求項1記載の電気的絶縁構造体」
であり、請求項15に係る発明の採った手段は、
「前記電気的絶縁層が、1MHzで、約0.005〜0.028の範囲内の損失係数を有する請求項1記載の電気的絶縁構造体」
であり、請求項16に係る発明の採った手段は、
「前記電気的絶縁層が、約300〜330℃の範囲内の分解温度を有する請求項1記載の電気的絶縁構造体」
であり、請求項17に係る発明の採った手段は、
「前記電気的絶縁層は、柔軟剤を有する請求項1記載の電気的絶縁構造体」
である。
そして、請求項18に係る発明の採った手段は、
「前記柔軟剤が、Inchem PKHS−40である請求項17記載の電気的絶縁構造体」
であり、請求項19に係る発明の採った手段は、
「前記樹脂材料は、フロー制御添加剤を有する請求項1記載の電気的絶縁構造体」
であり、請求項20に係る発明の採った手段は、
「前記フロー制御添加剤が、Degussa R−972である請求項19記載の電気的絶縁構造体」
である。
以上の通り、本発明においては、
「PCB、チップキャリアおよび同様の電子パッケージ製品での使用に適した電気的絶縁構造体であって、
硬化させた樹脂材料と、この硬化させた樹脂材料内の粒子状フィラとを有した電気的絶縁層を形成して、
この電気的絶縁層が、PCB、チップキャリアまたは同様の電子パッケージ製品内で用いる実質的な固体層を形成するとともに、この電気的絶縁層内に、連続的な繊維、半連続的な繊維、または同様のものを、一部としても含まないようにしたこと」
にその構成上の主たる特徴があり、これにより、回路基板技術を拡大することができて、新規で独自の電気的絶縁構造体を提供することができるのであり、その電気的絶縁構造体を用いて回路基板の電気的絶縁層を形成し、その回路基板は既存の製造手順を用いて製造できる。
また。この発明は、PCB等の回路基板の生産で用いる電気的絶縁層に形成されるような電気的絶縁構造体に著しい改善をもたらす。この発明の特に重要な特徴の一つは、樹脂および所定の粒子を含むが、その一部として連続的または半連続的なガラスファイバ等を含まない絶縁性材料を提供することである。前述のように、このような連続的な長さの繊維は従来、最終的な多層構造への、後述する層の処理(特に積層の激しい加圧や温度)に耐えれるように、多くの基板絶縁性材料で得られる電気的絶縁層に十分な強度を提供するために必要と思われていた。これらの材料の連続的、または実質的に連続的で長い撚り線を、粒子の使用と共に除去することは、孔の形成を容易にし、線幅および厚さを低減する機会を増やし、基板密度の増大に対する設計要件を満足させる。
その他および別の目的、利点および機能と共に、この発明をよりよく理解するために、添付の図面と関連して、以降の開示内容および添付の請求項を参照する。
この明細書で用いられるとおりの「情報処理システム」は、ビジネス、科学、制御または他の用途の任意の形態の情報、知識またはデータを計算、分類、処理、送信、受信、検索、考案、切り替え、格納、表示、証明、測定、検出、記録、再生、操作または利用するように主に設計した任意の機器または機器の集合体を意味しなければならない。例として、パーソナル・コンピュータ、およびコンピュータサーバやメインフレーム等の大型プロセッサが含まれる。このような製品は公知の技術であり、その一部としてPCBおよび他の形態の回路基板を含むことも知られており、その動作要件に従ってこのような部品を複数含むものもある。
図1は、この明細書で開示する電気的絶縁構造体を用いる回路基板の形成における最初のステップを示している。以降からわかるように、この発明の主な特徴は、回路基板の一部としての電気的絶縁層であり、基板内に高密度のスルーホールのアレイを提供し、同時に狭い間隔で隣接する孔の間の電気的短絡等を防ぐことができる。つまり、この独自の電気的絶縁層内に、比較的細い(直径の)スルーホールを非常に高密度で集中させることができ、さらに導電性を設け(一般にメッキして)、回路基板を組み込んでいる最終的な構造内の所定の導電層(例えば、信号、電源、接地など)の間に高密度の回路接続を提供できる。最も重要なことは、この新規の絶縁性材料は、既知の非常に多くの電気的絶縁層(同様の最も既知のものは前述の「FR4」材料)で必要とされるガラスファイバの繊維等の連続的または半連続的な繊維を含まない。
上述したように、このような繊維の使用は、繊維やその材料が孔内に入り込むので、孔の形成やメッキ段階の基板製造の際に悪影響を及ぼすことが多く、それらは隣接する導電性孔への導電経路のベースとなることがある。この種の単一の電気的短絡は、本来の用途で動作できない最終的なPCBまたはチップキャリアをもたらし、製造コストが高くなる。この明細書で開示する独自の材料は、この欠点を克服し、同時に比較的高い絶縁信頼性と比較的薄い最終的な層を保証し、基板を用いる最終製品(例えば、チップキャリアまたはPCB)を現在の高密度要件の多くに適合させる場合、これらは両方とも非常に望ましいものとなる。
この発明の回路基板を形成するために用いる絶縁性材料は、所定の体積の微粒子と共に樹脂材料を用い、その微粒子は下記に定義した様々な材料からなり、二つの例はシリカとセラミック、およびそれらの組合せである。その他は、下記に列挙されている。好ましい実施例では、絶縁性樹脂は、Huntsman Advanced Materials in Brewster,New Yorkから入手可能なHuntsman LZ−8213等の高Tg(ガラス転移温度)のDICY(ジシアンジアミド)を含まないエポキシである。場合によっては、Inchem Corporation in Rock Hill,South Carolinaから入手可能なInchem PKHS−40等の高分子量反応性熱硬化型樹脂を添加し、強度および塗膜の剥離抵抗を与えることもできる。この材料は、柔軟剤としても機能する。Tatsumori PLV−6球状アモルファス・シリカを添加し、熱膨張係数(CTE)を制御することもできる。
このシリカは、Tatsumori,Ltd.,Tokyo,Japan(代理店Tatsumori U.S.A.,Inc.,New York,New York)から入手できる。このフィラの球状の性質は、フィラの高容量負荷を可能にし、塗膜の融解粘度をあまり高くしないので、FR−4で用いられるような通常の積層工程を除外しなくてもよい。場合によっては、Degussa Corporation,Pigments Divition,Teterboro,New Jerseyから入手可能なDegussa R−972等のチキソトロープを添加し、塗膜ワニスを含む溶媒の溶解粘度と、B段階絶縁性塗膜の融解粘度(塗膜は製造工程でこの段階であると仮定する)の間のバランスを向上させる。つまり、Degussa R−972は、フロー制御添加剤として機能する。
エポキシ用の適切な触媒には、イミダゾール等のアミン、ベンジルジメチルアミン、1.3−テトラメチル・ブタン・ジアミン、トリス(ジメチルアミノメチル)フェノール、ピリジン、トリエチレンジアミン等の第三アミン、およびオクチル酸スズ等の酸性触媒が含まれる。Brand Nu Laboratories,Meriden,Connecticutから入手可能なM.E.K.等の溶媒を添加して、様々な樹脂を溶解し、フィルム・キャリアの塗膜を形成することもできる。場合によっては、シラン(一例は、Dow−Corning Corporation,Midland,Michiganから入手可能なDow−Corning Z−6040)を添加して、フィラと樹脂の界面の接着性を改善できる。
粒子の体積組成は、電気的絶縁層の全体積に対して約10〜80体積%の範囲である。この明細書で開示する電気的絶縁層の好ましい粒子体積は、約39%である。また、各粒子のサイズは約200Å〜35μmの範囲内で、好ましいサイズは約10μmである。上記の範囲は、この発明を制限するものではなく、他のものをこの発明で用いることも認められる。周囲環境への熱伝達性を向上させるために、他の熱伝導性および電気絶縁性フィラを用いることもできる。
このような粒子フィラには、酸化アルミニウム、92%アルミナ、96%アルミナ、窒化アルミニウム、窒化シリコン、炭化シリコン、酸化ベリリウム、窒化ホウ素、ダイヤモンド粉末(高圧またはプラズマCVD工程のいずれかで製造)が含まれる。特に好ましいフィラは、その高熱伝導性から酸化アルミニウムおよび窒化アルミニウムである。
好ましいフィラは、場合によっては、Dow−Corningのγアミノ・プロピル・トリエトキシ・シラン(A1100)、またはβ−(3,4−エポキシ・シクロヘキシル)エチルトリメトキシ・シラン(A186)、またはγ−グリシジルプロピルトリメトキシ・シラン(Z6040)等のカップリング剤で前処理することもできる。カップリング剤の量は、フィラの約0.25重量%で十分であることがわかっている。その量は、焼成後にカプラで処理したフィラの重量損失で決定できる。その量は、数モノレイヤを超えるべきではない。用いられる粒子は、それを含まない樹脂材料に比べて最終的な層を強化する。
さらに重要なことは、その粒子によって、完成した複合材構造が、20〜25ppm(100万分の一部)/℃の熱膨張範囲の比較的低い等方性の膨張性を有するようになる。さらに、その粒子は、破損および疲労抵抗、比較的低い吸湿性および粗い表面の質感を提供し、形成したスルーホールその他、例えば外面に、次にメッキを(特に銅で)行うことを十分容易にする。従って、所定の体積割合の粒子を添加することで、製品製造業者はCTEを調整できる。次に、上記の樹脂材料を用いて形成した電気的絶縁層の相対CTE値、および識別した粒子の対応する重量%を、次の表1に示す。
Figure 2005294829
上記の材料にスルーホールを開ける(例えば、一般に下記のレーザを用いる)際、このような孔のパターンを高密度に集中させても、メッキ(導電性にした)後、孔の電気的短絡は生じないことがわかっている。つまり、メッキ材料(一般に銅)には、ガラスファイバや他の繊維状材料を用いた場合に発生することがあるスルーホール間のマイグレーションが生じない。
上記の材料を用いて製造した電気的絶縁層は、物理的モデリングおよび工程開発解析によって定義されるように、次の表2に示すような主要な電気的、熱的、物理的特性および熱膨張性を有する。
Figure 2005294829
この発明の一実施例では、電気的絶縁層の1平方インチ内に全部で10,000個の孔を開けることができ、これは、この明細書内の独自の開示内容を用いて実現可能な高密度の孔パターンの極端な例を表している。約5,000〜10,000孔/平方インチの範囲のパターン密度は、この発明の開示内容を用いて容易に実現できる。上記のように、このような孔開けには好ましくはレーザ、特にYAGレーザが用いられ、この発明の一実施例では電気的絶縁層内に約50スルーホール/秒で設けることができる。
この明細書の内容からさらにわかるように、ここで形成した回路基板の特定の用途は、この発明の譲受人が製造および販売するようなチップキャリア、PCBまたは他の電子パッケージ製品の一部である。特定の一例は、Hyper−BGAチップキャリアの名称で販売されているチップキャリアである(Hyper−BGAは、Endicott Interconnect Technologies,Inc.の登録商標)。この発明はもちろん、チップキャリアまたは高レベルPCBにさえ限定されない。このような複数の回路基板は(「コア」とも呼ばれ、特定の例では、コアが一つ以上の電源面を含み、主にこの能力において機能する場合は「電源コア」と呼ばれる)、最終製品に対して望まれる動作要件に応じて、このようなキャリアまたはPCB内に組み込むことができる。下記のように、「コア」は、導電体および絶縁性を含む他の層と容易に「積み重ね」、互いに接合し(好ましくは既存のPCB積層工程を用いる)、多層キャリアまたは多層PCBを構成する。このように形成した積層にはさらに、既存のフォトリソグラフィック工程を含む別の工程を施し、その外側の導電層に回路パターンを形成する。下記に説明するように、このような外部回路パターンは導電パットを含み、その上にハンダ球等の導電体を配置し、その必要があれば、半導体チップ、PCBおよびチップキャリア等の他の部品にその構造を接続できる。
従って、この発明の独自の開示内容は、数多くの電子パッケージ製品に適用できる。重要なことは、この発明は、より大きな多層構造内に高密度のスルーホール・パターンおよび相互接続機能を備えた回路基板(例えば、高密度「コア」)を組み込むことができ、その多層構造の他の層の部分はこのような密度および動作機能を持たない。従って、その構造の大部分を「標準的な」多層製品で製造し、このような「標準」の既存の工程の一部として、この明細書で開示した独自のサブコンポーネントを単に追加できる。回路基板コアを内部に配置した場合、多層製品の他の密度の低い部分の間で高密度接続を可能にし、その少なくとも一部で、この発明の独自の機能を前記製品に与えることができる。
図1に示すように、この明細書で開示したような電気的絶縁層を含む回路基板を形成する最初の好ましいステップには、多層部材11、11’を合わせることが含まれる。各部材には好ましくは、この明細書で定義した組成を備えた絶縁性材料の比較的薄い層13と、その上の導電層15(好ましくは銅)が含まれる。層13は各々、好ましくは厚さ(T2)が約1〜4ミル(1000分の1インチ)、さらに好ましくは2ミル(0.002インチ)である。各導電層は、厚さわずか約0.25〜1.5ミルの範囲内のより薄い厚さ(T1)である。好ましい厚さは、0.5ミルである。その組成の一部として樹脂を含む各電気的絶縁層は好ましくは、「B段階」の状態として従来から知られているものである。
積層部材11、11’は、既存のPCB積層工程を用いて、互いに位置合わせし接合する。一例では、使用した全圧力は約400ポンド/平方インチ(psi)、温度は約188℃、時間は約90分であった。その結果、上記と各々実質的に同じ厚さの外側導電層15であるが、約4.2ミルの圧縮した厚さを備えた共通中間電気的絶縁層13’を有し、最終的な全基板厚(T3)が約5.6ミルの積層基板21(図2)が得られる。このような積層の結果としての中間電気的絶縁層13’は、ここでは「C段階」の状態として技術的に呼ばれるものである。この基板はさらに、この明細書で定義される回路基板のベースを構成するために機能し、さらに定義されるように、PCBまたはチップキャリア等のより厚い多層製品の「コア」基板として機能できる。
図3において、基板21(図示するために、図1、2より大きなスケールでは示されていない)は、既存のフォトリソグラフィック・ステップをここで施し、外側の導電層15を「回路化」する。つまり、既知の工程を用いて層15を処理し、その上に所望のパターンを形成する。このパターンには、各々の層に少なくともいくつかの開口部17が含まれ、その層は図のように互いに相対するよう位置合わせする。さらに、一方または両方の層内にラインやパッド19等の別の回路形状を提供することも、この発明の範囲内である。基板21が「電源コア」として機能する場合、層15は一般に、その内部に開口部19を含むだけである。しかし、一方または両方の層15が別の能力、例えば信号層として機能する場合、他のパターンを設けることもできる。従って、図3(および図4〜6)のパターンは、この発明の範囲を制限するものではない。
図4において、基板21は、その両側の絶縁性材料の別の層31を含むように示されており、各層には好ましくは、その上の薄い導電層(例えば銅)が含まれる。この発明の一例では、層31、33は各々図1の層13、15と同じ材料および厚さから構成され、従来から知られている積層工程を用いて、基板21上に積層される。他の許容可能な層13には、duPontのThermountアラミド繊維マット紙を基盤とする不織り強化材が含まれる。プリプレグの製造に用いられる標準的な含浸法を用いて、ThermountにDriClad樹脂を塗布することもできる(DriCladは、Endicott Interconnect Technologies,Inc.の登録商標であり、この樹脂製品はPCBおよびチップキャリアの製品ラインのいくつかの一部として、この会社が販売した電気的絶縁層の一部を構成する)。樹脂を形成したThermountを提供する他の供給者には、Shin−Kobe Electrical Machinery Co.,Ltd.,in Japanの製品、およびArlon Corporation,Engineered Laminates and Coatings Division in East Providence,Rhode Islandが製造したArlon,55−LMが含まれる。積層後、各導電層33はその内部に複数の開口部41を含むように「個別化」し、図5に示されているように、それに隣接して配置し(ただし中間層31で分離した)導電層15内の各開口部17に対して位置合わせする。
なお、少なくとも一つの開口部41を対応する開口部17に対して位置合わせするが、他のおそらくより小さい開口部41はそれほど位置合わせせず、層15(一つがそのように形成されていれば)上に形成した回路の他の部分と位置合わせしてもよい。形成した開口部41によって、上記の種類のレーザを用いて、図5の構造内にスルーホールを開ける。レーザは、図6に示されているように、一対の位置合わせした開口部17と対応する位置合わせした開口部41がどこにあっても、図5の構造の厚さ全体にスルーホールを開けられる。一実施例では、各々わずか約2ミルの直径を備えた全部で10,000個の孔を、これらの位置合わせした方向で、構造の各平方インチ内に配置できる。これも、この発明の開示内容を用いて実現可能な高密度パターンを表している。
図5の構造の厚さ全体を貫通するスルーホール51のこの高密度パターンに加えて、図6に示されているように、孔51の形成と同時に、導電層15のみに到達するより浅いスルーホール53を形成することもできる。これらの後者の孔の目的は、例えば、一方の所定の信号ラインから他方のラインに、導電層33で層15に電気的接続を結果的に形成することであり、ここでも層15は信号伝搬導電面として機能すると仮定しているが、必要であれば、この発明により汎用性を加えることもできる。層15を接地面として機能させ、必要であれば接地させることができる。さらに、スルーホール51は構造の厚さ全体(図6参照)を介して設けることも、層15がこのようなラインを含むか、完全に信号面であれば、(隣接する)信号ラインまたは層に対してのみ設け、構造内の所定の内部の信号ラインや層に、外部の信号層33等を接続することもできる。なお、スルーホール51、53は(必要であれば)導電材料と共に配置し、好ましい材料は厚さわずか約0.5〜0.75ミルの銅である。好ましいメッキ工程は、電解メッキであっても無電解メッキであってもよく、このようなメッキに利用可能なメッキ装置で決まる。スルーホールの電解および無電解メッキは従来からよく知られており(この明細書で開示した比較的小さな直径のものを除く)、従ってさらに説明する必要はないと思われる。
また、図6では、その内部にスルーホールを形成した構造の両側にさらに別の電気的絶縁層71(破線)、および各電気的絶縁層上に別の導電体層73(同様に破線)が見られる。これは、いくつかの別の電気的絶縁層および導電層を図6の構造に追加し、図3〜6に示した数より多い層を備えたPCBまたは積層チップキャリア等のより大きな多層最終製品を構成できることを示している。これらの別の層も各々、この明細書で開示したとおりの電気的絶縁構造体から好ましくは形成できる。さらに、より大きく厚い構造内に、図6(または図3にさえ)示されているような複数の内部回路基板の「コア」を組み込み、その内部の複数の位置に、この発明の開示内容を備えた最終構造を設けることができる。このために、図3、および図4〜6の追加の層の両方の実施例を、このような「コア」と考えることができる。
図7は、この明細書で開示した回路基板を用いて形成できる電気的組み立て品81の一例を示している。上記のように、この明細書の開示内容に従って形成した各基板は、PCB、チップキャリアまたは同様のもの等の既知の種類のより大きな基板内で用いることもできる。図7は、これらの二つのより大きな部品を示しており、一方はチップキャリア83で、他方はPCB85である。明らかに、PCB85は、パーソナル・コンピュータ、メインフレーム、サーバ等の電気部品(図示せず)内に配置し、それに電気的に接続する。図のように、チップキャリア83は一般に、PCB85等の下側の基板上に配置し、それに電気的に接続する。このようなキャリアも一般に、その上に配置した半導体チップ87を有し、キャリアに電気的に接続されている。図7の実施例では、チップとキャリアの間、およびキャリアとPCBの間の接続は、各々ハンダ球89、89’を用いて実現される。このような接続は従来から知られており、さらに説明する必要はないと考えられる。図7の重要性は、チップキャリア83とPCB85内で、この発明の電気的絶縁構造体を用いて形成し、その一部を構成する一枚以上の回路基板91(破線)の使い方を示していることである。二枚の基板91はPCB85内で用いられるように示され、一つだけがキャリア83内に示されている。上記のように、この発明は、図示された数には限定されない。例えば、各々がPCB内の特定の回路の「コア」(例えば「電源コア」)を構成する三枚以上の基板91を用いて、この発明の非常に好ましい開示内容をPCBに提供することもできる。
現時点で、この発明の好ましい実施例と考えられるものを示し説明しているが、添付の請求項に定義されているように、この発明の範囲から逸脱することなく、様々な変更および修正を行うことができるのは、当業者には明らかである。
発明の好ましい実施例による組成から形成した電気的絶縁層の使用に適した回路基板を製造するために用いられる最初のステップを示す部分拡大断面図である。 同回路基板製造の2番目のステップを示す部分拡大断面図である。 同回路基板製造の3番目のステップを示す部分拡大断面図である。 同回路基板製造の4番目のステップを示す部分拡大断面図である。 同回路基板製造の5番目のステップを示す部分拡大断面図である。 同回路基板製造の6番目のステップを示す部分拡大断面図である。 図1及び図2に示した回路基板を組み立てた電気的組み立て品の正面図である。
符号の説明
11、11′ 積層部材
13、13′ (電気的絶縁)層
15 導電層
17 開口部
19ラインやパッド
21 基板
31、33 層
41 開口部
51 スルーホール
53 浅いスルーホール
71 電気的絶縁層
73 導電体層
81 電気的組み立て品
83 チップキャリア
85 PCB
87 半導体チップ
89、89′ ハンダ球
91 回路基板

Claims (20)

  1. PCB、チップキャリアおよび同様の電子パッケージ製品での使用に適した電気的絶縁構造体であって、
    硬化させた樹脂材料と、この硬化させた樹脂材料内の粒子状フィラとを有した電気的絶縁層を形成して、
    この電気的絶縁層が、PCB、チップキャリアまたは同様の電子パッケージ製品内で用いる実質的な固体層を形成するとともに、この電気的絶縁層内に、連続的な繊維、半連続的な繊維、または同様のものを、一部としても含まないようにしたことを特徴とする電気的絶縁構造体。
  2. 前記硬化させた樹脂材料がポリマ樹脂である請求項1記載の電気的絶縁構造体。
  3. 前記ポリマ樹脂が、高ガラス転移温度(Tg)を示す請求項2記載の電気的絶縁構造体。
  4. 前記樹脂材料が、実質的にジシアンジアミドを含まない請求項3記載の電気的絶縁構造体。
  5. 前記硬化させた樹脂が、高分子量の反応性熱硬化型樹脂である請求項2記載の電気的絶縁構造体。
  6. 前記硬化させた樹脂が、約20〜90重量%の前記実質的な固体層を構成する請求項2記載の電気的絶縁構造体。
  7. 前記粒子状フィラは、アルミナ、酸化アルミニウム、窒化アルミニウム、窒化シリコン、炭化シリコン、酸化ベリリウム、窒化ホウ素、ダイヤモンド粉末、酸化チタン、シリカ、セラミックおよびそれらの組合せからなるグループから選択したものであることを特徴とする請求項1記載の電気的絶縁構造体。
  8. 前記シリカは、球状アモルファス・シリカ、中空シリカ微小球およびそれらの組合せからなるグループから選択した請求項7記載の電気的絶縁構造体。
  9. 前記粒子状フィラが各々、約200Å〜35μmの範囲内のサイズを有する請求項1記載の電気的絶縁構造体。
  10. 前記粒子状フィラが、約10〜80重量%の前記電気的絶縁層を構成する請求項1記載の電気的絶縁構造体。
  11. 前記粒子状フィラは、カップリング剤を有する請求項1記載の電気的絶縁構造体。
  12. 前記カップリング剤が、シランである請求項11記載の電気的絶縁構造体。
  13. 前記電気的絶縁層が、約2.8〜4.0の範囲内の誘電率を有する請求項1記載の電気的絶縁構造体。
  14. 前記電気的絶縁層が、約165℃〜200℃の範囲内のTgを有する請求項1記載の電気的絶縁構造体。
  15. 前記電気的絶縁層が、1MHzで、約0.005〜0.028の範囲内の損失係数を有する請求項1記載の電気的絶縁構造体。
  16. 前記電気的絶縁層が、約300〜330℃の範囲内の分解温度を有する請求項1記載の電気的絶縁構造体。
  17. 前記電気的絶縁層は、柔軟剤を有する請求項1記載の電気的絶縁構造体。
  18. 前記柔軟剤が、Inchem PKHS−40である請求項17記載の電気的絶縁構造体。
  19. 前記樹脂材料は、フロー制御添加剤を有する請求項1記載の電気的絶縁構造体。
  20. 前記フロー制御添加剤が、Degussa R−972である請求項19記載の電気的絶縁構造体。
JP2005088940A 2004-03-31 2005-03-25 回路基板に用いる電気的絶縁層を形成するための電気的絶縁構造体 Pending JP2005294829A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/812,889 US7270845B2 (en) 2004-03-31 2004-03-31 Dielectric composition for forming dielectric layer for use in circuitized substrates

Publications (1)

Publication Number Publication Date
JP2005294829A true JP2005294829A (ja) 2005-10-20

Family

ID=34887687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088940A Pending JP2005294829A (ja) 2004-03-31 2005-03-25 回路基板に用いる電気的絶縁層を形成するための電気的絶縁構造体

Country Status (4)

Country Link
US (2) US7270845B2 (ja)
EP (1) EP1583108A1 (ja)
JP (1) JP2005294829A (ja)
TW (1) TW200614276A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006086082A2 (en) 2004-12-23 2006-08-17 Northwestern University Siloxane-polymer dielectric compositions and related organic field-effect transistors
US8084863B2 (en) * 2005-03-23 2011-12-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with continuous thermoplastic support film dielectric layers
US7646098B2 (en) * 2005-03-23 2010-01-12 Endicott Interconnect Technologies, Inc. Multilayered circuitized substrate with p-aramid dielectric layers and method of making same
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
FR2895924B1 (fr) * 2006-01-10 2009-09-25 Valeo Electronique Sys Liaison Procede de brasage entre eux d'au moins deux organes empiles
US8294040B2 (en) 2006-02-20 2012-10-23 Daicel Chemical Industries, Ltd. Porous film and multilayer assembly using the same
US20080161464A1 (en) * 2006-06-28 2008-07-03 Marks Tobin J Crosslinked polymeric dielectric materials and methods of manufacturing and use thereof
EP2089442B1 (en) 2006-11-28 2014-10-01 Polyera Corporation Photopolymer-based dielectric materials and methods of preparation and use thereof
US7907090B2 (en) * 2007-06-07 2011-03-15 Vishay Intertechnology, Inc. Ceramic dielectric formulation for broad band UHF antenna
WO2009152422A1 (en) * 2008-06-13 2009-12-17 E.I. Du Pont De Nemours And Company Insulating paste for low temperature curing application
DE102008048874A1 (de) * 2008-09-25 2010-04-08 Siemens Aktiengesellschaft Beschichtungen für elektronische Schaltungen
US9141412B2 (en) * 2009-06-16 2015-09-22 Microsoft Technology Licensing, Llc Terminal services application virtualization for compatibility
US20110017498A1 (en) * 2009-07-27 2011-01-27 Endicott Interconnect Technologies, Inc. Photosensitive dielectric film
US20110207866A1 (en) * 2010-02-25 2011-08-25 Japp Robert M Halogen-Free Dielectric Composition For use As Dielectric Layer In Circuitized Substrates
TWI395310B (zh) * 2010-04-29 2013-05-01 Advanced Semiconductor Eng 基板及應用其之半導體封裝件與其製造方法
JP5482605B2 (ja) * 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法
CN103364674B (zh) * 2012-03-30 2016-01-20 北大方正集团有限公司 玻纤束阳极漏电失效的判定方法
WO2014014947A1 (en) * 2012-07-17 2014-01-23 Hedin Logan Brook Thermally conductive printed circuit boards
WO2014022261A1 (en) * 2012-08-03 2014-02-06 Tyco Electronics Corporation Optical fiber fan-out device
WO2015005029A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
CN104427792B (zh) * 2013-09-06 2017-07-28 欣兴电子股份有限公司 多层电路板的制作方法
CN104427793B (zh) * 2013-09-06 2017-06-30 欣兴电子股份有限公司 多层电路板的制作方法
US9198303B2 (en) * 2013-11-07 2015-11-24 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
TWI572256B (zh) * 2014-01-09 2017-02-21 上海兆芯集成電路有限公司 線路板及電子總成
CN103755989B (zh) * 2014-01-14 2017-01-11 广东生益科技股份有限公司 电路基板及其制备方法
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
JP7237828B2 (ja) 2017-06-09 2023-03-13 ナガセケムテックス株式会社 エポキシ樹脂組成物、電子部品実装構造体およびその製造方法
FR3079961B1 (fr) * 2018-04-05 2022-05-27 Nexans Accessoire pour cable a conductivite thermique amelioree

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182518A (ja) * 1991-05-03 1993-07-23 Internatl Business Mach Corp <Ibm> 分子的多孔性エーロゲルで充填された低誘電率複合積層品
JPH11279261A (ja) * 1998-03-31 1999-10-12 Nippon Steel Chem Co Ltd 繊維強化複合材料用耐熱性エポキシ樹脂組成物
JP2001019834A (ja) * 1999-07-06 2001-01-23 Taiyo Ink Mfg Ltd 液状熱硬化性樹脂組成物及びそれを用いたプリント配線板の永久穴埋め方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2001524171A (ja) * 1997-05-06 2001-11-27 サイテク・テクノロジー・コーポレーシヨン 成形法のための予備成形物およびそのための樹脂
JP2002531689A (ja) * 1998-12-11 2002-09-24 イゾラ ラミネイト システムズ コーポレイション 積層材料を含む可視および蛍光染料
JP2004532906A (ja) * 2001-02-09 2004-10-28 ロンザ ア−ゲ− ノボラック−シアナート系プレポリマー組成物

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA962021A (en) * 1970-05-21 1975-02-04 Robert W. Gore Porous products and process therefor
FR2256582B1 (ja) * 1973-12-27 1976-11-19 Trt Telecom Radio Electr
JPS5649271A (en) 1979-09-28 1981-05-02 Matsushita Electric Works Ltd Phenol resin laminated board
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
US4579772A (en) * 1983-12-19 1986-04-01 International Business Machines Corporation Glass cloth for printed circuits and method of manufacture wherein yarns have a substantially elliptical cross-section
JPH023631Y2 (ja) * 1984-12-28 1990-01-29
GB8519290D0 (en) * 1985-07-31 1985-09-04 Dow Chemical Rheinwerk Gmbh Resin composition
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
ATE72450T1 (de) * 1986-12-15 1992-02-15 Siemens Nixdorf Inf Syst Verfahren zur herstellung von prepregs und deren verwendung.
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US4976813A (en) * 1988-07-01 1990-12-11 Amoco Corporation Process for using a composition for a solder mask
ATE107677T1 (de) * 1989-03-03 1994-07-15 Siemens Ag Epoxidharzmischungen.
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
JP2993065B2 (ja) * 1990-07-27 1999-12-20 三菱瓦斯化学株式会社 表面平滑金属箔張積層板
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
DE4340834A1 (de) * 1993-03-15 1994-09-22 Siemens Ag Phosphormodifizierte Epoxidharze, Verfahren zu ihrer Herstellung sowie ihre Verwendung
US6710259B2 (en) * 1993-05-17 2004-03-23 Electrochemicals, Inc. Printed wiring boards and methods for making them
JP3648750B2 (ja) 1993-09-14 2005-05-18 株式会社日立製作所 積層板及び多層プリント回路板
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JPH0797466A (ja) 1993-09-28 1995-04-11 Dainippon Ink & Chem Inc プリプレグ
JP2531464B2 (ja) * 1993-12-10 1996-09-04 日本電気株式会社 半導体パッケ―ジ
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH0892394A (ja) 1994-09-27 1996-04-09 Shin Kobe Electric Mach Co Ltd 積層板成形用プリプレグおよび積層板
JP3199592B2 (ja) * 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
US5670262A (en) * 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
JPH08321681A (ja) * 1995-05-26 1996-12-03 Hitachi Chem Co Ltd マルチワイヤ配線板およびその製造法
US5814405A (en) * 1995-08-04 1998-09-29 W. L. Gore & Associates, Inc. Strong, air permeable membranes of polytetrafluoroethylene
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
US6207595B1 (en) * 1998-03-02 2001-03-27 International Business Machines Corporation Laminate and method of manufacture thereof
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
US6291779B1 (en) * 1999-06-30 2001-09-18 International Business Machines Corporation Fine pitch circuitization with filled plated through holes
JP4282161B2 (ja) 1999-07-02 2009-06-17 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6944945B1 (en) * 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
US6506979B1 (en) * 2000-05-12 2003-01-14 Shipley Company, L.L.C. Sequential build circuit board
JP2002223070A (ja) 2001-01-29 2002-08-09 Hitachi Metals Ltd メタルコアプリント配線板用金属板の製造方法及びメタルコアプリント配線板の製造方法
US7192997B2 (en) * 2001-02-07 2007-03-20 International Business Machines Corporation Encapsulant composition and electronic package utilizing same
US6669805B2 (en) * 2001-02-16 2003-12-30 International Business Machines Corporation Drill stack formation
JP2003046250A (ja) * 2001-02-28 2003-02-14 Furukawa Electric Co Ltd:The ビア付きビルドアップ用多層基板及びその製造方法
WO2002088225A1 (en) * 2001-04-30 2002-11-07 Georgia Tech Research Corporation High dielectric polymer composites and methods of preparation thereof
KR100492498B1 (ko) * 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 프린트 배선판의 제조 방법
TW583348B (en) * 2001-06-19 2004-04-11 Phoenix Prec Technology Corp A method for electroplating Ni/Au layer substrate without using electroplating wire
US6586687B2 (en) * 2001-09-10 2003-07-01 Ttm Technologies, Inc. Printed wiring board with high density inner layer structure
US6541589B1 (en) * 2001-10-15 2003-04-01 Gore Enterprise Holdings, Inc. Tetrafluoroethylene copolymer
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182518A (ja) * 1991-05-03 1993-07-23 Internatl Business Mach Corp <Ibm> 分子的多孔性エーロゲルで充填された低誘電率複合積層品
JP2001524171A (ja) * 1997-05-06 2001-11-27 サイテク・テクノロジー・コーポレーシヨン 成形法のための予備成形物およびそのための樹脂
JPH11279261A (ja) * 1998-03-31 1999-10-12 Nippon Steel Chem Co Ltd 繊維強化複合材料用耐熱性エポキシ樹脂組成物
JP2002531689A (ja) * 1998-12-11 2002-09-24 イゾラ ラミネイト システムズ コーポレイション 積層材料を含む可視および蛍光染料
JP2001019834A (ja) * 1999-07-06 2001-01-23 Taiyo Ink Mfg Ltd 液状熱硬化性樹脂組成物及びそれを用いたプリント配線板の永久穴埋め方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2004532906A (ja) * 2001-02-09 2004-10-28 ロンザ ア−ゲ− ノボラック−シアナート系プレポリマー組成物

Also Published As

Publication number Publication date
TW200614276A (en) 2006-05-01
US20080003407A1 (en) 2008-01-03
US7270845B2 (en) 2007-09-18
US20050224767A1 (en) 2005-10-13
EP1583108A1 (en) 2005-10-05
US8445094B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP2005294829A (ja) 回路基板に用いる電気的絶縁層を形成するための電気的絶縁構造体
JP2005294833A (ja) 回路基板及びその製法、それを使用した電気アセンブリ及びそれを使用した情報処理システム
US7429789B2 (en) Fluoropolymer dielectric composition for use in circuitized substrates and circuitized substrate including same
US7470990B2 (en) Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US8499440B2 (en) Method of making halogen-free circuitized substrate with reduced thermal expansion
US8198551B2 (en) Power core for use in circuitized substrate and method of making same
TWI407850B (zh) 具有一作為部份電路之核心層的積層式印刷佈線板基材
US8211790B2 (en) Multilayered circuitized substrate with P-aramid dielectric layers and method of making same
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP2007266606A (ja) 回路基板用のフルオロポリマー絶縁性組成物およびこれから成る回路基板
US8084863B2 (en) Circuitized substrate with continuous thermoplastic support film dielectric layers
JP2013089902A (ja) 配線基板及びその製造方法
US7145221B2 (en) Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7931830B2 (en) Dielectric composition for use in circuitized substrates and circuitized substrate including same
JP2007129215A (ja) 回路基板において使用される絶縁組成物、およびこの絶縁組成物を使用して形成した回路基板
US20090258161A1 (en) Circuitized substrate with P-aramid dielectric layers and method of making same
US20110207866A1 (en) Halogen-Free Dielectric Composition For use As Dielectric Layer In Circuitized Substrates
JP2020057767A (ja) プリント配線基板
JP2006203142A (ja) 半導体パッケージ用多層プリント配線板
JP5100429B2 (ja) 多層プリント配線板の製造方法
JP2000165000A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080305

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101206