JP2005294797A - 集積回路用メモリアーキテクチャ、集積回路の製造方法、及び集積回路の作動方法 - Google Patents

集積回路用メモリアーキテクチャ、集積回路の製造方法、及び集積回路の作動方法 Download PDF

Info

Publication number
JP2005294797A
JP2005294797A JP2004292676A JP2004292676A JP2005294797A JP 2005294797 A JP2005294797 A JP 2005294797A JP 2004292676 A JP2004292676 A JP 2004292676A JP 2004292676 A JP2004292676 A JP 2004292676A JP 2005294797 A JP2005294797 A JP 2005294797A
Authority
JP
Japan
Prior art keywords
memory array
integrated circuit
erasing
operation algorithm
hole injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004292676A
Other languages
English (en)
Other versions
JP4686161B2 (ja
Inventor
Chih-Chieh Yeh
致▲皆▼ 葉
Wen-Jer Tsai
文哲 蔡
Tao-Cheng Lu
道政 盧
Chih-Yuan Lu
志遠 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of JP2005294797A publication Critical patent/JP2005294797A/ja
Application granted granted Critical
Publication of JP4686161B2 publication Critical patent/JP4686161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

【課題】集積回路用メモリアーキテクチャ、集積回路の製造方法、及び集積回路の作動方法を提供。
【解決手段】集積回路用メモリアーキテクチャは、第１のデータ用途パターンのためのデータを保存するように構成された第１のメモリアレイ１０２と、別のデータ用途パターンのためのデータを保存するように構成された第２のメモリアレイ１０１とを備え、前記第１のメモリアレイと前記第２のメモリアレイは、両方のアレイにおいて、略同一構造を有する電荷蓄積系の不揮発性メモリセルを備え、データフラッシュ用途に適合する第１のメモリアレイと、コードフラッシュ用途に適合する第２のメモリアレイ１０１が、ローコストで高い歩留まりで、簡便な工程を用い、一つのダイによって、容易に製造することが可能である集積回路の作動方法及び製造方法。
【選択図】 図１

Description

本発明は、電気的に書き込み可能かつ消去可能な不揮発性メモリと、該メモリを有する集積回路とに関し、特に、コードフラッシュとデータフラッシュとの両方をサポートするこのようなデバイスのアーキテクチャに関するものである。
フラッシュメモリを含め、電気的に書き込みかつ消去可能な不揮発性メモリにおける技術は、多くの用途に適宜用いられている。標準的なＥＥＰＲＯＭのようなフローティングゲートをベースとする技術や、ＳＯＮＯＳセルやＮＲＯＭとして様々なアーキテクチャにおいて知られる酸化物−窒化物−酸化物メモリセルのような局部電荷トラッピング構造をベースとする技術は、一般的に何度でも書き込み・消去が可能である。フラッシュメモリ技術は、データを保存するかコードを保存するかの用途に応じて区別することができる。したがって、いわゆるデータフラッシュとコードフラッシュとの市場区分が発達した。
データフラッシュは、（１）高密度保存、（２）高速ページプログラミング（例えば、一つのページにつき１６Ｋビット）、（３）高速ページ読み出し等の、様々な特徴を有する。データフラッシュは、大容量を保存する用途に用いることができ、この場合、保存されたデータには、デジタルカメラを使用して作成された画像ファイルや、フラッシュカード中のファイルやディレクトリ構造、ＭＰ３ファイルのようなオーディオファイル、そしてアナログ信号からのデジタルサンプルのファイル等が含まれる。また、データフラッシュは、他の保存用途にも使用され、該他の保存用途では、書き込み・消去・読み出し処理の大半は、比較的多数のデータセットを含むデータ用途パターンに関与する。データフラッシュ市場を担うことができる三つの代表的なメモリアーキテクチャは、ＮＡＮＤ（東芝／サムスン）、ＡＧ‐ＡＮＤ（ルネサス）、そしてＰＨＩＮＥＳ（ＰＨＩＮＥＳとはマクロニクスの新規な低電力書き込み／消去、小ピッチ、２ビット／セルのフラッシュメモリセルである。２００２ ＩＥＤＭの９３１〜９３４頁および米国特許第６，６９０，６０１、Ｙｅｈ，ｅｔ ａｌ．を参照）である。すぐ前に挙げたそれらのうち、フローティングゲート系のＮＡＮＤアーキテクチャが、データフラッシュ用のアーキテクチャにおける現在の主流であると考えられる。
コードフラッシュは、（１）高速バイト（８ビット）プログラミングおよび（２）センシングのための単一ビットに対するランダムメモリアクセス時間が短い点も含め、いくつかの特徴を有する。コードフラッシュは、パーソナルコンピュータや携帯電話等の装置のためのコンピュータの命令やパラメータ等のデータの保存のためにしばしば使用され、この場合、コンピュータプログラム内の命令やサブルーチンセグメントに対する更新やパラメータセットの値を設定したり変更したりするといった、書き込み・消去・読み出し処理の大半が比較的少数のデータセットを含むデータ用途パターンに関与する。コードフラッシュ市場を担うことができる三つの代表的なメモリアーキテクチャは、ＮＯＲ（インテルまたはＡＭＤ、米国特許第６，３７０，０６２を参照）、ＤＩＮＯＲ、そしてスプリットゲートＮＲＯＭ（ｓｐｌｉｔ−ｇａｔｅ ａｎｄ ＮＲＯＭ、米国特許第５，７６８，１９２を参照）である。すぐ前に挙げたそれらのうち、フローティングゲート系のＮＯＲアーキテクチャが、コードフラッシュ用のアーキテクチャにおける現在の主流であると考えられる。ＮＲＯＭメモリを用いてコードとデータとの両方を保存することが提唱されているが、ＮＲＯＭに使用される動作アルゴリズムは、コードフラッシュとして使用する方がより適していると考えられている。
米国特許第６，６９０，６０１ 米国特許第６，３７０，０６２ 米国特許第５，７６８，１９２
一般に、データフラッシュとコードフラッシュは、データの書き込み・消去・読み出しのための動作アルゴリズムと、その動作アルゴリズムに適合させたメモリセル構造とによって区別される。したがって、コードフラッシュとデータフラッシュとの両方の目的のために、従来のフラッシュメモリ技術を単一の半導体素子上で集積することは、実用的となっていない。このため、既存の技術はこれらの機能を果たすため、一方がコードフラッシュ用で他方がデータフラッシュ用の、２つの半導体素子に依存している。結果として、基板上のスペースや半導体素子の数、設計の困難さ等の観点から、システムのコストが高いという不具合がある。
そのため、コードとデータとの両方の保存のための、集積化したフラッシュメモリを単一の半導体素子上に設けるためのシステム及び方法を提供することが望ましい。
そこで、本発明の課題は、集積回路用メモリアーキテクチャ、集積回路の製造方法、及び集積回路の作動方法を提供することにある。
上記課題を解決するために、本発明に係る集積回路は、第１のデータ用途パターンのためのデータを保存するように構成された第１のメモリアレイと、別のデータ用途パターンのためのデータを保存するように構成された第２のメモリアレイとを備える。前記第１のメモリアレイと前記第２のメモリアレイは不揮発性メモリセルを備え、さらに好ましくは、電荷蓄積系の不揮発性メモリセルを備える。好適な実施例においてデータフラッシュ用途に適合する第１の動作アルゴリズムは、第１のメモリアレイでのデータの書き込み、消去、読み出しに用いられる。好適な実施例においてコードフラッシュ用途に適合する第２の動作アルゴリズムは、第２のメモリアレイでのデータの書き込み、消去、読み出しに用いられ、該第２のメモリアレイは、前記第１のメモリアレイとは異なっている。本発明のいくつかの実施例での、第１のメモリアレイと第２のメモリアレイとにおけるメモリセルは、略同一構造を有しており、従ってこのコードフラッシュとデータフラッシュとの両方の用途のメモリは、ローコストで高い歩留まりで、簡便な工程を用い、一つのダイによって、容易に製造することが可能である。
係る本発明の実施例において、少なくとも第１のメモリアレイと第２のメモリアレイとの内の一方のメモリアレイの不揮発性メモリセル、そしてさらに好適な実施例においては第１のメモリアレイと第２のメモリアレイとの両方のメモリアレイの不揮発性メモリセルは、ソースまたはドレインとして機能する第１のチャネル端子と、チャネルと、ドレインまたはソースとして機能する第２のチャネル端子とを半導体基板内に備える。電荷蓄積構造は、前記チャネルを覆い、典型的には第１のチャネル端子と第２のチャネル端子との一部分を覆っている。いくつかの実施例の電荷蓄積構造は、第１の誘電体層と、窒化ケイ素の層などの局部電荷トラッピング構造と、第２の誘電体層とを備える。特定の一つの実施例において、前記第１の誘電体層は、トンネル誘電体として機能し、第１の動作アルゴリズムと第２の動作アルゴリズムとの両方に適合する。別の実施例では、第１の誘電体層と第２の誘電体層は、トンネル誘電体として構成されている。例えば、一実施例のトンネル誘電体は、二酸化ケイ素または酸窒化ケイ素から構成され、バンド間トンネリング誘起ホール注入やチャネルホットエレクトロン注入をサポートする厚さを有し、第２の誘電体層は、ゲートから電荷トラッピング構造への電界アシスト（ファウラー・ノードハイム）トンネリングをサポートする厚さとなっている。他の実施例において、第１の誘電体層と第２の誘電体層との一方または両方は、電荷ブロッキング誘電体に構成されている。例えば、一実施例のブロッキング誘電体は、二酸化ケイ素または酸窒化ケイ素から構成され、蓄積された電荷が保存期間中に電荷トラッピング層から漏洩することを防ぐための厚さを有し、これによってデータの保持を向上させることができる。また、例えばフローティングゲート型のセルや局部電荷トラッピング型のセルを含む、他のタイプの不揮発性メモリセル構造を本発明の他の実施例に用いることもできる。
本発明のさらに他の実施例において、第１のメモリアレイと第２のメモリアレイとの内、少なくとも一方のメモリアレイは、一つのメモリセルにつき２ビットまたはそれ以上のビットを保存するようになっている。
本発明は、データフラッシュ用途とコードフラッシュ用途とにそれぞれ構成された第１のメモリアレイと第２のメモリアレイと、ユーザ・プログラマブルプロセッサと、ＳＲＡＭメモリとを備える単一の集積回路等の、システムオンチップ構成を有する集積回路によっても、体現される。
さらに、本発明の別の側面によれば、集積回路デバイスの製造方法が提供される。該製造方法は、半導体基板を準備し、データフラッシュ用途等のデータ用途パターンのために構成された第１のメモリアレイと、コードフラッシュ用途等の別のデータ用途パターンのために構成された第２のメモリアレイとを、前記半導体基板上に形成することを含む。また、互いに異なる第１の動作アルゴリズムと第２の動作アルゴリズムとに従って、第１のメモリアレイと第２のメモリアレイとにおけるデータを読み出し、書き込み、消去するためのコントローラ回路が、前記半導体基板の上に設けられる。その製造方法の実施例によれば、第１のメモリアレイの形成と第２のメモリアレイの形成とを形成する工程は、第１のメモリアレイにおける第１の複数のビット線と第２のメモリアレイのための第２の複数のビット線とを同時に形成する一組のプロセス工程と、第１のメモリアレイにおける第１の複数のワード線と第２のメモリアレイにおける第２の複数のワード線とを同時に形成する一組のプロセス工程とを使用することからなる。本発明の実施例によれば、さらに、両方のメモリアレイに第１の誘電体層と、電荷蓄積構造と、第２の誘電体層とを同時に形成する一組のプロセス工程を使用して、第１のメモリアレイと第２のメモリアレイとにおける電荷蓄積構造とを形成する。本発明の様々な実施例に係る製造方法は、上記にて要約された集積回路の多数のバリエーションを提供する。
本発明のさらに別の側面によれば、単一の集積回路にデータフラッシュ用途のデータとコードフラッシュ用途のデータとを保存するための方法が提供される。本発明の実施例によれば、該方法は、第１の動作アルゴリズムを用いてデータを読み出し、書き込み、消去するため、不揮発性メモリセルを備える集積回路上の第１のメモリアレイをアドレス指定し、第２の動作アルゴリズムに従ってデータを読み出し、書き込み、消去するため、不揮発性メモリセルを備える集積回路上の第２のメモリアレイをアドレス指定することを含む。本発明の実施例において、第１のメモリアレイと第２のメモリアレイとの不揮発性メモリセルは、略同一の構造を有する。第１の動作アルゴリズムと第２の動作アルゴリズムとは互いに異なっており、これによってデータ用途の異なるパターンに対して、第１のメモリアレイと第２のメモリアレイとをより効果的に活用してもよい。上述したように、好適な実施例における第１の動作アルゴリズムと第２の動作アルゴリズムは、それぞれデータフラッシュ用途とコードフラッシュ用途とに適合している。
本発明の実施例は、ＰＨＩＮＥＳ型メモリに典型的な、バンド間トンネリング誘起ホール注入によって書き込みが達成され電界アシストエレクトロン注入を用いて消去が達成される、データフラッシュ用途に適合した第１の動作アルゴリズムを含む。本発明のいくつかの実施例において、コードフラッシュ用途に適合した第２の動作アルゴリズムは、ＮＲＯＭ型メモリに典型的な、チャネルホットエレクトロン注入を用いて書き込みすることと、バンド間トンネリング誘起ホール注入を用いて消去することとを含む。
本発明により、コードフラッシュ用途とデータフラッシュ用途とを含むメモリ用途の異なるパターンに適合した第１のメモリアレイと第２のメモリアレイ内に構成される、例えば、ＰＨＩＮＥＳ型動作とＮＲＯＭ型動作との両方に適した局部電荷トラッピング系のメモリセル等の、メモリセルを採用した高密度集積回路ストレージデバイスが提供される。また、本発明は、一つのメモリセルにつき２ビットのアーキテクチャを第１のメモリアレイと第２のメモリアレイとの内、一方あるいは両方のメモリアレイに適用した実施例を含む。
本発明の他の側面や利点は、以下に続く図面や発明の詳細な説明、特許請求の範囲を参照することによって知ることができる。
以上のような構成の本発明に係る集積回路用メモリアーキテクチャ、集積回路の製造方法、及び集積回路の作動方法によって、コードとデータとの両方の保存のための、集積化したフラッシュメモリを単一の半導体素子上に設けるためのシステム及び方法を提供することが可能となる。また、本発明は、結果として、基板上のスペースや半導体素子の数、設計の困難さ等の観点から、システムのコストが高いという、従来のフラッシュメモリ技術の不具合を解消することができるという、優れた効果を奏する。
以下、本発明の実施例を、図１乃至図７を参照して詳細に説明する。
図１は、本発明の基本概念を示すものである。具体的には、集積回路１００は、コードフラッシュ用途に適合した第１のメモリアレイ１０１とデータフラッシュ用途に適合した第２のメモリアレイ１０２とを備える。その集積回路上の周辺回路１０３は、コードフラッシュ・データフラッシュコントローラを有し、コードフラッシュ用途とデータフラッシュ用途とに対応するデータ用途パターンに適合した第１の動作アルゴリズムと第２の動作アルゴリズムとを実行する。好適な実施例において、第１のメモリアレイ１０１と第２のメモリアレイ１０２とにおけるメモリセルは、略同一構造を有するが、単一の集積回路デバイス内で、データ用途の異なるパターンを効率よくサポートするために、第１の動作アルゴリズムと第２の動作アルゴリズムとは互いに異なっている。
図１に示す集積回路は、図示されていない他の構成部品を備えてもよい。例えば、図２はコードフラッシュ用途に適合した第１のメモリアレイ２０１とデータフラッシュ用途に適合した第２のメモリアレイ２０２と、図１で説明したコードフラッシュ・データフラッシュコントローラを有する周辺回路２０３とを備えた、システムオンチップ（ＳＯＣ、ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）集積回路２００を示している。その集積回路２００は、さらに、ＳＲＡＭメモリ２０４と、汎用プロセッサやデジタルシグナルプロセッサ等のユーザ・プログラマブルプロセッサ２０５とを備える。また、データ・命令バス、入力／出力通信回線、フィールドプログラマブルロジックアレイ等の、追加的な構成部品（図示せず）を同一の半導体素子に形成してもよい。他の実施例において、第１と第２のメモリアレイのためのコントローラは、ユーザ・プログラマブルプロセッサ２０５または特殊用途ロジック、またはそれら二つの組み合わせを用いることで実施することができる。
図３は、本発明に係る第１のメモリアレイと第２のメモリアレイとの両方に適したメモリセル構造を示すものである。半導体基板３００に形成されたメモリセル構造は、ソースまたはドレインとして機能する第１のチャネル端子３０１と、ドレインまたはソースとして機能する第２のチャネル端子３０２と、第１のチャネル端子３０１と第２のチャネル端子３０２との間のチャネル域を有する。電荷蓄積構造は、第１の誘電体層３１０と、局部電荷トラッピング構造３１１と、第２の誘電体層３１２とを備え、該電荷蓄積構造は、そのチャネル域を覆い、第１のチャネル端子３０１と第２のチャネル端子３０２とを部分的に覆う。そして、ゲート構造３０３が、その電荷蓄積構造を覆っている。第１の誘電体層は、いくつかの実施例では、厚さが約１ｎｍより厚く、約２０ｎｍ未満であり、さらに好ましくは約６ｎｍまたは７ｎｍの厚さを有する。第２の誘電体層は、いくつかの実施例では同様な寸法を有する。
典型的なアレイの実施例において、第１のチャネル端子３０１はビット線を経て電圧ＶＳに接続され、第２のチャネル端子３０２は別のビット線を経て電圧ＶＤに接続され、ゲート構造３０３はワード線を経て電圧ＶＧに接続されている。チャネル域が形成された基板は、電圧ＶＢに接続されている。メモリアレイに対する動作アルゴリズムは、書き込み、消去、及び読み出し動作のために、これらの端末に電圧を加えるか、あるいはバイアスをかける。
電荷蓄積構造は、図示の実施例においてチャネルの幅方向に延びる窒化ケイ素層を備え、局部電荷トラッピングによってデータを保存する。他の実施例においては、メモリセルを形成するために、Ａｌ２Ｏ３、ＨｆＯＸ、ＺｒＯＸ等の窒化ケイ素以外の電荷トラッピング材料を使用しても良く、または他の金属酸化物を使用することも可能である。また、他の実施例においては、電荷トラッピング材料は、例えば、第１のチャネル端子３０１に近傍の電荷トラッピング材料のポケットや、第２のチャネル端子３０２に近傍の電荷トラッピング材料のポケットを含め、チャネルの全幅に延びないように構成することも可能である。
図３に概略的に示されているように、局部電荷トラッピングは、単一ビット保存する場合では領域３０５と領域３１５とのいずれかにおいての電荷の蓄積をもたらし、一つのセルにつき２ビットを保存する場合では領域３０５と領域３１５との両方における電荷の蓄積をもたらす。以下にさらに説明するように、データ用途の異なるパターンに適合した第１の動作アルゴリズムと第２の動作アルゴリズムとに従って、電荷は、第１のメモリアレイと第２のメモリアレイにおけるメモリセルの局部電荷トラッピング域に進入したり退出したりする。他の実施例では、電荷蓄積構造は、フローティングゲートを備えてもよい。
本発明の好適な実施例において、図３に示すメモリセル構造は、単一の集積回路上の、第１のメモリアレイと第２のメモリアレイとの両方のメモリアレイに用いられる。他の実施例において、第１のメモリアレイのメモリセル構造は、第２のメモリアレイのそれと異なっていてもよい。例えば、第１の誘電体層と／または第２の誘電体層との厚さの違いや種類の違い、メモリセルのチャネル長さやチャネル幅の違い、ビット線の幅の違い、またはメモリセルの他の部分における違い等、単一の集積回路上に複数のメモリアレイを製造するにあたって、その製造を不当に複雑化させない軽微な差異を、第１のメモリアレイと第２のメモリアレイとに活用することができる。
図４は、例えば図３に示すメモリセルのアレイの配置図である。その配置において、図４に示すメモリアレイは、互いに第１の方向に略並行に配列された埋設拡散線４０１、４０２、４０３を備えるビット線ＢＬ１〜ＢＬ３を有する。電荷蓄積構造（図示せず）は、その埋設拡散ビット線との間であって基板上に形成される。ワード線ＷＬ１〜ＷＬ３は、導電性ストリップ４０４、４０５、４０６からなり、該電荷蓄積構造を覆うとともに第１の方向に直交する方向である第２の方向に互いに略並行に配列されている。アレイ中のメモリセルは、いくつかの実施例での動作アルゴリズムに必要とされる基板中のチャネル域のバイアスを可能とするために、トリプルウェル技術や他の技術を用いて形成される。従って、例えば、第１のメモリアレイと第２のメモリアレイは、選択された動作アルゴリズムに適合した数と配置を有する複数のセルの組（ワード線、セクター、アレイ等）に分割される。そのそれぞれの組は、分離ｐ型ウェルに形成されている。該分離ｐ型ウェルは、ｐ型基板におけるディープｎ型ウェル中に形成される。このトリプルウェル構造では、分離ｐ型ウェルは、メモリセルの動作のために必要に応じてバイアスされてもよい。いくつかの実施例において、アレイの配置は、ＳＴＩ（浅溝素子分離、Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）分離等の分離構造を備えている。また、いくつかの実施例において、アレイの配置は、相互接続のための接点や金属線を備えている。
図４においてセルＡ、セルＢ、セルＣ、セルＤと示されているメモリセルは、ビット線と電荷蓄積構造とワード線とが形成される複数の組のプロセス工程によってもたらされる。そのメモリセルは、一つのセルにつき２ビットの保存を示す垂直分界線によって概略的に図示されている。他の実施例においては、一つのセルにつき１ビットを保存してもよい。さらに他の実施例では、一つのセルにつき２ビット以上を本発明に係る不揮発性メモリセルに保存することが可能である。
上述したように、本発明に係る集積回路は、第１のメモリアレイと第２のメモリアレイとを有する。本発明の実施例では、その第１のメモリアレイと第２のメモリアレイとを形成するために、一組のプロセス工程が用いられる。このプロセス工程によって、第１のメモリアレイに対する複数のビット線と第２のメモリアレイに対する複数のビット線とが同時に形成され、かつ、第１のメモリアレイに対する複数のワード線と第２のメモリアレイに対する複数のワード線とが同時に形成される。該一組のプロセス工程によってビット線とワード線とを同時に形成する一方、第１のメモリアレイと第２のメモリアレイとを形成するために適用されるプロセス工程を変化させることなしにマスクの配置寸法を単に変えることで、必要に応じて第１のメモリアレイと第２のメモリアレイとの間のビット線とワード線との寸法を変更してもよい。また、係る本発明の実施例では、そのプロセス工程によって、第１のメモリアレイと第２のメモリアレイとにおけるアレイ分離構造やアレイパーティションを同時に形成することもできる。実施例によっては、そのプロセス工程を変化させずに、第１のメモリアレイと第２のメモリアレイとの間のアレイ分離構造やパーティションを変更することが可能である。
本発明の実施例において、両者のメモリアレイのメモリセルが略同一となるように、一組のプロセス工程を行うことによって、第１のメモリアレイと第２のメモリアレイとの電荷蓄積構造を同時に形成する。他の実施例では、プロセス工程において電荷蓄積構造は僅かに変化させてもよく、これによって、例えば、厚さや構成が異なる誘電体層を持つメモリセルの形成が可能となる。
前述したように、第１のメモリアレイと第２のメモリアレイとを有する集積回路のためのコントローラは、第１のデータ用途パターンと第２のデータ用途パターンとにそれぞれ適合した動作アルゴリズムを実行する。本発明の一実施例においては、第１のデータ用途パターンと第２のデータ用途パターンは、それぞれデータフラッシュ用途とコードフラッシュ用途とに対応する。本発明の好適な一実施例に対する第１の動作アルゴリズムと第２の動作アルゴリズムは、図５Ａ〜５Ｃと、図６Ａ〜６Ｄに図示されている。係る実施例では、図３に示すように第１のメモリアレイと第２のメモリアレイとにおけるメモリセル構造は、略同一となっている。データフラッシュ用途等で遭遇するようになるデータ用途パターンに適合する代表的な第１の動作アルゴリズムは、表１に示されており、その第１の動作アルゴリズムは、主としてＰＨＩＮＥＳアーキテクチャに適用される動作アルゴリズムに対応するものである。
Figure 2005294797
係る第１の動作アルゴリズムでは、バンド間トンネリング誘起ホットホール注入を用いることで書き込みがなされ、負のゲート電圧およびゲートから電荷トラッピング構造へトンネル電圧を生じさせる電界誘起エレクトロントンネリング（ファウラー・ノードハイム・トンネリングとしても知られる）を使用することで消去がなされる。したがって図５Ａに示すように、基板が接地されている際に、ソースに５ボルト、ドレインに零ボルト、ゲートにマイナス６ボルトを加えることで左ビットは書き込まれる。これによって十分なエネルギーを有するホットホールが、トンネル誘電体を越えてメモリセルの左側の電荷トラッピング構造へと導かれる。また、図５Ｂに示すように、基板が接地されている際に、ドレインに５ボルト、ソースに零ボルト、ゲートにマイナス６ボルトを加えることで右ビットは書き込まれる。これによって十分なエネルギーを有するホットホールが、トンネル誘電体を越えてメモリセルの右側の電荷トラッピング構造へと導かれる。図５Ｃは、ゲートに加えられる比較的高い負のバイアスと基板に加えられる比較的高い正のバイアスとによって誘起される消去に対して用いられる、電界アシストエレクトロントンネリングを示すものである。図示例において、ソースとドレインとの両者がフローティングされている際に、基板に１０ボルトとゲートにマイナス７ボルトとを加えることによって、メモリセルの両方のビットは同時に消去される。メモリセルにおける２つのビットは、メモリセルが表１に示される様にバイアスされる、逆方向の読み出し動作を使用するこの動作アルゴリズムに従って、読み出される。例えば米国特許第６、６９０、６０１に開示されているようなＰＨＩＮＥＳ型メモリセルに適用される、該動作アルゴリズムに対して他の書き込みや消去技術を用いることも可能である。また、他のメモリセルや他の動作アルゴリズムを用いてもよい。
コードフラッシュ用途等で遭遇するようになるデータ用途パターンに適合する代表的な第２の動作アルゴリズムは、表２に示されており、その第２の動作アルゴリズムは、主として一つのセルにつき２ビットのＮＲＯＭアーキテクチャに適用される動作アルゴリズムに対応するものである。
Figure 2005294797
係る第２の動作アルゴリズムでは、チャネルホットエレクトロン注入を用いることで書き込みがなされ、バンド間トンネリング誘起ホットホール注入を使用することで消去がなされる。したがって図６Ａに示すように、ソースに５ボルト、ドレインに零ボルト、ゲートに１１ボルトを加えることで左ビットは書き込まれる。これによって十分なエネルギーを有するチャネル内のホットエレクトロンが、トンネル誘電体を越えてメモリセルの左側の電荷トラッピング構造へと導かれる。また、図６Ｂに示すように、ドレインに５ボルト、ソースに零ボルト、ゲートに１１ボルトを加えることで右ビットは書き込まれる。これによって十分なエネルギーを有するチャネル内のホットエレクトロンが、トンネル誘電体を越えてメモリセルの右側の電荷トラッピング構造へと導かれる。図６Ｃに示すように、ソースに８ボルト、ドレインに零ボルト、ゲートにマイナス３ボルトを加えることで左ビットは消去される。これによって十分なエネルギーを有するバンド間トンネリング誘起ホットホールは、トンネル誘電体を越え、メモリセルの左側のエレクトロンを消失させる。最後に、図６Ｄに示すように、ソースに零ボルト、ドレインに８ボルト、ゲートにマイナス３ボルトを加えることで右ビットは消去される。これによって十分なエネルギーを有するバンド間トンネリング誘起ホットホールは、トンネル誘電体を越え、メモリセルの右側のエレクトロンを消失させる。メモリセルにおける２つのビットは、メモリセルが表２に示される様にバイアスされる、逆方向の読み出し動作を使用するこの第２の動作アルゴリズムに従って、読み出される。ＮＲＯＭ型メモリセルに適用される、該動作アルゴリズムに対して他の書き込みや消去技術を用いることも可能である。また、他のタイプのメモリセルや動作アルゴリズムを適用してもよい。
図７は、本発明に係る、コードフラッシュとデータフラッシュとをサポートする集積回路の簡略ブロック図である。この集積回路は、コード保存用に構成された局部電荷トラッピングメモリセルを用いて実装し、表２に示すＮＲＯＭ型動作アルゴリズムを適用したメモリアレイ７００を有する。列デコーダ７０１は、そのメモリアレイ７００の列に沿って配置された複数のワード線７０２に結合されている。行デコーダ７０３は、メモリアレイ７００の行に沿って配置された複数のビット線７０４に結合されている。複数のアドレスが、バス７０５上経由で、行デコーダ７０３および列デコーダ７０１に供給される。ブロック７０６のセンスアンプとデータ入力構造は、データバス７０７を経て行デコーダ７０３に結合されている。データは、該集積回路の入力／出力ポートあるいは集積回路の内部または外部の他のデータソースから、データ入力線７１１を経て、ブロック７０６のデータ入力構造へと供給される。データは、ブロック７０６のセンスアンプから、データ出力線７１２を経て、該集積回路の入力／出力ポートあるいは集積回路の内部または外部の他のデータの送り先へと供給される。
また、集積回路は、データ保存用に構成された局部電荷トラッピングメモリセルを用いて実装し、表１に示すＰＨＩＮＥＳ型動作アルゴリズムを適用したメモリアレイ７２０を有する。ページ／列デコーダ７３１は、そのメモリアレイ７２０の列に沿って配置された複数のワード線７３２に結合されている。行デコーダ７１３は、メモリアレイ７２０の行に沿って配置された複数のビット線７１４に結合されている。複数のアドレスが、バス７１５上経由で、行デコーダ７１３およびページ／列デコーダ７３１に供給される。ブロック７１６のセンスアンプとデータ入力構造は、データバス７１７を経て行デコーダ７１３に結合されている。データは、該集積回路の入力／出力ポートあるいは集積回路の内部または外部の他のデータソースから、データ入力線７２１を経て、ブロック７１６のデータ入力構造へと供給される。データは、ブロック７１６のセンスアンプから、データ出力線７２２を経て、該集積回路の入力／出力ポートあるいは集積回路の内部または外部の他のデータの送り先へと供給される。
コードアレイ７００とデータアレイ７２０とにおけるメモリセルの読み出し、書き込み、消去を制御するための複数の手段は、半導体素子に含まれている。これらの手段は、デバイスの動作に関与し、集積回路上の他の回路に結合した、ブロック７０８で示される読み出し／消去／書き込み供給電源（例えば、チャージポンプ回路、電圧調整器、分圧器等を含む）と、コードフラッシュ型用途に構成されたＮＲＯＭ型ステートマシン７０９と、データフラッシュ型用途に構成されたＰＨＩＮＥＳ型ステートマシン７１９とを含む。
供給電源７０８は、ＮＲＯＭ型動作とＰＨＩＮＥＳ型動作のための読み出し、消去、書き込み動作に使用される、負の電圧を含む様々な電圧レベルを供給するため、周知のチャージポンプ、電圧調整器、分圧器等を使用し、各種の実施例で実施される。
ＮＲＯＭ型ステートマシン７０９は、本発明の実施例に係る、書き込みのためのチャネルエレクトロン注入と消去のためのバンド間トンネリング誘起ホットホール注入とを含む、読み出し、消去、書き込み動作をサポートする。ＰＨＩＮＥＳ型ステートマシン７１９は、本発明の実施例に係る、書き込みのためのバンド間トンネリング誘起ホットホール注入と消去のための電界アシスト（ファウラー・ノードハイム）エレクトロントンネリングとを含む、読み出し、消去、書き込み動作をサポートする。これらのステートマシン７０９、７１９は、周知の特殊用途ロジック回路を用いて実施可能である。別の実施例において、コントローラは、デバイスの動作を制御するためのコンピュータプログラムを実行する汎用プロセッサを備えてもよく、これは同一の集積回路に実装してもよい。さらに他の実施例では、該ステートマシンの実施に対して、特殊用途ロジック回路と汎用プロセッサとの組み合わせを用いてもよい。
本発明は、以上のような好適な実施形態と実施例とを参照して開示したが、これらの例は限定を意味しているのではなくむしろ一例であることを意図していることを理解すべきである。当業者にとって、本発明の変更や組み合わせを容易になし得ることが考えられる。そのような変更や組み合わせは、本発明の精神や特許請求の範囲に含まれる。
本発明は、フラッシュメモリを含め、電気的に書き込みかつ消去可能な不揮発性メモリに適用可能である。また、本発明は、システムオンチップ構成を有する集積回路にも好適である。
本発明に係る集積回路の概略ブロック図である。 システムオンチップの実施例のための本発明に係る集積回路の概略ブロック図である。 コードフラッシュとデータフラッシュとの両方に使用可能な局部電荷トラッピングメモリセルの概略ブロック図である。 コードフラッシュとデータフラッシュとの両方に使用可能な、図３に示すものと同様なメモリセルのアレイの配置図である。 図３のメモリセルのデータフラッシュ動作のための代表的な書き込み動作を示すものである。 図３のメモリセルのデータフラッシュ動作のための代表的な書き込み動作を示すものである。 図３のメモリセルのデータフラッシュ動作のための代表的な消去動作を示すものである。 図３のメモリセルのコードフラッシュ動作のための代表的な書き込み動作を示すものである。 図３のメモリセルのコードフラッシュ動作のための代表的な書き込み動作を示すものである。 図３のメモリセルのコードフラッシュ動作のための代表的な消去動作を示すものである。 図３のメモリセルのコードフラッシュ動作のための代表的な消去動作を示すものである。 コード保存用とデータ保存用とに構成された局部電荷トラッピングメモリセルアレイを含む、本発明の実施例に係る集積回路のさらに詳細な図を示すものである。
符号の説明
１００ 集積回路
１０１ 第１のメモリアレイ
１０２ 第２のメモリアレイ
１０３ 周辺回路
２００ 集積回路
２０１ 第１のメモリアレイ
２０２ 第２のメモリアレイ
２０３ 周辺回路
２０４ ＳＲＡＭメモリ
２０５ ユーザ・プログラマブルプロセッサ
３００ 半導体基板
３０１ 第１のチャネル端子
３０２ 第２のチャネル端子
３０３ ゲート構造
３０５ 領域
３１０ 第１の誘電体層
３１１ 局部電荷トラッピング構造
３１２ 第２の誘電体層
３１５ 領域
ＢＬ１ ビット線
ＢＬ２ ビット線
ＢＬ３ ビット線
ＷＬ１ ワード線
ＷＬ２ ワード線
ＷＬ３ ワード線
７００ メモリアレイ
７０２ ワード線
７０４ ビット線
７０８ ブロック
７０９ ＮＲＯＭ型ステートマシン
７１４ ビット線
７１９ ＰＨＩＮＥＳ型ステートマシン
７２０ メモリアレイ
７３２ ワード線

Claims (64)

  1. 半導体基板と、
    電荷蓄積不揮発性メモリセルを備え、第１の動作アルゴリズムに従って第１のデータ用途パターンのためのデータを保存するように構成された、前記半導体基板上の第１のメモリアレイと、
    電荷蓄積不揮発性メモリセルを備え、第２の動作アルゴリズムに従って第２のデータ用途パターンのためのデータを保存するように構成された、前記半導体基板上の第２のメモリアレイと、
    前記第１のメモリアレイと前記第２のメモリアレイとに結合され、前記第１の動作アルゴリズムと前記第２の動作アルゴリズムとに従って、前記第１のメモリアレイと前記第２のメモリアレイとにおけるデータを読み出し、書き込み、消去するためのロジックを含むコントローラ回路と、を備えることを特徴とする集積回路デバイス。
  2. 前記第１のメモリアレイにおける電荷蓄積不揮発性メモリセルは、それぞれ、前記半導体基板内の第１のチャネル端子とチャネルと第２のチャネル端子と、前記チャネルを覆う第１の誘電体層と電荷トラッピング構造と第２の誘電体層と、ゲート端子とを備えることを特徴とする請求項１に記載の集積回路デバイス。
  3. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、それぞれ、前記半導体基板内の第１のチャネル端子とチャネルと第２のチャネル端子と、前記チャネルを覆う第１の誘電体層と電荷トラッピング構造と第２の誘電体層と、ゲート端子とを備えることを特徴とする請求項１に記載の集積回路デバイス。
  4. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、それぞれ、前記半導体基板内の第１のチャネル端子とチャネルと第２のチャネル端子と、前記チャネルを覆う第１の誘電体層と電荷トラッピング構造と第２の誘電体層と、ゲート端子とを備え、
    前記電荷トラッピング構造は、少なくとも窒化ケイ素、Ａｌ２Ｏ３、ＨｆＯＸ、ＺｒＯＸ、または他の金属酸化物のいずれか一つから構成されていることを特徴とする請求項１に記載の集積回路デバイス。
  5. 前記第１のメモリアレイにおける電荷蓄積不揮発性メモリセルは第１のセル構造を有し、前記第２のメモリアレイにおける電荷蓄積不揮発性メモリセルは、前記第１のセル構造と略同一である第２のセル構造を有することを特徴とする請求項１に記載の集積回路デバイス。
  6. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることを含むことを特徴とする請求項１に記載の集積回路デバイス。
  7. 前記第１の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって書き込みすることを含むことを特徴とする請求項１に記載の集積回路デバイス。
  8. 前記第１の動作アルゴリズムは、電界アシストエレクトロン注入によって消去することを含むことを特徴とする請求項１に記載の集積回路デバイス。
  9. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  10. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることを含むことを特徴とする請求項１に記載の集積回路デバイス。
  11. 前記第２の動作アルゴリズムは、チャネルエレクトロン注入によって書き込みすることを含むことを特徴とする請求項１に記載の集積回路デバイス。
  12. 前記第２の動作アルゴリズムは、ホール注入によって消去することを含むことを特徴とする請求項１に記載の集積回路デバイス。
  13. 前記第２の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって消去することを含むことを特徴とする請求項１に記載の集積回路デバイス。
  14. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  15. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  16. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、互いに略同一構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  17. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、窒化物電荷トラッピング構造を備えた互いに略同一構造を有する複数のフラッシュメモリセルを含むことを特徴とする請求項１に記載の集積回路デバイス。
  18. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、窒化物電荷トラッピング構造を備えた互いに略同一構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  19. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、各メモリセルにつき２ビットを保存するようにされた複数のフラッシュメモリセルを含むことを特徴とする請求項１に記載の集積回路デバイス。
  20. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、各メモリセルにつき２ビットを保存するようにされた複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項１に記載の集積回路デバイス。
  21. 前記コントローラ回路は、前記半導体基板上にあることを特徴とする請求項１に記載の集積回路デバイス。
  22. 前記第１のメモリアレイと前記第２のメモリアレイとに結合された、前記半導体基板上のＳＲＡＭアレイとユーザ・プログラマブルプロセッサとを有することを特徴とする請求項１に記載の集積回路デバイス。
  23. 半導体基板を準備し、
    電荷蓄積不揮発性メモリセルを備え、第１の動作アルゴリズムに従って第１のデータ用途パターンのためのデータを保存するように構成された、第１のメモリアレイを前記半導体基板上に形成し、
    電荷蓄積不揮発性メモリセルを備え、第２の動作アルゴリズムに従って第２のデータ用途パターンのためのデータを保存するように構成された、第２のメモリアレイを前記半導体基板上に形成し、
    前記第１のメモリアレイと前記第２のメモリアレイとに結合され、前記第１の動作アルゴリズムと前記第２の動作アルゴリズムとに従って、前記第１のメモリアレイと前記第２のメモリアレイとにおけるデータを読み出し、書き込み、消去するためのコントローラ回路を準備する、集積回路デバイスの製造方法。
  24. 前記第１のメモリアレイの形成は、前記半導体基板内に第１のチャネル端子とチャネルと第２のチャネル端子とを作り、前記チャネルを覆う第１の誘電体層と電荷トラッピング構造と第２の誘電体層とを有する電荷蓄積構造と、前記第２の誘電体層を覆うゲート端子とを構築することによって形成する、複数のメモリセルの形成を含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  25. 前記第１のメモリアレイの形成と前記第２のメモリアレイの形成は、前記第１のメモリアレイのための第１の複数のビット線と前記第２のメモリアレイのための第２の複数のビット線とを同時に形成し、前記第１のメモリアレイにおける第１の複数のワード線と前記第２のメモリアレイにおける第２の複数のワード線とを同時に形成する、一組のプロセス工程の使用を含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  26. 前記第１のメモリアレイの形成と前記第２のメモリアレイの形成は、前記第１のメモリアレイのための第１の複数のビット線と前記第２のメモリアレイのための第２の複数のビット線とを同時に形成し、前記第１のメモリアレイと前記第２のメモリアレイとにおける前記メモリセルのための電荷蓄積構造を同時に形成し、前記第１のメモリアレイにおける第１の複数のワード線と前記第２のメモリアレイにおける第２の複数のワード線とを同時に形成する、一組のプロセス工程の使用を含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  27. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、それぞれ、前記半導体基板内の第１のチャネル端子とチャネルと第２のチャネル端子と、前記チャネルを覆う第１の誘電体層と電荷トラッピング構造と第２の誘電体層と、ゲート端子とを備え、
    前記電荷トラッピング構造は、少なくとも窒化ケイ素、Ａｌ２Ｏ３、ＨｆＯＸ、ＺｒＯＸ、または他の金属酸化物のいずれか一つから構成されていることを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  28. 前記第１のメモリアレイにおける電荷蓄積不揮発性メモリセルは第１のセル構造を有し、前記第２のメモリアレイにおける電荷蓄積不揮発性メモリセルは、前記第１のセル構造と略同一である第２のセル構造を有することを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  29. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  30. 前記第１の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって書き込みすることを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  31. 前記第１の動作アルゴリズムは、電界アシストエレクトロン注入によって消去することを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  32. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  33. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  34. 前記第２の動作アルゴリズムは、チャネルホットエレクトロン注入によって書き込みすることを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  35. 前記第２の動作アルゴリズムは、ホール注入によって消去することを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  36. 前記第２の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって消去することを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  37. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  38. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  39. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  40. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、互いに略同一であるとともに窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  41. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、互いに略同一であるとともに窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  42. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、各メモリセルにつき２ビットを保存するようにされた複数のフラッシュメモリセルを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  43. 前記第１のメモリアレイと前記第２のメモリアレイとにおける電荷蓄積不揮発性メモリセルは、各メモリセルにつき２ビットを保存するようにされた複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  44. 前記第１のメモリアレイと前記第２のメモリアレイとに結合された、ＳＲＡＭアレイとユーザ・プログラマブルプロセッサとを前記半導体基板上に形成する形成を含むことを特徴とする請求項２３に記載の集積回路デバイスの製造方法。
  45. 単一の集積回路にデータとコードとを保存するための方法において、
    データを読み出し、書き込み、消去するため、不揮発性メモリセルを備える前記集積回路上の第１のメモリアレイをアドレス指定し、
    データを読み出し、書き込み、消去するため、不揮発性メモリセルを備える前記集積回路上の第２のメモリアレイをアドレス指定し、
    第１のデータ用途パターンに適合した第１の動作アルゴリズムに従って、前記第１のメモリアレイにおけるデータを読み出し、書き込み、消去し、
    第２のデータ用途パターンに適合した第２の動作アルゴリズムに従って、前記第２のメモリアレイにおけるコードを読み出し、書き込み、消去し、
    前記第２の動作アルゴリズムは前記第１の動作アルゴリズムとは同一ではないことを特徴とする単一の集積回路にデータとコードとを保存するための方法。
  46. 前記第１のメモリアレイと前記第２のメモリアレイとにおける前記不揮発性メモリセルは、電荷蓄積メモリセルを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  47. 前記第１のメモリアレイと前記第２のメモリアレイとにおける前記不揮発性メモリセルは、電荷トラッピング構造を有する電荷トラッピングメモリセルを含み、前記電荷トラッピング構造は、少なくとも窒化ケイ素、Ａｌ２Ｏ３、ＨｆＯＸ、ＺｒＯＸ、または他の金属酸化物のいずれか一つから構成されていることを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  48. 前記第１のメモリアレイにおける前記不揮発性メモリセルは、電荷トラッピングによるデータ保存に適合し、前記第２のメモリアレイにおける前記不揮発性メモリセルは、電荷トラッピングによるデータ保存に適合することを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  49. 前記第１のメモリアレイにおける不揮発性メモリセルは第１のセル構造を有し、前記第２のメモリアレイにおける不揮発性メモリセルは、前記第１のセル構造と略同一である第２のセル構造を有することを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  50. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  51. 前記第１の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって書き込みすることを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  52. 前記第１の動作アルゴリズムは、電界アシストエレクトロン注入によって消去することを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  53. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  54. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  55. 前記第２の動作アルゴリズムは、チャネルホットエレクトロン注入によって書き込みすることを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  56. 前記第２の動作アルゴリズムは、ホール注入によって消去することを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  57. 前記第２の動作アルゴリズムは、バンド間トンネリング誘起ホール注入によって消去することを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  58. 前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  59. 前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  60. 前記第１のメモリアレイと前記第２のメモリアレイとにおける不揮発性メモリセルは、窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  61. 前記第１のメモリアレイと前記第２のメモリアレイとにおける不揮発性メモリセルは、互いに略同一であるとともに窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  62. 前記第１のメモリアレイと前記第２のメモリアレイとにおける不揮発性メモリセルは、互いに略同一であるとともに窒化物電荷トラッピング構造を有する複数のフラッシュメモリセルを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  63. 第１のメモリアレイと第２のメモリアレイとの内の少なくとも一方のメモリアレイにおいて、各メモリセルにつき２ビットを保存することを含むことを特徴とする、請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
  64. 第１のメモリアレイと第２のメモリアレイとの内の少なくとも一方のメモリアレイにおいて、各メモリセルにつき２ビットを保存することを含み、前記第１の動作アルゴリズムは、ホール注入によって書き込みすることと、電界アシストエレクトロン注入によって消去することとを含み、前記第２の動作アルゴリズムは、エレクトロン注入によって書き込みすることと、ホール注入によって消去することとを含むことを特徴とする請求項４５に記載の単一の集積回路にデータとコードとを保存するための方法。
JP2004292676A 2004-04-01 2004-10-05 集積回路デバイス、集積回路デバイスの製造方法および単一の集積回路にデータとコードとを保存するための方法 Active JP4686161B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/815,370 US7158411B2 (en) 2004-04-01 2004-04-01 Integrated code and data flash memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010089804A Division JP2010212701A (ja) 2004-04-01 2010-04-08 集積回路デバイス、集積回路デバイスの製造方法およびデータとコードの保存方法

Publications (2)

Publication Number Publication Date
JP2005294797A true JP2005294797A (ja) 2005-10-20
JP4686161B2 JP4686161B2 (ja) 2011-05-18

Family

ID=34887743

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004292676A Active JP4686161B2 (ja) 2004-04-01 2004-10-05 集積回路デバイス、集積回路デバイスの製造方法および単一の集積回路にデータとコードとを保存するための方法
JP2010089804A Pending JP2010212701A (ja) 2004-04-01 2010-04-08 集積回路デバイス、集積回路デバイスの製造方法およびデータとコードの保存方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010089804A Pending JP2010212701A (ja) 2004-04-01 2010-04-08 集積回路デバイス、集積回路デバイスの製造方法およびデータとコードの保存方法

Country Status (6)

Country Link
US (2) US7158411B2 (ja)
EP (1) EP1583101B1 (ja)
JP (2) JP4686161B2 (ja)
CN (1) CN100380664C (ja)
DE (1) DE602004016283D1 (ja)
TW (1) TWI242880B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100531A (ja) * 2004-09-29 2006-04-13 Renesas Technology Corp 半導体装置
WO2008136311A1 (ja) * 2007-04-27 2008-11-13 Nec Corporation 不揮発性記憶装置、並びにその動作方法及び製造方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP4129381B2 (ja) 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
TWI239530B (en) * 2004-07-20 2005-09-11 Sunplus Technology Co Ltd Method for using non-volatile memory and electronics device thereof
US7258100B2 (en) * 2004-08-03 2007-08-21 Bruce Pinkston Internal combustion engine control
US7881123B2 (en) * 2005-09-23 2011-02-01 Macronix International Co., Ltd. Multi-operation mode nonvolatile memory
US7411836B2 (en) * 2005-10-11 2008-08-12 Macronix International Co., Ltd. Method of operating non-volatile memory
CN100442538C (zh) * 2005-10-13 2008-12-10 旺宏电子股份有限公司 非挥发性记忆体的操作方法
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US20070140019A1 (en) * 2005-12-21 2007-06-21 Macronix International Co., Ltd. Method and apparatus for operating a string of charge trapping memory cells
TWI305917B (en) * 2006-01-05 2009-02-01 Macronix Int Co Ltd Method and apparatus operating a string of charge trapping memory cells
TWI273602B (en) * 2006-03-06 2007-02-11 Powerchip Semiconductor Corp Method of erasing non-volatile memory
US7684252B2 (en) * 2006-06-21 2010-03-23 Macronix International Co., Ltd. Method and structure for operating memory devices on fringes of control gate
US7599229B2 (en) * 2006-06-21 2009-10-06 Macronix International Co., Ltd. Methods and structures for expanding a memory operation window and reducing a second bit effect
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7710777B1 (en) 2006-12-20 2010-05-04 Marvell International Ltd. Semi-volatile NAND flash memory
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US20080205140A1 (en) * 2007-02-26 2008-08-28 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US7830713B2 (en) * 2007-03-14 2010-11-09 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7688612B2 (en) * 2007-04-13 2010-03-30 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array
US7525870B2 (en) * 2007-05-21 2009-04-28 Sandisk Il, Ltd. Methods for optimizing page selection in flash-memory devices
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US8560756B2 (en) * 2007-10-17 2013-10-15 Spansion Llc Hybrid flash memory device
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8369148B2 (en) * 2007-11-06 2013-02-05 Macronix International Co., Ltd. Operation methods for memory cell and array thereof immune to punchthrough leakage
JP2009224425A (ja) * 2008-03-14 2009-10-01 Renesas Technology Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US8250285B2 (en) * 2008-09-10 2012-08-21 Infinte Mormories Ltd. Non-volatile dual memory die for data storage devices
US8335108B2 (en) * 2008-11-14 2012-12-18 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) * 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) * 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) * 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
TWI451421B (zh) * 2010-07-26 2014-09-01 Macronix Int Co Ltd 反及閘快閃記憶體之熱載子程式化
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8917549B2 (en) * 2011-12-02 2014-12-23 Tsinghua University NOR flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same
TWI494930B (zh) * 2012-05-03 2015-08-01 Macronix Int Co Ltd 記憶體裝置之數個操作
US9430339B1 (en) 2012-12-27 2016-08-30 Marvell International Ltd. Method and apparatus for using wear-out blocks in nonvolatile memory
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9293207B1 (en) 2015-02-03 2016-03-22 Freescale Semiconductor, Inc. Embedded data and code non-volatile memory cell configurations
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN107093458B (zh) * 2016-02-17 2020-04-21 建兴储存科技(广州)有限公司 固态储存装置及其数据处理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953255A (en) * 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
JP2001023382A (ja) * 1999-06-22 2001-01-26 Silicon Storage Technology Inc 消去セクタサイズ可変フラッシュメモリ
US20020172075A1 (en) * 2001-01-08 2002-11-21 Azalea Microelectronics Corporation Integrated circuit having an EEPROM and flash EPROM using a memory cell with source-side programming
US20030185055A1 (en) * 2002-03-29 2003-10-02 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6646924B1 (en) * 2002-08-02 2003-11-11 Macronix International Co, Ltd. Non-volatile memory and operating method thereof
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US20040027856A1 (en) * 2002-07-05 2004-02-12 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US20040042295A1 (en) * 2001-09-25 2004-03-04 Ichiro Fujiwara Nonvolatile semiconductor memory device and its manufacturing method
US20040047186A1 (en) * 2002-09-09 2004-03-11 Wen-Jer Tsai Erasing method for non-volatile memory

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270969A (en) * 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
US5448517A (en) * 1987-06-29 1995-09-05 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
USRE35838E (en) * 1987-12-28 1998-07-07 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure
US5172907A (en) * 1991-05-10 1992-12-22 Moore Business Forms, Inc. Compensation for skewing of documents during a rotation through a finite angle
US5293331A (en) * 1992-06-01 1994-03-08 National Semiconductor Corporation High density EEPROM cell with tunnel oxide stripe
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
JP3512833B2 (ja) * 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
US5387534A (en) * 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
JPH09162313A (ja) 1995-12-12 1997-06-20 Rohm Co Ltd 不揮発性半導体記憶装置およびその使用方法
US5699298A (en) * 1996-05-22 1997-12-16 Macronix International Co., Ltd. Flash memory erase with controlled band-to-band tunneling current
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6148360A (en) * 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
JP2977023B2 (ja) * 1996-09-30 1999-11-10 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US5903496A (en) 1997-06-25 1999-05-11 Intel Corporation Synchronous page-mode non-volatile memory with burst order circuitry
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11233653A (ja) 1998-02-13 1999-08-27 Sony Corp 不揮発性半導体記憶装置の消去方法
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6229732B1 (en) * 1998-09-03 2001-05-08 Macronix International Co., Ltd. Regulated voltage supply circuit for inducing tunneling current in floating gate memory devices
US6172907B1 (en) 1999-10-22 2001-01-09 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-semiconductor (SONOS) type memory cell and method for retaining data in the same
KR100331563B1 (ko) * 1999-12-10 2002-04-06 윤종용 낸드형 플래쉬 메모리소자 및 그 구동방법
TW469601B (en) * 2000-12-08 2001-12-21 Ememory Technology Inc Dual bit trench type gate non-volatile flash memory cell structure and the operating method thereof
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
KR20020092114A (ko) * 2001-06-02 2002-12-11 김대만 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
US6436768B1 (en) * 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US6512700B1 (en) 2001-09-20 2003-01-28 Agere Systems Inc. Non-volatile memory cell having channel initiated secondary electron injection programming mechanism
TW495977B (en) * 2001-09-28 2002-07-21 Macronix Int Co Ltd Erasing method for p-channel silicon nitride read only memory
US6643181B2 (en) * 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
TW503509B (en) * 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device
JP3938309B2 (ja) * 2002-01-22 2007-06-27 富士通株式会社 リードディスターブを緩和したフラッシュメモリ
US6614694B1 (en) * 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
US6747896B2 (en) * 2002-05-06 2004-06-08 Multi Level Memory Technology Bi-directional floating gate nonvolatile memory
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
US6771541B1 (en) 2003-02-25 2004-08-03 Nexflash Technologies, Inc. Method and apparatus for providing row redundancy in nonvolatile semiconductor memory
US6778442B1 (en) 2003-04-24 2004-08-17 Advanced Micro Devices, Inc. Method of dual cell memory device operation for improved end-of-life read margin
US7158411B2 (en) 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953255A (en) * 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
JP2001023382A (ja) * 1999-06-22 2001-01-26 Silicon Storage Technology Inc 消去セクタサイズ可変フラッシュメモリ
US20020172075A1 (en) * 2001-01-08 2002-11-21 Azalea Microelectronics Corporation Integrated circuit having an EEPROM and flash EPROM using a memory cell with source-side programming
US20040042295A1 (en) * 2001-09-25 2004-03-04 Ichiro Fujiwara Nonvolatile semiconductor memory device and its manufacturing method
US20030185055A1 (en) * 2002-03-29 2003-10-02 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US20040027856A1 (en) * 2002-07-05 2004-02-12 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US6646924B1 (en) * 2002-08-02 2003-11-11 Macronix International Co, Ltd. Non-volatile memory and operating method thereof
US20040047186A1 (en) * 2002-09-09 2004-03-11 Wen-Jer Tsai Erasing method for non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100531A (ja) * 2004-09-29 2006-04-13 Renesas Technology Corp 半導体装置
WO2008136311A1 (ja) * 2007-04-27 2008-11-13 Nec Corporation 不揮発性記憶装置、並びにその動作方法及び製造方法

Also Published As

Publication number Publication date
DE602004016283D1 (de) 2008-10-16
EP1583101B1 (en) 2008-09-03
JP2010212701A (ja) 2010-09-24
EP1583101A1 (en) 2005-10-05
TW200534476A (en) 2005-10-16
US20070103991A1 (en) 2007-05-10
US7158411B2 (en) 2007-01-02
US7529128B2 (en) 2009-05-05
CN1677669A (zh) 2005-10-05
CN100380664C (zh) 2008-04-09
TWI242880B (en) 2005-11-01
JP4686161B2 (ja) 2011-05-18
US20050226054A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP4686161B2 (ja) 集積回路デバイス、集積回路デバイスの製造方法および単一の集積回路にデータとコードとを保存するための方法
US7339239B2 (en) Vertical NROM NAND flash memory array
JP5705561B2 (ja) 不揮発性メモリ装置およびその動作方法と、それを含むメモリシステム
US6954382B2 (en) Multiple use memory chip
JP4537680B2 (ja) 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム
US7263003B2 (en) Two-transistor flash memory device using replica cell array to control the precharge/discharge and sense amplifier circuits of the primary cell array
US20050184337A1 (en) 4f2 eeprom nrom memory arrays with vertical devices
KR101692432B1 (ko) 불 휘발성 메모리 장치
EP2041793B1 (en) Non-volatile AND memory and method for operating the same
US7547941B2 (en) NAND non-volatile two-bit memory and fabrication method
KR100746292B1 (ko) 비휘발성 메모리 장치
TWI243475B (en) Byte-operational nonvolatile semiconductor memory device
US7881123B2 (en) Multi-operation mode nonvolatile memory
US9431503B2 (en) Integrating transistors with different poly-silicon heights on the same die
JP2005057236A (ja) メモリーモジュールの操作方法
US7405972B1 (en) Non-volatile memory array
KR101458792B1 (ko) 플래시 메모리 장치
US7486533B2 (en) Nonvolatile semiconductor memory
KR20010072189A (ko) 반도체 디바이스
US6898127B2 (en) Method for fabricating embedded flash ROM structure having code cells and data cells and operations for the same
JP3923822B2 (ja) ランダムプログラミングが可能な不揮発性半導体メモリ
KR100886859B1 (ko) 비휘발성 반도체 기억 장치
JP2001156187A (ja) 半導体記憶装置
JP2009253228A (ja) 不揮発性半導体記憶装置
KR20070113378A (ko) 바이트 오퍼레이션 불 휘발성 메모리 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4686161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250